DE3114924C2

DE3114924C2 - Schneller Zeittaktsignalgenerator

Info

Publication number: DE3114924C2
Application number: DE3114924A
Authority: DE
Inventors: Rodney Dennis 94303 Palo Alto Calif. Stock
Original assignee: Ampex Corp
Current assignee: Ampex Corp
Priority date: 1980-04-11
Filing date: 1981-04-13
Publication date: 1984-05-30
Also published as: US4280138A; GB2075791A; GB2075791B; JPS5713863A; DE3114924A1

Abstract

Mit der vorliegenden Erfindung wird ein hochfrequenter, hochauflösender programmierbarer Zeitsignalgenerator vorgeschlagen, der ein periodisches Zeitsignal während einer Zeitperiode erzeugt, die in bezug auf die Zeitauflösung des Generators lang ist. Der Zeitsignalgenerator (26), der insbesondere für das Erzeugen des zusammengesetzten Synchronisierungssignals (und zahlreiche darauf bezogene Signale) für ein Video-Fernsehsignal verwendbar ist, enthält einen kleinen Hochgeschwindigkeitsspeicher mit wahlfreiem Zugriff, bei dem jedes Wort mit einem Zeitzustand korrespondiert und jedes Ausgangssignalbit ein auf das Video-Synchronisierungssignal bezogenes Signal liefert. Andere Speicherbitausgangssignale arbeiten in Verbindung mit Steuerungs- und Zeitschaltkreisen, um aufeinanderfolgend den Speicher (72) zu adressieren, während dem Speicher (72) gestattet wird, in einem gegebenen Zustand für vorbestimmte Zeitdauern zu verbleiben und zyklisch ausgewählte Zustandsfolgen zu wiederholen. Die Speicherwort-Zusammensetzung ist derart ausgelegt, daß sie die Verwendung eines kleinen, schnellen Speichers erlaubt, um eine präzise Abwicklung von komplexen Zeitfunktionen über relativ lange Rahmenperioden-Intervalle mit einer großen Flexibilität vorzusehen.

Description

Jl It

wesentlich erleichtert, wobei gleichzeitig die erforderliche Anzahl von Wortspeicherplätzen im Decodierungsspeicher reduziert wird. Darüber hinaus ist anstelle etwa der beiden Speicher nach der DE-OS 27 46 642 lediglich einer einziger kleinerer Speicher erforderlich.

Zwar steuert beim Generator nach der DE-OS 27 46 642 das durch den Festwertspeicher der eisten Stufe erzeugte Taktsignal die Zustandsdauer der zweiten Zähler/Decoderstufe. Dieses Signal wird jedoch nicht zur Steuerung der dieses Taktsignal erzeugenden ersten Zähler/Decoderstufe rückgekoppelt. Die erste Stufe ändert ihren Zustand immer als Funktion des elementaren Taktsignals und erzeugt sodann das Taktsignal, das den Zustand der zweiten Stufe selektiv ändert.

Da demgegenüber beim erfindungsgemäßen Generator die Adreß-Steuerschaltung das elementare Taktsignal und die Daten von den Zustandsdauer-Steuerausgängen aufnimmt und den Lesespeicher als Funktion dessen so adressiert, daß der Zeittaktsignalgenerator für eine Anzahl von Perioden des elementaren Taktsignals in einem gegebenen Zustand verbleibt, ergibt sich ein wesentlicher Unterschied gegenüber den vorbekannten Generatoren, da der Speicher Daten speichert, welche die Anzahl von Perioden des elementaren Taktsignals definieren, wahrend der gleiche Zustand erhallen bleiben soll.

ι? Speziell eignet sich der erfindungsgemüßc Zcittaktsignalgeneralor zur Erzeugung eines zusammengesetzten Video-Synchronsignals für die NTSC-Fernsehnorm mit 525 Abtastzeilen (512 sichtbar) und 910 Bildpunkten pro Zeile (768 sichtbar), wobei das elementare Taktsignal mit einer Periode von etwa 70 nsec auftritt. Es sind jedoch auch höhere Auflösungen mit Taktsignalperioden bis herunter zu 56 nsec für europäische Fernsehnormen möglich. Taktsignale mit 70 nsec gewährleisten eine Auflösung von 1 zu 4 754 750 in einem Zeitintervall von '/κ, Sekunde.

Weitere Ausgestaltungen des Erfindungsgedankens sind in Unteransprüchen gekennzeichnet.
Die Erfindung wird im folgenden anhand von in den Figuren der Zeichnung dargestellten Ausführungsbeispielen näher erläutert. Es zeigt

F i g. 1 ein Blockschaltbild eines rechnergesteuerten Graphik-Rastcrabtastsystems. das an einen erfindungsge-

js mäßen Zeittaktsignalgenerator(im folgenden kurz Zeitsigna !generator genannt) angeschlossen ist, und

Fig. 2A und Fig. 2B jeweils ein schematisches Blockschaltbild von Teilen des erfindungsgemäßen Zeit(takt)signalgcnerators.

Gemäß F i g. 1 enthüll ein rechnergesteuertes Graphik-Rasterabtastsystem 10 einen Digitalrechner 12, beispielsweise vorn Typ DEC 11/34. der mit einem Rechnerbus 14 verbunden ist. Weitere Rechnersystemkomponenten 16. wie Diskettenantriebe. Magnetbandantriebe und Eingangs-ZAusgangs-Kommunikationseinrichtungen. die nicht ausdrücklich gezeigt sind, können ebenfalls mit dem Rechnerbus auf herkömmliche Weise verbunden sein. Eine Videosystem/Hauptbus-Schnittstelle 18 stellt eine Verbindung zwischen dem Rechnerbus 14 und einem Hauptbus 20 für einen Videoteil 22 des rechnergesteuerten Graphik-Rasterabtastsystems 10 her. Die Videosystem/Hauptbus-Schnittstclle 18 erlaubt dem Hauptbus 20, als eine Verlängerung des Rechnerbus 14 zu wirken, so daß Register und andere Speicherplätze innerhalb des Videoteils 22 direkt durch den Digitalrechner 12 und andere Komponenten an dem Rechnerbus 14 adressierbar sind.

An den Hauptbus 20 sind eine Videosignalquelle 24, ein Zeitsignalgenerator 26 zum Erzeugen von Rahmen oder Haibbüdaustastperioden und ein Victeosignaigeneraior 28 angeschlossen. Die Viueosignaiquelle 24 kann ganz allgemein eine beliebige Quelle für Videosignale, wie beispielsweise eine Fernsehkamera, sein, ist jedoch in

•»o einem bevorzugten Ausführungsbeispiel als ein Rahmen- oder Halbbildspeicher für das rechnergesteuerte Graphik-Rasterabiastsystem 10 ausgeführt. Ein Rahmen oder Halbbildspeicher speichert einen Rahmen oder ein Halbbild eines Videosignals als ein Feld oder eine Matrix von Bildpunkten oder Bildelementen, die 910 Bildpunkte je Reihe und 525 Reihen haben. Es ist erkennbar, daß der sichtbare Teil einer solchen Matrix tatsächlich 754 Bildpunkte in jeder der 485 Reihen oder Zeilen enthält. Jeder Ort eines Bildpunktes speichert die gewünschte Video-Anzeigeinformation für einen einzelnen Anzeigepunkt oder Punkt.

F i g. 1 repräsentiert das rechnergesteuerte Graphik-Rasterabtastsystem 10 in verallgemeinerter Form mit der Videosignalquelle 24. die ein Video-Informationssignal an den Videosignalgenerator 28 liefert und ebenso ein zusammengesetztes Synchronisierungssignal für den Zeitsignalgenerator 26 zum Erzeugen von Rahmen- oder Halbbildaustastperioden.

Der Zeitsignalgenerator zum Erzeuger, von Rahmen- oder Halbbildaustastperioden liefert wiederum ein zusammengesetztes Synchronisierungssignal an den Videosignalgenerator 28 und sendet verschiedene Ste- ersignale an die Videosignalquelle 24 zurück. Die anpassungsfähige Auslegung des Zeitsignalgenerators 26 zum F.rzeugen von Rahmen- oder Haibbüdaustastperioden erlaubt dem Synchronisierungssignal aus der Videosignalquelle 24, ein aktuelles zusammengesetztes Synchronisierungssignal darzustellen, mit dem sich der Zeitsignalgenerator 26 zum Erzeugen von Rahmen- oder Haibbüdaustastperioden synchronisiert, beispielsweise in dem Fall, in dem die Videosignalquelle 24 eine herkömmliche Fernsehkamera ist. Das zusammengesetzte Synchronisierungssigna! kann ebenfalls ein einfaches Rahmen- oder Halbbildsynchronisierungs-Taktsignal bei einer Rate von 30 Rahmen oder Halbbiidern/Sekunde des Videosignals sein, um eine Synchronisierung mit der Videosignalquelle 24 zu bieten. Alternativ dazu ist der Zeitsignalgenerator 26 in der Lage, in Abhängigkeit von

ro seinem eigenen internen Taktsignal ohne Synchronisierung mit einer Videosignalquelle 24 zu arbeiten. In diesem Fall würden die Steuersignale der Videosignalquelle 24 erlauben, mil dem Zeitsignalgcneralor für die, Rahmenperioden eher als umgekehrt synchronisiert zu sein. Der Videosignalgenerator 28 empfängt sowohl das Videosignal als auch das zusammengesetzte Synchronisierungssignal und alle anderen notwendigen Signale von dem Zeitsignalgenerator 26. um ein herkömmliches zusammengesetztes Videosignal an seinem Ausgang erzeugen zu können.

Der Zeitsignalgenerator 26 ist im einzelnen in Fig. 2A und in Fi g.2B gezeigt. Fig.2A zeigt einen Steueriogikteil 40 des Zeitsigr.algenerators 26, der einen Hauptbus-Adreßdecoder 42 enthält. Der Hauptbus-Adreßdecoder 42 empfängt sowohl ein Blockdecodier-Aktivierungssignal als auch drei Hauptbus-Adreßsignale, um »1 aus

8-decodierte« Ausgangssignale zu erzeugen, wenn er durch das Bloekdecodier-Aktivierungssignal aktiviert ,'j

wird. Das Blockdecodier-Aktivicrungssignal wird an anderer Stelle in dem Videoteil 22 des rechnergesteuerten ;·]

Graphik-Rasterabtastsystems 10 durch Decodierung von mehr signifikanten Bits eines Speicherbus-Adrcßsi- |

gnals erzeugt, um den Zeitsignalgenerator 26 aus anderen Teilen des rechnergesteuerien Graphik-Rasterabtast- $j

systems auszuwählen. -, |

Hs ist ein Erhaltungsregister 44 vorgesehen, das Huupibus-Dalcnbils 0—7 empfängt, wenn es über den Hauptbiis 20 adressiert ist. Das Erhaltungsregistcr 44 enthalt eine Anordnung, mittels derer der Digitalrechner 12 die Kontrolle über den Betrieb des /cilsignnlgi'ncrulor.s 26 erlangen kann. ΠιιινΙι Laden einer »I« in i-incn Spci/Aerplutz DO kann ein Taktgenerator 46 veranlaßt werden, das Lr/cugen .seiner elementaren l'uktsiginiliiupulse, die mit OTGCLK bezeichnet sind und eine elementare Bildpunkt-Raie aufweisen, die eine Periode von angenähert 70ns hat, anzuhalten und zu beenden. Das Laden einer »I« in einen Speicherplatz Dl des Erhaltungsregisters 44 erzeugt ein einzelnes Scnrittaktivierungs-Ausgangssignal, das den Taktgenerator 46 veranlaßt, einen Taktimpuls nur in Abhängigkeit von einem Eingangsimpuls aus einem Einzelschritt-lmpulsgenerator 48 \

abzugeben. Der Einzelschritt-lmpulsgenerator 48 kann auf eine Anzahl von Wegen ausgeführt werden, ist -

jedoch vorteilhafterweise derart ausgeführt, daß er ein Impulssignal für jede adressierbare Lese- oder Schreib- ι^ operation auf dem Hauptbus 20 unter Einzelschritt-Bedingungen erzeugt.

Ein NAND-Glied 50 erzeugt ein Zustandsänderungssignal in Abhängigkeit von einem Signal OTGBMPEN, das in einem Speicherplatz D2 in dem Erhaltungsregister 44 gespeichert sein kann, und ebenfalls in Abhängigkeit von einem Paar von Rücksetzbefehlen, die den Zeitsignalgenerator 26 veranlassen, sich auf den Anfang einer Rahmenperioue zurückzustellen. Ein Signal CLRSTATE wird intern durch den Zeiisignaigeneraior 26 am Ende jeder Rahmensignalperiode erzeugt, um den Zeitsignalgenerator 26 zu veranlassen, automatisch eine neue Rahmensignalperiode in Abwesenheit irgendeines externen Synchronisierungs-Steuersignals zu initiieren. Alternativ dazu kann ein Signal OTGRST, das in Abhängigkeit von einem externen Synchronisierungssignal erzeugt wird, dazu verwendet werden, den Zeitsignalgenerator 26 auf einen Rahmenstart-Bedingungszustand zurückzuführen. Ein Verzögerungs-Flip-Flop 52 wird benutzt, um sicherzustellen, daß das Zustandsänderungssignal für die Dauer von zwei Taktimpulsperioden ansteht. Um eine angemessen schnelle Betriebsgeschwindigkeil und Zeitauflösung zu erzielen, muß der Signalgencrator 26 als Speicher benutzt werden, der eine Zugriffszeit hat, die nur geringfügig kurzer als die Periode von Impulsen aus dem elementaren Taktsignal OTGCLK ist. Konsequenterweise muß, um eine einwandfreie Adressierung des Speichers sicherzustellen, ein nächster Zustands- oder Wortspeicherplatz adressiert werden, während ein aktueller Zustands- oder Wortspeicherplatz abgearbeitet wird. Die »Faktor-2«-Verzögerung, die durch das Verzögerungs-Flip-Flop 52 dargestellt wird, stellt sicher, daß, sobald der Speicher auf eine Adresse 0 zurückgesetzt ist. ein zweiter Taktimpuls einen Adreßzähler 74 in den Zählzustand 1 versetzt, während der Adreßzustand 0 gehalten und abgearbeitet wird. Das Zustandsänderungssignal wirkt dahingehend, daß andere Systemsteuersignale außer Kraft gesetzt werden und sichergestellt wird, daß die Speicheradressen in Abhängigkeit von den Taktimpulssignalen erhöht werden. Das Signal OTGBMPEN aus dem Erhaltungsregister 44 erlaubt somit dem Digitalrechner 12, nacheinander auf den Speicher zuzugreifen, um seine Ausgangssignale für Erhaltungszwecke zu lesen oder Daten in diesen einzuschreiben, urn den Zeiisignaigeneraior 26 erneut zu programmieren. Ein Speicherplatz D3 des Erhaltungsregisters44 kann ebenfalls unter Steuerung des Digitalrechners geladen werden, um ein Rückset/signalOTGRSTzu erzeugen, um damit eine rechnergesteuerte Rückkehr zu der Adreßspeicherstelle 0 zu befehlen, die den Anfang einer Rahmenperiode für den Zeitsignalgenerator 26 bestimmt.

Das Rücksetzsignal OTGRST wird in Abhängigkeit von einem Zeitschalt-Zustands-Rüeksetzsignal von einem Ausgang D3 des Erhaltungsregisters 44 oder von einem unmittelbar bevorstehenden Überlaufausgangssignal CO aus einem Rücksetz-Phasensteuerzähler54 erzeugt. Der Rücksetz-Phasensteuerzähler54 ist ein8-Bit-Binärzähler. der in Abhängigkeit von einem Synchronisierungs-Rücksetzbefehl aus einer Synchronisierungssignal-Abzweigschaltung 58 geladen wird. Die Synchronisierungssignal-Abzweigschaltung 58 filtert oder entfernt auf andere Weise alle Information — ausgenommen die Rahmensynchronisierungs-lnformation — aus dem zusammengesetzten Synchronisierungssignal. das durch die Vidcosignalquelle 24, wie in Fig. 1 gezeigt, erzeugt wird. Für den Fall, daß das zusammengesetzte Synchronisierungssignal keine Information außer der Rahmensynchronisierungs-lnformation enthält, wird die Rahmensynchronisierungs-Information einfach durch den Ladeeingang zu dem Rücksetz-Phasensteuerzähler 54 durchgelassen.

Ein Rücksetz-Phasensteuerregister 56 ist als 8-Bit-Binärrejister ausgeführt, in das adressierbar durch den Digitalrechner 12 über den Rechnerbus 14 und den Hauptbus 20 eingelesen werden kann. Nach Empfang eines Signals SYNCRST aus der Synchronisierungssignal-Abzweigschaltung 58 wird der Rücksetz-Phasensteuerzähler 54 veranlaßt, die Inhalte des Rücksetz-Phasensteuerregisters 56 zu laden. Die Anzahl der Abzählvorgänge zwischen der Erzeugung des externen Synchronisierungssignals und dem eigentlichen Erzeugen des internen Signais OTGRST und demzufolge die Phase des Zeitsignals, das durch den Zeitsignalgenerator 26 erzeugt wird, kann demzufolge durch den Digitalrechner 12 gesteuert werden. Diese Anordnung erlaubt eine Synchronisationssteuerung, um durch Kabel verursachten Verzögerungen zwischen dem Zeitsignalgenerator 26 und dem Videosignalgenerator 28 lediglich durch Beeinflussung einer Zahl, die in das Rücksetz-Phasensteuerregister 56 geladen ist, zu begegnen, ohne daß dafür Änderungen an der Hardware oder irgendwelche Einstellmaßnahmen erforderlich wären.

Wie in Fig.2B gezeigt, enthält ein Datenlogikteil 70 des Zeitsignalgenerators 26 einen Speicher 72, der als Hochgeschwindigkeits-Speicher mit wahlfreiem Zugriff realisiert ist und 256 Wörter zu je 28 Bits aufnehmen kann. Der Speicher 72 wird in Abhängigkeit von dem 8-Bit-Adreßzähler 74 adressiert, der seinerseits mit einem »0 Wort aus einem 8-Bit-Keiierspeicher 76 geiaden werden kann, weicher seinerseits mit dem Ausgangssignai des Adreßzählers 74 geladen werden kann. Der 8-Bit-Kellerspeicher 76 speichert die erste Adresse jeder neuen Folge von adressierbaren Zuständen, die über den Speicher 72 erreicht werden können, um Folgen von adres-

sierbaren Zuständen,die zu wiederholen sind, zu ermöglichen.

Ein 11-Bit-Signalregister 78 empfang! und speichert Datenausgangssipnale DOO-10 aus dem Speicher 72. Diese Ausgangssignale enthalten das zusammengesetzte Synchronisieruiigssignal, das eins von verschiedenen gewünschten Endergebnissen des Zeitsignalgcnerators 26 ist, das Signal CLRSTATE, das dem Zeitsignalgenerator 26 befiehlt, sich automatisch auf einen Anfangs-Startzustand nach Beendigung einer Rahmenperiode zurückzusetzen, und zahlreiche andere Zcitsteucrsignale, die vorteilhaft durch den Videoteil des rechnergesteuerten Graphik-Ratterabtastsystems 10 benutzt werden. Diese zusätzlichen Signale können Signale wie Vertikalintervall-Signal, Signal für ein geradzahliges Feld, Startsignal für ein Vertikalintervall. Videoaustast-Signal, der Befehl »FILL VIDEO SIGNAL PIPELINE« Signal für Analogpegelhaltung, Signal »INPUT VIDEO VALID« und ι» Signal »BURST FLAG« sein, die zusätzlich zu dem zusammengesetzten Synchronisierungssignalen und den CLRSTΑΤΕ-Signalen, die zuvor erwähnt wurden, erzeugbar sind.

Ein 3-Bit-Steuerregisteir 80 empfängt und verriegelt Datenausgangssignale. DO 11, DO 12 und DO 13. Diese drei Signale enthalten ein Aktivierungszustands-Speichersignal (ESS), das den letzten Zustand oder die Adresse einer Folge von Zuständen identifiziert und dem Kellerspeicher befiehlt, aus dem Adreßzähler die erste Adresse der nächsten Folge zu laden, wenn alle Wiederholungen der anstehenden Folge vollendet sind, ein Kurzsignal, das dem Adreßzähler 74 befiehlt, sich aus dem 8-Bit-Kellerspeicher 76 am Ende einer Folge zu laden, wenn eine Folge zu wiederholen ist, und ein Aktivierungssignal für einen kleinen X-Zähler (ESXCNT), das zwischen einem 5-Bit-Zustandsdauer-Zählcr für kurze Zustandsdauer-Intervalle und einem 10-Bit-Zustandsdauer-Zähler für lange Zustandsdauer-Intervalle wählt.

χ Ein großer iO-Bii-X-Zä'niei 82 uiiu ein kieinC-r j-ßii-X-Ziih!cr 84 sind derart miteinander gekoppelt, daß ihre fünf am meisten signifikanten Bits in Abhängigkeit von den Datenausgängen DO 14—18 aus dem Speicher 72 verriegelt sind. Diese Zähler, von denen einer durch ein Aktivierungs-Ausgangssignal für den kleinen X-Zähler aus dem 3-Bit-Steuerregister 80 ausgewählt wird, steuern die zeitliche Dauer für jeden Adreß-Zustand des Speichers 72. Die fünf am wenigsten signifikanten Bits des großen 10-Bit-X-Zählers 82 werden jeweils alle mit »0« geladen. Konsequenterweise wird der große 10-Bit-X-Zähler 82 seinen maximalen Zählstand zur gleichen Zeit wie der kleine 5-Bit-X-Zähler 84 erreichen. Konsequenterweise ist es unnötig, den großen 10-Bit-X-Zähler 82 passiv zu schalten. Der Zähler, der zuerst seinen maximalen Zählerstand erreicht, steuert die Systemoperation. Dies wird immer der kleine X-Zählcr sein, es sei denn, daß er anfänglich mit einem Zählstand »0« geladen ist, in welchem Falle beide, der kleine 5-Bit-X-Zähler 84 und der große 10-Bit-X-Zähler 82 ihre Zählzustände zur jo gleichen Zeit erreichen würden. Wenn es gewünscht ist, eine kurze Verzögerung von 32 Taktimpulsen oder weniger für einen gegebenen Zustand vorzusehen, wird die gewünschte Verzögerungszeit in den kleinen 5-Bit-X-Zähler 84 geladen, der daraufhin durch ein Aktivierungssignal für den kleinen X-Zähler aus dem 3-Bit-Steuerregister 80 aktiviert wird. Für größere Verzögerungszeiten wird ein gegebener Zustand in zwei Adreßzustände aufgeteilt, für die die Ausgangssteuerung und die Datensignale identisch sind. Indessen zeigen in dem ersten Wort die X-Zähler-Datenbits DO 14—18 die maximale integrale Anzahl von Taktimpuls-Intervallen an, die durch die fünf am meisten signifikanten Bits einer 10-Bit-Binärzahl definiert sind. Das zweite Wort enthält fünf Datenausgangssignale DO 14—18. Die X-Abzählung definiert dabei den 5-Bit-Rest des Zustandsdauer-lntcrvaüs. Wenn das erste Wort abgearbeitet wird, schaltet das Aktivierursgssigna! für den. kleinen X-Zähler aus dem 3-Bit-Steuerregister 80 den kleinen 5-Bit-X-Zähler 84 passiv, um den großen 10-Bit-X-Zähler 82 in die Lage zu versetzen, die Zeitdauer des adressierbaren Wortzustandes zu steuern. Während des zweiten Wortes schaltet das Aktivierungssignal für den kleinen X-Zähler aus dem 3-Bit-Steuerregister 80 den kleinen 5-Bit-X-Zähler 84 aktiv, um den Rest der gewünschten Zustandsintervall-Zeitdauer zu erzeugen. Es ist erkennbar, ds.Z getrennte Datenabzählvorgänge für die großen und kleinen X-Zähler 82, 84 vorgesehen werden könnten. Dies würde jedoch fünf zusätzliche Datenbits für den Speicher 72 erfordern. Tatsächlich könnte durch Verwendung von zehn X-Abzähldatenbits der kleine X-Zähler fortgelassen werden, wobei die gesamte Abzähldauer vollständig durch die zehn Bits des großen 10-Bit-X-Zählers 82 bestimmt würde. Es ist außerdem erkennbar, daß sowohl die Kosten als auch die Erfordernisse für eine Hochgeschwindigkeits-Betriebsweise die Verwendung eines Speichers 72 diktieren, der so klein wie möglich ist, und daß die Verwendung einer »doppelten« Zähleraktivierungstechnik erlaubt, die Anzahl der Bits je Wort auf fünf zu reduzieren, wobei nur ein kleines Anwachsen der Anzahl von Wörtern einhergeht.

Desweiteren ist ein 9-Bit-Y-Zähler 86 vorgesehen, der mit den Datenbits DO 19—27 geladen wird, um die Anzahl von Wiederholungen für jede Folge von Speicherzuständen zu steuern. Der Y-Zähler wird mit einer Information geladen, die die Anzahl der Wiederholungen in Anhängigkeit von einem Signal ESS immer dann anzeigt, wenn eine Grenze von einer Folge von Zuständen zu einer nächsten Folge von Zuständen überschritten wird. Vorausgesetzt, der 9-Bit-Y-Zähler 86 habe seine maximale Zählstellung erreicht, veranlaßt ein Kurzsignal-Datenbit, das in der Stellung für das letzte Wort einer Folge gespeichert ist, den Adreßzähler, sich aus dem Kellerspeicher laden zu lassen, so daß die Adreßsteuerung zu der ersten Adresse der Folge zurückkehrt. Jedesmal, wenn eine Wiederholung auftritt, wird der Y-Zähler in Richtung auf seinen maximalen Zählerstand *5 erhöht. Nach dem Erreichen seines maximalen Zählerstandes sperrt er diese Kurzsignal-Operation, um eine

§, 60 Steuerung zu veranlassen, zu dem ersten Zustand der nächsten Folge von Zählzuständen zu springen.

fl Für den Digitalrechner 12 sind vier Lesewörter und drei Schreibwörter zu je 16 Bits zum Zugreifen auf den

|3 Datenlogikteil 70 des Zeitsignalgenerators 26 über den Rechnerbus 14 und den Hauptbus 20 vorgesehen. Das

Il erste Schreibwort, das als Ausgangssignal 2 von dem Hauptbus-Adreßdecoder 42 decodiert wird, erlaubt das

|i Schreiben von Daten von dem 16-Bit-Datenbus MBDAT, um diese in die Bitpositionen 0—15 des Speichers

"t% h-i zu schreiben. Das /weite Schreibwort, das al: Ausgan^ssignal 3 von dem Hauptbus-Adreßdecoder 42 deeodicri

Ij wird, erlaubt das Schreiben von Daten in Biiposiiioncn ib—27 des Speichers 72. Die Wortspeichcrsiclle inncr-

:f| halb des Speichers 72. in die diese Dracn geschrieben werden, wird durch die Inhalte des Adreß/.ählers

ij ausgewählt. Dem lirhallungsregistcr ist einer von den Lese/Schrcibvorgängen. die adressiert sind, /"gewiesen.

Es sei an das zuvor Erläuterte erinnert, aus dem hervorgeht, daß der Digitalrechner 12 die Wortauswahl des Adreßzählers 74 dadurch steuern kann, daß zunächst eir Rücksetzen des Adrcßziihlers 74 und dann ein Erhöhen des Adreßzählers 74 durch den Einzelschritt-Impulsgenerator 48 jedesmal dann, wenn ein Wort in den Speicher 72 geschrieben wird, stattfindet. Das erste Lesewort wird durch den Hauptbus-Adreßdecoder 42 als Ausgangssignal DECO decodiert. Es veranlaßt, daß die Ausgänge des 11-Bit-Signalregisters 78 auf eine Speicherdatenbusleitung MBDAT 11-1 durch ein erstesTristate-Pufferglied 88 geschaltet weiden. Ein zweitesTristate-Pufferglicd 90 und ein drittes Tristate-Pufferglied 92 ermöglichen, daß interne Signale, die mit X Roll und Y Roll bezeichnet sind, auf die Bitpositionen 15 bzw. 14 des Speicherdatenbus in Abhängigkeit von der Lesewort-Ü-Adressenauswahl geschaltet werden können. Ein viertes Tristate-Pufferglied 94 veranlaßt, daß das Steuersignal ENABLE STATE STORE (ESS) auf die Bitleitung 0 des Hauptbus in Abhängigkeit von der Adressierung des Lesewortes 0 geschaltet wird. Das Adressieren des Lesewortes 1 veranlaßt ein fünftes Tristate-Pufferglied % und ein sechstes Tristate-Pufferglied 98, die Signale POP und ENABLE SMALL X CNT (ESXC) auf die Bitpositionen 15 bzw. 14 der Hauptbus-Datenleitung zu schalten. Der X-Zähler ist über ein siebtes Tristate-Pufferglied 100 mit den Hauptbus-Datenleitungen 13-9 und der Y-Zähler über ein achtes Tristate-Pufferglied 102 mit den Bitpositionen 8—Oder Hauptbus-Datenleitungen in Abhängigkeit von einem Lesewort-1-Adreßbefehl verbindbar. Das dritte Lesewort veranlaßt den Hauptbus-Adreßdecoder 42, den Ausgang DEC2 und ein neuntes Tristate-Pufferglied 104 zu aktivieren, um die Inhalte des Adreßzählers 74 auf die Datenleitungcn 0—7 des Hauptbus 20 zu legen.

Der Adreßzähler 74, das 11-Bit-Signalregister 78 und das 3-Bit-Steuerregister 80 werden durch dasselbe Signal getaktet, das als LOADADDRCTR bezeichnet ist. Dieses Signal hat die logische Funktion

ADDR CTk CLK. = OTGCLK -I- XlOMAX · X5MAX ■ OTGBMPEN ■ FRAME START · FRAME START D.

Diese Register werden demzufolge durch das elementare Taktsignal OTGCLK getaktet, es sei denn, daß die Taktung durch einen der anderen Ausdrücke in dieser Funktion passivicrt wird. Der Adrcßzähler-Ladesignaleiiv gang hat die logische Funktion

ADDRCTR LOAD = POP ■ (Y9MAX + OTGBMPEN + FRAME START + FRAME START D).

Dieses Signal veranlaßt demzufolge, daß die Inhalte des Kellerspeichers 76 in den Adreßzähler 74 geladen werden, wenn immer der Pop-Ausgang des Speichers 72 das Ende einer Folge von Zuständen anzeigt, es sei jo denn, das Signal ist durch den 9-Bit-Y-Zähler 86 inaktiv geschaltet, um einen maximalen Zählerstand oder das Vorhandensein eines der anderen Steuersignale zu erreichen. Der Takteingang des Kellerspeichers 76 hat die logische Funktion

J5

STACK REG CLK = OTGCLK + ESS + (XlOMAX ■ X5MAX · ÖTGBMPEN ■ FRAME START · FRAME START D).

Der Kellerspeicher wird demzufolge durch das elementare Taktsignal getaktet, wenn er durch das Signal ESS aktiviert ist, es sei denn, daß er durch ein den anderen Ausdrücken entsprechende* Signal in seiner Funktion ^o inaktiv gemacht wurde. Es sei vermerkt, daß bei dem letzten Taktimpuls eines Zustandsdauer-Zeitintervalls das Signal XlOMAX oder, falls der inaktive Zustand vorliegt, das Signal X5M AX gilt, um das Kellerspeicher-Taktsignal zu aktivieren. Das Ladesignal für den 10-Bit-X-Zähler 82 und den 5-Bit-X-Zähler 84 haben die logische Funktion

XLOAD = XlOMAX 4- X5MAX + OTGBMPEN + FRAME START + FRAME START D.

Das Auftreten eines maximalen X-Zählerstandes oder einer externen gesteuerten Bedingung veranlaßt demzufolge, daß die X-Zähler neu geladen werden. Die X-Zähler werden auf einfache Weise durch das elementare Taktsignal OTGCLK getaktet. Der 9-Bit-Y-Zähler 86 wird geladen, wenn er seine maximale Zählstellung erreicht, und zwar in einer ähnlichen Weise, wie dies für den X-Zähler in Abhängigkeit von dem Signal

YLOAD = Y9MAX -I- OTGBMPEN + FRAME START + FRAME START D

geschieht. Der 9-Bit-Y-Zähler 86 wird durch ein Signal

YCLK = OTGLK + XlOMAX ■ X5MAX ■ OTGBMPEN · FRAME START ■ FRAME START D + ESS · Y9MAX · OTGBMPEN · FRAME START ■ FRAME START D

getaktet. Der Y-Zähler wird demzufolge während des normalen Betriebes durch das elementare Taktsignal OTGCLK getaktet, wenn er durch das Auftreten des maximalen X-Zählerstandes in einem ausgewählten X-Zähler und das Auftreten eines maximalen Y-Zählerstandes oder das Auftreten des Ausgangszustandssignals ESS aktiviert ist.

Der Adreßzähler 74, der große 10-Bit-X-Zähler 82, der kleine 5-Bit-X-Zähler 84 und der 9-Bit-Y-Zähler 86 t>5 können alle als binäre synchrone Zählschaltungen ausgeführt werden, die aus einer Anzahl von Bezugsquellen unter der Bezeichnung S163 verfügbar sind. Der 8-Bit-Kellerspeicher 76 ist unter der Bezeichnung S374 und das 11 -Bit-Signalregister 78 sowie das 3-Bit-Steuerregister 80 sind unter der Bezeichnung LS244 erhältlich.

Ein wirksames Programm, das die Inhalte des Speichers 72 für eine Anwendung definiert, ist in einer Kurzdarstellung in Tabelle 1 im Anhang gezeigt, auf die im folgenden Bezug genommen wird. Die ersten verschiedenen Zeilen in Tabelle 1 definieren lediglich Ausdrücke, die hier in bezug auf das Programm selbst, das mit der Bezeichnung »STARTPROGRAMM« beginnt, einzuführen sind. In der Kurzdarstellung, die in Tabelle 1 benutzt wird, definiert jeder Satz von Klammern eine Folge von Zählzuständen. Semikolons trennen parallele Ausdrükke innerhalb eines Zählzustandes oder einer Folge von Zählzuständen. Kommata zeigen Verkettungen oder serielle Trennungen zwischen Adreßzuständen oder Folgen von Adreßzuständen an. Alle Ausgangssignale bleiben unverändert, es sei denn, daß ein Wechsel besonders angezeigt isL Der Ausdruck CLRSTATE, wie er in Fig. 2B benutzt ist. ist mit »SELFRST« in Tabelle 1 bezeichnet. Eine Zahl, die an der schließenden Klammer ίο eines Satzes von Klammern erscheint, zeigt die Anzahl von Vorgängen an, mit der eine Folge ausgeführt werden soll. Ein einmaliger Vorgang wird bei NichtVorhandensein einer unterschiedlichen Bezeichnung vorausgesetzt Die tatsächlichen X-Zählerstände und Y-Zählerstände werden als das duale Komplement der gewünschten Ausführungszeiten oder Impulszähldauern gespeichert.

In Tabelle 1 definiert die erste Zeile eine Folge, die für die Zeit von 672 Taktimpulsen, die mit »672C« υ bezeichnet sind, besteht. Diese Zeile definiert außerdem die Anfangszustände der 11 Zeitsignale, die vor dem 11-Bit-Signalregister 78 gespeichert werden.

Die Dateninhalte der Bitplätze korrespondierend mit dem 3-Bit-Steuerregister 80, dem großen 10-Bit-X-Zähler 82 dem kleinen 5-Bit-X-Zähler 84 und dem 9-Bit-Y-ZähIer 86 sind nicht ausdrücklich in Tabelle 1 gezeigt, können jedoch aus der Information, die darin enthalten ist, abgeleitet werden. Beispielsweise ist die erste Folge eine »!«-Zustands-Folge. welche mit einem einzigen Adreßwortplatz bei der Adresse »0« ausgeführt werden kann. Da die Folge nur einmal auszuführen ist, wird das duale Komplement von »1« oder des maximalen Zählerstandes in die Y-Zähler-Bit-Plätze und das duale Komplement von 672:32 = 30 in die X-Zähler-Bit-PIätze des Wortes »0« in die Bitposition für das Signal »ENABLE SMALL COUNT BIT« für das Wort »0« gegeben, wodurch der große 10-Bit-X-Zähler 82 aktiviert wird, um die Zeitoperation zu steuern. Die Zeitperiode wird durch Laden des kleinen X-Zählers mit dem dualen Komplement von 12 bei dem nächsten Wortplatz vollendet Der nächste Ausdruck der Tabelle beinhaltet den zuvor definierten Begriff »VSTRT«. Dieser Begriff definiert eine Folge, welche nur einmal auszuführen ist und für 910 Taktimpulse andauern soll. Es sei angemerkt, daß 910 Taktimpulse mit einem einzigen horizontalen Abtastzeitintervall einschließlich dem Rücksprung korrespondieren. Es sei außerdem angemerkt daß ein Wechsel der Ausgangszuständc für den Ausdruck VSTRT stattfindet Zum Beispiel wir der Ausdruck COMPSYNC. welcher zuvor »1« war, zu »0« gewechselt Die Kolonne, der der Ausdruck »68C,*;« folgt, zeigt an, daß das zusammengesetzte Synchronisierungssignal in dem Zustand »0« für 68 Abzählvorgänge verbleiben soll und in den Zustand »1« nach 68 Zählvorgängen zurückwechselt Das Zeichen * bedeutet daß es dann in dem Zustand »1« für den Rest von den 910 Abzählfolgen verbleibt Ähnlich wird das Burst-Signal, welches im Zustand »0« für den ersten Wortzustand war, im Zustand »0« für die ersten 76 Zählvorgänge verbleiben, für die nächsten 36 Zählvorgänge zu »1« wechseln und dann für den Rest der Folge von 910 Zählvorgängcn wieder zu dem Zustand »0« zurückkehren. Auf ähnliche Weise wechselt das Signal VSTRT von dem Zustand »1« zu dem Zustand >0« am Beginn der zweiten Folge, verbleibt in dem Zustand »0« für 59 Zählvorgänge und kehrt dann zu der logischen »I« für den Rest dieser Folge zurück. Der nächste Punkt des Züstandsprogramms ist der definierte Ausdruck HLOOPA, der eine andere Folge von 910 Abzählvorgängen jo ist welche sechsmal wiederholt wird. Es ist erkenntlich, daß die Inhalte des Speichers 72 durch Definieren des spefizischen Programms mittels der Zählzustände für jedes Signal und der Anzahl von Durchführungszyklen, einwandfrei sowohl mit den X- und Y-Zählsignalen als auch den Signalen ENABLE STATE STORE, POP und ENABLE SMALL X geladen werden können, um die Folgengrenzen einwandfrei zu identifizieren und sowohl die Wiederholungen der Zustandsfolgen als auch das Laden des 8-Bit-Kellerspeichers 76 bei einem Übergang über die Grenze von einer Zustandsfolge zu einer nächsten Zustandsfolge zu steuern.

Die letzten zwei Zeilen des Züstandsprogramms sind von speziellem Interesse. Es sei angemerkt, daß der Ausdruck SLFRST auf»I« am Anfang des Programms gesetzt ist und in diesem Zustand bis zur vorletzten Zeile des Programms verbleibt. Es sei ferner angemerkt daß die letzten beiden Zeilen Doppelzählfolgen sind und daß die letzte Zeile eine Wiederholung der vorletzten Zeile darstellt In Abwesenheit eines externen Rahmenrücksetzbefehls erzeugt die vorletzte Zeile ein automatisches Rücksetzen über den Ausdruck SELFRST. Es sei daran erinnert, daß der Rücksetzvorgang eine Zweitakt-Zyklus-Operation ist. Folglich ist die letzte Operation als eine 2-Taktimpuls-Einzelzustandslolge definiert. Es sei daran erinnert, daß der Adreßzähler immer einen Zählvorgang vor dem gerade abgewickelten Adreßzustand verbleiben muß. um die Geschwindigkeitsforderungen des Systems zu erfüllen. Folglich wird der Adreßzähler 74, wenn die Daten für den vorletzten Zustand einer Rahmenperiode in die Register und die Zähler geladen werden, erhöht, um den letzten Zustand (korrespondierend mit der vorletzten Zeile des Programms) zu adressieren. Der nächste elementare Taktimpuls OTGCLK veranlaßt, daß die letzten Zustandsdaten in die Register und den Adreßzähler geladen werden, um zu dem letzten Zustand +1 (korrespondierend mit der letzten Zeile des Programms) erhöht zu werden. Dies ist der Anfang des Doppelzählvorgangs-Rücksetzprozesses. Der erste Zählvorgang veranlaßt, daß die Dateninhalte Mi des letzten Zustandes plus I Wortplatz in die Datenausgangssignalrcgister geladen werden, während dei Adreßzähler auf 0 zurückgesetzt wird. Der zweite Taktimpuls der Zwcitakifolge veranlaßt, daß die Daten, die bei dem Adreßplatz 0 gespeichert sind, in dem Datenregister zum Abwickeln eines Zustandes 0 gespeichen werden, während der Adrcß/.ählcr auf den Zählstand I erhöht wird. Dies beendet den Doppelzählvorgangs Rücksetzprozeß.

t>5 Es ist erkenntlich, daß, falls ein gesonderter 70-ns-Status für den letzten Zustand einer Rahmenperiod« (Abzählvorgang 2 des Rückset/.intervalls) gefordert wäre, unterschiedliche Daten in der letzten oder zusätzli chen Zeile des Programms spezifiziert werden könnten. Es ist jedoch ausreichend, den letzten oder Rücksetz-Zu stand als eine Doppelab/iihlvorgiings f tilge zu definieren und lediglich die Folge als die lel/ie Zeile de

Programms zu wiederholen.

Tabelle 1

Definitionen 5

vloopa = (455C/vint = 1; compsync = 034C,*(5

vioopb = (455C/compsync = Q389C.*)6

vstrt = (giOC/compsync = 0:68C,*: burst = 0:76C36C.*: vstart = 0:89C.*)

hloopa = ßlOC/compsync = 0:68C,*; burst = 0:76C36C,*_; analosclr = 0:7C.61C,*)6 io

hloop = (910C/vint = O; compsync = 0:68C,*; analosclr = 0:7C,61C,*:vidvaI = 0:141C,758C,*;

blank = 1:131C,754C,·; burst = 0:76C36C,·; fillpipe = 0:121C,762C.*;

spare = 0:131C,754C,»)242

START PROGRAMM 15

(672C/analoscIr = 0; fillpipe = 0:vidval = 0; blank = l;2vstart = hevenfield = 0;vint = 1;

compsync = 1; selfrst = 1; burst = 0; spare = 0),
vstr,

hloopa,hloopb, 20

(455C/compsync = 0:68C,*; vidval = 0:141C302C,*; blank = 1:131C,298C*;

iiiipipe = 0:i2iC306C,*; spare = 0:i31C38C,*),
(455C/evenfield = 1; compsync = 034C,*),
vloopa,'.'loopb,vloopa,

(giOC/compsync = 0-34C,*), 25

(giOC/compsync = 0:68C,*; burst = 0:76C36C,')3,
vstrt,
hloopa,
(910C/vint = 0;compsync = 0*8C,*;vidvaI = 0:1410,7580.*: blank = l:430C.455C,*:

burst = 0:76C36C.*: fillpipe = 0:l21C,762C,':spare = 0:430C.455C.*). jo

hloopb,

(455C/evenfield = 0; compsync = 034C,*),
vloopa,vloopb.

(455C/compsync = 034C,*)6,

910C/compsync = 0:68C,^#; burst = 0:76C36C,*)3, 35

(239C/compsync = 0*8C,·; burst = 0:76C36C.*),
(2C/compsync = 1; selfrst = 0),
(2C/compsync = 1; selfrst = 0)

Hierzu 3 Blatt Zeichnungen 40

Claims

Patentansprüche:

1. Schneller Zeittaktsignalgenerator mit einem adressierbaren Lesespeicher, der eine Vielzahl von Datenausgängen aufweist, an denen in entsprechenden Bit-Stellen von adressierten Wortspeicherplätzen gespei-5 cherte Daten abnehmbar sind, wobei die Datenausgänge eine Vielzahl von Zeittaktsignal-Ausgängen bilden, mit einer ein elementares Taktsignal liefernden Taktsignalquelle und mit einer Adreß-Stcuerschaltung, die einen Adreßzähler zur Adressierung des Lesespeichers aufweist, dadurch gekennzeichnet, daß die Datenausgänge (DO 0—10, DO 11 — 13, DO 14—18, DO 19—27) weiterhin eine Vielzahl von Zustnndsdauer-Steuerausgängen bilden und daß die Adreß-Steuerschaltung das elementare Taktsignal sowie Daten ν Jn den ίο Zustandsdauer-Steuerausgängen aufnimmt und den Lesespeicher (72) in Abhängigkeit davon derart adressiert, daß der Zeittaktsignalgenerator für eine Anzahl von Perioden des elementaren Taktsignals in einem vorgegebenen Zustand verbleibt, was durch die Daten an den Zustandsdauer-Steuerausgängen für einen adressierbaren Speicherplatz im Lesespeicher (72) entsprechend einem vorhergehenden Speicherplatz angezeigt wird.

15

2. Zeittaktsignalgenerator nach Anspruch 1, dadurch gekennzeichnet, daß die Datenausgänge (DO 0—10,

DO 11 — 13, DO 14—18, DO 19—27) des Lesespeichers (72) weiterhin Grenzinformations- und Zykluszählausgänge (DO 19—27) bilden, deren Ausgangsinformation Sequenzen von adressierbare Zustände definierenden Zustandsfolgegrenzen bzw. die Häufigkeit, mit der eine Sequenz von Zuständen abzuarbeiten ist, anzeigen, und daß die Adreß-Steuerschaltung einen Adreßkellerspeicher (76) aufweist, der als Funktion der 20 Grenzftoormation eine die Adresse eines ersten Zustandes einer abzuarbeitenden Zustandssequenz anzeigende information speichert, sowie einen Sequenzzäh'.er (86), der a!s Funktion der Grenzinformation die Zykluszählinformation für eine Zustandssequenz aufnimmt und die durch die Zykluszählinformation angezeigte Abarbeitungshäufigkeit jeder Zustandssequenz festlegt, aufweist.

3. Zeittaktsignalgenerator nach Anspruch 1 und/oder 2, gekennzeichnet durch einen Decoder (42), welcher 25 als Funktion von Rechneradreßinformation eine Vielzahl von decodierten Ausgangssignalen liefert und durch eine Gatterschaltung, welche als Funktion der decodierten Ausgangssignale selektiv Zeittaktsignalgenerator-Zustandsinformation und Spcicherplatzinformation auf einen Rejhnerdatenbus (14) koppelt, wobei Zustandsdaten als Funktion eines Rechnerlesebefehls auf den Datenbus gekoppelt und als Funktion eines fii Rechnerlesebefehls vom Datenbus übernommen und in einem Zeittaktgenerator-Speicherplatz gespeichert

j| 30 wird.

jl

4. Zeh'aktsignalgenerator nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Adreß-

$jj Steuerschaltung einen an den Lesespeicher (72) angekoppelten Adreßzähler (74) aufweist, der als Funktion

p eines vorgegebenen Decuderausgangssignals rückgesetzt und als Funktion von Datenübertragungen über

E den Rechnerdatenbus ί 14) inkrementiert wird, und daß der Lesespeicher (72) als Funktion eines vorgegebene 35 nen Decoderausgangssigna;s Daten vom Rechnerdatenbus (14) übernimmt und in von Adreßzähler (74)

§! angesteuerten Speicherplätzen speichert.

fi

5. Zeittaktsignalgenerator nach einem der Ansprüche 1 bis 4, gekennzeichnet durch Datenspeicherschal-

!•■'i tungen (88 bis 104), welche während jedes Zustandes Informationen von den Lesespeicherausgängen

s| (DOO-IO, DO 11-13. DO 14-18, DO 19-27) aufnehmen und halten, und daß der Lc-espeicher (72) für

p 40 den nächsten Zeittaktzustand adressiert wird, während der laufende Zustand abgearbeitet wird.

iijl

6. Zeittaktsignalgenerator nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß einer der

ΐβ Datenausgänge (DO 0—10) eine zusammengesetzte Synchronsignalkomponente eines Standard-Fernsehsi-

|f, gnals liefert.

Il

7. Zeittaktsignalgenerator nach einem der Ansprüche I bis 6, gekennzeichnet durch wenigstens einen eine

|S 45 Parailel-Zeitdauerinformation vom Lesespeicher (72) aufnehmenden und als Funktion des elementaren

i;i Taktsignals bis zum End/.ählwert fortgeschalteten Zeitdauerzähler (82).

;;ί

8. Zeittaktsignalgenerator nach einem der Ansprüche I bis 7, gekennzeichnet durch zwei jeweils Parallel-

^;Ä Zeitdauerinformation vom Lesespeicher (72) aufnehmende und als Funktion des elementaren Taktsignals bis

'■■:'l zum Endzählwert fortgeschaltete Zeitdauerzähler (82,84), von denen der eine (82) Zustandsdauer-Steueraus-

ff 5o gangsinformation in höherwertigen Zählstellen als der andere (84) aufnimmt, wobei eine vorgegebene

;;?; Information unabhängig von einer vom Lesespeicher unabhängigen Quelle in geringerwertige Zählstellen

>V: aufgenommen wird und wobei der Lesespeicher (72) für jeden Zustand ein Ausgangssignal liefert, das

;).r entweder den einen oder den anderen Zeitdauerzähler zur Steuerung der Zustandszeitdauer auswählt.

^¹V:

9. Zeittaktsignalgenerator nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß die Adreß-

Ps. 55 Steuerschaltung einen die Adressierung eines ersten Wortspeicherplatzes als Funktion eines Rücksetzsignals

I-., bewirkenden Rücksetzkreis aufweist und daß der Lesespeicher (72) einen Rücksetzausgang aufweist, der bei

ι} Adressierung eines Wortspeicherplatzcs, welcher einen letzten Wortspeicherplatz von mehreren eine Zu-

r Standsfolge definierenden Wortspeicherplätzen anzeigt, ein Rücksetzsignal zum Rücksetzkreis liefert, wo-

; durch zur Erzeugung wenigstens eines Zeittaktsignals als periodisch wiederkehrendes Signal bei Erreichen

■'·■'' 60 eines den letzten Wortspeicherplatz anzeigenden Wortspeicherplatzes automatisch und periodisch eine

j Rückkehr auf einen ersten Wortspeicherplatz erfolgt.

;^:

10. Zeittaktsignalgenerator nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, daß die Adreß-

:-. Steuerschaltung einen Wortspeichcrplatz adressiert, der direkt hinter einem abgearbeiteten laufenden Wortspeicherplatz liegt, und daß die den letzten Wortspeicherplatz anzeigende Wortadresse die Wortadresse ist, 65 welche der letzten Wortadresse in einer Folge von Wortadressen für die das periodisch sich wiederholende

Zeittaktsignal definierenden Wortspeicherplätze nächstfolgend auftritt.

_;]".

11. Verwendung eines Zcitüiktsignalgeneraiors nach einem der Ansprüche 1 bis 10 zur Zeitpräzisions-

■i steuerung eines Viclco-/.i:iHaklsign;ils für eine Videokomponente eines Rastcrabtast-Fcrnsehsignals, insbc-

sondere zur Erzeugung eines zusammengesetzten Video-Synchronsignals.

Die vorliegende Erfindung betrifft einen schnellen Zeittaktsignalgenerator nach dem Oberbegriff des Patentanspruchs 1.

Die Video-Komponente eines Standard-NTSC- oder PAL-Fernschsignals enthält eine genaue spezifizierte, als zusammengesetztes Synchronisierungssignal bezeichnete Zeitinformation zusätzlich zu der eigentlichen Videoinformaüon. Dieses zusammengesetzte Synchronisationssignal steuert im wesentlichen die horizontale und vertikale Synchronisation, den horizontalen und den vertikalen Rücklauf und die Helligkeitsstufe. Sorgfältig erstellte Standards steilen strenge Anforderungen an das zusammengesetzte Synchronisationssignal. Es muß präzise periodische Zeitbeziehungen haben, wobei es extrem Frequenztoleranzen einhalten muß. Dies stellt ähnlich scharfe Grenzwertbedingungen an viele Signale, die in Beziehung mit dem zusammengesetzten Synchronisierungssignal SYNC stehen. Während es seit langem bekannt ist, billige Zeitgeber, wie Zähler, die von Taktsignalen abhängig sind, für viele Zwecke vorzusehen, sind die Anforderungen an zahlreiche standardisierte zusammengesetzte Synchronisie.rungssignale und mit diesen in Beziehung stehende Videosignale sehr streng. Die Verwendung solch einfacher Zeitmechanismen zum Erzeugen des zusammengesetzten Synchronisierungssignals wäre damit unvereinbar. Konsequenterweise ist es notwendig gewesen, Eigenschaften wie Vielseitigkeit und die Möglichkeit, multiple Signalausgänge zu benutzen, zu opfern, wenn eine auf einem Analogverfahren basierende Schahungstechnik, wie quarzgesteuerte Oszillatoren, verwendet wird, um die Tole^r '^nzen und die hohen Frequenzanforderungen der Signale einzuhalten.

In diesem Zusammenhang ist ein Zeittentsigrialgenerator der eingangs genannten Art aus der DE-OS 27 46 642 bekanntgeworden, die eine serielle Folge von zwei Stufen von Zähler/Decoderschaltungen enthält. Die erste Stufe wird dabei durch einen Zähler und einen Decoder in Form eines Festwertspeichers gebildet, welcher das Ausgangssignal des Zählers zur Erzeugung von Hori7ontal-Videosteuersignalen decodiert. Eines der Ausgangssignale des Decoders ist ein Taktsignal, das zur Ansteuerung des Zählers der zweiten Zähler/Decoderstufe dient Diese zweite Stufe enthält einen auf das Taktsignal ansprechenden Zähler und einen Decoder, welcher als Festwertspeicher ausgelegt ist. Der Festwertspeicher dieser zweiten Stufe erzeugt Vertikal-Videosteuersignale. Eine derartige Anordnung ist zur Reduzierung der Größe der zweiten Zähler/Decoderstufe insofern vorteilhaft, als lediglich ausreichend Kapazität vorhanden sein muß, um alle unterschiedlichen Kombinationen einer erforderlichen Sequenz von Vertikal-Videosteuersignalen zu definieren. Dies ergibt sich aus der Tatsache, daß das Taktsignal durch die erste Zähler/Decoderstufe lediglich erzeugt werden muß, wenn die zweite Zähler/Decoderstufe Zustände ändern soll, so daß die zweite Zähler/Decoderstufe für eine gegebene Kombination von Ausgangssignalen in einem gegebenen Punkt in der Ausgangssequenz lediglich einen einzigen Zustand besitzen muß und doppelte oder redundante Speicherplätze für die gleiche Kombination von Ausgangssignalen entfallen können.

Diese Eliminierung einer Redundanz gilt jedoch nicht für die erste Zähler/Decoderstufe, welche die Zustände mit jedem Auftreten des elementaren Taktsignals ändern muß. und zwar unabhängig davon, ob die ei zeug! en Ausgangssignale zu ändern sind oder nicht. Lange Folgen von Festwertspeicher-Plätzen müssen daher identisehe Daten entsprechend den Zeitperioden speichern, in denen die Ausgangssignale für ein mehrmaliges Auftreten des elementaren Taktsignals unverändert bleiben. Die erste Zähter/Speicherstufe besitzt daher eine Anzahl von Speicherplätzen, welche gleich der Anzahl von elementaren Taktsignalen sind, welche während einer vollständigen Periode des Videosignals auftreten. Dies ist im bekannten Generator eine Horizoniaizeilen/.<:it.

Ein aus der DE-PS 25 24 129 bekannter Zeiliakisignalgencralor entspricht dem Generator nach der DE-OS 27 46 642 mit der Ausnahme, daß lediglich eine einstufige Zähler/Decodcrkombination vorhanden ist.

Der vorliegenden Erfindung liegt die Aufgabe zugrunde, einen Zeittaktgenerator zu schaffen, mit dem komplexe Steuerfunktionen mit reduzierter Speicherkapazität durchführbar sind.

Diese Aufgabe wird bei einem Zeittaktgenerator der eingangs genannten Art durch die Merkmale des kennzeichnenden Teils des Patentanspruchs 1 gelöst. 5U

Der erfindungsgemäße Zeittaktsignalgenerator bietet insofern einen Vorteil, als eine Adreß-Steuerschaltung vorhanden ist, welche auf die im Speicher gespeicherten Daten anspricht, um die Funktion des Adreßzählers in einer Rückkoppelschleife zu steuern. Anstelle der Inkrementierung des Adreßzähle/s mit jedem Auftreten des elementaren Taktsignals im Sinne der vorbekannte:n Generatoren können die im Speicher gespeicherten Daten verwendet werdeil, um die Inkrementierung des Zählers für eine gegebene Anzahl von Taktimpulsen, während denen der Zustand der Ausgangssteuersignale vom Zähler nicht geändert wird, zu unterbinden. Soll beispielsweise ein gegebener Zustand der Steuersignale für 15 Taktimpulse konstant bleiben, so sind bei den vorbekannten Generatoren 15 sequentielle Speicherplätze zur Speicherung der gleichen Daten erforderlich. Im Gegensatz dazu ist beim anmeldungsgemäßen Generator lediglich ein einziger Speicherplatz erforderlich, wobei die im Speicher gespeicherten Daten die Adreß-Steuerschaltung derart ansteuern, daß die Inkrementierung des Adreß-Zählers unterbunden wird, solange der Zustand des Ausgangssteuersignals für 15 Taktimpulse andauert.

Darüber hinaus können beim erfindungsgemäßen Generator die im Speicher gespeicherten Daten Ciazu verwendet werden, um die Adreß-Steuerschaltung im Sinne der Realisierung einer Schleifenfunktion anzusteuern. Diese Schleifenfunktion macht die einmalige Speicherung von sich wiederholenden Ausgangszustandssequenzen möglich, wobei der Speicher dann wiederholt mehrere Male adressier'^ar ist. Im Gegensatz dazu muß bei den vorbekanmen Generatoren die gleiche Datensenuenz in mehreren Speicherplätzen im Speicher gespeichert werden, wobei jede der identischen Sequenze η lediglich einmal abgearbeitet wird.

Beim erfindungsgemaßen Generator wird daher die Abarbeitung von extrem komplexen Steuerfunktionen