DE4206286A1

DE4206286A1 - Speicherzugriffssystem

Info

Publication number: DE4206286A1
Application number: DE4206286A
Authority: DE
Inventors: Koh Murata
Original assignee: Hewlett Packard Co
Current assignee: Verigy Singapore Pte Ltd
Priority date: 1991-03-20
Filing date: 1992-02-28
Publication date: 1992-09-24
Anticipated expiration: 2012-02-29
Also published as: JPH04293135A; US5497478A; DE4206286C2

Description

Die Erfindung betrifft, ist jedoch nicht beschränkt auf, ein Speicherzugriffssystem zum Lesen eines Speichers mit hoher Geschwindigkeit, der Daten zum Erzeugen eines digitalen Datenstromes speichert.

Zum Lesen eines Speichers, in welchen Daten zum Erzeugen eines digitalen Datenstroms gespeichert sind, müssen eine Reihe von Adressen für den Speicher in der Reihenfolge vorge sehen sein, in der die einzelnen den digitalen Datenstrom darstellenden Datenelemente im Speicher gespeichert sind. Das Erzeugen eines solchen digitalen Datenstroms ist beispiels weise zum Erzeugen eines logischen Musters für den Test eines logischen Schaltkreises oder zum Erzeugen einer zufälligen Wellenform für den Test eines analogen (oder analog/digital gemischten) Schaltkreises notwendig.

In den vergangenen Jahren sind die Betriebsgeschwindigkeiten und die Komplexität von zu testenden Bausteinen wie IC′s gewachsen, wurden für Testsignale höhere Frequenzen benötigt, und sind für diese Testarten längere Testmuster erforderlich geworden. Es wurde deshalb notwendig, zum Erzeugen des digi talen Datenstroms zum Bilden der Testsignale den verfügbaren Datendurchsatz zu beschleunigen und die Datenmenge zu ver größern.

Eine einfache Lösung zur Befriedigung der obigen Anforder ungen wäre, einen Hochgeschwindigkeits-Speicher mit großer Kapazität zum Erzeugen des digitalen Datenstroms einzusetzen. Speicherelemente mit einer extrem kurzen Zugriffszeit sind jedoch im allgemeinen nicht verfügbar. Selbst wenn sie ver fügbar wären, würde ein Versuch zur Erhöhung der Kapazität die Kosten, die erzeugte Wärme, den Montagebereich und ähn liche Faktoren auf ein nicht akzeptierbares Niveau erhöhen.

Zur Lösung dieser Nachteile wird im allgemeinen ein Speicher verschränkungsverfahren (Bankauswahlverfahren) eingesetzt. Bei diesem Verfahren sind ein Vielzahl von voneinander unab hängig arbeitenden Speicherbanken oder Speichermodule (im allgemeinen eine der Potenz von 2 entsprechende Anzahl von Speicherbanken, wie 2, 4, 8, etc.) vorgesehen, und sind den entsprechenden Speicherbanken Adressen zugeordnet, die nach einander die Speicherbanken durchlaufen, so daß einer einzel nen Speicherbank keine aufeinander folgende Adressen zugeord net sind. Beispielsweise werden bei einem 2-Wege-Speicherver schränkungsverfahren, bei dem zwei Speicherbanken eingesetzt sind, gerade und ungerade Adressen den Banken der "0" bzw. "1" zugeordnet, so daß Zugriffe auf beliebige aufeinander folgende Adressen alternierend auf die Banken "0" und "1" verteilt sind. Dabei kann die Zugriffszeit jeder Speicherbank zweimal so lang wie die für das gesamte Speichersystem be nötigte Zugriffszeit sein, weil ein alternierender Zugriff durchgeführt wird. Bei 3-Wege-Speicherverschränkungsverfahren und 8-Wege-Speicherver-schränkungsverfahren sind entsprechend vierfache bzw. achtfache Zugriffszeiten zulässig. Daher kann ein Hochgeschwindigkeits-Speichersystem mit Speicherelementen aufgebaut werden, die zwar eine langsame Zugriffszeit, jedoch geringe Kosten, hohe Kapazität, geringen Energieverbrauch sowie hohe Verfügbarkeit aufweisen.

Während der Erzeugung eines digitalen Datenstroms, der zum Erzeugen des Testsignals eingesetzt wird, ist es jedoch im allgemeinen nicht zulässig, je nach Bedarf des Speichers einen Wartezyklus innerhalb des Datenstroms einzufügen. Es gibt deshalb einige Datenfolgen, die nicht mit dem oben beschriebenen Datenverschränkungsverfahren erzeugt werden können.

Beispielsweise kann mit dem die oben beschriebene 2-Wege Speicherverschränkung einsetzenden Speicher der Datenstrom, der die unten angegebene Lesesequenz erfordert, nicht ohne Einfügen von Wartezyklen erzeugt werden. Die Adressenfolge ist:

0 → 1 → 2 → 0 → 1 → 2 → 0 → 1 → 2 → 3 → . . .

Dies ist insofern schwierig, weil es das Lesen von Adresse 0 unmittelbar nach dem Lesen von Adresse 2 erfordert, wobei aufeinander folgende Zugriffe auf die Speicherbank notwendig sind, der die geraden Adressen zugeordnet sind (Speicher bank 0).

Bei Einsatz des oben beschriebenen Speicherverschränkungs verfahrens sind also die Datenströme, welche erzeugt werden können, beschränkt.

Der Erfindung liegt daher die Aufgabe zugrunde, die oben beschriebenen Nachteile des Standes der Technik zu lösen und ein Speichersystem und -verfahren anzugeben, mit denen es möglich ist, einen digitalen Datenstrom in willkürlicher Reihenfolge mit hoher Geschwindigkeit und ohne einen Warte zyklus einzufügen zu erzeugen, selbst wenn lediglich langsame Speicherelemente verwendet werden.

Gemäß einer Ausgestaltung der Erfindung ist zusätzlich zu einer Vielzahl von Datenbanken zum Durchführen eines Spei cherzugriffs gemäß dem Speicherverschränkungsverfahren wei terhin eine zusätzliche Speicherbank vorgesehen, auf die zugegriffen wird, wenn eine fortlaufende Adressenfolge den Zugriff auf eine Speicherbank innerhalb eines Zeitintervalls notwendig macht, das kürzer ist als es die Möglichkeiten der Speicherbank erlauben. Eine Kopie zumindest eines Teils der Inhalte der Vielzahl von Speicherbanken ist in der zusätz lichen Speicherbank gespeichert.

Die Erfindung ist im folgenden anhand bevorzugter, in der Zeichnung dargestellter Ausführungsbeispiele mit weiteren Einzelheiten näher erläutert. Es zeigen:

Fig. 1 ein konzeptionelles Blockdiagramm einer Ausge staltung der Erfindung,

Fig. 2 ein Ausführungsbeispel eines Schaltkreises, der ein gemäß der erfindungsgemäßen Ausgestaltung von Fig. 1 arbeitendes Speichersystem verwirk licht,

Fig. 3 eine detaillierte Darstellung eines in Fig. 2 eingesetzten Schaltkreises zum Bestimmen des Zugriffsziels,

Fig. 4 ein Blockdiagramm zum Erzeugen der Adresse für die Hilfsbank unter Verwendung eines Zählers gemäß einer weiteren Ausgestaltung der Erfin dung.

Fig. 1 ist ein konzeptionelles Blockdiagramm einer Ausgestal tung des Speicherzugriffssystems, bei dem ein 2-Wege-Spei cherverschränkungsverfahren (oder Bankauswahlverfahren) modifiziert ist. Ein Datenstrom wird durch Lesen von Daten von Speicherbanken 0, 1 und 2 erzeugt. Es wird angenommen, daß gerade und ungerade Adressen den Banken 0 bzw. 1 zugeord net sind, wie oben beschrieben ist. Solange eine Adressenfol ge gegeben ist, bei der gerade und ungerade Adressen abwech selnd auftreten, wird abwechselnd auf Banken 0 und 1 zuge griffen, woraus sich ein Datenstrom ergibt, der mit ungefähr dem halben Zeitintervall der Zykluszeit jeder Speicherbank gelesen wird (d. h., so wie beim herkömmlichen Bankauswahl verfahren). Um einen derartigen Zugriffsbetrieb durchzufüh ren, wird auf Bank 0 zugegriffen, wenn das niederwertigste Bit LSB einer gegebenen Adresse A

(= a_n . . . a₂ a₁ a₀),

d. h. a₀, "0" ist, und wird auf Bank 1 zugegriffen, wenn das LSB von Adresse A oder a₀ "1" ist (bei der Beschreibung der vorliegenden Anmeldung wird angenommen, daß die Adresse in binärer Form dargestellt ist). Die gegebene Adresse ohne das LSB kann als Adresse innerhalb jeder Bank eingesetzt werden.

Für eine Adressenfolge, bei der aufeinanderfolgende gerade oder aufeinanderfolgende ungerade Adressen auftreten, kann die entsprechende Datenbank nicht ohne das Einfügen eines Wartezyklus gelesen werden, wie oben beschrieben. Wenn eine solche Folge erkannt wird, wird das Speicherzugriffsziel auf Speicherbank 2 umgeschaltet, welche als Hilfsspeicherbank dient.

Bank 2 weist die doppelte Kapazität jeder der Banken 0 und 1 auf, und die Inhalte beider Speicherbanken 0 und 1 sind in dieser gespeichert.

Der Speicherinhalt von Bank 2 ist so angelegt, daß, wenn der Speicherinhalt von Speicherbank 0 bei der internen Bankadresse

A0 (= 0 a_n . . . a₂ a₁) x

ist, Bank 2 ebenfalls bei ihrer internen Bankdadresse A0 verkettet mit 0 an der Spitze (höchstwertige Stelle)

(MSB) (= 0 a_n . . . a_a a₁) X

enthält.

Genauso ist der Speicherinhalt Bank 1 bei der internen Bankadresse

A1 (= a_n . . . a₂ a₁)

identisch mit dem Inhalt von Bank 2 bei deren interner Bankadresse A1 verkettet mit 1 an der Spitze (höchstwertigen Stelle).

Fig. 2 zeigt eine Realisierung des mit Bezug auf Fig. 1 erläuterten Speicherzugriffssystems. In Fig. 2 wird eine an einem Adresseneingang 201 anliegende Adresse vorübergehend durch einen an einem Taktsignaleingang 203 anliegenden Zugriffstaktimpuls in einen selbsthaltenden Adressenschalter (Adressen-Latch) 205 eingegeben. Diese Adresse wird ohne LSB (a_n . . . a₁) an die selbsthaltenden Adressenschalter (Adressen- Latch 227 und 229 für Speicherbanken 233 und 235, die den Speicherbanken 0 bzw. 1 entsprechen, übergeben. Zusätzlich werden alle Bits der Adresse

(a_n . . . a₁ a₀)

an einem selbsthaltenden Adressenschalter (Adressen-Latch) 231 für Speicher 237 vorgesehen. Das LSB wird an einen Logikkreis mit einem NICHT-Gatter 211 und UND-Gattern 213 bis 219 über geben, um eine der Banken 0 und 1 für den Zugriff auszuwäh len. Das Ausgangssignal des Logikkreises gibt abhängig von dem LSB der zugeführten Adresse einen der Adressenschalter 227 oder 229 frei. Wenn also bei einer Adressenfolge die LSBs abwechselnd die Werte 0 und 1 annehmen, wie bei einer sequentiellen Adressenfolge, schalten abwechselnd die Adres senschalter 227 und 229 diese Adressen.

In Fig. 2 ist ferner ein Schaltkreis 221 zum Bestimmen des Zugriffsziels vorgesehen, um von den den Banken 0 bzw. 1 ent sprechenden Speichern 233 oder 235 zu einem der Bank 2 ent sprechenden Speicher 237 umzuschalten, wenn zwei aufeinander folgende Zugriffe auf die geraden Adressen oder auf die unge raden Adressen auftreten. Beim Erkennen eines solchen Ereig nisses senkt der Schaltkreis 221 ein Schaltsignal *X auf einen niedrigen Pegel, wodurch wiederum die UND-Gatter 213 und 17 schließen, so daß keine Freigabesignale an den Adres senschaltern 227 oder 229 anliegen. Stattdessen öffnet das UND-Gatter 225 wobei dem Adressenschalter 231 ein Freigabe signal gegeben wird. Die Adresse wird also im Adressenschal ter 231 geschaltet, so daß der der Bank 2 entsprechende Speicher 237 gelesen werden kann. Das LSB der Adresse wird in den selbsthaltenden Schalter (Latch) 241 eingegeben, wobei das LSB zum Auswählen des geeigneten Ausgangs der Speicher 233, 235 und 237 durch Selektor 243 genutzt wird, der dann im selbsthaltenden Datenschalter (Daten-Latch) 245 weiter geschaltet wird. Die Auswahl im Selektor 243 erfolgt wie unten beschrieben:

LSB *X
0 1 → Ausgang von Speicher 233
1 1 → Ausgang von Speicher 235x 0 → Ausgang von Speicher 237
("x" bedeutet "beliebig")

Die Verzögerungszeiten von Verzögerungselementen 207, 209, und 239 sind geeignet festgelegt, so daß der obige Betrieb fehlerfrei ausgeführt werden kann, wie es aus dem Stand der Technik bekannt ist. Diese Verzögerungselemente müssen nicht zwangsläufig Analogelemente sein, sondern können nach Bedarf gewählt werden, wie auch die Art, auf die die gewünschte Verzögerung durch eine Kombination logischer Gatter erreicht wird, frei wählbar ist. Weiterhin wird ein Schaltsignal für den Datenschalter 245 durch eine geeignete Verzögerung des dem Taktsignaleingang 203 zugeführten Taktimpulses mit einem Verzögerungselement erzeugt (nicht gezeigt). Ferner wird das Schreiben von Daten durch Eingabe eines Datenstromes über einen Datenschreibeingang 247 erreicht, wobei geeignete Adressen und Zugriffstaktimpulse vorgesehen sind.

Fig. 3 zeigt einen Schaltkreis zum Bestimmen des Zugriffs ziels 221 mit weiteren Einzelheiten. Das über einen LSB- Eingang 301 zugeführte LSB der eingegebenen Adresse wird in einen selbsthaltenden Schalter (Latch) 305 zu einem Zeitpunkt eingegeben, der durch den durch das Verzögerungselement 209 verzögerten Taktimpuls bestimmt ist. Das aktuelle, im Schal ter 305 gehaltene LSB wird mit dem vorhergehenden, in einem selbsthaltenden Schalter (Latch) 307 gehaltenen LSB mittels eines exklusiven NICHT-ODER (XNOR)-Gatters 309 verglichen, und es wird ein Ausgangssignal "1" an ein UND-Gatter 311 ausgegeben, wenn diese LSBs gleich sind. Das UND-Gatter 311 übergibt eine "1" an einen selbsthaltenden Schalter (Latch) 313 nur dann, wenn das Ausgangssignal des XNOR-Gatters 309 eine "1" ist (wenn also das vorhergehende und das aktuelle LSB gleich sind) und das vorhergehende, im Schalter 313 gehaltene Schaltsignal *X "1" ist (wenn also der vorhergehende Zugriff nicht zur Bank 2 umgeschaltet wurde). Der Befehl zum Verändern des Zugriffsziels wird also durch Setzen des aktuellen Schaltsignals *X auf "0" gebildet.

Ist also beispielsweise eine Adressenfolge gegeben, bei der vier aufeinanderfolgende Zugriffe auf Bank 1 gemacht werden, wären die tatsächlichen Zugriffsziele:

Bank 1 → Bank 2 → Bank 1 → Bank 2,

so daß keine aufeinanderfolgende Zugriffe auf eine einzelne Speicherbank auftreten, was wiederum eine ausreichende Spei cherzykluszeit für diese Speicherbanken erlaubt.

Bei dem beschriebenen Ausführungsbeispiel speichert die Hilfsspeicherbank zur Vermeidung der aufeinanderfolgenden Zugriffe auf die normalen Speicherbanken eine Kopie der gesamten Inhalte der normalen Speicherbanken. Abhängig von den Eigenschaften der zugeführten Adressenfolge könnte die Hilfsspeicherbank jedoch auch nur einen Teil der Inhalte speichern.

Es wird beispielsweise angenommen, daß bei der vorhergehenden Ausgestaltung die maximale Anzahl aufeinanderfolgende Adres sen in der vorzusehenden Folge, bei denen die LSBs denselben Wert annehmen, im voraus bekannt ist. In diesem Fall kann die Speicherkapazität von der Bank 2 erheblich reduziert werden, wenn das System von Fig. 1, bei dem die dem Speichersystem zugeführte Adresse fast unverändert für die für Bank 2 vorge sehene Adresse eingesetzt wird, derart modifiziert wird, daß ein Zählerausgangssignal, wie in Fig. 4 gezeigt, als Adresse eingesetzt ist.

In Fig. 4 wird der Anfangszählwert über einen Ladeeingang 401 zum Laden von Anfangsgrößen in einem Zähler 405 eingestellt, bevor dem Speichersystem die Adressenfolge zugeführt wird. Während die Adressenfolge dem Speichersystem zugeführt wird, wird das Zugriffsziel beim Erfassen von aufeinander folgenden Zugriffen auf Bank 0 oder 1 durch den Schaltkreis zum Erfas sen des Zugriffsziels 221 von Fig. 2 auf Bank 2 umgeschaltet und wird der Zugriffstaktimpuls für Bank 2 an einen Aufwärts zähleingang 403 des Zählers 405 gegeben. Dies bewirkt, daß der Zählwert um eine einem Wort entsprechende Größe inkremen tiert wird. Dieser Zählwert wird an den Adresseneingang eines der Bank 2 entsprechenden Speichers 407 übergeben, wodurch die bei diesen Adressen gelesenen Daten am Ausgang 409 des Speichers 407 auftreten. Durch erneutes Vorsehen des Anfangs wertes am Ladeeingang 401 beim Erreichen des Adressenfolgen endes ist es möglich, den erwünschten Datenstrom vom Spei chersystem wiederholt zu erzeugen. Der Anfangszählwert könnte die Startadresse von Bank 2 sein, oder für den Fall, daß Bank 2 groß genug ist, um in Speicherbereiche zum Speichern mehrerer Umleit-Adressensätze, entsprechend verschiedener Datenströme, geteilt zu werden, könnte die Startadresse einer der Speicherbereiche, in dem die gewünschten Daten gespeichert sind, als Anfangszählwert eingesetzt sein.

Wenn die Adressenfolge im voraus bekannt ist, können die Adressen in der Folge, die zur Bank 2 umgeleitet werden sol len, leicht berechnet werden. Wenn also die Inhalte der Adressen, die umgeleitet oder umadressiert werden, in Bank 2 nacheinander gespeichert sind, wird das gewünschte Ergebnis vom Speichersystem ausgegeben.

In diesem Fall kann der Zähler 405 auch zum Schreiben in Bank 2 verwendet werden. Dies wird insbesondere durch Vorsehen der in den Speicher 407 (Bank 2) zu schreibenden Daten in dersel ben Reihenfolge wie für das Lesen erreicht, wobei der Zu griffstaktimpuls am Aufwärtszähleingang 403 für jedes Datum vorgesehen ist.

Weiterhin ist das eingesetzte Bankauswahlverfahren nicht auf ein 2-Wege-System beschränkt. Die Erfindung kann auch auf eine Bankauswahl mit größerer Vielfalt angewendet werden, abhängig von der Zykluszeit des eingesetzten Speichers sowie des vom Speichersystem benötigten Datendurchsatzes. Dabei ist, obwohl mehrere Hilfsspeicherbanken benötigt werden und die Steuerung zum Schalten der Zugriffe auf die Hilfsdaten banken komplizierter wird als bei der 2-Wege-Bankauswahl, das Verfahren im wesentlichen dasselbe wie beim 2-Wege-System. Wenn seit dem letzten Zugriff auf eine Speicherbank, auf die wiederum zugegriffen werden soll, keine ausreichend lange Zeitspanne verstrichen ist, wird auf die Hilfsspeicherbank umgeschaltet.

Wie oben im einzelnen beschrieben, ist das erfindungsgemäße System, das einen Datenstrom mit hohem Datendurchsatz unter Verwendung von langsamem Speichern erzeugen kann, zum Erzeu gen von Testdaten für Schaltkreise oder ähnliches sehr geeig net, weil beim erfindungsgemäßen System selbst eine zufäl lige nicht aufeinander folgende Adressenfolge einen Speicher leservorgang in konstanten Intervallen bewirkt. Ferner kann, wie mit Bezug auf Fig. 4 beschrieben, abhängig von der vorzu sehenden Adressenfolge der zusätzliche Speicherbedarf für die Realisierung der Erfindung erheblich reduziert werden. Das Speichersystem zum Realisieren der Erfindung weist weiterhin den Aufbau des herkömmlichen Speichersystems, das die Spei cherverschränkung mit der (den) Hilfsbank(en) einsetzt, und den dafür vorgesehenen Steuerkreis auf. Das Speichersystem kann also leicht zurück zur herkömmlichen Anordnung umgesetzt werden, bei der nur die Speicherverschränkung ausgeführt wird, indem die zusätzlichen Teile entfernt werden (oder indem der Einbau des Speichers der Hilfsspeicherbank(bänke) entfällt). Solche Billigversionen des Speichersystems können also mit beinahe demselben Herstellungsverfahren aufgebaut werden wie das erfindungsgemäße System, wenn vorher bekannt ist, daß dieses Speichersystem lediglich für solche Anwendun gen eingesetzt werden, bei denen die herkömmliche Speicher verschränkung ausreicht.

Die Erfindung wurde mit Bezug auf einzelne Ausführungsbei spiele beschrieben, Abwandlungen und weitere Ausgestaltungen können jedoch gemacht werden, ohne den durch die Ansprüche bestimmten Gegenstand der Erfindung zu verlassen.

Claims

1. Speichersystem mit mehreren voneinander unabhängig arbeitenden Speicherbanken (233, 235) zum Speichern von Daten, eine Vorrichtung zum Zugreifen auf diese in den mehreren Speicherbanken (233, 235) gespeicher ten Daten durch Speicherverschränkung, die auf dem Speichersystem zugeführten Adressen basiert, und einer Hilfsspeicherbank (237; 407) zum Speichern einer Kopie zumindest eines Teiles der in den mehr eren Speicherbanken (233, 235) gespeicherten Daten, wobei der Zugriff auf die Hilfsspeicherbank (237; 407) abhängig von einer dem Speichersystem zugeführten Adressenfolge erfolgt.

2. Speichersystem nach Anspruch 1, bei dem der Zugriff auf die Hilfsspeicherbank (237; 407) auf eine Adresse hin erfolgt, die ansonsten einen Zugriff auf eine der mehreren Speicherbänke (233, 235) bewirken würde, in der eine vorgegebene Zeitspanne nach einem vorher gehenden Zugriff auf diese eine Speicherbank nicht verstrichen ist.

3. Verfahren zum Zugreifen auf in einem Speichersystem gespeicherte Daten, mit folgenden Verfahrensschrit ten:
Speichern von Daten in mehreren Speicherbänken, wobei auf die Speicherbänke durch ein Speicherver schränkungsverfahren zugegriffen wird,
Speichern einer Kopie zumindest eines Teiles der Daten in einer Hilfsspeicherbank und
Zugreifen auf in der Hilfsspeicherbank gespeicherte Daten abhängig von einer dem Speichersystem zugeführ ten Adressenfolge.

4. Verfahren nach Anspruch 3, bei dem auf die in der Hilfsspeicherbank gespeicherten Daten auf eine Adres se hin zugegriffen wird, die ansonsten einen Zugriff auf eine Speicherbank der mehreren Speicherbanken bewirken würde, in der eine vorgegebene Zeitspanne nach einem vorhergehenden Zugriff auf diese eine Speicherbank nicht verstrichen ist.