WO2003042836A1 - Ordinateur et procede de commande de memoire - Google Patents

Ordinateur et procede de commande de memoire Download PDF

Info

Publication number
WO2003042836A1
WO2003042836A1 PCT/JP2001/010035 JP0110035W WO03042836A1 WO 2003042836 A1 WO2003042836 A1 WO 2003042836A1 JP 0110035 W JP0110035 W JP 0110035W WO 03042836 A1 WO03042836 A1 WO 03042836A1
Authority
WO
WIPO (PCT)
Prior art keywords
memory
bank conflict
memory bank
computer
control method
Prior art date
Application number
PCT/JP2001/010035
Other languages
English (en)
Japanese (ja)
Inventor
Satoshi Onodera
Original Assignee
Fujitsu Limited
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Limited filed Critical Fujitsu Limited
Priority to PCT/JP2001/010035 priority Critical patent/WO2003042836A1/fr
Publication of WO2003042836A1 publication Critical patent/WO2003042836A1/fr

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G06F13/1647—Handling requests for interconnection or transfer for access to memory bus based on arbitration with interleaved bank access

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Dram (AREA)
  • Multi Processors (AREA)

Abstract

Selon cette invention, lorsqu'un conflit de bloc mémoire est détecté à l'endroit où on accède en continu au même bloc par une unité de décision de conflit de bloc mémoire, une unité de commande de mémoire accède de manière séquentielle à différents blocs dans des zones non utilisées d'une mémoire centrale et copie les données qui ont provoqué le conflit du bloc mémoire. Pour les accès ultérieurs détectés par une unité de détection d'une pluralité de temps de références de données, l'unité de commande de la mémoire commande l'accès aux zones copiées, ce qui permet d'éviter les conflits de bloc mémoire.
PCT/JP2001/010035 2001-11-16 2001-11-16 Ordinateur et procede de commande de memoire WO2003042836A1 (fr)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PCT/JP2001/010035 WO2003042836A1 (fr) 2001-11-16 2001-11-16 Ordinateur et procede de commande de memoire

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2001/010035 WO2003042836A1 (fr) 2001-11-16 2001-11-16 Ordinateur et procede de commande de memoire

Publications (1)

Publication Number Publication Date
WO2003042836A1 true WO2003042836A1 (fr) 2003-05-22

Family

ID=11737944

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2001/010035 WO2003042836A1 (fr) 2001-11-16 2001-11-16 Ordinateur et procede de commande de memoire

Country Status (1)

Country Link
WO (1) WO2003042836A1 (fr)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2388216A (en) * 2001-12-21 2003-11-05 Agere Systems Inc Multi-bank scheduling to improve performance on tree access in a dram based RAM subsystem
WO2005008674A2 (fr) * 2003-07-16 2005-01-27 Infineon Technologies Ag Memoire a semi-conducteurs ayant un temps de cycle de ligne de mots court et efficace et procede de lecture des donnees de cette memoire a semi-conducteurs

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59188762A (ja) * 1983-04-08 1984-10-26 Mitsubishi Electric Corp インタリ−ブ記憶制御装置
JPS62120552A (ja) * 1985-11-20 1987-06-01 Fujitsu Ltd 主記憶アクセス高速化方式
JPH04293135A (ja) * 1991-03-20 1992-10-16 Yokogawa Hewlett Packard Ltd メモリアクセス方式
WO1998018084A1 (fr) * 1996-10-18 1998-04-30 Fujitsu Limited Dispositif et procede servant a accelerer la vitesse d'acces a une memoire

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59188762A (ja) * 1983-04-08 1984-10-26 Mitsubishi Electric Corp インタリ−ブ記憶制御装置
JPS62120552A (ja) * 1985-11-20 1987-06-01 Fujitsu Ltd 主記憶アクセス高速化方式
JPH04293135A (ja) * 1991-03-20 1992-10-16 Yokogawa Hewlett Packard Ltd メモリアクセス方式
WO1998018084A1 (fr) * 1996-10-18 1998-04-30 Fujitsu Limited Dispositif et procede servant a accelerer la vitesse d'acces a une memoire

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2388216A (en) * 2001-12-21 2003-11-05 Agere Systems Inc Multi-bank scheduling to improve performance on tree access in a dram based RAM subsystem
US6839797B2 (en) 2001-12-21 2005-01-04 Agere Systems, Inc. Multi-bank scheduling to improve performance on tree accesses in a DRAM based random access memory subsystem
GB2388216B (en) * 2001-12-21 2005-04-20 Agere Systems Inc Multi-bank scheduling to improve performance on tree accesses in a dram based random access memory subsystem
WO2005008674A2 (fr) * 2003-07-16 2005-01-27 Infineon Technologies Ag Memoire a semi-conducteurs ayant un temps de cycle de ligne de mots court et efficace et procede de lecture des donnees de cette memoire a semi-conducteurs
WO2005008674A3 (fr) * 2003-07-16 2005-04-28 Infineon Technologies Ag Memoire a semi-conducteurs ayant un temps de cycle de ligne de mots court et efficace et procede de lecture des donnees de cette memoire a semi-conducteurs
US8635393B2 (en) 2003-07-16 2014-01-21 Qimonda Ag Semiconductor memory having a short effective word line cycle time and method for reading data from a semiconductor memory of this type

Similar Documents

Publication Publication Date Title
DE60232367D1 (de) Verfahren zum dynamischen einstellen einer speicherseitenschliess-strategie
DE602006020118D1 (de) Speichersteuerungsverfahren und System zur Sicherungs- und/oder Wiederherstellungsdurchführung
EP1519276A4 (fr) Dispositif de stockage d'informations, systeme et procede de controle d'acces a la memoire et programme informatique
EP1517244A4 (fr) Dispositif de stockage d'information, systeme et procede de commande d'acces a la memoire et programme d'ordinateur
GB2358943A (en) Memory controller which increases bus utilization by reordering memory requests
EP1519275A4 (fr) Dispositif de stockage de donnees, procede de controle d'acces a la memoire, et programme d'ordinateur
EP1037137A3 (fr) Dispositif de commande d'un réseau de disques
CN102081964A (zh) 动态随机访问存储器刷新的方法和系统
WO2004021359A3 (fr) Dispositif de memoire rafraichie par logiciel et procede
WO2004031964A3 (fr) Procede et dispositif permettant de reduire le temps de traitement dans un systeme de traitement de donnees au moyen d'une antemoire
CN107003948A (zh) 电子设备及用于控制其可共享的高速缓存存储器的方法
MY127318A (en) Memory apparatus and memory access restricting method
SG112838A1 (en) Method, system, and program for initializing a storage device comprising multiple storage units thorough a storage controller
WO2002017327A3 (fr) Dispositif de memoire a ecriture retardee sur commande
TW200609727A (en) Method and apparatus for dynamic hosting partition page assignment
CN1748261B (zh) 存储器写入延迟控制的方法和装置
WO2003050688A3 (fr) Systeme et procede pour gerer l'acces de dispositifs a une memoire avec une plus grande securite
EP1318447A3 (fr) Appareil RAID et méthode de commande d'accès pour cela
AU2002343970A1 (en) Data access control apparatus, data access control method, controller, and computer program
JP2003015949A (ja) 半導体記憶装置の制御装置および半導体記憶装置の制御方法
WO2003042836A1 (fr) Ordinateur et procede de commande de memoire
WO2001095338A3 (fr) Procede et dispositif permettant l'inscription de temps d'effacement et de temps d'ecriture predictifs dans une memoire flash
WO2003090231A3 (fr) Procede d'acces a un dispositif de memoire a simple acces, dispositif d'acces memoire, dispositif de circuit integre et procede d'utilisation d'un circuit integre
CN1551232B (zh) 用于增强高速数据存取中刷新操作的半导体存储装置
SE9803708L (sv) Metod och anordning för kontroll/access av DRAM-minnen

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): JP US

DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
NENP Non-entry into the national phase

Ref country code: JP