JP2003015949A - 半導体記憶装置の制御装置および半導体記憶装置の制御方法 - Google Patents

半導体記憶装置の制御装置および半導体記憶装置の制御方法

Info

Publication number
JP2003015949A
JP2003015949A JP2001194810A JP2001194810A JP2003015949A JP 2003015949 A JP2003015949 A JP 2003015949A JP 2001194810 A JP2001194810 A JP 2001194810A JP 2001194810 A JP2001194810 A JP 2001194810A JP 2003015949 A JP2003015949 A JP 2003015949A
Authority
JP
Japan
Prior art keywords
access
command
semiconductor memory
memory device
auto
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001194810A
Other languages
English (en)
Other versions
JP2003015949A5 (ja
JP4370063B2 (ja
Inventor
Toshiaki Saruwatari
俊明 猿渡
Atsushi Fujita
藤田　　淳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2001194810A priority Critical patent/JP4370063B2/ja
Priority to US10/090,826 priority patent/US6886072B2/en
Publication of JP2003015949A publication Critical patent/JP2003015949A/ja
Publication of JP2003015949A5 publication Critical patent/JP2003015949A5/ja
Application granted granted Critical
Publication of JP4370063B2 publication Critical patent/JP4370063B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G06F13/161—Handling requests for interconnection or transfer for access to memory bus based on arbitration with latency improvement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0215—Addressing or allocation; Relocation with look ahead addressing means
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Memory System (AREA)

Abstract

(57)【要約】 【課題】 半導体記憶装置に供給するコマンドを適切に
制御し、データ転送効率を向上させることができるよう
にする。 【解決手段】 領域設定レジスタに設定したアドレス
と、アクセス要求信号のアドレス情報に示されるアドレ
スとを比較し、領域設定レジスタに設定したアドレスと
アドレス情報に示されるアドレスとが一致した場合に
は、オートプリチャージ付きのコマンドをＦＣＲＡＭに
出力し、そうでない場合には通常のコマンドをＦＣＲＡ
Ｍに出力するようにして、アクセスするアドレスが不連
続であることが多い領域にアクセスする際には、オート
プリチャージ付きのコマンドを出力して、ＦＣＲＡＭに
プリチャージ動作を自動的に実行させ、アクセスするア
ドレスが連続であることが多い領域にアクセスする際に
は、通常のコマンドを出力してリード動作またはライト
動作を連続して実行することができるようにする。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体記憶装置の
制御装置および半導体記憶装置の制御方法に関し、特
に、オートプリチャージ機能を有する半導体記憶装置の
制御装置に用いて好適なものである。
【０００２】
【従来の技術】従来から、ＤＲＡＭ（Dynamic Random A
ccess Memory）において、外部インタフェースが一定の
周期のクロック信号に同期して動作するＳＤＲＡＭ（Sy
nchronous ＤＲＡＭ）があった。
【０００３】図１１は、従来のＳＤＲＡＭにおける読み
出し動作（以下、「リード動作」とも称す。）のタイミ
ングチャートである。図１１において、（Ａ）は後述す
るオートプリチャージ付きのリードコマンドを用いない
場合のリード動作のタイミングチャートであり、（Ｂ）
はオートプリチャージ付きのリードコマンドを用いた場
合のリード動作のタイミングチャートである。
【０００４】まず、図１１（Ａ）のオートプリチャージ
付きのリードコマンドを用いない場合のリード動作につ
いて説明する。時刻Ｔ61において、図示しない制御装置
から出力されたロウアドレスを含むアクティブコマンド
ＡＣＴＶがＳＤＲＡＭに供給されると、ＳＤＲＡＭは、
当該ロウアドレスにより指定されたページをアクティブ
状態にする。アクティブコマンドＡＣＴＶを出力してか
ら期間ｔＲＣＤ（リードコマンドＲＥＡＤが出力可能と
なる期間）が経過した時刻Ｔ63において、制御装置から
出力されたカラムアドレスを含むリードコマンドＲＥＡ
ＤがＳＤＲＡＭに供給される。リードコマンドＲＥＡＤ
を出力してから期間ｔＣＬが経過した時刻以降の時刻Ｔ
65において、ＳＤＲＡＭは、アクティブコマンドＡＣＴ
Ｖによりアクティブ状態にしたページ内の当該カラムア
ドレスにより指定されたアドレスに記憶されているデー
タＤＴを出力（リード）する。
【０００５】その後、例えば、アクティブ状態にしたペ
ージと異なるページ（時刻Ｔ61において、出力されたア
クティブコマンドＡＣＴＶに含むロウアドレスと異なる
ロウアドレス）に対してリード動作を行う場合には、ア
クティブコマンドＡＣＴＶを出力してから期間ｔＲＡＳ
が経過した時刻Ｔ66において、制御装置はプリチャージ
コマンドＰＲＥをＳＤＲＡＭに供給する。ＳＤＲＡＭ
は、プリチャージコマンドＰＲＥが供給されると、アク
ティブ状態にしたページのデータを再び同じアドレスに
書き込むプリチャージ動作を行って、当該ページをアイ
ドル状態にする。そして、時刻Ｔ66から期間ｔＲＰが経
過した時刻Ｔ68において、制御装置はアクティブコマン
ドＡＣＴＶを出力することが可能となり、以降同様の動
作を行う。
【０００６】次に、図１１（Ｂ）のオートプリチャージ
付きのリードコマンドを用いた場合のリード動作につい
て説明する。時刻Ｔ81において、図示しない制御装置か
ら出力されたロウアドレスを含むアクティブコマンドＡ
ＣＴＶがＳＤＲＡＭに供給されると、ＳＤＲＡＭは、当
該ロウアドレスにより指定されたページをアクティブ状
態にする。アクティブコマンドＡＣＴＶを出力してから
所定の期間が経過した時刻Ｔ85において、制御装置から
出力されたカラムアドレスを含むオートプリチャージ付
きのリードコマンドＲＥＡＤＡがＳＤＲＡＭに供給され
る。なお、上記所定の期間は、アクティブコマンドＡＣ
ＴＶを出力してから期間ｔＲＣＤ（リードコマンドＲＥ
ＡＤＡが出力可能となる期間）、およびアクティブコマ
ンドＡＣＴＶを出力した後、プリチャージ動作が可能な
期間ｔＲＡＳからバースト長に応じた期間ｔＢＬを減じ
た期間が経過した期間である。
【０００７】その後、リードコマンドＲＥＡＤＡが供給
されたＳＤＲＡＭは、バースト長に応じた期間ｔＢＬ後
の時刻Ｔ86において、アクティブ状態にしたページのデ
ータを再び同じアドレスに書き込むプリチャージ動作を
開始し、当該ページをアイドル状態にする。また、ＳＤ
ＲＡＭは、時刻Ｔ87において、アクティブ状態にしたペ
ージ内の当該カラムアドレスにより指定されたアドレス
に記憶されているデータＤＴを出力（リード）する。こ
のように、ＳＤＲＡＭは、オートプリチャージ付きのリ
ードコマンドＲＥＡＤＡが供給されると、カラムアドレ
スにより指定されたアドレスのデータを出力するととも
に、自動的にプリチャージ動作を行う。その後、時刻Ｔ
86から期間ｔＲＰが経過した時刻Ｔ88において、制御装
置はアクティブコマンドＡＣＴＶを出力することが可能
となる。
【０００８】なお、同様に従来のＳＤＲＡＭにおける書
き込み動作（以下、「ライト動作」とも称す。）におい
ても、ライト動作とともにプリチャージ動作を自動的に
行うオートプリチャージ付きのライトコマンドＷＲＩＴ
Ａがあった。
【０００９】
【発明が解決しようとする課題】しかしながら、従来の
ＳＤＲＡＭにおいては、上述したようなリード動作また
はライト動作と、プリチャージ動作とを１つのリードコ
マンドにて行うことが可能なオートプリチャージ付きの
リードコマンドＲＥＡＤＡ、ライトコマンドＷＲＩＴＡ
があるにもかかわらず、例えば、アクティブコマンドＡ
ＣＴＶを出力してからプリチャージ動作を行うことが可
能な期間ｔＲＡＳ（図１１（Ｂ）においては５クロック
の期間）等の種々のタイミング制約により、データ転送
効率等の性能改善を図ることができないため、オートプ
リチャージ付きのリードコマンドＲＥＡＤＡ、ライトコ
マンドＷＲＩＴＡは、ほとんど利用されていなかった。
【００１０】ところが、最近、ＦＣＲＡＭ（Fast Cycle
ＲＡＭ）と呼ばれるメモリが用いられるようになり、
上記期間ｔＲＡＳ等の種々のタイミング制約が大幅に緩
和された。上記ＦＣＲＡＭでは、アクティブコマンドが
供給された１クロック後にプリチャージ動作を行うこと
ができる、すなわち連続してコマンドを供給し動作させ
ることができるため、オートプリチャージ付きのリード
コマンド、ライトコマンドによりデータ転送効率等の性
能改善を図ることができる。
【００１１】しかしながら、オートプリチャージ付きの
リードコマンド、ライトコマンドのみを用いた場合に
は、ＦＣＲＡＭは、当該オートプリチャージ付きのリー
ドコマンド、ライトコマンドにより指定されたアドレス
に対するデータのリード動作またはライト動作後、アク
ティブ状態にしたページは必然的にアイドル状態になっ
てしまう。そのため、同じページに対してリード動作ま
たはライト動作を行う場合には、制御装置は、アクティ
ブコマンドをＦＣＲＡＭに再び供給しなければならず、
オートプリチャージ付きのリードコマンド、ライトコマ
ンドのみを用いると、データ転送効率等の性能が低くな
ってしまうことがあった。
【００１２】本発明は、このような問題を解決するため
になされたものであり、半導体記憶装置に供給するコマ
ンドを適切に制御し、データ転送効率を向上させること
ができるようにすることを目的とする。
【００１３】
【課題を解決するための手段】本発明の半導体記憶装置
の制御装置は、半導体記憶装置に対するアクセス要求に
基づいて、プリチャージ動作を自動実行するオートプリ
チャージ機能を有効にするアクセス命令を半導体記憶装
置に供給するか否か判定し、その判定結果に応じたアク
セス命令を半導体記憶装置に供給することを特徴とす
る。上記のように構成した本発明によれば、半導体記憶
装置に対するアクセス要求が、オートプリチャージ機能
を有効にするアクセス命令を供給するのに適しているか
否か判断して、適切なアクセス命令であるコマンドを半
導体記憶装置に供給することができるようになる。
【００１４】
【発明の実施の形態】以下、本発明の実施形態を図面に
基づいて説明する。 （第１の実施形態）図１は、本発明の第１の実施形態に
よる半導体記憶装置の制御装置を適用したメモリ制御装
置の構成例を示すブロック図である。
【００１５】図１において、マスタ１１は、ＦＣＲＡＭ
（メモリ）１８に対するアクセス（データ転送）要求を
行うためのアクセス要求信号ＲＥＱを制御装置１２に供
給するとともに、制御装置１２に対して入出力データＤ
ＴＯの授受を行う。このマスタ１１は、例えば、ＣＰＵ
およびＤＭＡＣ（Direct Memory Access Controller）
により構成される。上記アクセス要求信号ＲＥＱには、
アクセスの種別（リードアクセスまたはライトアクセ
ス）を示すアクセス種別情報、およびアクセスするＦＣ
ＲＡＭ１８のアドレスを示すアドレス情報が含まれる。
なお、転送するデータサイズの情報等をさらに含むよう
にしても良い。
【００１６】制御装置１２は、要求受付部１３、領域設
定レジスタ１４、オートプリチャージ判定部１５、コマ
ンド制御部１６およびデータ転送部１７により構成さ
れ、マスタ１１から供給されるアクセス要求信号ＲＥＱ
に応じたメモリ制御信号ＣＴＬをＦＣＲＡＭ１８に供給
する。
【００１７】要求受付部１３は、アクセス要求信号ＲＥ
Ｑによるマスタ１１からのＦＣＲＡＭ１８に対するアク
セス要求を受け付け、アクセス種別情報およびアドレス
情報等を出力する。領域設定レジスタ１４は、ＦＣＲＡ
Ｍ１８にアクセスする際に、オートプリチャージ付きの
コマンド（リードコマンドＲＥＡＤＡまたはライトコマ
ンドＷＲＩＴＡ）を用いる領域（アドレス）を設定する
レジスタである。例えば、ＦＣＲＡＭ１８において、プ
ログラムのように連続したアドレスにデータが書き込ま
れ、読み出す際に連続したアドレスで読み出すことが多
いプログラム領域と、任意のアドレスにデータが書き込
まれ、読み出す際に不連続（ランダム）なアドレスを指
定して読み出すことが多いデータ領域とがある場合に
は、領域設定レジスタ１４には、ＦＣＲＡＭ１８におけ
るデータ領域等をオートプリチャージ付きのコマンドを
用いる領域として設定する。
【００１８】オートプリチャージ判定部１５は、要求受
付部１３から供給されるアドレス情報に示されるアドレ
スと、領域設定レジスタ１４に設定されているアドレス
とを比較し、上記アドレス情報に示されるアドレスがオ
ートプリチャージ付きのコマンドを用いる領域であるか
否か判定する。コマンド制御部１６は、オートプリチャ
ージ判定部１５による判定の結果、およびアクセス要求
信号ＲＥＱのアクセス種別情報、アドレス情報に基づい
て、ＦＣＲＡＭ１８に対して出力するコマンドを決定
し、当該コマンドを含むメモリ制御信号ＣＴＬをＦＣＲ
ＡＭ１８に供給する。
【００１９】また、データ転送部１７は、マスタ１１か
ら供給される入出力データＤＴＯをメモリデータＭＤＴ
としてＦＣＲＡＭ１８に供給したり、ＦＣＲＡＭ１８か
ら供給されるメモリデータＭＤＴを入出力データＤＴＯ
としてマスタ１１に供給したりする。
【００２０】ＦＣＲＡＭ１８は、ＳＤＲＡＭと同様のイ
ンタフェースを有しており、制御装置１２から供給され
るメモリ制御信号ＣＴＬに従い、指定されたアドレスに
メモリデータＭＤＴを書き込んだり（ライト動作）、指
定されたアドレスからデータを読み出してメモリデータ
ＭＤＴとして制御装置１２に供給したりする（リード動
作）。
【００２１】次に、動作について説明する。なお、以下
の説明では、領域設定レジスタ１４には、ＦＣＲＡＭ１
８にアクセスする際に、オートプリチャージ付きのコマ
ンドを用いる領域（アドレス）が予め設定されているも
のとする。
【００２２】まず、マスタ１１がアクセス要求信号ＲＥ
Ｑを制御装置１２に出力し、ＦＣＲＡＭ１８に対するア
クセスを要求する。上記アクセス要求信号ＲＥＱが供給
された制御装置１２内の要求受付部１３は、マスタ１１
からのアクセス要求を受け付け、当該アクセス要求信号
ＲＥＱに基づいて、アクセス種別情報およびアドレス情
報をオートプリチャージ判定部１５に供給する。
【００２３】オートプリチャージ判定部１５は、要求受
付部１３から供給されたアドレス情報に示されるアドレ
スと、領域設定レジスタ１４に設定されているアドレス
とを比較する。上記比較の結果、アドレス情報に示され
るアドレスが領域設定レジスタ１４に設定されているア
ドレスに含まれる場合には、オートプリチャージ判定部
１５は、オートプリチャージ付きのコマンドを出力する
ようにコマンド制御部１６に指示する。一方、アドレス
情報に示されるアドレスが領域設定レジスタ１４に設定
されているアドレスに含まれない場合には、オートプリ
チャージ判定部１５は、通常（オートプリチャージな
し）のコマンドを出力するようにコマンド制御部１６に
指示する。
【００２４】そして、コマンド制御部１６は、オートプ
リチャージ判定部１５からの指示（判定結果）、および
アクセス要求信号ＲＥＱのアクセス種別情報、アドレス
情報に基づいて、図２に示すフローチャートに従い、Ｆ
ＣＲＡＭ１８に出力するコマンドを決定し、当該コマン
ドを含むメモリ制御信号ＣＴＬをＦＣＲＡＭ１８に供給
する。
【００２５】図２は、コマンド制御部１６の処理動作を
示すフローチャートである。まず、ＦＣＲＡＭ１８に対
してアクセスする際、ステップＳ１にて、コマンド制御
部１６は、供給されたアドレス情報に基づいて、ＦＣＲ
ＡＭ１８に対して行うアクセスがページミスとなるか否
か判断する。具体的には、コマンド制御部１６は、アド
レス情報に示されるロウアドレス（例えば、アドレス情
報に示されるアドレスの上位１２ビット）と、現在アク
ティブ状態であるページのロウアドレスとを比較する。
【００２６】上記比較の結果、アドレス情報に示される
ロウアドレスとアクティブ状態のページのロウアドレス
とが一致しない場合には、コマンド制御部１６はページ
ミスと判断し、ステップＳ２に進み、一致する場合には
ページミスでない（ページヒット）と判断し、ステップ
Ｓ５に進む。なお、アクティブ状態のページがない（全
てのページがアイドル状態）場合には、ページミスと判
断する。
【００２７】アドレス情報に示されるロウアドレスとア
クティブ状態のページのロウアドレスとが一致しない場
合に進むステップＳ２にて、コマンド制御部１６は、図
示しないバンク信号に基づいて、アクティブ状態にして
いるバンクでのページミス（ロウアドレスが一致しな
い）かバンクがアクティブ状態でないためのページミス
かを判断する。ここで、バンクとは複数のページにより
構成されるものである。上記判断の結果、コマンド制御
部１６は、アクティブ状態でのページミスと判断した場
合にはステップＳ３に進み、バンクがアクティブ状態で
ないためのページミスと判断した場合にはステップＳ４
に進む。そして、ステップＳ３にて、コマンド制御部１
６は、プリチャージコマンドＰＲＥをＦＣＲＡＭ１８に
出力し、アクティブ状態のバンクをアイドル状態にして
ステップＳ４に進む。
【００２８】ＦＣＲＡＭ１８の全てのページ（バンク）
がアイドル状態であるステップＳ４にて、コマンド制御
部１６は、アドレス情報により指定されたページ（ロウ
アドレス）をアクティブ状態にするためのアクティブコ
マンドＡＣＴＶをＦＣＲＡＭ１８に出力し、ステップＳ
５に進む。
【００２９】次に、ステップＳ５にて、コマンド制御部
１６は、供給されたアクセス種別情報に基づいて、ＦＣ
ＲＡＭ１８に対してリードアクセスを行うか、ライトア
クセスを行うか判断する。上記判断の結果、コマンド制
御部１６は、リードアクセスを行う場合にはステップＳ
６に進む。ステップＳ６にて、コマンド制御部１６は、
オートプリチャージ判定部１５からの指示（判定結果）
によりオートプリチャージ付きのコマンドを出力するよ
うに指示されている場合には、ステップＳ７にてオート
プリチャージ付きのリードコマンドＲＥＡＤＡをＦＣＲ
ＡＭ１８に出力し処理を終了する。一方、そうでない場
合には、ステップＳ８にて、コマンド制御部１６は、通
常のリードコマンドＲＥＡＤをＦＣＲＡＭ１８に出力し
処理を終了する。
【００３０】また、ステップＳ５での判断の結果、コマ
ンド制御部１６は、ライトアクセスを行う場合にはステ
ップＳ９に進む。そして、リードアクセスを行う場合と
同様に、ステップＳ９にて、コマンド制御部１６は、オ
ートプリチャージ判定部１５からの指示（判定結果）に
よりオートプリチャージ付きのコマンドを出力するよう
に指示されている場合には、ステップＳ１０にてオート
プリチャージ付きのライトコマンドＷＲＩＴＡをＦＣＲ
ＡＭ１８に出力し、そうでない場合には、ステップＳ１
１にて、通常のライトコマンドＷＲＩＴをＦＣＲＡＭ１
８に出力し処理を終了する。
【００３１】上記図２に示す処理において、ＦＣＲＡＭ
１８に対して逐次出力されるコマンドは、当該コマンド
を含むメモリ制御信号ＣＴＬによりＦＣＲＡＭ１８に供
給される。ＦＣＲＡＭ１８は、コマンド制御部１６から
供給されたコマンドを含むメモリ制御信号ＣＴＬに従っ
てリード動作、ライト動作等を行い、記憶しているデー
タを読み出してメモリデータＭＤＴとして出力したり、
供給されたメモリデータＭＤＴを記憶したりする。
【００３２】なお、制御装置１２（データ転送部１７）
とマスタ１１との間で授受される入出力データＤＴＯ、
および制御装置１２（データ転送部１７）とＦＣＲＡＭ
１８との間で授受されるメモリデータＭＤＴは、ＦＣＲ
ＡＭ１８に対して行うアクセスに応じて、データ転送部
１７によりデータの入出力タイミングがそれぞれ制御さ
れ授受される。
【００３３】上述した動作によるＦＣＲＡＭ１８に対す
るリード動作のタイミングチャートを図３および図４に
示す。図３は、オートプリチャージ判定部１５にて、通
常（オートプリチャージなし）のコマンドを出力するよ
うに判定された場合のタイミングチャートである。図３
に示すように、オートプリチャージ判定部１５にて、通
常（オートプリチャージなし）のコマンドを出力するよ
うに判定された場合には、コマンド制御部１６は、時刻
Ｔ1において、アクティブコマンドＡＣＴＶをＦＣＲＡ
Ｍ１８に出力した後、ページミスとなるまで通常のリー
ドコマンドＲＥＡＤをＦＣＲＡＭ１８に出力する。すな
わち、ページヒットの期間（同じページに対してアクセ
スする期間）は、コマンド制御部１６は、通常のリード
コマンドＲＥＡＤのみをＦＣＲＡＭ１８に出力する。そ
して、上記通常のリードコマンドＲＥＡＤに応じて、Ｆ
ＣＲＡＭ１８から制御装置１２にデータＤＴが出力され
る。
【００３４】そして、異なるページに対してアクセスす
る際には、コマンド制御部１６は、時刻Ｔ8に示すよう
にプリチャージコマンドＰＲＥをＦＣＲＡＭ１８に出力
して全てのページをアイドル状態にする。そして、１ク
ロック後の時刻Ｔ9において異なるページをアクティブ
状態にするためのアクティブコマンドＡＣＴＶをＦＣＲ
ＡＭ１８に出力し、時刻Ｔ10において、例えば、リード
コマンドＲＥＡＤを出力する。
【００３５】図４は、オートプリチャージ判定部１５に
て、オートプリチャージ付きのコマンドを出力するよう
に判定された場合のタイミングチャートである。図４に
示すように、オートプリチャージ判定部１５にて、オー
トプリチャージ付きのコマンドを出力するように判定さ
れた場合には、コマンド制御部１６は、時刻Ｔ21におい
て、アクティブコマンドＡＣＴＶをＦＣＲＡＭ１８に出
力し、1クロック後の時刻Ｔ22において、オートプリチ
ャージ付きのリードコマンドＲＥＡＤＡをＦＣＲＡＭ１
８に出力する。これにより、ＦＣＲＡＭ１８は、時刻Ｔ
21におけるアクティブコマンドＡＣＴＶによりアクティ
ブ状態にしたページ内のリードコマンドＲＥＡＤＡによ
り指定されたアドレスのデータＤＴを出力する（時刻Ｔ
23）とともに、プリチャージ動作を行い、当該ページを
アイドル状態にする。その後、ＦＣＲＡＭ１８に対して
再びアクセスする場合には、コマンド制御部１６は、例
えば、時刻Ｔ23に示すようにアクティブコマンドＡＣＴ
ＶをＦＣＲＡＭ１８に出力し、時刻Ｔ24において、リー
ドコマンドＲＥＡＤＡを出力する。
【００３６】以上、詳しく説明したように第１の実施形
態によれば、ＦＣＲＡＭ１８にアクセスする際に、オー
トプリチャージ付きのコマンド（リードコマンドＲＥＡ
ＤＡまたはライトコマンドＷＲＩＴＡ）を用いる領域を
設定する領域設定レジスタ１４に設定したアドレスと、
要求受付部１３にて受け付けたアクセス要求信号ＲＥＱ
のアドレス情報に示されるアドレスとを比較し、領域設
定レジスタ１４に設定したアドレスとアドレス情報に示
されるアドレスとが一致した場合には、オートプリチャ
ージ付きのコマンドをＦＣＲＡＭ１８に出力し、そうで
ない場合には通常のコマンド（リードコマンドＲＥＡＤ
またはライトコマンドＷＲＩＴ）をＦＣＲＡＭ１８に出
力する。また、領域設定レジスタ１４には、例えば、ア
クセスするアドレスが不連続（ランダム）なことが多い
データ領域等のアドレスを設定する。
【００３７】これにより、アクセスするアドレスが不連
続（ランダム）なことが多い領域にアクセスする際に
は、オートプリチャージ付きのコマンドを出力してプリ
チャージコマンドＰＲＥを出力することなく、ＦＣＲＡ
Ｍ１８にプリチャージ動作を自動的に実行させ、アクセ
スするアドレスが連続（シーケンシャル）なことが多い
領域にアクセスする際には、通常のコマンドを出力する
ことで、アクティブコマンドＡＣＴＶをアクセスする度
に出力することなく、リード動作またはライト動作を連
続して実行することができる。したがって、ＦＣＲＡＭ
１８のアクセスする領域に応じて、ＦＣＲＡＭ１８に出
力するコマンドを適切に制御することで、ＦＣＲＡＭ１
８にコマンドを出力する回数を減少させ、データ転送効
率を向上させることができる。
【００３８】なお、上述した第１の実施形態では、領域
設定レジスタ１４には、オートプリチャージ付きのコマ
ンドを用いる領域（アドレス）を設定しているが、通常
のコマンドを用いる領域（アドレス）を設定するように
しても良いし、オートプリチャージ付きのコマンドを用
いる領域（アドレス）および通常のコマンドを用いる領
域（アドレス）を設定するようにしても良い。そして、
領域設定レジスタ１４に設定したアドレスに基づいて、
オートプリチャージ判定部１５にてオートプリチャージ
付きのコマンドを用いるか否か判定するようにしても良
い。
【００３９】（第２の実施形態）次に、第２の実施形態
について説明する。図５は、本発明の第２の実施形態に
よる半導体記憶装置の制御装置を適用したメモリ制御装
置の構成例を示すブロック図である。なお、この図５に
おいて、図１に示したブロックと同一の機能を有するブ
ロックには同一の符号を付し、重複する説明は省略す
る。
【００４０】図５において、マスタ５１は、上記図１に
示したマスタ１１と同様にアクセス要求信号ＲＥＱを制
御装置５２に供給するとともに、制御装置５２に対して
入出力データＤＴＯの授受を行う。さらに、マスタ５１
は、ＦＣＲＡＭ１８に対して行うアクセスが、アドレス
が連続したシーケンシャルアクセスか、アドレスが不連
続のランダムアクセスかのアクセスタイプ情報を示すア
クセスタイプ信号Ｓ／Ｒを制御装置５２に供給する。
【００４１】制御装置５２は、要求受付部５３、オート
プリチャージ判定部５５、コマンド制御部１６およびデ
ータ転送部１７により構成される。要求受付部５３は、
マスタ５１から供給されるアクセス要求信号ＲＥＱによ
るアクセス要求を受け付け、アクセス種別情報およびア
ドレス情報等を出力する。また、要求受付部５３は、ア
クセス要求信号ＲＥＱとともに供給されるアクセスタイ
プ信号Ｓ／Ｒに基づいて、アクセスタイプ情報（シーケ
ンシャルアクセスか、ランダムアクセスか）をオートプ
リチャージ判定部５５に出力する。オートプリチャージ
判定部５５は、要求受付部５３から供給されるアクセス
タイプ情報に基づいて、オートプリチャージ付きのコマ
ンドを用いるか否か判定する。
【００４２】次に、動作について説明する。要求受付部
５３は、アクセス要求信号ＲＥＱとともにアクセスタイ
プ信号Ｓ／Ｒがマスタ５１から供給されアクセス要求を
受け付けると、当該アクセス要求信号ＲＥＱおよびアク
セスタイプ信号Ｓ／Ｒに基づいて、アクセス種別情報、
アドレス情報およびアクセスタイプ情報をオートプリチ
ャージ判定部５５に供給する。
【００４３】オートプリチャージ判定部５５は、要求受
付部１３から供給されたアクセスタイプ情報に基づい
て、マスタ５１から要求されたアクセスがシーケンシャ
ルアクセスかランダムアクセスか判定する。上記判定の
結果、オートプリチャージ判定部５５は、マスタ５１か
ら要求されたアクセスがシーケンシャルアクセスの場合
には、通常（オートプリチャージなし）のコマンドを出
力するようにコマンド制御部１６に指示し、ランダムア
クセスの場合には、オートプリチャージ付きのコマンド
を出力するようにコマンド制御部１６に指示する。以降
のコマンド制御部１６等による動作は、上述した第１の
実施形態と同様であるので省略する。
【００４４】なお、上述した第２の実施形態におけるＦ
ＣＲＡＭ１８に対するリード動作のタイミングチャート
は、上述した第１の実施形態に示す図３および図４に示
すタイミングチャートと同様である。
【００４５】以上、説明したように第２の実施形態によ
れば、ＦＣＲＡＭ１８にアクセスする際、アクセス要求
信号ＲＥＱとともに供給されるアクセスタイプ信号Ｓ／
Ｒに基づいて、ランダムアクセスの場合には、オートプ
リチャージ付きのコマンドをＦＣＲＡＭ１８に出力し、
シーケンシャルアクセスの場合には、通常のコマンドを
ＦＣＲＡＭ１８に出力する。
【００４６】これにより、ランダムアクセスにより不連
続なアドレスにアクセスする場合には、オートプリチャ
ージ付きのコマンドを出力することでプリチャージコマ
ンドＰＲＥを出力することなく、ＦＣＲＡＭ１８にプリ
チャージ動作を自動的に実行させ、シーケンシャルアク
セスにより連続したアドレスにアクセスする場合には、
通常のコマンドを出力することで、アクティブコマンド
ＡＣＴＶをアクセスする度に出力することなく、リード
動作またはライト動作を連続して実行することができ
る。したがって、ＦＣＲＡＭ１８に対するアクセスの方
法に応じて、ＦＣＲＡＭ１８に出力するコマンドを適切
に制御し、ＦＣＲＡＭ１８にコマンドを出力する回数を
減少させ、データ転送効率を向上させることができる。
【００４７】（第３の実施形態）次に、第３の実施形態
について説明する。図６は、本発明の第３の実施形態に
よる半導体記憶装置の制御装置を適用したメモリ制御装
置の構成例を示すブロック図である。なお、この図６に
おいて、図１に示したブロックと同一の機能を有するブ
ロックには同一の符号を付し、重複する説明は省略す
る。
【００４８】図６において、マスタ６１は、上記図１に
示したマスタ１１と同様にアクセス要求信号ＲＥＱを制
御装置６２に供給するとともに、制御装置６２に対して
入出力データＤＴＯの授受を行う。なお、本実施形態に
おけるアクセス要求信号ＲＥＱには、アクセス種別情
報、アドレス情報に加え、転送するデータサイズを示す
データサイズ情報が含まれる。
【００４９】制御装置６２は、要求受付部６３、転送回
数カウンタ６４、オートプリチャージ判定部６５、コマ
ンド制御部１６およびデータ転送部１７により構成され
る。要求受付部６３は、マスタ６１から供給されるアク
セス要求信号ＲＥＱによるアクセス要求を受け付け、当
該アクセス要求信号ＲＥＱに基づいて、アクセス種別情
報、アドレス情報等をオートプリチャージ判定部６５に
出力するとともに、データサイズ情報を転送回数カウン
タ６４に出力する。
【００５０】転送回数カウンタ６４は、要求受付部６３
から供給されるデータサイズ情報と、ＦＣＲＡＭ１８に
設定したバースト長（１つのコマンドに対して行うデー
タの入出力動作の回数）およびメモリデータＭＤＴを授
受するためのデータバス幅とに基づいて、ＦＣＲＡＭ１
８に対して出力するリードコマンドまたはライトコマン
ドの出力回数を算出する。例えば、上記データサイズ情
報により示されるデータサイズが３２ビット、ＦＣＲＡ
Ｍ１８に設定したバースト長が２、メモリデータＭＤＴ
を授受するためのデータバス幅が８ビットの場合には、
コマンドの出力回数は３２／（２×８）＝２となる。ま
た、転送回数カウンタ６４は、上記算出した出力回数を
初期値として、コマンド制御部１６からリードコマンド
またはライトコマンドがＦＣＲＡＭ１８に出力される毎
にカウンタ値を１ずつデクリメントするとともに、カウ
ンタ値をオートプリチャージ判定部６５に供給する。オ
ートプリチャージ判定部６５は、転送回数カウンタ６４
から供給されるカウンタ値に基づいて、最後のコマンド
出力となるときのみオートプリチャージ付きのコマンド
を出力するように判定して、それをコマンド制御部１６
に指示し、最後のコマンド出力以外のときには通常のコ
マンドを出力するように判定する。
【００５１】次に、動作について説明する。要求受付部
６３は、マスタ６１からアクセス要求信号ＲＥＱによる
アクセス要求を受け付けると、当該アクセス要求信号Ｒ
ＥＱに基づいて、アクセス種別情報、アドレス情報等を
オートプリチャージ判定部６５に出力し、データサイズ
情報を転送回数カウンタ６４に出力する。
【００５２】上記データサイズ情報が供給された転送回
数カウンタ６４は、ＦＣＲＡＭ１８のバースト長および
メモリデータＭＤＴを授受するデータバス幅に基づい
て、ＦＣＲＡＭ１８に対するコマンド（リードコマンド
またはライトコマンド）の出力回数を算出する。そし
て、算出した出力回数を初期値としてカウンタに設定す
るとともに、カウンタ値をオートプリチャージ判定部６
５に供給する。
【００５３】オートプリチャージ判定部６５は、転送回
数カウンタ６４から供給されるカウンタ値が１の場合に
は、オートプリチャージ付きのコマンドを出力するよう
にコマンド制御部１６に指示し、そうでない場合には、
通常（オートプリチャージなし）のコマンドを出力する
ようにコマンド制御部１６に指示する。
【００５４】上記オートプリチャージ判定部６５からの
指示に応じて、コマンド制御部１６は、上述した第１の
実施形態と同様にしてＦＣＲＡＭ１８に対して出力する
コマンドを決定し、当該コマンドを含むメモリ制御信号
ＣＴＬをＦＣＲＡＭ１８に出力する。このとき、転送回
数カウンタ６４は、リードコマンドＲＥＡＤまたはライ
トコマンドＷＲＩＴがコマンド制御部１６からＦＣＲＡ
Ｍ１８に出力される毎にカウンタ値を１ずつデクリメン
トし、オートプリチャージ判定部６５に供給する。
【００５５】これにより、データサイズ情報により示さ
れるデータサイズが、（ＦＣＲＡＭ１８に設定されたバ
ースト長）×（メモリデータＭＤＴを授受するデータバ
ス幅）よりも大きいため、ＦＣＲＡＭ１８に対して連続
したアドレスで複数回アクセスする必要がある場合に
は、オートプリチャージ判定部６５は、最後のコマンド
出力となるときのみオートプリチャージ付きのコマンド
を出力するように判定して、それをコマンド制御部１６
に指示し、最後のコマンド出力以外のときには通常のコ
マンドを出力するように判定して、それをコマンド制御
部１６に指示する。すなわち、制御装置６２からは、コ
マンドが図７に示すようにＦＣＲＡＭ１８に出力され
る。
【００５６】図７は、上記図６に示す第３の実施形態に
よるリード動作のタイミングチャートの一例である。な
お、図７においては、データサイズ情報に基づいて、転
送回数カウンタ６４により算出されたリードコマンドの
出力回数が４回の場合について示している。
【００５７】時刻Ｔ41において、コマンド制御部１６
は、アクティブコマンドＡＣＴＶをＦＣＲＡＭ１８に出
力する。次に、コマンド制御部１６は、当該アクセスで
のリードコマンドの総出力回数より１回少なく、時刻Ｔ
42、Ｔ43、Ｔ44において、通常のリードコマンドＲＥＡ
ＤをＦＣＲＡＭ１８に出力する。そして、当該アクセス
での最後のリードコマンド出力となる時刻Ｔ45におい
て、オートプリチャージ付きのリードコマンドＲＥＡＤ
ＡをＦＣＲＡＭ１８に出力する。その後、ＦＣＲＡＭ１
８に再びアクセスする場合には、例えば、時刻Ｔ46に示
すように、コマンド制御部１６は、アクティブコマンド
ＡＣＴＶをＦＣＲＡＭ１８に出力し、アクセスを開始す
る。
【００５８】以上、説明したように第３の実施形態によ
れば、要求受付部６３にて受け付けたアクセス要求信号
ＲＥＱのデータサイズ情報から転送回数カウンタ６４に
より算出したコマンドの出力回数に基づいて、最後に出
力するコマンドのみオートプリチャージ付きのコマンド
をＦＣＲＡＭ１８に出力し、それ以外は通常のコマンド
をＦＣＲＡＭ１８に出力する。
【００５９】これにより、アクセス要求にて要求された
データ量を転送するために、アドレスを連続させて複数
回、ＦＣＲＡＭ１８に対してアクセスする際には、連続
してアクセスする期間は、通常のコマンドを出力してリ
ード動作またはライト動作を連続して実行し、連続して
アクセスする期間が終了する際には、オートプリチャー
ジ付きのコマンドを出力してプリチャージコマンドＰＲ
Ｅを出力することなく、ＦＣＲＡＭ１８にプリチャージ
動作を自動的に実行させることができる。したがって、
連続してアクセスする際に、ＦＣＲＡＭ１８にコマンド
を出力する回数を最小にすることができ、データ転送効
率を向上させることができる。
【００６０】（第４の実施形態）次に、第４の実施形態
について説明する。図８は、本発明の第４の実施形態に
よる半導体記憶装置の制御装置を適用したメモリ制御装
置の構成例を示すブロック図である。なお、この図８に
おいて、図１に示したブロックと同一の機能を有するブ
ロックには同一の符号を付し、重複する説明は省略す
る。
【００６１】図８において、第１および第２のマスタ８
１、８９は、上記図１に示したマスタ１１と同様にアク
セス要求信号ＲＥＱ１、ＲＥＱ２を制御装置８２にそれ
ぞれ供給するとともに、制御装置８２に対して入出力デ
ータＤＴＯの授受を行う。
【００６２】制御装置８２は、要求受付部８３、オート
プリチャージ判定部８５、コマンド制御部１６およびデ
ータ転送部１７により構成される。要求受付部８３は、
第１および第２のマスタ８１、８９からそれぞれ供給さ
れるアクセス要求信号ＲＥＱ１、ＲＥＱ２によるアクセ
ス要求を受け付け、アクセス要求信号ＲＥＱ１、ＲＥＱ
２に基づいて、アクセス種別情報およびアドレス情報等
をオートプリチャージ判定部８５に出力する。また、要
求受付部８３は、アクセス要求信号ＲＥＱ１、ＲＥＱ２
がそれぞれ異なる入力端子を介して入力されるようにな
っており、何れの入力端子を介してアクセス要求が入力
されたかに応じて、第１および第２のマスタ８１、８９
の何れのマスタからのアクセス要求であるかを示すマス
タ情報を生成して、オートプリチャージ判定部８５に出
力する。
【００６３】オートプリチャージ判定部８５は、要求受
付部８３から供給されるマスタ情報に基づいて、オート
プリチャージ付きのコマンドを用いるか否か判定する。
なお、オートプリチャージ判定部８５は、第１および第
２のマスタ８１、８９が、ＣＰＵ、周辺回路のように不
連続なアドレスに対して単発的にアクセス要求を行うマ
スタであるか、またはＤＭＡＣのようにある領域（連続
した複数のアドレス）に対してアクセス要求を行うマス
タであるかに応じて、オートプリチャージ付きのコマン
ドを用いるか否かが第１および第２のマスタ８１、８９
毎にそれぞれ決定されている。
【００６４】なお、以下の説明では、オートプリチャー
ジ判定部８５には、ＦＣＲＡＭ１８に対する第１のマス
タ８１からのアクセスにおいて、通常のコマンドを用い
るように決定され、第２のマスタ８９からのアクセスに
おいて、オートプリチャージ付きのコマンドを用いるよ
うに決定されているものとする。
【００６５】次に、動作について説明する。要求受付部
８３は、アクセス要求信号ＲＥＱ１、ＲＥＱ２による第
１および第２のマスタ８１、８９からのアクセス要求を
受け付けると、供給されたアクセス要求信号ＲＥＱ１、
ＲＥＱ２に基づいて、アクセス種別情報、アドレス情報
をオートプリチャージ判定部８５に供給する。また、要
求受付部８３は、供給されたアクセス要求信号ＲＥＱ
１、ＲＥＱ２により、第１および第２のマスタ８１、８
９の何れからのアクセス要求であるか判断し、判断結果
をマスタ情報としてオートプリチャージ判定部８５に供
給する。
【００６６】オートプリチャージ判定部８５は、要求受
付部８３から供給されたマスタ情報に基づいて、第１の
マスタ８１からのアクセス要求の場合には、通常のコマ
ンドを出力するようにコマンド制御部１６に指示し、第
２のマスタ８９からのアクセス要求の場合には、オート
プリチャージ付きのコマンドを出力するようにコマンド
制御部１６に指示する。以降のコマンド制御部１６等に
よる動作は、上述した第１の実施形態と同様であるので
省略する。
【００６７】なお、上述した第４の実施形態におけるＦ
ＣＲＡＭ１８に対するリード動作のタイミングチャート
は、第１のマスタ８１からのアクセス要求の場合には、
上述した第１の実施形態に示す図３と同様であり、第２
のマスタ８９からのアクセス要求の場合には、上述した
第１の実施形態に示す図４に示すタイミングチャートと
同様である。
【００６８】以上、説明したように第４の実施形態によ
れば、要求受付部８３にて受け付けたアクセス要求信号
ＲＥＱ１またはＲＥＱ２、すなわちアクセス要求信号を
出力したマスタ８１または８９に応じて、オートプリチ
ャージ付きのコマンドを出力するか通常のコマンドを出
力するか判定して、ＦＣＲＡＭ１８にコマンドを出力す
る。
【００６９】これにより、アクセスするアドレスが不連
続（ランダム）なことが多いマスタがＦＣＲＡＭ１８に
アクセスする際には、オートプリチャージ付きのコマン
ドを出力してプリチャージコマンドＰＲＥを出力するこ
となく、ＦＣＲＡＭ１８にプリチャージ動作を自動的に
実行させ、アクセスするアドレスが連続（シーケンシャ
ル）なことが多いマスタがＦＣＲＡＭ１８にアクセスす
る際には、通常のコマンドを出力することで、アクティ
ブコマンドＡＣＴＶをアクセスする度に出力することな
く、リード動作またはライト動作を連続して実行するこ
とができる。例えば、ＤＭＡＣ等の連続したアドレスに
アクセスすることが多いマスタからのアクセス要求のと
きには、通常のコマンドをＦＣＲＡＭ１８に出力するこ
とができる。したがって、ＦＣＲＡＭ１８に対するマス
タのアクセス方法に応じて、ＦＣＲＡＭ１８に出力する
コマンドを適切に制御して、ＦＣＲＡＭ１８にコマンド
を出力する回数を減少し、データ転送効率を向上させる
ことができる。
【００７０】なお、上述した第４の実施形態において
は、オートプリチャージ付きのコマンドを用いるか否か
を第１および第２のマスタ８１、８９毎にオートプリチ
ャージ判定部８５にそれぞれ予め決定しておくようにし
ていたが、図９に示すように、第１および第２のマスタ
８１、８９毎にオートプリチャージ付きのコマンドを用
いるか否かを外部から変更可能なマスタ設定レジスタ９
４を設けて設定するようにしても良い。このようにした
場合には、オートプリチャージ判定部９５は、供給され
たマスタ情報に応じて、通常のコマンドを出力するか、
オートプリチャージ付きのコマンドを出力するかをコマ
ンド制御部１６に指示する際、マスタ設定レジスタ９４
を参照して、通常のコマンドを出力するか、オートプリ
チャージ付きのコマンドを出力するか決定してコマンド
制御部１６に指示するようにすれば良い。また、マスタ
設定レジスタ９４を設けることで、製造時に関わらず、
任意の時点で、マスタ毎にオートプリチャージ付きのコ
マンドを用いるか否かを変更し、設定できる汎用性が非
常に高くなる。
【００７１】（第５の実施形態）次に、第５の実施形態
について説明する。図１０は、本発明の第５の実施形態
による半導体記憶装置の制御装置を適用したメモリ制御
装置の構成例を示すブロック図である。なお、この図１
０において、図１に示したブロックと同一の機能を有す
るブロックには同一の符号を付し、重複する説明は省略
する。
【００７２】図１０において、マスタ１０１は、上記図
１に示したマスタ１１と同様にアクセス要求信号ＲＥＱ
を制御装置１０２にそれぞれ供給するとともに、制御装
置１０２に対して入出力データＤＴＯの授受を行う。
【００７３】制御装置１０２は、要求受付部１０３、プ
リフェッチ制御部１０４、オートプリチャージ判定部１
０５、コマンド制御部１６およびデータ転送部１７によ
り構成される。要求受付部１０３は、アクセス要求信号
ＲＥＱによるマスタ１０１からのアクセス要求を受け付
け、アクセス要求信号ＲＥＱのアクセス種別情報に基づ
いて、アクセス要求がライトアクセスの場合には、アド
レス情報とライトアクセス要求信号ＷＲＱとをオートプ
リチャージ判定部１０５に出力する。また、要求受付部
１０３は、アクセス要求がリードアクセスの場合には、
その旨をプリフェッチ制御部１０４に通知するとともに
アドレス情報をプリフェッチ制御部１０４に供給する。
【００７４】プリフェッチ制御部１０４は、要求受付部
１０３から供給されるアドレス情報に示されるアドレス
（アドレス内のカラムアドレス部分）を増加（カウント
アップ）して、アドレス情報に示されるＦＣＲＡＭ１８
のアドレスから所定の連続したアドレス分のデータをプ
リフェッチ（先読み）するためのアドレスを生成する。
そして、プリフェッチ制御部１０４は、供給されるアド
レス情報に示されるアドレスおよび生成したアドレスと
ともに、リードアクセス要求信号ＲＲＱをオートプリチ
ャージ判定部１０５に出力する。また、プリフェッチ制
御部１０４は、データをプリフェッチ（先読み）するた
めのアドレスを生成しているときに、異なるページのア
ドレスになる、すなわちアドレス内のカラムアドレス部
分のアドレス増加（カウントアップ）においてキャリー
が発生したときにはその旨をオートプリチャージ判定部
１０５に通知する。オートプリチャージ判定部１０５
は、要求受付部１０３から供給されるライトアクセス要
求信号ＷＲＱおよびプリフェッチ制御部１０４から供給
されるリードアクセス要求信号ＲＲＱに基づいて、オー
トプリチャージ付きのコマンドを用いるか否か判定す
る。
【００７５】次に、動作について説明する。要求受付部
１０３は、アクセス要求信号ＲＥＱによるマスタ１０１
からのアクセス要求を受け付けると、供給されたアクセ
ス要求信号ＲＥＱのアクセス種別情報に基づいて、アク
セス要求がライトアクセスであるかリードアクセスであ
るか判断する。
【００７６】上記判断の結果、マスタ１０１からのアク
セス要求がライトアクセスの場合には、要求受付部１０
３は、アドレス情報とともにライト要求信号ＷＲＱをオ
ートプリチャージ判定部１０５に供給する。オートプリ
チャージ判定部１０５は、要求受付部１０３からライト
要求信号ＷＲＱが供給されたときには、オートプリチャ
ージ付きのコマンドを出力するようにコマンド制御部１
６に指示する。
【００７７】要求受付部１０３での判断の結果、マスタ
１０１からのアクセス要求がリードアクセスの場合に
は、要求受付部１０３は、その旨をプリフェッチ制御部
１０４に通知するとともに、アドレス情報をプリフェッ
チ制御部１０４に供給する。リードアクセスである旨の
通知を受けたプリフェッチ制御部１０４は、供給された
アドレス情報が示すアドレス（アドレス内のカラムアド
レスに相当する部分）を増加（カウントアップ）し、デ
ータをプリフェッチするためのアドレスを生成する。さ
らに、プリフェッチ制御部１０４は、アドレス情報、生
成したデータをプリフェッチするためのアドレスおよび
リード要求信号ＲＲＱをオートプリチャージ判定部１０
５に供給する。なお、プリフェッチ制御部１０４は、ア
ドレスを増加（カウントアップ）している際に、キャリ
ーが発生した場合には、その旨をオートプリチャージ判
定部１０５に通知する。
【００７８】オートプリチャージ判定部１０５は、プリ
フェッチ制御部１０４からリード要求信号ＲＲＱが供給
され、かつキャリーが発生した旨の通知がない場合に
は、通常のコマンドを出力するようにコマンド制御部１
６に指示する。また、オートプリチャージ判定部１０５
は、プリフェッチ制御部１０４からリード要求信号ＲＲ
Ｑが供給されたもののキャリーが発生した旨の通知があ
った場合には、オートプリチャージ付きのコマンドを出
力するようにコマンド制御部１６に指示する。以降のコ
マンド制御部１６等による動作は、上述した第１の実施
形態と同様であるので省略する。
【００７９】以上のような動作により、図１０に示す第
５の実施形態においては、マスタ１０１からリードアク
セスが要求され、データをプリフェッチするためのアド
レスにキャリーが発生しない限りは、コマンド制御部１
６から通常のリードコマンドＲＥＡＤがＦＣＲＡＭ１８
に出力され、そうでない場合には、オートプリチャージ
付きのコマンドＲＥＡＤＡ、ＷＲＩＴＡがＦＣＲＡＭ１
８に出力される。
【００８０】なお、上述した第５の実施形態におけるＦ
ＣＲＡＭ１８に対するリード動作のタイミングチャート
は、上述した第３の実施形態に示す図７と同様に、通常
のリードコマンドＲＥＡＤを連続してＦＣＲＡＭ１８に
出力し、このときデータをプリフェッチするためのアド
レスにキャリーが発生した場合には、時刻Ｔ45に示すよ
うにオートプリチャージ付きのリードコマンドＲＥＡＤ
ＡをＦＣＲＡＭ１８に出力する。
【００８１】以上、説明したように第５の実施形態によ
れば、マスタ１０１からリードアクセスが要求されたと
きには、その要求により指定されたアドレスから所定の
連続したアドレス分のデータをプリフェッチ（先読み）
する。そして、マスタ１０１からのアクセス要求により
リードアクセスが要求されたときには、通常のコマンド
をＦＣＲＡＭ１８に出力し、アクセス要求によりライト
アクセスが要求されたときには、オートプリチャージ付
きのコマンドをＦＣＲＡＭ１８に出力する。
【００８２】これにより、アクセス要求によりリードア
クセスが要求されたときには、通常のコマンドを出力す
るとともにデータをプリフェッチすることで、連続した
アドレスにアクセスする場合には、リード動作に要する
時間を短くすることができ、データ転送効率を向上させ
ることができる。
【００８３】なお、上述した第１〜第５の実施形態にお
いては、図３、図４および図７によりリード動作のタイ
ミングチャートを示したが、ライト動作は、ライトコマ
ンドＷＲＩＴまたはＷＲＩＴＡとともにデータをＦＣＲ
ＡＭ１８に供給するようにすれば良いだけで、通常のラ
イトコマンドＷＲＩＴ、オートプリチャージ付きのライ
トコマンドＷＲＩＴＡを用いた場合のコマンド出力に関
する基本的な動作のタイミングチャートは同じである。
【００８４】なお、上記実施形態は、何れも本発明を実
施するにあたっての具体化のほんの一例を示したものに
過ぎず、これらによって本発明の技術的範囲が限定的に
解釈されてはならないものである。すなわち、本発明は
その技術思想、またはその主要な特徴から逸脱すること
なく、様々な形で実施することができる。本発明の諸態
様を付記として以下に示す。
【００８５】（付記１）アクセス命令に応じてプリチャ
ージ動作を自動実行するオートプリチャージ機能を有す
る半導体記憶装置の制御装置であって、上記半導体記憶
装置に対するアクセス要求を受信する要求受信回路と、
上記要求受信回路により受信したアクセス要求に基づい
て、上記オートプリチャージ機能を有効にする上記アク
セス命令を上記半導体記憶装置に供給するか否か判定す
る判定回路と、上記判定回路による判定結果に応じて、
上記オートプリチャージ機能を有効にする上記アクセス
命令または上記オートプリチャージ機能を無効にする上
記アクセス命令を上記半導体記憶装置に供給する命令出
力回路とを備えることを特徴とする半導体記憶装置の制
御装置。
【００８６】（付記２）上記半導体記憶装置における所
定の領域を示すアドレス情報を設定する領域設定回路を
さらに備え、上記アクセス要求は、上記半導体記憶装置
に対してアクセスするアクセスアドレス情報を有し、上
記判定回路は、上記領域設定回路に設定されたアドレス
情報と、上記要求受信回路により受信したアクセス要求
のアクセスアドレス情報とを比較して、上記オートプリ
チャージ機能を有効にする上記アクセス命令を上記半導
体記憶装置に供給するか否か判定することを特徴とする
付記１に記載の半導体記憶装置の制御装置。
【００８７】（付記３）上記領域設定回路は、上記オー
トプリチャージ機能を有効にする上記アクセス命令にて
アクセスする上記半導体記憶装置の領域を示すアドレス
情報を設定し、上記判定回路は、上記要求受信回路によ
り受信したアクセス要求のアクセスアドレス情報が上記
領域設定回路に設定されたアドレス情報に含まれる場合
には、上記オートプリチャージ機能を有効にする上記ア
クセス命令を上記半導体記憶装置に供給すると判定する
ことを特徴とする付記２に記載の半導体記憶装置の制御
装置。
【００８８】（付記４）上記領域設定回路は、上記オー
トプリチャージ機能を無効にする上記アクセス命令にて
アクセスする上記半導体記憶装置の領域を示すアドレス
情報を設定し、上記判定回路は、上記要求受信回路によ
り受信したアクセス要求のアクセスアドレス情報と上記
領域設定回路に設定されたアドレス情報とが異なる場合
には、上記オートプリチャージ機能を有効にする上記ア
クセス命令を上記半導体記憶装置に供給すると判定する
ことを特徴とする付記２に記載の半導体記憶装置の制御
装置。 （付記５）上記領域設定回路は、外部から設定が変更可
能なレジスタであることを特徴とする付記２に記載の半
導体記憶装置の制御装置。
【００８９】（付記６）上記要求受信回路は、上記アク
セス要求とともにアクセスタイプを示す信号を受信し、
上記判定回路は、上記要求受信回路により受信したアク
セスタイプを示す信号に応じて、上記オートプリチャー
ジ機能を有効にする上記アクセス命令を上記半導体記憶
装置に供給すると判定することを特徴とする付記１に記
載の半導体記憶装置の制御装置。
【００９０】（付記７）上記アクセスタイプを示す信号
は、上記半導体記憶装置の連続した領域にアクセスする
シーケンシャルアクセスまたは上記半導体記憶装置の不
連続な領域にアクセスするランダムアクセスであること
を示す信号であり、上記判定回路は、上記要求受信回路
により受信したアクセスタイプを示す信号によりランダ
ムアクセスであることが示される場合には、上記オート
プリチャージ機能を有効にする上記アクセス命令を上記
半導体記憶装置に供給すると判定することを特徴とする
付記６に記載の半導体記憶装置の制御装置。
【００９１】（付記８）上記アクセス要求は、転送する
データ量を示すデータサイズ情報を有し、上記要求受信
回路により受信したアクセス要求のデータサイズ情報に
基づいて、上記半導体記憶装置に対するアクセス回数を
算出する転送回数演算回路をさらに備え、上記判定回路
は、上記転送回数演算回路により算出されたアクセス回
数に基づいて、上記オートプリチャージ機能を有効にす
る上記アクセス命令を上記半導体記憶装置に供給するか
否か判定することを特徴とする付記１に記載の半導体記
憶装置の制御装置。
【００９２】（付記９）上記転送回数演算回路は、上記
半導体記憶装置に対するアクセス回数を計数するための
計数回路を備え、上記判定回路は、上記計数回路による
計数値に応じて、上記オートプリチャージ機能を有効に
する上記アクセス命令を上記半導体記憶装置に供給する
か否か判定することを特徴とする付記８に記載の半導体
記憶装置の制御装置。
【００９３】（付記１０）上記計数回路は、上記要求受
信回路により受信したアクセス要求のデータサイズ情報
に基づいて算出した上記半導体記憶装置に対するアクセ
ス回数を初期値とし、上記命令出力回路から上記半導体
記憶装置にアクセス命令が出力される毎に計数値を１ず
つ減算し、上記判定回路は、上記計数回路による計数値
が１のときに、上記オートプリチャージ機能を有効にす
る上記アクセス命令を上記半導体記憶装置に供給すると
判定することを特徴とする付記９に記載の半導体記憶装
置の制御装置。
【００９４】（付記１１）上記要求受信回路は、複数の
マスタ回路からそれぞれ出力される上記半導体記憶装置
に対するアクセス要求を受信し、上記判定回路は、上記
要求受信回路により受信したアクセス要求を出力したマ
スタ回路に応じて、上記オートプリチャージ機能を有効
にする上記アクセス命令を上記半導体記憶装置に供給す
るか否か判定することを特徴とする付記１に記載の半導
体記憶装置の制御装置。
【００９５】（付記１２）上記要求受信回路により受信
したアクセス要求に対し、上記オートプリチャージ機能
を有効にする上記アクセス命令を上記半導体記憶装置に
供給するマスタ回路を設定するマスタ設定回路をさらに
備えることを特徴とする付記１１に記載の半導体記憶装
置の制御装置。 （付記１３）上記マスタ設定回路は、外部から設定が変
更可能なレジスタであることを特徴とする付記１２に記
載の半導体記憶装置の制御装置。
【００９６】（付記１４）上記マスタ設定回路は、上記
要求受信回路により受信する上記複数のマスタ回路から
のそれぞれのアクセス要求に対し、上記オートプリチャ
ージ機能を有効にする上記アクセス命令を上記半導体記
憶装置に供給するか否か設定可能であることを特徴とす
る付記１２に記載の半導体記憶装置の制御装置。
【００９７】（付記１５）上記要求受信回路により受信
したアクセス要求がリードアクセス要求であった際に、
上記アクセス要求により指定される領域のデータに加
え、上記指定される領域に連続した所定の領域のデータ
を読み出すための先読み制御回路をさらに備え、上記判
定回路は、上記要求受信回路により受信したアクセス要
求がリードアクセス要求のときには、上記オートプリチ
ャージ機能を無効にする上記アクセス命令を上記半導体
記憶装置に供給すると判定することを特徴とする付記１
に記載の半導体記憶装置の制御装置。
【００９８】（付記１６）アクセス命令に応じてプリチ
ャージ動作を自動実行するオートプリチャージ機能を有
する半導体記憶装置の制御方法であって、上記半導体記
憶装置に対するアクセス要求を受信し、受信した上記ア
クセス要求に基づいて、上記オートプリチャージ機能を
有効にする上記アクセス命令を上記半導体記憶装置に供
給するか否か判定し、上記判定結果に応じて、上記オー
トプリチャージ機能を有効にする上記アクセス命令また
は上記オートプリチャージ機能を無効にする上記アクセ
ス命令を上記半導体記憶装置に供給することを特徴とす
る半導体記憶装置の制御方法。
【００９９】（付記１７）上記アクセス要求は、上記半
導体記憶装置に対してアクセスするアクセスアドレス情
報を有し、上記オートプリチャージ機能を有効にする上
記アクセス命令を上記半導体記憶装置に供給するか否か
判定する際、設定された上記半導体記憶装置における所
定の領域を示すアドレス情報と、上記受信したアクセス
要求のアクセスアドレス情報との比較を行うことにより
判定することを特徴とする付記１６に記載の半導体記憶
装置の制御方法。
【０１００】（付記１８）上記所定の領域は、上記オー
トプリチャージ機能を有効にする上記アクセス命令にて
アクセスする上記半導体記憶装置の領域を示すアドレス
情報であり、上記オートプリチャージ機能を有効にする
上記アクセス命令を上記半導体記憶装置に供給するか否
か判定する際、設定された上記アドレス情報と、上記受
信したアクセス要求のアクセスアドレス情報とが一致し
た場合には、上記オートプリチャージ機能を有効にする
上記アクセス命令を上記半導体記憶装置に供給すると判
定することを特徴とする付記１７に記載の半導体記憶装
置の制御方法。
【０１０１】（付記１９）上記アクセス要求とともにア
クセスタイプを示す信号を受信し、上記オートプリチャ
ージ機能を有効にする上記アクセス命令を上記半導体記
憶装置に供給するか否か判定する際、受信したアクセス
タイプを示す信号に応じて、上記オートプリチャージ機
能を有効にする上記アクセス命令を上記半導体記憶装置
に供給すると判定することを特徴とする付記１６に記載
の半導体記憶装置の制御方法。
【０１０２】（付記２０）上記アクセスタイプを示す信
号は、上記半導体記憶装置の連続した領域にアクセスす
るシーケンシャルアクセスまたは上記半導体記憶装置の
不連続な領域にアクセスするランダムアクセスであるこ
とを示す信号であり、上記オートプリチャージ機能を有
効にする上記アクセス命令を上記半導体記憶装置に供給
するか否か判定する際、上記受信したアクセスタイプを
示す信号によりランダムアクセスであることが示される
場合には、上記オートプリチャージ機能を有効にする上
記アクセス命令を上記半導体記憶装置に供給すると判定
することを特徴とする付記１９に記載の半導体記憶装置
の制御方法。
【０１０３】（付記２１）上記受信したアクセス要求が
リードアクセス要求であった際に、上記アクセス要求に
より指定される領域のデータに加え、上記指定される領
域に連続した所定の領域のデータを読み出すための先読
み機能を有し、上記オートプリチャージ機能を有効にす
る上記アクセス命令を上記半導体記憶装置に供給するか
否か判定する際、上記受信したアクセス要求がリードア
クセス要求のときには、上記オートプリチャージ機能を
無効にした上記アクセス命令を上記半導体記憶装置に供
給すると判定することを特徴とする付記１６に記載の半
導体記憶装置の制御方法。
【０１０４】（付記２２）アクセス命令に応じてプリチ
ャージ動作を自動実行するオートプリチャージ機能を有
する半導体記憶装置の制御方法であって、転送するデー
タ量を示すデータサイズ情報を有する上記半導体記憶装
置に対するアクセス要求を受信し、受信した上記アクセ
ス要求のデータサイズ情報に基づいて、上記半導体記憶
装置に対するアクセス回数を算出し、上記算出されたア
クセス回数に基づいて、上記オートプリチャージ機能を
有効にする上記アクセス命令を上記半導体記憶装置に供
給するか否か判定し、上記判定結果に応じて、上記オー
トプリチャージ機能を有効にする上記アクセス命令また
は上記オートプリチャージ機能を無効にする上記アクセ
ス命令を上記半導体記憶装置に供給することを特徴とす
る半導体記憶装置の制御方法。
【０１０５】（付記２３）アクセス命令に応じてプリチ
ャージ動作を自動実行するオートプリチャージ機能を有
する半導体記憶装置の制御方法であって、複数のマスタ
回路の何れか１つのマスタ回路から出力される上記半導
体記憶装置に対するアクセス要求を受信し、受信した上
記アクセス要求を出力したマスタ回路に応じて、上記オ
ートプリチャージ機能を有効にする上記アクセス命令を
上記半導体記憶装置に供給するか否か判定し、上記判定
結果に応じて、上記オートプリチャージ機能を有効にす
る上記アクセス命令または上記オートプリチャージ機能
を無効にする上記アクセス命令を上記半導体記憶装置に
供給することを特徴とする半導体記憶装置の制御方法。
【０１０６】
【発明の効果】以上説明したように、本発明によれば、
受信した半導体記憶装置に対するアクセス要求に基づい
て、プリチャージ動作を自動実行するオートプリチャー
ジ機能を有効にするアクセス命令を半導体記憶装置に供
給するか否か判定し、その判定結果に応じて、オートプ
リチャージ機能を有効にするアクセス命令またはオート
プリチャージ機能を無効にするアクセス命令を半導体記
憶装置に供給する。これにより、半導体記憶装置に対す
るアクセス要求が、オートプリチャージ機能を有効にす
るアクセス命令を供給するのに適しているか否か判断し
て、アクセス命令であるコマンドを半導体記憶装置に適
切に供給することができ、データ転送効率を向上させる
ことができる。
【図面の簡単な説明】
【図１】第１の実施形態による半導体記憶装置の制御装
置を適用したメモリ制御装置の構成例を示すブロック図
である。
【図２】コマンド制御部の動作を示すフローチャートで
ある。
【図３】第１の実施形態における半導体記憶装置の制御
装置のリード動作（オートプリチャージなし）のタイミ
ングチャートである。
【図４】第１の実施形態における半導体記憶装置の制御
装置のリード動作（オートプリチャージあり）のタイミ
ングチャートである。
【図５】第２の実施形態による半導体記憶装置の制御装
置を適用したメモリ制御装置の構成例を示すブロック図
である。
【図６】第３の実施形態による半導体記憶装置の制御装
置を適用したメモリ制御装置の構成例を示すブロック図
である。
【図７】第３の実施形態における半導体記憶装置の制御
装置のリード動作のタイミングチャートである。
【図８】第４の実施形態による半導体記憶装置の制御装
置を適用したメモリ制御装置の構成例を示すブロック図
である。
【図９】第４の実施形態による半導体記憶装置の制御装
置を適用したメモリ制御装置の他の構成例を示すブロッ
ク図である。
【図１０】第５の実施形態による半導体記憶装置の制御
装置を適用したメモリ制御装置の構成例を示すブロック
図である。
【図１１】従来のＳＤＲＡＭにおけるリード動作のタイ
ミングチャートである。
【符号の説明】
１１ マスタ １２ 制御装置 １３ 要求受付部 １４ 領域設定レジスタ １５ オートプリチャージ判定部 １６ コマンド制御部 １７ データ転送部 １８ メモリ（ＦＣＲＡＭ） ＲＥＱ アクセス要求信号 ＣＴＬ メモリ制御信号 ＭＤＴ メモリデータ ＤＴＯ 入出力データ

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 アクセス命令に応じてプリチャージ動作
    を自動実行するオートプリチャージ機能を有する半導体
    記憶装置の制御装置であって、 上記半導体記憶装置に対するアクセス要求を受信する要
    求受信回路と、 上記要求受信回路により受信したアクセス要求に基づい
    て、上記オートプリチャージ機能を有効にする上記アク
    セス命令を上記半導体記憶装置に供給するか否か判定す
    る判定回路と、 上記判定回路による判定結果に応じて、上記オートプリ
    チャージ機能を有効にする上記アクセス命令または上記
    オートプリチャージ機能を無効にする上記アクセス命令
    を上記半導体記憶装置に供給する命令出力回路とを備え
    ることを特徴とする半導体記憶装置の制御装置。
  2. 【請求項２】 上記半導体記憶装置における所定の領域
    を示すアドレス情報を設定する領域設定回路をさらに備
    え、 上記アクセス要求は、上記半導体記憶装置に対してアク
    セスするアクセスアドレス情報を有し、 上記判定回路は、上記領域設定回路に設定されたアドレ
    ス情報と、上記要求受信回路により受信したアクセス要
    求のアクセスアドレス情報とを比較して、上記オートプ
    リチャージ機能を有効にする上記アクセス命令を上記半
    導体記憶装置に供給するか否か判定することを特徴とす
    る請求項１に記載の半導体記憶装置の制御装置。
  3. 【請求項３】 上記領域設定回路は、上記オートプリチ
    ャージ機能を有効にする上記アクセス命令にてアクセス
    する上記半導体記憶装置の領域を示すアドレス情報を設
    定し、 上記判定回路は、上記要求受信回路により受信したアク
    セス要求のアクセスアドレス情報が上記領域設定回路に
    設定されたアドレス情報に含まれる場合には、上記オー
    トプリチャージ機能を有効にする上記アクセス命令を上
    記半導体記憶装置に供給すると判定することを特徴とす
    る請求項２に記載の半導体記憶装置の制御装置。
  4. 【請求項４】 上記要求受信回路は、上記アクセス要求
    とともにアクセスタイプを示す信号を受信し、 上記判定回路は、上記要求受信回路により受信したアク
    セスタイプを示す信号に応じて、上記オートプリチャー
    ジ機能を有効にする上記アクセス命令を上記半導体記憶
    装置に供給すると判定することを特徴とする請求項１に
    記載の半導体記憶装置の制御装置。
  5. 【請求項５】 上記アクセス要求は、転送するデータ量
    を示すデータサイズ情報を有し、 上記要求受信回路により受信したアクセス要求のデータ
    サイズ情報に基づいて、上記半導体記憶装置に対するア
    クセス回数を算出する転送回数演算回路をさらに備え、 上記判定回路は、上記転送回数演算回路により算出され
    たアクセス回数に基づいて、上記オートプリチャージ機
    能を有効にする上記アクセス命令を上記半導体記憶装置
    に供給するか否か判定することを特徴とする請求項１に
    記載の半導体記憶装置の制御装置。
  6. 【請求項６】 上記転送回数演算回路は、上記半導体記
    憶装置に対するアクセス回数を計数するための計数回路
    を備え、 上記判定回路は、上記計数回路による計数値に応じて、
    上記オートプリチャージ機能を有効にする上記アクセス
    命令を上記半導体記憶装置に供給するか否か判定するこ
    とを特徴とする請求項５に記載の半導体記憶装置の制御
    装置。
  7. 【請求項７】 上記要求受信回路は、複数のマスタ回路
    からそれぞれ出力される上記半導体記憶装置に対するア
    クセス要求を受信し、 上記判定回路は、上記要求受信回路により受信したアク
    セス要求を出力したマスタ回路に応じて、上記オートプ
    リチャージ機能を有効にする上記アクセス命令を上記半
    導体記憶装置に供給するか否か判定することを特徴とす
    る請求項１に記載の半導体記憶装置の制御装置。
  8. 【請求項８】 上記要求受信回路により受信したアクセ
    ス要求に対し、上記オートプリチャージ機能を有効にす
    る上記アクセス命令を上記半導体記憶装置に供給するマ
    スタ回路を設定するマスタ設定回路をさらに備えること
    を特徴とする請求項７に記載の半導体記憶装置の制御装
    置。
  9. 【請求項９】 上記要求受信回路により受信したアクセ
    ス要求がリードアクセス要求であった際に、上記アクセ
    ス要求により指定される領域のデータに加え、上記指定
    される領域に連続した所定の領域のデータを読み出すた
    めの先読み制御回路をさらに備え、 上記判定回路は、上記要求受信回路により受信したアク
    セス要求がリードアクセス要求のときには、上記オート
    プリチャージ機能を無効にする上記アクセス命令を上記
    半導体記憶装置に供給すると判定することを特徴とする
    請求項１に記載の半導体記憶装置の制御装置。
  10. 【請求項１０】 アクセス命令に応じてプリチャージ動
    作を自動実行するオートプリチャージ機能を有する半導
    体記憶装置の制御方法であって、 上記半導体記憶装置に対するアクセス要求を受信し、 受信した上記アクセス要求に基づいて、上記オートプリ
    チャージ機能を有効にする上記アクセス命令を上記半導
    体記憶装置に供給するか否か判定し、 上記判定結果に応じて、上記オートプリチャージ機能を
    有効にする上記アクセス命令または上記オートプリチャ
    ージ機能を無効にする上記アクセス命令を上記半導体記
    憶装置に供給することを特徴とする半導体記憶装置の制
    御方法。
JP2001194810A 2001-06-27 2001-06-27 半導体記憶装置の制御装置および半導体記憶装置の制御方法 Expired - Fee Related JP4370063B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2001194810A JP4370063B2 (ja) 2001-06-27 2001-06-27 半導体記憶装置の制御装置および半導体記憶装置の制御方法
US10/090,826 US6886072B2 (en) 2001-06-27 2002-03-06 Control device for semiconductor memory device and method of controlling semiconductor memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001194810A JP4370063B2 (ja) 2001-06-27 2001-06-27 半導体記憶装置の制御装置および半導体記憶装置の制御方法

Publications (3)

Publication Number Publication Date
JP2003015949A true JP2003015949A (ja) 2003-01-17
JP2003015949A5 JP2003015949A5 (ja) 2006-10-05
JP4370063B2 JP4370063B2 (ja) 2009-11-25

Family

ID=19032885

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001194810A Expired - Fee Related JP4370063B2 (ja) 2001-06-27 2001-06-27 半導体記憶装置の制御装置および半導体記憶装置の制御方法

Country Status (2)

Country Link
US (1) US6886072B2 (ja)
JP (1) JP4370063B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7259998B2 (en) 2004-08-19 2007-08-21 Nec Corporation Method for controlling memories of a plurality of kinds and circuit for controlling memories of a plurality of kinds
US8874824B2 (en) 2009-06-04 2014-10-28 Memory Technologies, LLC Apparatus and method to share host system RAM with mass storage memory RAM
JP2015022437A (ja) * 2013-07-17 2015-02-02 キヤノン株式会社 制御装置、コンピュータシステム、制御方法、及びプログラム
US9063850B2 (en) 2008-02-28 2015-06-23 Memory Technologies Llc Extended utilization area for a memory device
US9311226B2 (en) 2012-04-20 2016-04-12 Memory Technologies Llc Managing operational state data of a memory module using host memory in association with state change
JP2023069655A (ja) * 2021-11-08 2023-05-18 華邦電子股▲ふん▼有限公司 疑似スタティックランダムアクセスメモリ

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4834362B2 (ja) * 2005-09-16 2011-12-14 パナソニック株式会社 メモリ制御装置。
EP1573552B1 (en) * 2002-12-20 2007-09-05 International Business Machines Corporation Method and system for alternatively activating a replaceable hardware unit
CN1332317C (zh) * 2002-12-20 2007-08-15 国际商业机器公司 用于交替激活可更换硬件单元的方法和系统
US7558933B2 (en) * 2003-12-24 2009-07-07 Ati Technologies Inc. Synchronous dynamic random access memory interface and method
US7386658B2 (en) * 2004-03-15 2008-06-10 Intel Corporation Memory post-write page closing apparatus and method
CA2732629A1 (en) * 2008-08-18 2010-02-25 Unilever Plc Lid, in particular for a disposable cup
WO2010020598A1 (en) * 2008-08-18 2010-02-25 Unilever Plc Attachment for a cup
US20150199134A1 (en) * 2014-01-10 2015-07-16 Qualcomm Incorporated System and method for resolving dram page conflicts based on memory access patterns

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5784582A (en) * 1996-10-28 1998-07-21 3Com Corporation Data processing system having memory controller for supplying current request and next request for access to the shared memory pipeline
US6418068B1 (en) * 2001-01-19 2002-07-09 Hewlett-Packard Co. Self-healing memory

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7259998B2 (en) 2004-08-19 2007-08-21 Nec Corporation Method for controlling memories of a plurality of kinds and circuit for controlling memories of a plurality of kinds
US11182079B2 (en) 2008-02-28 2021-11-23 Memory Technologies Llc Extended utilization area for a memory device
US9063850B2 (en) 2008-02-28 2015-06-23 Memory Technologies Llc Extended utilization area for a memory device
US11829601B2 (en) 2008-02-28 2023-11-28 Memory Technologies Llc Extended utilization area for a memory device
US11550476B2 (en) 2008-02-28 2023-01-10 Memory Technologies Llc Extended utilization area for a memory device
US9367486B2 (en) 2008-02-28 2016-06-14 Memory Technologies Llc Extended utilization area for a memory device
US11494080B2 (en) 2008-02-28 2022-11-08 Memory Technologies Llc Extended utilization area for a memory device
US11907538B2 (en) 2008-02-28 2024-02-20 Memory Technologies Llc Extended utilization area for a memory device
US10540094B2 (en) 2008-02-28 2020-01-21 Memory Technologies Llc Extended utilization area for a memory device
US9983800B2 (en) 2009-06-04 2018-05-29 Memory Technologies Llc Apparatus and method to share host system RAM with mass storage memory RAM
US11733869B2 (en) 2009-06-04 2023-08-22 Memory Technologies Llc Apparatus and method to share host system RAM with mass storage memory RAM
US11775173B2 (en) 2009-06-04 2023-10-03 Memory Technologies Llc Apparatus and method to share host system RAM with mass storage memory RAM
US10983697B2 (en) 2009-06-04 2021-04-20 Memory Technologies Llc Apparatus and method to share host system RAM with mass storage memory RAM
US8874824B2 (en) 2009-06-04 2014-10-28 Memory Technologies, LLC Apparatus and method to share host system RAM with mass storage memory RAM
US10042586B2 (en) 2012-04-20 2018-08-07 Memory Technologies Llc Managing operational state data in memory module
US11226771B2 (en) 2012-04-20 2022-01-18 Memory Technologies Llc Managing operational state data in memory module
US9311226B2 (en) 2012-04-20 2016-04-12 Memory Technologies Llc Managing operational state data of a memory module using host memory in association with state change
US11782647B2 (en) 2012-04-20 2023-10-10 Memory Technologies Llc Managing operational state data in memory module
JP2015022437A (ja) * 2013-07-17 2015-02-02 キヤノン株式会社 制御装置、コンピュータシステム、制御方法、及びプログラム
JP2023069655A (ja) * 2021-11-08 2023-05-18 華邦電子股▲ふん▼有限公司 疑似スタティックランダムアクセスメモリ

Also Published As

Publication number Publication date
JP4370063B2 (ja) 2009-11-25
US20030005216A1 (en) 2003-01-02
US6886072B2 (en) 2005-04-26

Similar Documents

Publication Publication Date Title
JP6396515B2 (ja) 有向自動リフレッシュ同期
JP4786209B2 (ja) メモリアクセス装置
US5974514A (en) Controlling SDRAM memory by using truncated burst read-modify-write memory operations
JP2019520640A (ja) セルフリフレッシュステートマシンｍｏｐアレイ
JP4370063B2 (ja) 半導体記憶装置の制御装置および半導体記憶装置の制御方法
US20060059320A1 (en) Memory control device
JP2016218721A (ja) メモリ制御回路およびメモリ制御方法
US7366828B2 (en) Memory controller, semiconductor integrated circuit device, semiconductor device, microcomputer, and electronic device
JPH09180438A (ja) メモリ制御装置
US5553270A (en) Apparatus for providing improved memory access in page mode access systems with pipelined cache access and main memory address replay
US7536519B2 (en) Memory access control apparatus and method for accomodating effects of signal delays caused by load
JP4250989B2 (ja) メモリアクセス制御装置
US5802581A (en) SDRAM memory controller with multiple arbitration points during a memory cycle
KR101022473B1 (ko) 다층 버스 시스템에서의 메모리 뱅크 인터리빙 방법 및장치
JP4054598B2 (ja) メモリ制御回路、ｄｍａ要求ブロック及びメモリアクセスシステム
US6529981B1 (en) Bus arbiter
JP4108237B2 (ja) メモリ制御装置
JP2002230970A (ja) メモリ制御装置
JP2004013618A (ja) 同期型半導体記憶装置のアクセス制御装置
JP2002288117A (ja) 同期型メモリに対するフライバイ転送を可能にするｄｍａ制御システム
JP4012393B2 (ja) 記憶装置、記憶装置の内部制御方法、システム、及びシステムにおける記憶手段の制御方法
JP4606725B2 (ja) 高速メモリアクセス制御装置
JP3967921B2 (ja) データ処理装置及びデータ処理システム
JP2002207541A (ja) マイクロコンピュータ及びデータ処理装置
JP2000242544A (ja) メモリ制御装置及びダイレクトメモリアクセス制御装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060817

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060817

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20080731

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090724

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090804

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090831

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120904

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120904

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120904

Year of fee payment: 3

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120904

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120904

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130904

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees