DE1901343B2

DE1901343B2 - Datenverarbeitungsanlage zur Ausführung von Mateirenrechnungen

Info

Publication number: DE1901343B2
Application number: DE19691901343
Authority: DE
Inventors: Wilhelm Yorktown Heights N.Y.; Wang Chu P. St. Louis Mo.; Anacker (V.St.A.)
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 1968-01-15
Filing date: 1969-01-11
Publication date: 1970-09-10
Also published as: GB1209999A; DE1901343A1; DE1901343C3; NL6900001A; US3535694A; FR1601993A

Description

Die Erfindung betrifft eine Datenverarbeitungsanlage zur Ausführung von Matrizenrechnungen mit mehreren Verarbeitungseinheiten und an diese angeschlossenen Speichereinheiten sowie mit Koppelregistern, über die die Verarbeitungseinheiten Daten-Wörter von den zugeordneten Speichereinheiten empfangen, und worin aus je r-Bits bestehende Datenwörter in mehrere Speichereinheiten verteilt gespeichert sind und worin Mittel zur Umsetzung dieser Datenwörter in eine bestimmte Speichereinheit, von der aus die Verarbeitung in der zugeordneten Verarbeitungseinheit erfolgt, vorgesehen sind.

Ein Problem moderner Datenverarbeitung besteht darin, die Verarbeitungszeit für große Datenmengen zu reduzieren. Wenn z.B. eine Gruppe von Zahlen mit einer anderen Gruppe von Zahlen zu multiplizieren ist, erfordert jede Multiplikationsoperation zwischen zwei Zahlen der Gruppen eine bestimmte Zeit. Wenn daher die Gruppen aus sehr vielen Zahlenwerten bestehen, ist ein großer Zeitaufwand not- wendig, um die Multiplikation der Gruppen auszuführen. Derartige Schwierigkeiten ergeben sich besonders bei Matrizenrechnungen. Die einzelnen Werte einer Matrix, von denen jeder als Datenwort aufgefaßt werden kann, sind zeilenweise in einem Speicher mit wahlfreiem Zugriff gespeichert. Der Zugriff zu den Wörtern einer derartigen Zeile ist insofern beschränkt, als zu einer bestimmten Zeit jeweils nur ein Wort der Zeile dem Speicher entnommen werden kann. Ein gleichzeitiger Zugriff zu gleich geordneten, d. h. einer Kolonne der Matrix angehörenden Wörtern verschiedener Zeilen ist nur dann möglich, wenn jede Zeile in einer separaten Speichereinheit gespeichert ist. Zur Bildung des Produktes von zwei Matrizen, von denen jede die Dimension R aufweist, ist eine Summe von R³- Multiplikationen notwendig, die in aufeinanderfolgenden Schritten ausgeführt werden müssen. Der hierfür benötigte hohe Zeitaufwand kann verringert werden, wenn es gelingt, eine Anzahl dieser Multiplikationen unter Verwendung mehrerer Verarbeitungseinheiten parallel auszuführen. Für eine derartige parallele Multiplikation ist es jedoch wesentlich, daß für die Matrixelemente sowohl zeilenweise als auch spaltenweise ein paralleler Zugriff besteht. Es ist daher notwendig, daß die ursprünglich zeilenweise gespeicherten Wörter einer der beiden Matrizen in Spaltenform umgesetzt werden, und zwar in einer solchen Weise, daß die Wörter der Zeile dieser Matrix und die Datenwörter einer zugeordneten Spalte der anderen Matrix der gleichen Verarbeitungseinheit zur Verfügung stehen, wobei ein Zugriff zu einem Spaltenwort und einem umgesetzten Zeilenwort für alle Verarbeitungseinheiten parallel möglich sein muß.

Zur Ausführung derartiger Umsetzungsoperationen sind verschiedene Anordnungen bekanntgeworden (USA.-Patent 3 258 584 und 3 217 317). Bei diesen Anordnungen geschieht die Umsetzung in der jeweiligen Speichereinheit durch Verwendung von Magnetkernspeichermatrizen mit einer besonders gefädelten Leitungsführung für die Treib- und Leseleitungen. Die Herstellung derartiger Speicher-Umsetzer-Matrizen ist wegen der umfangreichen Fädelarbeit relativ aufwendig. Nachteilig ist auch, daß in einer Datenverarbeitungsanlage, die universell anwendbar sein soll, wegen der Ausführungsmöglichkeit von Matrizenrechenoperationen an Stelle oder neben den herkömmlichen Speichereinheiten die Speicher mit Umsetzerverdrahtung vorgesehen werden müssen.

Natürlich kann die Datenumsetzung auch durch ein entsprechendes Umsetzerprogramm vorgenommen werden. Ein solches Programm erfordert aber eine sehr hohe Anzahl Speicher-Datenentnahme- und Wiedereinschreibzyklen, wodurch der in der Parallelverarbeitung enthaltene Zeitvorteil teilweise wieder verlorengeht.

Die Aufgabe vorliegender Erfindung besteht darin, eine für Parallel- bzw. Mehrfachverarbeitung geeignete Datenverarbeitungsanlage anzugeben, bei der die oben erläuterten Datenumsetzungen bei Matrizenrechnungen ohne Verwendung von SpezialSpeichern und mit einem relativ geringen Einrichtungs- und Zeitaufwand ausgeführt werden können. Erfindungsgemäß geschieht dies dadurch, daß zwischen den Speichereinheiten und den Verarbeitungseinheiten r Schieberegister vorgesehen sind, von denen jedes den Stufen gleicher Stellenordnung in den Koppelregistern zugeordnet ist, und daß eine Verschiebesteuereinheit vorgesehen ist, die nach Übernahme mehrerer Wörter von den Speicher- oder den Verarbeitungseinheiten in die Schieberegister diese parallel zur Ausführung einer vorbestimmten Anzahl Stellenverschiebungen steuert.

Durch aufeinanderfolgende Entnahme-Verschiebe- und Wiedereinschreibzyklen können so die verteilt gespeicherten Datenwörter um so viele Speichereinheiten versetzt werden, bis die gewünschte kolonnenförmige Datenwortformation erreicht ist. Da die Entnahmen, Verschiebeoperationen und das Wiedereinschreiben für alle Speichereinheiten parallel erfolgt, ist nur ein geringer Zeitaufwand zur Ausführung der Umsetzungsoperation notwendig.

Verschiedene vorteilhafte Ausgestaltungen der Erfindung sind aus den Ansprüchen zu ersehen. Nachfolgend ist ein Ausführüngsbeispiel der Erfindung an Hand einer Zeichnung dargestellt. Die Zeichnung zeigt ein vereinfachtes Blockschaltbild einer entsprechend den Prinzipien der Erfindung ausgebildeten Datenverarbeitungsanlage.

Die in der Figur dargestellte Einrichtung umfaßt drei Speichereinheiten Ml, Ml und M3 sowie drei Verarbeitungseinheiten Pl, Pl und P 3. Die Prinzipien der Erfindung sind jedoch nicht auf diese Zahl von Speicher- und Verarbeitungseinheiten beschränkt. Vielmehr ergibt sich diese Zahl daraus, daß zum Zwecke der einfachen Erläuterung eine 3 χ 3-Matrix gewählt wurde, um die Umsetzung einer Reihe von Worten, die in drei Speichereinheiten gespeichert sind, in eine Kolonne, die in einer einzelnen Speichereinheit gespeichert ist, zu demonstrieren. Jedes Wort in den Speichereinheiten ist 8 Bit lang, so daß acht Schieberegister zur Ausführung der Umsetzungsoperation benötigt werden. Jede Speichereinheit Ml, Ml und M3 ist mit einem Datenregister DR1, DRl und DR 3 verbunden. Die erste signifikante Bitstelle des Registers DPvI ist mit einer Stufe Tl eines ersten Schieberegisters SR1 verbunden. Die erste signifikante Bitstelle des Registers DRl ist mit der Stufe Tl des Schieberegisters SR1 verbunden, und die erste signifikante Bitstelle des Registers DP 3 ist mit der Stufe Γ3 des Schieberegisters SPv 1 verbunden. In ähnlicher Weise sind alle entsprechenden zweiten signifikanten Bitstellen der Datenregister DR1, DR1 und DPv 3 mit den entsprechenden Stufen Tl, Tl und T3 eines Schieberegisters 5Pv 2 verbunden usw., bis zu

einem achten Schieberegister SR 8, dessen Stufen jeweils mit den achten signifikanten Bitstellen der Datenregister DR1, DRl und DR3 verbunden sind.

Die drei Verarbeitungseinheiten Pl, P 2 und P 3 sind konventionelle Datenverarbeitungseinheiten, die zur Ausführung von Multiplikationen, Divisionen, Additionen und Subtraktionen sowie verschiedener anderer Operationen in der Lage sind. Jede der Verarbeitungseinheiten Pl, P2 und P3 besitzt ein Datenregister PDR1, PDRl und PDR3, und jedes dieser Datenregister ist ebenso wie die Datenregister DR1, Di? 2 usw. in der Lage, Gruppen von 8 Datenbits zu speichern. Jedes der Datenregister PDR1, PDRl und PDR 3 ist mit den Schieberegistern SR1 bis SR 8 in der gleichen Weise verbunden, wie es zuvor für die Datenregister DRl, DRl, DR3 der Speichereinheiten Ml, M2 und M3 beschrieben worden ist. Jede der Verarbeitungseinheiten Pl bis P 3 besitzt zwei Indexregister X und Y, wobei die Indexregister X₁, Y₁ die Indexregister der Verarbeitungseinheit Pl, die Indexregister X₂ und Y₂ die Indexregister der Verarbeitseinheit P 2 und die Indexregister X₃ und Y₃ die Indexregister der Verarbeitungseinheit P 3 sind. Eine Schiebesteuereinheit SCU liefert gleichzeitig Schiebeimpulse zu allen Schieberegister SR als Reaktion auf . ein Steuersignal auf der Schiebeleitung SL. Mit der Schiebesteuereinheit SCU ist ein Zähler m verbunden, der zur Schiebesteuereinheit SCU Signale liefert, die bestimmen, um wie viele Positionen der Inhalt eines jeden der Schieberegister Si? 1 bis Si? 8 nach links verschoben werden soll.

Jede der Speichereinheiten Ml, M2 und M3 ist mit Datenworten geladen, deren Adressen als r + 0, r + 1 ... r + 8, p+0, p + 1 ... p+1 bezeichnet sind, worin r und ρ eine willkürlich gewählte Basis- oder Startadresse für die Datenworte in den Speichereinheiten sind.

Bevor nun erläutert wird, wie die Schieberegister SR zur Ausführung einer Matrixumsetzung verwendet werden, soll zur Erleichterung des Verständnisses der Erfindung die Art und Weise erläutert werden, in welcher das Produkt einer Matrix A und einer Matrix B gebildet wird. Entsprechend der Regel für die Matrizenmultiplikation gilt:

45

Es soll angenommen werden, daß die Matrix A aus 3x3 Worten und die Matrix B ebenfalls aus 3x3 Worten besteht. Die Matrix C stellt das Resultat der Multiplikation dar. Der Index »i« ist den Zeilen der Worte und der Index »j« ist den Spalten zugeordnet.

Matrix A

j=ij=2j=:

Matrix B

Matrix C

a_n	«12	«13
«21	«22	«23
«31	«32	«33

C₁I	C₁₂	C₁₃
C₂₁	C22	C₂₃
C₃.	C32	C₃₃

55

60

Wenn die Matrix C gebildet wird, ergeben sich neun Produkte C₁₁ bis C₃₃:

^C13 — «1A3 + «12^23 + «13^33

C₂₁ = a_2lb_u + a₂₂b₂₁ + a₂₃b₃₁

C₂₂ = a₂₁b_l2 + a₂₂b₂₂ + a₂₃b₃₂

C₂₃ = a₂₁b₁₃ + a₂₂b₂₃ + a₂₃b₃₃

C₃₁ = a₃₁Z?_n + a₃₂b₂₁ + a₃₃b_3i

C32 = O₃A₂ + «32^22 + «33^32

C₃₃ = α₃₁ί>₁₃ + a₃₂b₂₃ + α₃₃ί>33

Wie aus der Figur ersichtlich ist, sind die Worte b_n, b\₂ ■ ■ ■ b₃₃ der Matrix B in den drei Speichereinheiten Ml, M2 und M3 auf den Adressen r + O, r + 1, ;· + 2 ... r + 8 gespeichert, worin r eine willkürlich gewählte Basisadresse ist. Die Datenworte der Matrix A sind in den Speichereinheiten Ml, M2 und M3 auf den Adressen p + 0, p + l,p + 2...p + 8 gespeichert, worin ρ eine willkürlich gewählte Basisadresse ist. Da ein Produkt, wie beispielsweise C₁₁, gleich O₁Ai + «12^21 + «13^31 i^st> i^{st es zur} Ausnutzung der Möglichkeiten der Vielfachverarbeitung erwünscht, daß die erste Verarbeitungseinheit P1 alle ihre Informationen oder Daten von der ersten Speichereinheit Ml, die zweite Verarbeitungseinheit P 2 alle ihre Daten von der zweiten Speichereinheit M 2 und in gleicher Weise die dritte Verarbeitungseinheit alle ihre Daten von der Speichereinheit M 3 empfängt, so daß alle Verarbeitungseinheiten Pl, P2 und P3 die Daten gleichzeitig verarbeiten können, um ein Produkt, wie beispielsweise C₁₁, C₁₂, C₁₂... C₃₃ zu bilden. Es ist ersichtlich, daß ohne Umsetzung der Matrix A das Produkt C₁₁ nicht durch Vielfachverarbeitung gebildet werden kann, da die Worte in den Positionen p + 0, p + 1 ...p + 8 auf die Speichereinheiten nicht so verteilt sind, daß die Worte a_n und b_u in der ersten Speichereinheit, a₁₂ und b₂₁ in der zweiten Speichereinheit sowie a₁₃ und i>₃₁ in der dritten Speichereinheit gespeichert sind. Die in der Matrix A enthaltene und in den verschiedenen Speichereinheiten gespeicherte Information muß daher umgesetzt werden, um die obengenannte Vielfachverarbeitung zu gestatten. Zur Ausführung der Umsetzung von Matrix A wird der folgende Algorithmus verwendet:

1. Zähler m wird auf O gestellt (m = O).

2. Ein nicht dargestellter Programmzähler k wird auf η gestellt (k = η); η = Rang der Matrix.

3. Die Indexregister Ywerden wie folgt eingestellt: Y₁ =0, Y₂= (n + 1), Y₃ =2 (n + 1).

4. Die Indexregister X werden wie folgt eingestellt: Z₁=O, X₂= (n + 1), X₃ = 2 (n + 1).

5. Lesen von <p + X₁) mod n²; <p + x₂)modn²; <p + X₃) mod η².

6. Verschieben um m-Stellen nach links.
Schreiben von <q + ^₁) mod η²; (q + y₂) mod η²; <.q + y₃y mod η².

Inkrementieren von m um 1.
Inkrementieren von Y um n.
Dekrementieren von X um n.
Dekrementieren von k um 1. ^

Zurückkehren zu Schritt 5, wenn k> 0 und wiederholen.

Cn = «iAi
C₁₂ = a_nb_l2

«12^21
a_l2b₂₂

a_i3b

_i3b₃₂

In diesem Algorithmus ist k ein Programmzähler, der in den Verarbeitungseinheiten P1, P2, P3 enthalten, in der Figur jedoch nicht dargestellt ist. Es handelt sich dabei um einen Zähler, der in konven-

tioneller Weise die Programmschritte zählt und eine Anzeige über den Stand der Verarbeitung liefert. Der Ausdruck mod n² stellt eine Abkürzung für »modulo 9« dar, indem der Rang η der Matrix im gewählten Beispiel 3 ist. In einer Folge der Ziffern 0, 1, 2, 3,4, 5, 6,7,8, wie sie in dem Ausdruck »modulo 9« enthalten ist, sind die Ziffern —9,9,18 äquivalent zu 0; -8,10,19 äquivalent zu 1; -7,11, 20 äquivalent zu 2 usw.

Um eine Matrixumsetzung zu bewirken, wird der Zähler m auf 0 gestellt, während der nicht dargestellte Zähler k auf den Wert 3 eingestellt wird, da der Rang η der Matrix 3 ist. Des weiteren werden die Indexregister Y₁ und X₁ der Verarbeitungseinheit P1 auf 0 gestellt, die Indexregister Y₂ und X₂ der Verarbeitungseinheit Pl auf (n + 1), d.h. 4, und die Indexregister Y₃ und X₃ der Verarbeitungseinheit P 3 jeweils auf den Wert 2 (n +1), d. h. 8, eingestellt.

Der Schritt 5 des Algorithmus besteht in einem gleichzeitigen Lesen der Worte, die auf den Adressen <p + X₁) mod 9, <p + X₂) mod 9 und <p + X₃) mod 9 gespeichert sind, und in einer Eingabe dieser Worte in die entsprechenden Schieberegister SRI, SR2 ... SR8. Da X₁ = 0, X₂ = 4 und X₃ = 8, lauten die betreffenden Adressen: ρ + 0, ρ + 4 und ρ + 8. Die auf diesen Adressen gespeicherten Daten sind die Werte a_n, a₂₂ und a₂₃ der Matrix A. Der Schritt 6 verlangt, daß der Inhalt der Schieberegister SR um w-Stellen nach links verschoben wird. Da jedoch m = 0, findet keine Verschiebung statt.

Im Schritt 7 wird der Inhalt der Schieberegister SR über die Datenregister DR1, DRl und DR3 zurück in die Speichereinheiten geschrieben, und zwar auf die Adressen (q + F₁) mod n², (q + Y₂) mod n² und <<Z +T₃) mod n\ Da Y₁=O, Y₂ = 4 und Y₃ = 8, haben die Werte a_n, a₂₂ und a₂₃ die neuen Adressen q+0, q+4 und q + 8, worin q eine von ρ abweichende willkürlich gewählte Basisadresse in den Speichereinheiten Ml, Ml und M3 ist.

In den folgenden Schritten 8 bis 12 des Algorithmus wird m auf 1 gesetzt, Y wird um 3 erhöht, X um 3 verringert, und k wird .um 1 verringert, so daß sein neuer Inhalt 2 ist. Da k> 0 ist, werden die Speichereinheiten Ml, Ml und M3 gelesen entsprechend dem Schritt 5 des Algorithmus. In Schritt 5 werden daher die neu eingestellten Zustände <p — 3) mod 9, <p + 1) mod 9 und <p + 5> mod 9 gelesen. Da <p — 3) mod 9 = <p + .6>, wird der Inhalt der Adressen <p + 6), ζρ +1) und <p + 5) in die Schieberegister SR eingegeben. Es handelt sich dabei um die Worte a₃₁, a₁₂ und a₂₃. Da m = 1, bewirkt die Schiebesteuereinheit SCU eine Verschiebung des Inhalts aller Schieberegister um eine Stelle nach links. Die neuen Adressen der verschobenen Worte sind (q + 3) mod 9, <<2 + 7>mod9 und (q +11) mod 9, wobei die letztere = (q + 2) ist. Die neuen Adressen für die Worte a₁₂, a₂₃ und a₃₁ sind daher (q + 3), (q + 7) und {q + 2).

Nach dem zweiten Schreibschritt ergeben sich folgende Zustände: m = 2, Y wurde um 3 erhöht und enthält nun den Wert + 6, X wurde um 3 verringert und enthält nun den Wert — 6 und k = 1. Da k> 0 ist, erfolgt eine Rückkehr zu Schritt 5 des Algorithmus, wo die auf den Adressen <p — 6) mod 9, <p — 2) mod 9 und <p + 2) mod 9 gespeicherten Worte in die Schieberegister SRI, SR 2... SR 8 eingelesen werden. Da <p-6>mod9 = <p + 3> und <p-2> mod9 = <p+7>, werden entsprechend den Adressen ρ + 3, ρ + 7 und ρ+ 2 die Worte U₂₁, a₃₂ und a₁₃ gelesen und in die Schieberegister gebracht sowie um zwei Stellen nach links verschoben.

In Übereinstimmung mit Schritt 7 haben die um zwei Stellen verschobenen Worte die folgenden neuen Adressen: ^q₁ + 6) mod 9, <^ +10) mod 9 ξξ {q +1 > und <<h +14) mod 9 = ^q₁ + 5). Die neuen Adressen für a₁₃, a₂₁ und a₃₂ sind dementsprechend q + 6, q + 1 und q + 5. Da der Schritt 11 des Algorithmus für k den Wert 0 ergibt, ist die Umsetzung der Matrix A beendet. Durch einen Vergleich der p-Adressen mit den ^-Adressen ist ersichtlich, daß jede Wortzeile, deren Werte zuvor über die drei Speichereinheiten M1, Ml und M 3 verteilt gespeichert waren, nun in eine Kolonne umgesetzt worden ist, die in einer einzelnen Speichereinheit enthalten ist.

Die Umsetzung einer Matrix des Ranges 3 erfolgt somit in der aus der nachstehenden Darstellung ersichtlichen Weise:

p+0

q + 0

p+4

q + 4

p + 8

m=0

q + 3 q + 1 q + 2

Lesen von
Verschieben
Schreiben nach

Lesen von

Stellenverschiebung (1)

Schreiben nach
Lesen von

Stellenverschiebung (2)

Schreiben nach q + 6 q + l q + 5

Zur Ausführung der parallelen Multiplikation mit den nach beendeter Umsetzung nun in der neuen Ordnung gespeicherten Worten kann ein herkömmlicher Algorithmus Verwendung finden. Zum Beispiel kann die parallele Multiplikation in folgenden Schritten durch paralleles Multiplizieren der in einer jeden der Speichereinheiten Ml, Ml und M3 gespeicherten Werte mit anschließender Akkumulation der Resultate ausgeführt werden:

Schritt I

r+0 X q + 0	r+4 X q + 4	r + 8 X «Ϊ + 8
r + 3 X q + 3	r + 1 X	r + 2 X q + 2
r + 6 X q + 6	r + 1 X .«■+1	*■ r + 5* X q + 5

s+0 s+4 s+8. worin m = 0, X = 0 und Y = 0, 3 und 6

Da das Matrizenprodukt C₁₁ = a_nb_n + a₁₂b_2l + a₁₃b₃₁, ist ersichtlich, daß alle Werte des Produktes C₁₁ in der Speichereinheit Ml gespeichert sind

und auch das Resultat in der Speichereinheit M1 gespeichert wird, z. B. auf der Adresse s + 0, wobei s eine willkürlich gewählte Basisadresse ist. Ebenso enthält die Speichereinheit Ml alle Werte für das Matrizenprodukt C₂₂, und das Produkt selbst ist in der gleichen Speichereinheit auf der Adresse s + 4 gespeichert. In der gleichen Weise sind alle Werte für das Produkt C₃₃ in der Speichereinheit M 3 enthalten, und das Produkt selbst ist auf der Adresse s + 8 gespeichert. Um die Produkte C₂₁, C₃₂ und C₁₃ zu bilden, muß der Inhalt der umgesetzten Matrix A' um eine Position nach links verschoben werden, so daß die Spalten der Wörter gleichzeitig für die Verarbeitungseinheiten Pl, Pl und P3 verfügbar sind. Die erforderlichen Verschiebungen sind aus der nachstehenden Darstellung ersichtlich:

20

s + 3 s+7 s+ 2 worin m = l, X = 3, Y = 0,3, 6

35

40

45

Durch diese einzelnen Verschiebungen der umgesetzten Matrix A' werden die Produkte C₂₁, C₃₂ und c₁₃ gebildet, indem alle Werte für C₂₁ sich in der Speichereinheit Ml, alle Werte für C₃₂ der Speichereinheit Ml und alle Werte für C₁₃ in der Speichereinheit M 3 enthalten sind.

Wenn m = 2, X = 6 und Y = 0, 3 und 6, werden durch Verschiebung der umgesetzten Matrix Λ' um zwei Speichereinheiten nach links alle zur Bildung des Produktes C₃₁ benötigten Werte in die Speichereinheit Ml, alle zur Bildung des Produktes C₁₂ benötigten Werte in die Speichereinheit M1 und alle zur Bildung des Produktes C₂₃ benötigten Werte in die Speichereinheit M 3 gebracht, so daß die Verarbeitungseinheiten Pl, Pl und P3 parallel Multiplikationen und Additionen mit den Werten aus den. Speichereinheiten Ml, M2 und M3 zur Bildung der Produkte C₃₁, C₁₂ und C₂₃ ausführen können. Die Resultatmatrix C wird auf den Adressen s + 0, s + 1 ...s+ 8 der Speichereinheiten M1, Ml und M 3 gespeichert. Wie bereits erwähnt, wurde die relativ kleine 3 χ 3-Matrix gewählt, um die Beschreibung des erfindungsgemäßen Ausführungsbeispiels zu vereinfachen. Es ist offensichtlich, daß durch einfache Änderung der Programmschritte der Rang der zu verarbeitenden Matrizen und die Zahl der Speicherund Verarbeitungseinheiten erheblich erhöht werden kann. Die Verbindung der Datenregister DR mit den Schieberegistern Si? ist in diesen Fällen die gleiche, wie sie oben beschrieben wurde. Alle gleichstelligen Bits der Datenregister sind mit einem Schieberegister verbunden, ein separates Schieberegister wird für jede Bitstelle eines Speicherwortes verwendet, und jedes Schieberegister hat so viele Stellen, wie Speichereinheiten vorhanden sind. Die erfindungsgemäße Anordnung kann sowohl zur Umsetzung von Wortkolonnen, die über separate Speichereinheiten verteilt gespeichert sind, in eine einzelne Wortreihe in einer Speichereinheit als auch zur Umsetzung von Wortreihen, die in separaten Speichereinheiten enthalten sind, in eine einzelne Wortkolonne in einer Speichereinheit verwendet werden.

Die Erfindung ist besonders dort anwendbar, wo große Matrizen zu multiplizieren sind, da die Geschwindigkeit derartiger Multiplikationen durch Anwendung der Prinzipien vorliegender Erfindung stark erhöht wird. Allgemein gesprochen ist die Geschwindigkeit der Verarbeitung einer Matrix vom Range η durch konventionelle Speicherzugriffe in der Größenordnung von n³ + n², während die Erfindung eine Geschwindigkeit in der Größenordnung von 2n² + 2n + Kt_sr ermöglicht, worin t_sr die Schaltzeit des Schieberegisters und K eine Konstante sind. Für große Werte von η ist die Zeiteinsparung beträchtlich.

In der erfindungsgemäßen Anordnung können gewöhnliche Speichereinheiten mit wahlfreiem Zugriff verwendet werden, ohne daß eine Änderung ihres Schaltungsaufbaues zur Erreichung der höheren Multiplikationsgeschwindigkeit nötig wäre. Die höhere Geschwindigkeit geht auf Kosten der Schieberegister, deren Aufwand im Vergleich zu den bekannten Anordnungen zur Matrizenumsetzung vernachlässigbar klein ist. *

Der Typ der verwendeten Speichereinheiten Ml, Ml, M3, der Schieberegister SR, der Datenregister DR sowie der Verarbeitungseinheiten Pl, Pl und P3 ist für die Ausübung vorliegender Erfindung unwesentlich. Die verschiedenen logischen Schaltungen, Lese-Schreibschaltungen und Zähler des dargestellten Ausführungsbeispiels sind bekannter Art, wie sie beispielsweise im USA.-Patent 3 258 584 oder 3 106 698 dargestellt sind.

Claims

Patentansprüche: ■ ,

■ 1. Datenverarbeitungsanlage zur Ausführung von Matrizenrechnungen mit mehreren Verarbeitungseinheiten und an diese angeschlossenen Spei- ·· chereinheiten sowie mit Koppelregistern, über die die Verarbeitungseinheiten von den zugeordneten Speichereinheiten Datenwörter empfangen und worin aus je r-Bits bestehende Datenwörter in mehrere Speichereinheiten verteilt gespeichert und Mittel vorgesehen sind zur Umsetzung dieser Datenwörter in eine bestimmte Speichereinheit, von der aus die Verarbeitung in der zugeordneten Verarbeitungseinheit erfolgt, dadurch gekennzeichnet, daß zwischen den Speichereinheiten (Ml, Ml, M3) und den Verarbeitungseinheiten (Pl, Pl, P3) r Schieberegister (SJR) vorgesehen sind, von denen jedes den Stufen gleicher

009537/298

Stellenordnung in den Koppelregistern (DRl, DR 2, DR3) zugeordnet ist, und daß eine Verschiebesteuereinheit (SCU) vorgesehen ist, die nach Übernahme mehrerer Wörter von den Speicher- oder Verarbeitungseinheiten in die Schieberegister diese parallel zur Ausführung einer vorbestimmten Anzahl Stellen verschiebungen steuert.
2. Datenverarbeitungsanlage nach Anspruch 1, dadurch gekennzeichnet, daß jede Speichereinheit (Ml, Ml, MS) ein r-stufiges Koppelregister (DR) aufweist, das jede Stufe dieses Registers mit einem bestimmten der Schieberegister (SR) verbunden ist, daß die Stufen jedes Schieberegisters den Stufen gleicher Stellenordnung in den Datenregistern der verschiedenen Speichereinheiten zugeordnet sind und daß die Reihenfolge dieser Zuordnung einer Gruppenordnung entspricht, in der zusammengehörige Datenwörter in den Speichereinheiten verteilt gespeichert sind.
3. Datenverarbeitungsanlage nach Anspruch 1 20: und 2, dadurch gekennzeichnet, daß jede Verarbeitungseinheit (Pl, P 2, P 3) ein r-stufiges Datenregister (PDR) aufweist, daß jede Stufe dieses Registers mit einem bestimmten der Schieberegister (SR) verbunden ist und daß die Stufen jedes Schieberegisters den Stufen gleicher Stellenordnung in den Datenregistern der verschiedenen Verarbeitungseinheiten zugeordnet ist.
4. Datenverarbeitungsanlage nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Datenregister (DR und PDR) und die Schieberegister (SK) eine gleichzeitige Aufnahme bzw. Abgabe aller Bits eines Datenwortes gestatten.
5. Datenverarbeitungsanlage nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die Schieberegister (SR) eine Schiebetaktzeit aufweisen, die klein ist im Verhältnis zur Dauer eines Speicherzyklus der einen wahlfreien Zugriff gestattenden Speichereinheiten (Ml, Ml, M3).
6. Datenverarbeitungsanlage nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß die Schieberegister (SR) mit einer Ausgangs-Eingangs-Rückkopplung versehen sind.
7. Datenverarbeitungsanlage nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß die Verschiebe-Steuereinheit (SCU) einen Zähler (m) aufweist, dessen Zählstand die Stellenverschiebungen bestimmt und mit jedem Speicheroder Verarbeitungszyklus um einen konstanten Wert verändert wird.
8. Datenverarbeitungsanlage nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß die über mehrere Speichereinheiten verteilt gespeicherten Datenworte Datengruppen angehören, die die Zeilen einer Datenmatrix darstellen, und daß zur Umsetzung dieser Zeilen in Datenwortkolonnen, von denen jede in einer individuellen Speichereinheit (Ml, Ml, M3) enthalten sein soll, in aufeinanderfolgenden Entnahme-Verschiebe- und Wiedereinschreibzyklen zuerst die um eine Speichereinheit, danach die um zwei Speichereinheiten usw. zu versetzenden Datenwörter parallel aus den betreffenden Speichereinheiten ausgelesen und in die Schieberegister übertragen werden und nach jeder dieser Übertragungen unter Steuerung des bis zum Range der Matrix fortschaltbaren Zählers (m) jeweils die betreffende Verschiebung und anschließend eine Rückspeicherung der verschobenen Datenwörter in Kolonnenform in die Speichereinheiten erfolgt.
9. Datenverarbeitungsanlage nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß die über mehrere Speichereinheiten verteilt gespeicherten Datenwörter den Zeilen von zwei miteinander zu multiplizierenden Datenmatrizen (A, B) angehören, daß zur gleichzeitigen Bildung der Datenwörter der Resultatmatrix (C) durch die Verarbeitungseinheiten jede Zeile der einen Matrix (^4) in eine dieser Zeile zugeordnete Speichereinheit in Spaltenform durch aufeinanderfolgende Entnahme-Verschiebe- und Wiedereinschreibzyklen umgesetzt wird und daß die Zahl der nach jeder Entnahme in den Schieberegistern (SR) auszuführenden Verschiebungen durch den bis zum Range der Matrix fortschaltbaren Zähler (m) gesteuert wird.
10. Datenverarbeitungsanlage nach Anspruch 8 oder 9, dadurch gekennzeichnet, daß jede der Verarbeitungseinheiten zwei Indexregister (X, Y) aufweist, von denen das eine den Adressen der aus der zugeordneten Speichereinheit zu entnehmenden Matrixzeilen-Datenwörter und das andere den Adressen der in Spaltenform wieder einzuschreibenden Matrixzeilen-Datenwörter zugeordnet ist, daß am Beginn der Umsetzung die Indexregister (X 1,Yl) der ersten Verarbeitungseinheit (Pl) auf 0, die Indexregister (X 1, Y 2) der zweiten Verarbeitungseinheit (P 2) auf π + 1, die der dritten Verarbeitungseinheit (P3) auf 2(n + 1) usw. eingestellt werden, wobei η der Rang der Matrix ist, und daß nach jedem Entnahme-Verschiebe- und Wiedereinschreibzyklus die dem Wiedereinschreiben zugeordneten Indexregister (Y) in ihrem Inhalt um η erhöht und die der Entnahme zugeordneten Indexregister (X) in ihrem Inhalt um η verringert werden.

Hierzu 1 Blatt Zeichnungen