DE2145120A1 - Digitales Datenverarbeitungsgerat - Google Patents

Digitales Datenverarbeitungsgerat

Info

Publication number
DE2145120A1
DE2145120A1 DE19712145120 DE2145120A DE2145120A1 DE 2145120 A1 DE2145120 A1 DE 2145120A1 DE 19712145120 DE19712145120 DE 19712145120 DE 2145120 A DE2145120 A DE 2145120A DE 2145120 A1 DE2145120 A1 DE 2145120A1
Authority
DE
Germany
Prior art keywords
register
memory
address
instruction
data processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE19712145120
Other languages
English (en)
Other versions
DE2145120B2 (de
Inventor
Ralph Donald Zachar James Emil Dayton Drozd Charles John Center vüle Ohio(VStA) P Haney
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NCR Voyix Corp
Original Assignee
NCR Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NCR Corp filed Critical NCR Corp
Publication of DE2145120A1 publication Critical patent/DE2145120A1/de
Publication of DE2145120B2 publication Critical patent/DE2145120B2/de
Ceased legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/80—Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors
    • G06F15/8007—Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors single instruction multiple data [SIMD] multiprocessors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/22—Microcontrol or microprogram arrangements
    • G06F9/26—Address formation of the next micro-instruction ; Microprogram storage or retrieval arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Computing Systems (AREA)
  • Complex Calculations (AREA)
  • Executing Machine-Instructions (AREA)
  • Microcomputers (AREA)

Description

THE NATIONAL CASH REGISTER COMPANY2 145120
Dayton, Ohio (V.St.A.)
Patentanmeldung
Unser Az.: 1340/Germany
DIGITALES DATENVERARBEITUNGSGERÄT
Die Erfindung betrifft ein digitales Datenverarbeitsungsgerät, das aufeinanderfolgend durch eine zyklisch arbeitende Taktvorrichtung gesteuert wird und in der Speicher, Speicheradressenregister, Programmzähler und mit den Speicherausgangssignalen ansteuerbare Logikschaltungen vorgesehen sind.
Derartige Datenverarbeitungsgeräte können als Steuereinheiten für kommerzielle Datenübertragungsterminals, als Datenregistriergeräte (Registrierkassen) an den einzelnen Verkaufsständen in Handelsgeschäften oder in Terminals für
Banken verwendet werden. In derartigen Terminals ist die Arbeitsgeschwindigkeit relativ unwesentlich, da die für einen Übertragunsvorgang notwendige Zeit von der Bedienungsperson abhängt. Die Kosten eines derartigen Datenverarbeitungsgerätes sind hier vordergründig.
Es ist die Aufgabe der Erfindung ein digitales Datenverarbeitungsgerät aufzuzeigen, das den Anforderungen an den Dateneingabeplätzen gerecht wird und daß mit einem relativ geringen Kostenaufwand hergestellt werden kann.
Die Erfindung ist gekennzeichnet, durch Yerbindungsschaltungen, durch die die logischen Schaltungen und der Programmzähler verbunden werden, wobei die logischen Schaltungen auswählbare Signale an die Verbindungsschaltungen liefern und die Zeit, zu der die Signale innerhalb eines Operations-, zykluses auftreten, für die Art der durch den Programmzähler erzeugten Signale bestimmend sind.
2·9'1971 209813/1573
.2- 2.H5120
Ein Datenverarbeitungsgerät, im nachfolgenden Terminal genannt, gemäß der Erfindung ist hinsichtlich seiner Programmierung sehr flexibel und benötigt trotzdem nur eine verhältnismäßig geringe Speicherkapazität.
Die Erfindung wird im folgenden anhand eines Ausführungsbeispiels mit Hilfe von Zeichnungen beschrieben. In diesen zeit:
Fig. 1 ein Blockschaltbild des digitalen Datenverarbeitungsgeräts;
Fig. 2 ein Vier-Phasen-Impulsdiagramm,und
Fig. 3 bis 7 verschiedene Strukturen der verwendeten Befehle.
) . In Fig. 1 ist das Blockschaltbild eines Terminals dargestellt. Dieses Blockschaltbild kann die Steuereinheit eines kommerziellen Datenübertragungsterminals bilden, das zusammen mit mehreren ähnlichen Terminals an ein Datensammelgerät z.B. an einen zentralen Computer angeschlossen ist. Jedes Terminal liefert an den Computer Daten über die verschiedensten Transaktionen. Das Terminal 10 arbeitet mit einem 16-Bitzyklus. Ein Taktgeber 12 erzeugt deshalb 16 verschiedene Zeitsignale TPl bis TP16. Jeweils zwischen zwei Zeitsignalen, z.B. zwischen TPl und TP2 werden vier verschiedene Signale erzeugt, durch die vier verschiedene Operationabschnitte definiert werden.
^ Das Terminal 10 ist aus Metalloxid-Halbleiter-Transistoren
(MOS) in integrierter Schaltungstechnik (LSI) aufgebaut. Diese Schaltungen arbeiten in der Vier-Phasentechnik, wie bei Fig. 2 dargestellt. Die einzelnen Phasen sind mit 0-, 02, 0„ und 04 bezeichnet. Die Phasen 0^ und 03 werden an jede der integrierten Schaltungen angelegt. Die Phasen 02 und 0. werden jeweils in den betreffenden Schaltungen erzeugt.
Wie aus Fig. 2 bei A ersichtlich, tritt bei 0^ nur ein verhältnismäßig kurzer negativer Impuls auf, während bei 0p ein längerer negativer Impuls auftritt. Bei 0« tritt ebenfalls ein kurzer negativer Impuls mit einer
2.9.1971
2 09813/1673
2U5120
anderen zeitlichen Lage als bei 0χ auf. Analog zu 02 ' tritt bei 0. ein langer Impuls mit einer anderen Phasen·*· lage auf. 01 und 02 haben ebenso wie 0„ und 0. die gleiche Phasenlage, d.h. die ins negative gehenden Flanken treten zur gleichen Zeit auf.
Das Herz des Terminals 10 in Fig. 1 ist ein Festwertspeicher 14 (Read Only Memory). In diesem Speicher werden 4.096 Wörter zu je 12 Bits gespeichert. Jedes der Wörter kann ein Befehl oder ein Teilbefehl zur Steuerung des Terminals 10 sein. Der Festwertspeicher 14 besteht ausschließlich aus MOS-Halbleiterelementen und ist während der Herstellung programmiert worden,. Der Festwertspeicher 14 enthält somit ein festes Programm mit verschiedenen Befehlen, die an die logischen Schaltungen des Terminals 10 angelegt werden können.
Die Ansteuerung des Festwertspeichers 14 erfolgt über einen Programmzähler 16. Entsprechend der parallelen Ansteuerung erzeugt der Festwertspeicher 14 parallele Ausgangssignale, die einem Parallel-Serienumsetzer 18 zugeführt werden. Am Ausgang 20 des Parallel-Serienumsetzers 18 treten die gelesenen Signale in Serie auf und werden über Verbindungsleitungen 22 den verschiedenen Schaltungseinheiten zugeführt.
Die Ansteuerung eines bestimmten Befehlswortes im Festwertspeicher 14 wird durch den Programmzähler 16 vorgegeben, in dem ein Adressenregister 24 und eine logische Schaltung 26 vorgesehen ist. Das Adressenregister 24 enthält einen Zähler, der einen Zählwert zwischen 0 und 4.095 annehmen kann. Der Zählwert dieses Zählers bestimmt über das Adressenregister, welche Stelle im Festwertspeicher ausgelesen und die gelesenen Signale dem Parallelserienumsetzer zugeführt werden sollen. Weist z.B. der Zähler des Adressenregisters 24 den Wert 1.029 auf, dann wird der Befehl im Festwertspeicher 14 gelesen, der im Wortbereich 1.029 im Festwertspeicher 14 gespeichert ist. Der Zähler
2.9.1971
209813/1573
des Adressenregisters 24 ist so aufgebaut, daß er einen Zählwert bereits nach dem Ende eines Operationszykluses um den Wert "1" erhöht. Diese Erhöhung erfolgt jeweils nach dem Ende des Zeitsignals TP16. Der Zähler im Adressenregister 24 beginnt normalerweise vom Zählwert "1" an zu zählen.
Beim Auftreten von bestimmten Signalen, die von einer logischen Schaltung 26 erzeugt wurden, kann jedoch der Zähler des Adressenregisters 24 auf einen beliebigen Wert gesetzt werden. Dies ist der Fall, wenn z.B. eine Programmänderung oder ein Sprung vom Hauptprogramm in ein Unterprogramm notwendig ist. In letzterem Fall muß die Rückkehr in das Hauptprogramm möglich sein. Durch diese Möglichkeit kann die Kapazität des Speichers ebenfalls verhältnismäßig klein gehalten werden. Der Zählwert des Zählers im Adressenregister 24 muß außerdem über mehrere Operationszyklen gehalten werden können, wenn die Ausführung eines Befehls mehrere Operationszyklen benötigt.
Bevor die in Fig. 1 dargestellte Zeichnung näher beschrieben wird, soll der vorteilhafte Aufbau der in dem Festwertspeicher 14 enthaltenen Befehle beschrieben werden. Diese Beschreibung soll anhand der Figuren 3 bis 7 erfolgen. In diesen Figuren sind fünf verschiedene Befehlsstrukturen dargestellt.
In Fig. 3 ist das Befehlsformat DOOP dargestellt. Die Gesamtlänge des Befehls beträgt 12 Bit. Durch die Bits bl bis b4 wird die spezielle Befehlsart angegeben. Bit b5 bis b8 kennzeichnen ein bestimmtes Register als Ursprungsregister. Die Bits b9 bis bl2 kennzeichnen ein bestimmtes Register als Bestimmungsregister. Die vorgenannten Bitgruppen sind in Fig. 3 mit OP, O und D gekennzeichnet .
In Fig. 4 ist ein COP Befehlsformat dargestellt. Hier definieren die Bits bl bis b4 an dor Stelle OP einen
2.9.1971
209813/1573
bestimmten Teil einer COP Instruktion. Die Bits b5 bis bl2 an der Stelle C werden bei der Verarbeitung des Befehls benötigt.
In Fig. 5 ist ein FPOP Befehlsformat dargestellt, in dem die Bits bl bis b4 an der Stelle OP die Befehlsart kennzeichnen, die Bits b5 bis b8 an der Stell. P geben einen von sechzehn möglichen Wegen an und die Bits b9 bis bl2 an der Stelle F geben eine spezielle Funktion an, die in den durch die Bits b5 bis b8 definierten Weg gegeben werden sollen. Die erwähnten verschiedenen Wege führen jeweils zu einem von verschiedenen nichtgezeigten peripheren Einheiten.
In Fig. 6 ist ein RAOP Befehlsformat gezeigt, in dem die Bits bl bis b4 die spezielle Befehlsart angeben. Die Bits an den Stellen b5 und b6 definieren eine Subrutine. Die Bits b7 bis bl2 kennzeichnen eine Konstante, die entweder positiv oder negativ sein kann. Letztere steht an der Stelle RA. Wenn das bl2 Bit den Wert "0" aufweist, ist.die bei RA gespeicherte Information positiv und im anderen Falle negativ. Im letzteren Fall steht von b7 bis bll das Komplement der RA Konstante.
In Fig. 7 ist ein SPOP Befehlsformat dargestellt. Dieses Befehlsformat kann zwei verschiedene Strukturen aufweisen. Die Bits bl bis b4 kennzeichnen die Art der Operation. Die Bits b5 bis b8 kennzeichnen einen von 16 möglichen Wegen. Die Bits b9 bis bl2 kennzeichnen einen bestimmten Zustand, der über einen diirch die Bits b5 bis b9 gekennzeichneten Weg an das Terminal angelegt wird. Im anderen Fall kennzeichnen die Bits bl bis b4 an der Stelle F eine, bestimmte Funktion, die über den durch die Bits b5 bis b8 gekennzeichneten Weg gegeben werden soll. Nun kennzeichnen die Bits b5 und b6 an der Stelle IT eine Subrutine des durch die Bits bl bis b4 gekennzeichneten Befehls. Durch die Bits b7 bis bl2 wird an der Stelle RA eine positive oder negative Konstante definiert.
2.9.1971
209813/1673
2H5120
Im folgenden werden die vorangehend beschriebenen Befehle bzw. Befehlsstrukturen jeweils mit den aus den Fig. 3 bis 7 entnehmbaren großen Buchstaben bezeichnet. Die COP und RAOP Instruktionen gemäß den Fig. 4 und 6 können auch noch ein zweites Befehlsformat aufweisen. In diesem Fall werden die 12-Bits als Adresseninformation für eine Programmverzweigung verwendet.
Die Kennzeichnung der Instruktionsart OP wird bei allen Instruktionen (Fig. 3 bis Fig. 7) mit vier Bits durchgeführt, so daß 16 Befehlsarten gekennzeichnet werden können. Zusätzlich zu den 16 Hauptbefehlen gibt es, wie aus den Fig. 6 und 7 ersichtlich, vier Unterbefehle. In der Tabelle 1 sind die sechzehn Hauptbefehle und die verschiedenen Unterbefehle, die den verschiedenen Hauptbefehlen zugeordnet werden können, zusammengefaßt dargestellt. Wenn die DOOP Instruktion an den Stellen D und 0 nicht beide die Binärwerte "0" oder beide "0" aufweisen, entsteht ein Unterbefehl, die Kennzeichnung für diesen Fall wird später im einzelnen beschrieben.
TABELLE 1
Haupt-
Instruktion		 Unter
instruktion		 Code Typ
1 PAC 0000 COP
PAL C=I
PAR C=2
2 CIB 0001 COP
3 MOV 0010 DOOP
D,0 ^ 0
D,0 = 0
4 BAC 0011 COP
5 LAC 0100 COP
6 SIB 0101 COP
7 ADD 0110 DOOP
D,0 /= 0
D»0 - 0
209813/1573
BAT - 7 - Olli 2H5120
8 LOR 1000 COP
9 SFU 1001 COP
10 SUB 1010 FPOP
11 DOOP
D5O φ 0 •
BIT D5O = 0 1011
12 LAN 1100 COP
13 UNC 1101 COP
14 IT=Il SPOP
FFB IT=IO
FTB IT=OO
BSF IT=Ol
SFT BST 1110
15 D5O^O DOOP
SFT D1O=O
SFT D=OO^O
BCR CLR 1111
16 AB=Ol RAOP
BUC AB=Il
BSR AB=OO
BIR AB=IO
BIS
Das Terminal nach Fig. 10 weist eine Vielzahl von verschiedenen Registern auf, von denen bzw. zu denen die Information in einem 8 Bit-Code gesendet wird. Die Register werden durch Signale angesteuert, bzw. ausgewählt, die von der Ubertragungssteuerungs-und Registerauswahlschaltung erzeugt werden. Diese enthält eine logische Schaltung 30 und einen Addit ioES-'Subtrakt ionskr eis 32. Die Ubertragungssteuerungs- und Registerauswahlschaltung 28 wird mit MOV, ADD, SUB und SFT Signalen angesteuert. Diese Signale treten alle in den Instruktionen gemäß Fig. 3 auf. Durch die Schaltung 30 wird jeweils der OP Teil der Instruktion, der die Bits bl bis b4 enthält, dekodiert, wobei festgestellt wird, welches der vorgenannten Signale vorhanden ist.
2.9.1971
20981 3/ 1 B 7 3
Wenn die Art der Instruktion festgestellt ist, wird die Stelle OD (Fig. 3) überprüft und Signale an die Leitungen RSDLl bis RSDH4 und RSOLl bis RS0H4 angelegt. Diese Leitungen sind jeweils mit einem selektierbaren Register des Terminals 10 verbunden. Es wird jeweils ein Signal auf einer Leitung einer jeden Leitungsgruppe auftreten. Anschließend werden die Signale MOV, ADD, SUB oder SFT erzeugt.
Im Terminal 10 gibt es drei spezielle Typen von Registern. Weiterhin gibt es selektierbare Speicherregister 34 von 0 bis 13. Die Anzahl der Speicherregister hängt von der speziellen Anwendung bzw. Verwendung des Terminal ab. Jedes der Register 34 kann einen oder mehrere Abschnitte haben, in dem jeweils 8 Bits gespeichertwerden können.
Jedes der Register 34 besitzt zwei Ausgänge, an die die signifikarfcesten Bits angelegt werden. Das am wenigsten signifikante Bit wird zuerst angelegt. Einer der Ausgänge ist mit der Leitung 36 und der andere mit der Leitung 38 verbunden,-Wenn durch die logische Schaltung 30 ein Register 34 durch Anlegen an die Leitungen RSOL und RSOH als Ursprungsregister gekennzeichnet wird, werden die in diesem Register gespeicherten Daten nacheinander auf die Leitung 36 gegeben. Wenn dagegen ein Register durch die Schaltung 30 als Bestimmungsregister ausgewählt wird, in diesem Fall werden Signale an die RSDL-und RSDH Leitungen angelegt, werden in dieses Register Daten über die Leitung 38 eingegeben.
Jedes der Speicherregister 34 ist rückgekoppelt. Dadurch werden bei der Verwendung als Ursprungsregister die ausgespeicherten Daten gleichzeitig wieder dem Eingang zugeführt, so daß das Register als rückgekoppeltes Schieberegister arbeitet.
Der zweite Eingang eines jeden Speicherregisters ist mit einer Leitung 4O verbunden, die zum Ausgang des Additions/Subtraktionskreises 32 führt. Über diese Leitung erfolgt die Ansteuerung bei der Verwendung als Bestimmungsregister.
Die beiden Leitungen 36 und 38 sind mit zwei Eingängen des Additions/Subtraktionskreises 32 verbunden. Im Additions/Subtraktionskreis 32 wird die über die
2.9.1971 209813/1573
2U5120
Leitungen 36 und 38 eingegebene Information in Abhängigkeit von der Steuerung durch die logische Schaltung 30 addiert, subtrahiert oder transferiert. Die bearbeitete Information gelangt auf die Leitung 40.
Außer den Speicherregistern 34 gibt es noch drei spezielle Register im Terminal 10. Diese sind das Register 42, ein Akkumulator 44 und ein Pufferregister 46. Jedes dieser Register kann als Ursprungsregister oder als Best immungsregist er verwendet werden. ■— . Die Zuordnung der Verwendungsart erfolgt durch die logische Schaltung 30.
Im Register 42 ist das Register selbst mit 48 bezeichnet und in drei Felder unterteilt. Diese sind mit RAR, TA und RTC bezeichnet. Mit den einzelnen Registerstufen ist eine logische Schaltung 49 verbunden.
Der Teil RAR wird als Adressenregister 50 und der Teil TA als "Nichtverschieben-Register" 52 verwendet. Der Teil RTC ist mit 54 bezeichnet. Die einzelnen Registerteile sind untereinander nicht verbunden.
Die Ansteuerung der einzelnen Registerteile erfolgt durch die logische Schaltung 49. Die ersten beiden Bitpositionen sind dem Registerteil 54, die dritte und vierte Bitposition dem Registerteil 52 und die fünfte und sechste Bitposition dem Registerteil 50 zugeordnet.
Durch die Zahlen 1 bis 6 sind die Verbindungsleitungen zwischen der logischen Schaltung 49 und den entsprechenden Registerteilen 50, 52 und 54 gekennzeichnet. Wenn z.B. das höher wertige Bit im Registerteil 50 gelesen wird, erfolgt die Ansteuerung über die Leitung 1 an die sechste Bitposition. Wenn z.B. das am wenigsten signifikante Zeichen im Registerteil 52 gelesen werden soll, erfolgt die Ansteuerung über die Leitung 40.
Die aus dem Register 48 ausgelesene Information gelangt in die logische Schaltung 49 und von dieser entweder auf die Leitung 36 oder 38.
2.9.1971
209 813/1573
Im Registerteil 50 kann eine Addresseninformation für den Festwertspeicher 14 gespeichert sein. Die Länge dieser Adresseninformation kann zwölf Bits betragen und ist wie folgt aufgeteilt: die Bits bl bis b8 werden in der am wenigsten signifikanten Position des Registerteils 50 und die Bits b9 bis bl2 in den mehr signifikanteren Stellen des Registerteils 50 gespeichert. Die vier am meisten signifikanten Bits im Register 50 werden nicht benötigt. Auf einen entsprechenden Ansteuerbefehl hin wird im Register teil 50 die 12-Bitinformation über ein Leitung 55 in den Programmzähler 16 geschoben. In diesem wird die Information in das Adressenregister 24 gegeben. Der Registerteil 50 kann somit als normaler Zweizeichenspeicher verwendet werden. In diesem Fall erfolgt die Ansteuerung durch die logische Schaltung 49 über die Leitung 36 oder 38. Wie bereits gesagt, kann die logische Schaltung 49 auch über die Leitung 40 angesteuert werden.
Der Registerteil 52 kann als Adressenregister.eines speziellen Terminals verwendet werden, in dem die in Fig. 1 gezeigte Schaltung die Datenverarbeitungseinheit bildet. Dieses Registerteil istkein Schieberegister sondern eine Schaltung aus Flip-Flops,in die 16 Bit einer nichtprogrammierbaren Codeinformation eingegeben werden können. Die Information aus dem Registerteil 52 kann über die logische Schaltung 49 entweder auf die Leitung 36 oder auf die Leitung 38 gegeben werden. Diese Entscheidung hängt davon ab, welches der Registerteile 50, 52 oder 54 als Ursprungs- oder Bestimmungsregister verwendet wird. Die auf der Leitung 40 erscheinenden Signale haben keinen Einfluß.
Das Registerteil 54 kann als Zähler zum Zählen einer bestimmten Zeit, z.B. zum Zählen einer kurzen Wartezeit verwendet werden. Der Registerteil 54 ist
"1 f\
ein 16-Bitschieberegister und kann somit bis 2 -1 zählen. Der Registerteil 54 kann über die Leitung 40 und die logische Schaltung 49 angesteuert werden. In jedem Operationszyklus beginnt das Registerteil 54 von dem Zählwert 0 so lange zu zählen, bis der Zählwert "1"
2·9'1971 209813/1573
erreicht wird. Durch entsprechende Überwachungsmittel wird festgestellt, wann der Zählwert "O" erreicht ist.
Der Akkumulator 44 enthält ein Register 56 und eine logische Schaltung 58. Das Register 56 kann ebenfalls als Ursprungs- oder Bestimmungsregister verwendet werden. Als Bestimmungsregister wird das Register 56 verwendet, wenn folgende Instruktionen auftreten: MOV, ADD oder SUB. Diese Instruktionen treten auf der Leitung 22 auf und werden in der Schaltung 3O dekodiert. Wenn eine Information von einem Speicherregister 34 in ein anderes Speicherregister 34 geschoben wird, gelangt die Information auch in das Akkumulator regist er 56. Es ist vorteilhaft, das Akkumulator regist er 56 jedesmal anzusteuern, wenn die vorgenannten Instruktionen auftreten. Wenn man dies nicht tun würde, müßte man bei der Verschiebung von Informationen von einem Speicherregister in das andere jedesmal den Wert des Akkumulatorregisters überprüfen. Dazu wären verschiedene Instruktionen erforderlich, z.B. müßten die Zeichen in das Register bewegt werden, dann müßte eine Verschiebung im Register erfolgen, dann müßte die Information vom Speicherregister in den Akkumulator gebracht werden und wieder eine Verschiebung im Speicherregister erfolgen, so daß die Prüfung vorgenommen werden könnte. Gemäß der erfindungsgemäßen Ausführung erfolgt eine automatische Eingabe in den Akkumulator und ein Lesevorgang für die Überprüfung.
Die logische Schaltung 58 kann die Befehlsart (OP) der folgenden Befehle erkennen: BAC, BAT, LAC, LAN und LOR.
Die logische Schaltung 30 kann außerdem noch das Pufferregister 46 ansteuern. In dieses Register werden die an das Terminal bzw. an die Datenverarbeitungsschaltung angelegten Daten von einer der 16 peripheren Einheiten eingegeben. Die in die Leseregister eingegebenen Informationen können sowohl Steuerinformationen als auch Daten sein. Die Information wird nur beim Auftreten einer bestimmten Instruktion in das Pufferregister 46 eingegeben.
2'9·1971 209813/1573
Die Steuerung des Eingabe- Ausgabevorgangs im Pufferregister 46 erfolgt über die Leitung 22 beim Auftreten folgender Instruktionen; PAC, UNC, und SFU. Der Ausgang des Pufferregisters 46 ist mit der Leitung 36 und der Leitung 38 verbunden.
Das Pufferregister 46 weist 16 Eingabe- und Ausgabeleitungen auf, die mit der Bezugszahl 16 in Fig. versehen sind. Diese Leitungen sind mit einem entsprechenden peripheren Gerät der digitalen Verarbeitungseinheit des Terminals verbunden. Wenn auf einer der Leitungen TCS erscheint, erfolgt die Eingabe in das Pufferregister bzw. in die Datenverarbeitungseinheit 10. Der Pufferspeicher weist 16 UDS Leitungen zum Empfang von 16 Daten/Status-.Signalen und 16 UDF Leitungen zum Empfang von 16 Datenkennzeichnungssignalen auf, die mit den entsprechenden peripheren Teilen verbunden sind. Ein Signal das auf einer der Daten/Statusleitungen auftritt, wird durch den speziellen Zustand der Eingangsschaltung zu· einer vorgegebenen Zeit definiert, zu der kein Datenkennzeichnungssignal vorhanden ist. Zu dieser Zeit können Informationen in das Terminal eingegeben werden. Zusätzlich zu dem Toröffnungssignal wird durch das Pufferregister 46 ein Datenfunktionssignal TCDF übertragen, das bewirkt, daß entweder eine 8 Bit-Dateninformation oder eine 8 Bit-Instruktionsinformation übertragen wird. Wenn ein TCFFL
" Datenkennzeichnungssignal übertragen wird, wird angezeigt, daß das TCDF Signal eine Instruktionsinformation ist. Wenn das Datenkennzeichnungssignal nicht vorhanden ist, ist das TCDF Signal eine Dateninformation. Das Pufferregister 46 sendet ein TCTB 8-Signal an jedes der 16 peripheren Einheiten, die mit den 16 Eingängen des Pufferregister 46 verbunden sind. Dieses Signal ist ein Taktsignal zur Synchronisierung der peripheren Einheiten, die mit dem Terminal 10 verbunden sind.
2.9.1971
209813/1S73
In der digitalen Datenverarbeitungseinheit 10 wird außerdem ein Anzeigeregister 60 verwendet, das nicht durch die logische Schaltung 30 gesteuert wird. Das Anzeigeregister 60 besteht aus dem Register 62 und einer logischen Schaltung 64. Das Anzeigeregister 60 wird über die Leitung 22 mit folgenden Instruktionen angesteuert: SIB, CIB und BIT. Durch die Instruktion SIB kann eines oder mehrere Bits im Anzeigeregister 62 von dem "0" auf "1" umgeschaltet werden. Desgleichen kann durch die Instruktion CIB ein oder mehrere Bits im Anzeigeregister 62 umgeschaltet werden. Mit der Instruktion BIT kann der Wert von einem oder mehreren Bits im Anzeigeregister 62 geprüft und in Abhängigkeit von dieser Prüfung kann gegebenenfalls eine Programmverzweigung vorgenommen werden.
Der Programmzähler wird durch die Information über die Befehlsart (OP) der Instruktion BCR über die Leitung 22 angesteuert.
Auf eine Leitung 66 werden Signale von dem Anzeigeregister 60, von dem Pufferregister 46, von dem Akkumulator 44 und von der logischen Schaltung 30 übertragen und von dieser der logischen Schaltung 26 im Programmzähler16 zugeführt. Die auf der Leitung 22 auftretenden Signale erscheinen zu einer bestimmten Zeit zwischen den Operationszyklen TPl und TP16. Das durch den Programmzähler 16 erzeugte Signal ist abhängig von der zeitlichen Lage des Ansteuersignals auf der Leitung
Mit der vorangehenden allgemeinen Beschreibung der digitalen Datenverarbcitungsschaltung 10 in Fig. und eine Vorbeschreibung der 16 Basisinstruktionen, die in der Tabelle 1 zusammengefaßt sind, soll nun eine Variation der verschiedenen Instruktionen angegeben werden.
Zunächst sollen die Instruktionen MOV, ADD, SUB und SFT betrachtet werden, mit denen die Übertragungssteuerungs- und Registerauswahlschaltung 28 beaufschlagt wird. Diese vier Instruktionen weisen das Befehlsformat nach Fig. 3 auf, d,h. die Bits b9 bis bl2 geben das Best immungsregist er an, die Bits b5 bis b8 geben das Ursprungsregister und die Bits bl bis b4 die Befehlsart an.
2.9.1971 209813/1573
2U5120
Für die vorgenannten Instruktionen sind in der logischen Schaltung 3O Dekodierungsmittel vorgesehen. Wenn diese Instruktionen dekodiert sind, werden die 8 Bits,die in Akkumulator 56 gespeichert sind, in die logische Schaltung 30 übertragen.und in dieser verarbeitet. Diese 8 Bits sind die Bits b5 bis bl2 an den Stellen 0 und D. Nun sind die 4 am wenigsten signifikanten Bits im Akkumulatorregister 56 identisch mit denen im Ursprungsadressenregister befindlichen Bits. Die vier am signifikantesten Bits im Akkumulatorregister 56 sind identisch mit denen im Best immungsadressenregist er befindlichen Bits.
Unter der Annahme, daß die an den Stellen DO einer Instruktion gespeicherten Bits nicht Null oder daß die im
) Akkumulatorregister befindlichen Informationen bereits in die logische Schaltung 30 übertragen wurden, erfolgt nun eine Beschreibung der Arbeitsweise für die Instruktionen MOV, ADD, SUB und SFT. Durch die Instruktion MOV erfolgt eine Übertragung von einem auswählbaren Register 34 zu einem anderen auswählbaren Register 34. Das zu übertragende Zeichen wird von der am meisten signifikanten Position aus in ein ausgewähltes Ursprungsregister über die Leitung 36 übertragen. Zur gleichen Zeit erfolgt eine zirkuläre Verschiebung in dem Register, so daß die Information zurück in das ausgewählte Ursprungsregister auf die am wenigsten signifikante Position gelangt. Das zu übertragende Zeichen
^ gelangt über die Leitung 36 durch den Additions/Subtraktionskreis und wird unverändert an die Leitung 40 angelegt. Von dieser gelangt die Information in das Akkumulatorregister 56 in die am wenigsten signifikante Position eines ausgewählten Bestimmungsregisters. Verbleibende Zeichen in dem ausgewählten Bestimmungsregister gelangen dadurch in signifikantere Positionen.
Wenn eine ADD Instruktion durch die logische Schaltung 30 erkannt wurde, wird durch das ausgewählte Ursprungsregister das am meisten signifikante Zeichen an die Leitung 30 angelegt und zur gleichen Zeit erfolgt bei den weniger signifikanten Zeichen eine Erhöhung der Signifikanz.
2.9.1971
«209813/1573
2U5120
In der gleichen Weise wird von dem Bestimmungsregister das signifikanteste Zeichen auf die Leitung 38 übertragen, während die anderen Zeichen durch Verschiebung in ihrer Signifikanz erhöht werden. Der Additions/Subtraktionskreis 32 addiert die auf der Leitung 36 oder auf der Leitung 38 ankommenden Informationen und überträgt die Summe auf die Leitung 40. Über diese Leitung gelangt die Summe in das Akkumulationsregister 56 und in die am wenigsten signifikante Stelle im ausgewählte Bestimmungsregister.
Bei einer Subtraktionsinstruktion wird die signifikanteste Information aus dem Ursprungs- und aus dem Bestimmungsregister über die Leitung 36 und die Leitung 38 dem Additions/Subtraktionskreis 32 zugeführt. In diesem werden die auf der Leitung 36 auftretenden Werte von denen auf der Leitung 38 auftretende Werte subtrahiert. Die Differenz gelangt über die Leitung 40 in das Akkumulatorregister 36 und in die am wenigsten signifikante Position des ausgewählten Bestimmungsregisters.
Die Instruktion SFT bewirkt eine Zirkularverschiebung in dem ausgewählten Register. In der SFT Instruktion wird im 0 Abschnitt die Adresse des auszuwählenden Registers enthalten sein und in dem D Abschnitt die Zahl der Verschiebeschritte, die in dem ausgewählten Register vorgenommen werden soll. Wenn z.B. in dem Abschnitt D der Instruktion, die an die logische Schaltung 30 angelegt wird,0001 und in dem Abschnitt 0 01OO steht, wird angezeigt, daß das vierte Register ausgewählt werden soll und daß in diesem Register die Information um drei Schritte nach oben verschoben werden soll, d.h. die drei signifikantesten Zeichen werden die drei am wenigsten signifikanten Zeichen una/anderen Zeichen werden um drei Positionen nach oben verschoben. Eine andere Möglichkeit bei der Instruktion SFT ist, daß an der Stelle D als Instruktion eine binäre "0" erscheint. In diesem Fall besagt die SFD Instruktion, daß alle in den ausgewählten Registern gespeicherten Zeichen zu "0" gemacht werden sollen. Dies kann eine Unterr\jtine
2.9.1971
209813/1673
der SFT Instruktion sein, durch die eine CLR (CLEAR) Instruktion durchgeführt werden soll. Wenn eine CLR Unterrutine erkannt wird, erscheint an der Leitung CLR der logischen Schaltung 30 ein Signal, das an das ausgewählte Ursprungsregister angelegt wird, um dieses auf "O" zu setzen.
Die Zeit zur Erzeugung der normalen Instruktionen MOV, ADD oder SUB entspricht einem durch den Taktgeber 12 erzeugten Operationszyklus. Wenn an den Stellen DO einer Instruktion überall M0" Informationen stehen (0-0-0-0) wird der Inhalt des Akkumulatorregister 56 in die logische Schaltung 30 verschoben. Die Zeit zur Erzeugung der Instruktion SFT hängt von der Information an der Stelle D ab (diese gibt die Anzahl der Verschiebungen an). Wenn an der Stelle D 0-0-0-0 (CLR Instruktion) oder 0-0-0-1 steht, wird nur ein Operationszyklus benötigt; wenn an diesen Stellen in Binärform angegeben wird, daß drei oder vier Verschiebungen durchgeführt werden sollen, werden zwei Zyklen und wenn vier oder fünf Verschiebungen vorgenommen werden sollen werden drei Zyklen benötigt usw.
Wenn die Instruktion erzeugt ist, sendet die logische Schaltung 30 ein S^ial über die Leitung 66 durch das der Programmzähler 16 darauf hingewiesen wird, daß die nächste Instruktion aus dem Festwertspeicher gelesen werden kann.
Der Akkumulator 44 kann somit mit fünf Instruktionen angesteuert werden: BAC, BAT, LAC, LAN und LOR. Diese Instruktionen weisen alle das Format nach Fig. 4 (COP) auf. D.h. 8 Bits definieren eine binäre Konstante und vier Bits definieren die Instruktion.
Beim Auftreten einer LAC Instruktion bewirkt die logische Schaltung 58 im Akkumulator 44 das die an der Stelle C definierte Konstante der Instruktion in das Akkumulatorregister 56 eingegeben wird. Durch die LAN Instruktion wird bewirkt, daß eine logische UND-Verknüpfung der in dem Akkumulatorregister 56 gespeicherten Information und der an der Stelle C angegebenen Information durchgeführt wird,, und daß das Ergebnis dieser 2.9.1971 209813/1573
_17_ 2H5120
Verknüpfung in das Akkumulatorregister wieder eingegeben wird. In der gleichen Weise bewirkt eine LOR Instruktion, daß eine logische ODER-Verknüpfung zwischen der im Akkumulatorregister gespeicherten Information und der durch die Stelle C definierte Information durchgeführt wird, und daß dieses Verknüpfungsergebnis ebenfalls in
das Akkumulatorregister 56 gegeben wird, die
Für/Instruktionen LAC, LAN und LOR wird jeweils ein Operationszyklus benötigt. Die logische Schaltung 58 sendet ebenfalls über die Leitung 66 eine Instruktion an den Programmzähler 16, damit dieser die Auslesung der nächsten Instruktion aus dem Festwertspeicher 14 veranlaßt.
Die Instruktionen BAC und BAT bewirken unter bestimmten Bedingungen eine Verzweigung im Programmzähler 16. Bei der BAC Instruktion tritt jedesmal eine Verzweigung auf, wenn an der Stelle C und somit im ■;. Akkumulator 56 eine "1" steht. Wenn infolge dieser Instruktion eine Verzweigung erfolgt, wird die Adresse an der die Verzweigung zu erfolgen hat, in dem nächsten Operationszyklus aus dem Festwertspeicher 14 geholt. Wenn keine Verzweigung erfolgt kann der Ablauf normal verlaufen, d.h. die nächste Instruktion wird aus der nächsten Stelle aus dem Festwertspeicher geholt.
Wenn keine Verzweigung erfolgen soll, erzeugt die logische Schaltung 58 ein Signal, das an die Leitung 66 angelegt wird, und das anzeigt, daß keine Verzweigung stattfindet; Dadurch kann der Zählwert des Programmzählers 16 erhöht werden, bevor die nächste Instruktion aus dem Festwertspeicher 14 gelesen wird. Wenn eine Verzweigung erfolgen soll, zeigt die logische Schaltung 58 dies durch ein Signal auf der Leitung 66 an. Der Programmzähler 16 bewirkt aufgrund dieses Signals, daß der nächste Befehl aus dem Festwertspeicher 14 geholt wird und auf die Leitung 22 gelangen aknn. Anschließend bewirkt der Programmzähler, daß die Instruktion von der Leitung 22 in das Adressenregister 24 gebracht wird, und daß die nächste Instruktion aus der
2·9·1917 2098 13/157 3
Stelle des Festwertspeichers 14 gelesen wird, die durch die Information auf der Leitung 22 definiert wird. Die Zeit, die für eine Instruktion BAC oder BAT benötigt wird, beträgt zwei Operationszyklen.
Eine nichtgezeigte logische Schaltung im Pufferregister 46 wird durch die auf der Leitung 22 auftretenden Instruktionen PAC, UNC und SFU wirksam gemacht. Aus der Tabelle 1 kann entnommen werden, daß die Instruktion PAC das Format nach Fig. 4 (COP) aufweist und daß es für diese Instruktion zwei Unterrutinen PAL und PAR gibt. Die PAL Unterrutine wird erkannt, wenn an der Stelle C der PAC Instruktion eine "1" d.h. O-O-O-O-O-O-O-l auftritt udn eine PAR Unterrutine wird erkannt, wenn an der Stelle C der PAG Instruktion eine "2", d.h. 0-0-0-0-0-0-1-0 auftritt. Durch eine PAL Unterrutine wird bewirkt, daß der Inhalt des Akkumulators in das Pufferregister 46 übertragen wird. Die übertragene Information wird an den Anschlußstellen festgehalten, die durch die vier am wenigsten signifikanten Bits im Akkumulator angegeben werden. Die Ausführung einer PAL Instruktion bzw. Unterrutine und ebenso die Berücksichtigung der P-Stellen einer Instruktion kann verhindert werden und alle Instruktionen können an die Anschlußstellen übertragen werden, die durch die PAL Unterrutine angegeben sind. Die PAR Instruktion dagegen gibt die in den Anschluß-
W stellen festgehaltenen Informationen frei, so daß die normalen Instruktionen kontinuierlich durchgeführt werden können.
Die PAC Instruktion kann in einem Operationszyklus gebildet werden, so daß aufgrund der auf der Leitung 66 auftretenden Information die nächste Instruktion gelesen werden kann;
Die nächste Instruktion,die dis Pufferregister wirksam macht-ist eine UNC Instruktion, die ein Format nach Fig. 7 aufweist. Diese Instruktion kann zwei verschiedene Arten aufweisen. Der Unterschied liegt bei IT im fünften und sechsten Bit (b5 und b6). Durch diese beiden Stellen kann in der zweiten Version eine
2.9.1971
209813/1573
Unterrutine angezeigt werden. Wie aus der Tabelle ersichtlich, können folgende Unterrutinen auftreten: FFB, FTB, BSF und BST.
Wenn die Information an der OP-Stelle auf der Leitung 22 als UNC Instruktion erkannt wurde, bewirkt das Pufferregister 46, daß das Statussignal, das an dem Anschluß
durch
liegt j/Gen die Information an der Stelle P definiert wurde, mit der Information an der Stelle S verglichen wird. Wenn die Information an der Stelle S indentisch ist mit der an der ausgewählten Anschlußstelle des Pufferregistexs anliegenden Information,wird ein Kennzeichnungssignal gesetzt. Wenn die zweite Instruktionsart (in der unteren Zeile in Fig. 7) an die Leitung 22 angelegt wird und die Eingangs/Ausgangsschaltung 46, in der das Pufferregister enthalten ist, wird durch die Information an der Stelle IT angegeben, welche UNC Unterrotine erscheint. Wenn an den Stellen IT die Information 1-1 auftritt, ist eine Unterrutine FFB vorhanden. Dadurch wird verlangt, daß das Statussignal an dem ausgewählten Anschluß nicht gleich der an der Stelle S stehenden Information sein darf, denn das Funktionssignal an der Stelle F soll an die periphere Einheit übertragen werden, die mit dem ausgewählten Anschluß verbunden ist. Wenn das Statussignal und das an der Stelle S stehende Signal gleich sind, wird durch die Information an der Stelle RA eine Unterrutine eingeleitet.
Wenn an der Stelle IT die Information 1-0 steht, ist eine Unterrutine FTB vorhanden. Bei dieser Unterrutine wird, wenn das Statussignal und das an der Stelle S stehende Signal gleich sind, das Funktionssignal durch die Information an der Stelle F definiert und dieses Signal an den ausgewählten Anschluß angelegt. Im anderen Fall wird durch die Information an der Stelle RA eine Unterrutine eingeleitet. Wenn an der Stelle IT 0-0 steht, wird eine BSF Unterrutine angezeigt, durch die angegeben wird, daß das Statussignal und das an der Stelle S stehende Signal der Instruktion ungleich sind, und daß durch RA eine Verzweigung eingeleitet wird. Im anderen Fall wird der Wert im Programmzähler 16 um "1" erhöht und mit der
2.9.1971
20981 3/ 1 E73
Programmverarbeitung fortgefahren. Wenn an der Stelle IT die Information 0-1 steht, wird eine Unterrutine BST angezeigt. Nun ist das Statussignal gleich dem an der Stelle S stehenden Signal, so daß eine Verzweigung durch KA erfolgt. Im anderen Fall wird der Programmzähler 16 ebenfalls weitergeschaltet und- das Programm normal fortgesetzt.
Die Zeit,die zur Bildung einer der UNC Unterrutinen notwendig ist, beträgt zwei Operationszyklen. Durch das Signal,das von der Eingabe/Ausgabe 46 über die Leitung 66 bei einer UNC Instruktion an den Programmzähler 16 angelegt wird, wird angezeigt, daß der nächste Befehl aus der folgenden Stelle im Festwertspeicher 14 geholt werden soll. Wenn die zweite Instruktionsart von UNC an die Leitung 22 angelegt wird, erzeugt die Eingangs/Ausgangsschaltung 46 ein Signal, durch das dem Programmzähler 16 angezeigt wird, daß entweder eine Verzweigung innerhalb
firfolffpn 9oll
des HauptProgramms/oaer die nächste sequentielle Instruktion
aus dem Festwertspeicher 14 geholt werden soll.
Die dritte Art von Instruktionen auf die die Eingabe/ Ausgabeschaltung 46 anspricht, ist die SFU Instruktion nach Fig. 5 (FPOP). Wenn diese Instruktion durch die Eingabe/ Ausgabeschaltung 46 erkannt wurde, wird bewirkt, daß die an der Stelle F stehende Information an die periphere Einheit gesendet wird, die mit dem Anschluß verbunden ist, der durch die Information an der Stelle P definiert wurde. * Diese Instruktion kann z.B. dafür verwendet werden, daß einem Drucker der Befehl gegen wird, ein Zeichen zu drucken. Die Information kann auch später gesendet werden, denn der Drucker wird so eingestellt, daß die empfangene Information den Druck eines Zeichens oder Symbols gegebenenfalls ebenfalls später zu einer geeigneten Zeit drucken wird.
Um eine Instruktion SFU zu bilden,wird ein Operationszyklus benötigt, in dem auch über die Leitung 66 an den Programmzähler 16 der Befehl zum Auslesen der nächsten Instruktion aus dem Festwertspeicher 14 gegeben wird.
2.9.1971
20981 3/1573
Das Anzeigeregister 60 wird durch die Instruktionen SIB3 CIB und BIT über die Leitung 22 angesteuert. Jede dieser Instruktionen hat ein COP Format, wie in Fig. 4 dargestellt.
Wenn an die logische Schaltung 64 eine SIB Instruktion angelegt wird, wird eine logische ODER-Verknüpfung zwischen den acht Bits im Register 62 und den acht Bits an der Stelle C der Instruktion durchgeführt und das Ergebnis wieder im Register 62 gespeichert. Durch die CIB Instruktion wird eine logische Addition zwischen den vorgenannten Informationen durchgeführt und das Ergebnis ebenfalls wieder in das Register 62 eingegeben.
Die Instruktion SIB wird im allgemeinen dazu verwendet, daß eines oder mehrere der Bits im Register von "O" auf "1" gesetzt werden. Diese Veränderung wird durchgeführt, wenn in der C Position eine bestimmte Information stehen soll. Z.B. wenn eine logische ODER-Funktion durchgeführt werden soll, wird eine "1" in einer vorbestimmte Position im Anzeigeregister 62 erzeugt.
Die Instruktion CIB wird allgemein dazu verwendet, daß Anzeigeregister auf ein oder mehrere "1" Bits zu setzen. Die auf "1" zu setzende Bits entsprechen dann den Bits in den betreffenden Stellen des C Abschnittes. Wenn die im Abschnitt C befindlichen Bits invertiert und einer UND-Verknüpfungsoperation unterzogen wurden, ist das Ergebnis "0" an den Stellen, wo zuvor eine "1" stand.
Die Zeit für SIB und CIB Instruktionen beträgt einen Operationszyklus. Das Signal auf der Leitung 66 teilt dem Programmzähler 16 mit, daß die nächste Instruktion aus dem Festwertspeicher 14 gelesen werden kann.
Diese Instruktion mit der das Anzeigeregister beaufschlagt wird, ist die Instruktion BIT. Bei dieser Instruktion testet die logische Schaltung 64 im Anzeigeregister 60 den Inhalt des Registers, um festzustellen, an welchen Stellen im C-Abschnitt "1" Bits stehen, die mit den "1"-Bits in den betreffenden Stellen im Register übereinstimmen. Wenn der Test positiv ist, muß im Inhalt des nächsten Abschnittes eine Verzweigung angegeben werden.
2.9.1971 209813/1573
Wenn der Test negativ ist, wird das nächste Zeichen im Festwertspeicher 14 übersprungen und das darauffolgende gelesen und als Instruktion verwendet.
Die durch Anlegen der BIT Instruktion auf der Leitung 66 auftretenden Signale sind die gleichen, wie beim Auftreten der BAC und BAT. Die Zeit zur Erzeugung der BIT Instruktion beträgt zwei Operationszyklen.
Die letzte der 16 Instruktionen, die aus dem Festwertspeicher 14 an die Leitung 23 angelegt werden kann, ist die BCR Instruktion. Diese Instruktion ist ein Unterbefehl, bzw. eine Unterrutine. Es weist das in Fig. 6 angegebene . Format (RAOP) auf. Und es gibt bei dieser Information vier Unterrutinen, die durch die Stelle
Wenn
BA angegeben werden./bei der Stelle BA 1-0 steht, tritt eine BUC Unterrutine auf, durch die angezeigt wird, daß im Adressenregister 24 der Wert durch den RA Faktor geändert werden soll. Wenn an der Stelle BA 1-1 steht, tritt die BSR Unterrutine auf. Diese gibt an, daß eine absolute Verzweigung gemacht werden soll, und daß der Inhalt des Adressenregisters 24 durch die nächste aus dem Festwertspeicher ausgelesene Information ersetzt werden soll, die auch im RAR Register 50 gespeichert werden soll. Die acht am wenigsten signifikanten Bits dieser Adresse werden in der am wenigsten signifikanten Stelle im Register 50 und die vier am signifikantesten Bits in den vier weniger signifikanten Stellen der signifikantesten Zeichen im Register 50 gespeichert. Durch die logische Schaltung 26 wird beim Auftreten der nächsten Signale auf der Leitung 22 bewirkt, daß in das Adressenregister 24 die Information eingegeben wird, die durch dieses Signal^presentiert wird. Anschließend werden aus dem Festwertspeicher 14 Instruktionen ausgelesen, die Adressen der Verzweigung angeben und die durch das vorgenannte Signal definiert sind.
2.9.1971
2 09813/1573
Die dritte Unterrutine aus der Instruktion BCR wird mit BIR bezeichnet und ist an der Stelle BA mit 0-0 bezeichnet, Wenn an den Pfogrammzähler 16 die Unterrutine BIR gelegt wird, wird der Inhalt des Registers 5O durch die RA Konstante modifiziert und in das Adressenregister 24 als neue Adresse eingegeben. Diese Unterrutine kann man verwenden, wenn man wieder in die Hauptrutine gelangen will, von der man durch die Unterrutine BSR abgezweigt ist.
Wenn an der Stelle BA 0-1 steht, wird die Unterrutine BCR angezeigt. Durch diese Unterrutine wird bewirkt, daß die Adresse im Register 24 durch die nächstfolgende aus dem Festwertspeicher 14 ausgelesene Adresse modifiziert wird und in das Register 50 eingegeben wird. Der Inhalt des Registers 50 wird durch die RA Konstante modifiziert und dann/dem Adressenregister 24 als Steueradresse gespeichert.
Die Zeit zur Bildung der neuen Instruktion BCR beträgt ein Operationszyklus. Über die Leitung 66 wird durch die Unterrutine BSR der Programmzähler 16 davon unterrichtet, daß die nächste Stelle mit Festwertspeicher ausgelesen werden soll, Beim Auftreten der Unterrutinen BUC, BIR und BIS wird über die Leitung 66 der Programmzähler veranlaßt, den Zählwert anzunehmen,der in dem Adressenregister 24 an den Stellen RA angegeben ist und eine Adresse zu bilden.
Mit allen Teilen der digitalen Verarbeitungsschaltung 10 nach Fig. 1 ist eine nichtgezeigte Leitung für die Datenkennzeichnungssignale verbunden. Durch diese Leitung können den einzelnen Teilen Informationen gegeben werden, ob die auf der Leitung 22 befindlichen Signale weiterverarbeitet werden können.
Durch die vorangehende allgemeine Beschreibung ist es nun nicht mehr notwendig, daß konstruktiven Einzelheiten der verschiedenen Variationsmöglichkeiten der Datenverarbeitungseinheiten beschrieben werden. Wie eingangs bereits gesagt, werden Metalloxidhalbleiter-Transistoren
2.9.1971
209813/1573
verwendet und in der Vier-Phasen-Technik gearbeitet. Dadurch ergibt sich der Vorteil, daß eine rationelle fabrikationsmäßige Vorfertigung von Teilen in der LSI Technik (large scale integration) verwendet werden kann.
Im folgenden sollen noch die an die Leitung 66 angelegten Signale -- näher beschrieben beschrieben werden. Durch einen auf der Leitung 66 auftretenden Impuls wird zu einer bestimmten Zeit die logische Schaltung 66 darauf hingewiesen, daß sie aufgrund einer vorliegenden Instruktion Signale erzeugen soll. Alle Schaltungsteile, die aufgrund der Instruktionen Signale erzeugen sollen, sind über eine normalerweise geschlossenen Transistor mit der Leitung 66 verbunden. Wenn ein bestimmter Schaltungsteil aufgrund einer Instruktion ein Signal erzeugt, wird, wie bereits beschrieben, über den erwähnten zugeordneten Transistor dieses Signal auf die Leitung 66 gegeben. Der zugeordnete Transistor wird dann in der entsprechenden Zeit ~ geöffnet. Zu einer bestimmten Zeit kann immer nur einer dieser Transistoren geöffnet werden. In der gleichen Weise werden die Signale auf die Leitungen 36 und 38 geschaltet, die für die Auswahl der Verluste verwendet werden.
Es können 5 mögliche Antwortsignale auf der Leitung 66 auftreten. Da die Schaltung in MOS Technik aufgebaut ist, kann das zeitliche Verhalten in den normalen Bitzeiten (TPl bis TPl6) nicht beschrieben wex'den. Die Zeiten TP beziehen sich deshalb auf eine Halb-Bitzeit. Unter diesem Gesichtpunkt soll im folgenden beschrieben werden, wie ein Impuls,der zu einer bestimmten Zeit auf die Leitung 66 gegeben wird, an die verschiedenen Schaltungsteile gelangen kann.
Die Zeiten, zu denen Impulse auf die Leitung 66 gegeben werden können, sind TP7 + 1/2, TP8+1/2, TP12+1/2, TP13+1/2 und TP14+1/2. Wenn ein Signal an die Leitung 66 zu der Zeit TP7+1/2 angelegt wird, ist es ein Signal, das besagt, daß eine "relative Verzweigung" stattfinden soll. Diese Information wird der logischen
2.9.1971
2 0 9 813/1573
Schaltung 66 mitgeteilt. Dadurch werden die letzten 6 Bite der erscheinenden Instruktion auf der Leitung 22 als "relative Verzweigungsadresse" angesehen und der Wert der Adressenregister 24 durch die Information an der Stelle RA verändert, so daß eine neue Adresse entsteht, die zu der nächsten Instruktion führt. Die Instruktionen, die eine positive Antwort auf der Leitung 66 zu der Zeit TP7+1/2 erzeugen, enthalten ein zweites Wort der Instruktion UNC und BUC, BIR und BIS.
Die nächste Art von Signalantworten, die auf der Leitung 66 entstehen können, erscheinen zur Zeit TP8+1/2 und bewirken,daß die nächste Instruktion gelesen wird. Die logische Schaltung 26 liest das nächste Wort und gibt das nächste Zeitsignal TP16 an MREAD, wodurch bewirkt wird, daß die nächste Instruktion aus dem Festwertspeicher 14 gelesen wird. Die Signale am Speicherausgang werden nicht als Instruktionssignale verarbeitet, da das IF Datenkennzeichnungssignal nicht vorliegt. Z. B. macht sich die Empfindlichkeit beim ersten Wort einer UNC Instruktion bemerkbar, da die ersten vier Bits des zweiten Wortes der UNC Instruktionen, wie aus Fig. 7 zweite Zeile ersichtlich, keiien Abschnitt OP enthalten.
Die nächste Signalart, die an die Leitung 66 angelegt werden kann, tritt zur Zeit TP12+1/2 auf. Dadurch wird angegeben, daß keine absolute Verzweigung erfolgen soll. Aufgrund dieses Signals erzeugt die logische Schaltung 26 ein MREAD Signal in der nächsten Zeit TP16. Somit wird der Programmzähler seinen Wert ein zweites Mal erhöhen. Beim Auftreten des nächsten TP16 Zeitabschnittes wird das Signal MREAD erscheinen und der Ausgang wird als Instruktionsinformation verarbeitet. In folgenden Instruktionen kann dieses Signal auf die Leitung 66 durchgeschaltet werden: BIT, BAT und BAC. In jeder dieser Instruktionen ist eine Verzweigung angegeben, wobei die Adresse dieser Verzweigung in der nächsten Instruktion, die aus dem Festwertspeicher ausgelesen werden muß, gegeben ist. Wenn leine Verzweigung erfolgen soll, wird das folgende aus dem Festwertspeicher
2.9.1971
209813/1573
2H5120
ausgelesene Signal übersprungen, da es nicht auf die Leitung 22 gegeben werden soll.
Die nächste Signalart, die auf die Leitung 66 gegeben werden kann, ist ein Impuls, der sowohl z.Z. ΤΡΪ2+1/2 als auch zur Zeit TP13+1/2 erscheint. Damit wird angezeigt, daß eine absolute Verzweigung erfolgen soll. Daraufhin erzeugt die logische Schaltung 26 ein Signal an MREAD zu der folgenden Zeit TP16 und verarbeitet den Ausgang des Speichers als 12 Bitinformation für eine absolute Verzweigungsadresse und nicht als Instruktion. Diese Adresse wird in den Zähler eines Adressenregisters 24 gegeben, und es erscheint in der folgenden Zeit TP16 ein weiteres Signal an MREAD.
ψ Der Ausgang des Festwertspeichers wird zu dieser Zeit als Instruktionsinformation weiterverarbeit. Diese Art Antwortsignale treten bei folgenden Befehlen auf: BAC, BIT und BAT. Jedoch treten diese Signale nur dann auf, wenn die vorgenannten Instruktionen als Verzweigung der Instruktionen aufgerufen werden und wenn die Instruktion BSR vorhanden ist, die immer dann auftritt«wenn eine Verzweigung erscheint.
Eine weitere Signalart,die an die Leitung 66 durch die verbleibenden Teile der digitalen Verarbeitungsvorrichtung angelegt werden kann, ist ein Signal z.Z. TP14+1/2. Damit wird angegeben, daß die nächste Instruktion gelesen werden soll. Daraufhin erzeugt die logische Schaltung ein MREAD Signal
^ in der folgenden Zeit TP16. Die am Speicherausgang auftretenden Signale werden als Instruktionssignale verarbeitet. Nun erzeugt die logische Schaltung 26"ein IF Datenkennzeichnungssignal. Diese Art von Antwortsignalen kommen in folgenden Instruktionen vor: SFU, im zweiten Wort von UNC (wenn keine Verzweigung erfolgt), MOV, SFT, ADD, SUB, LAC, SIB, CIB, LAN, LOR. In keiner dieser Instruktionen ist eine Verzweigung notwendig. In den folgenden Instruktionen sind ebenfalls keine speziellen Anweisungen vorhanden, somit ist das nächst auf der Leitung 22 auftretende Signal eine normale Instruktion.
2.9.1971
209813/1573

Claims (2)

  1. 97 —
    Patentansprüche:
    Ί. Digitales Datenverarbeitungsgerät, das aufeinanderfolgend durch eine zyklisch arbeitende Taktvorrichtung gesteuert wird und in dem Speicher, Speicheradressenregister, Programmzähler und mit den Speicherausgangssginalen ansteuerbare Logikschaltungen vorgesehen sind, gekennzeichnet durch Verbindungsschaltungen (66)? durch die die logischen Schaltungen (30, 46, 58, 64) und der Programmzähler (16) verbunden werden, wobei die logischen Schaltungen (30, 46, 58, 64) auswählbare Signale an die Verbindungsschaltungen liefern und die Zeit, zu der die Signale innerhalb eines Operationszykluses auftreten, für die Art der durch den Programmzähler (16) erzeugten Signale bestimmend sind«
  2. 2. Digitales Datenverarbeitunngsgerät nach Anspruch 1, dadurch gekennzeichnet, daß die logischen Schaltungen (30, 46, 58, 64) aus einer Vielzahl von logischen Kreisen bestehen, und daß die Verbindungsschaltung (66) aus einer Sammelleitung bestehen, durch die die logischen Schaltungen (30, 46, 58, 64) mit dem Programmzähler (16) verbunden sind.
    3. Digitales Datenverarbeitungsgerät nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß an eine Sammelleitung (22), die von dem Speicher (14) erzeugten Ausgaugssignale angelegt werden und über diese dem Programmzähler (16) zugeführt werden, wobei das erste Signal die Adresse in einem Adressenregister (24) entsprechend einem im Speicherausgangssignal enthaltenen Informationsteil nicht^ sequentiell modifiziert.
    4. Digitales Datenverarbeitungsgerät nach Anspruch 3, dadurch gekennzeichnet, daß in dem Speicher (14) Instruktionen zur Steuerung der Operation des Datenverarbeitungsgerätes gespeichert sind, und daß in einem zweiten Teil der Instruktionssignale eine Instruktion zum Erzeugen von Anzeigesignalen vorhanden ist, die an die logischen Schaltungen (30, 46, 48, 64) angelegt werden und die den logischen
    2·9·1971 209813/1573
    Schaltungen (30, 46, 58, 64) mitteilen, daß die auf der Sammraelleitung (22) auftretenden Signale als Instruktionssignale verarbeitet werden sollen.
    5. Digitales Datenverarbeitungsgerät nach Anspruch 4, dadurch gekennzeichnet, daß ein dritter Signalteil das Auslesen eines Wortes aus dem Speicher (14) bewirkt, und die ausgelesene Information in das Adressenregister (24) als neue Adresse eingibt.
    6. Digitales Datenverarbeitungsgerät nach einem
    der vorangehenden Ansprüche, dadurch gekennzeichnet, daß in einem Adressenregister (50) die in dem Adressenregister " (24) vorhandene Adresse gespeichert wird, bevor im Programmzähler (16) eine nichtsequentielle Zählung durchgeführt wird, und daß die in dem Adressenregister (50) gespeicherte Adresse später zur Erzeugung einer neuen Adresse für das Adressenregister (24) verwendet wird.
    7. Digitales Datenverarbeitungsgerät nach Anspruch
    6, dadurch gekennzeichnet, daß ein bestimmter Teil oder bestimmte Teil? der Speicherausgangssignale einen konstanten Wert definieren und daß beim Vorhandensein dieser Signalteile, die im Adressenregister (50) gespeicherte Adresse mit diesem konstanten Wert modifiziert wird und als neue Adresse in das Adressenregister (24) eingegeben wird.
    8. Digitales Datenverarbeitungsgerät nach einem
    der vorangehenden Ansprüche, dadurch gekennzeichnet, daß eine Vielzahl von Speicherregistern (34, 56) vorgesehen ist, die einzeln angesteuert werden können und in die Daten über Sammelleitungen (38, 36, 40) eingegeben werden können, und daß ein Additions/Subtraktionskreis (32) mit den Sammelleitungen (38, 36) verbunden ist und daß an . die Sammelleitung (40) ein Verknüpfungsergebnis von dom Additions/Subtraktionskreis (32) angelegt werden kann und daß der Additions/Subtraktionskreis (32) und die Speicherregister (34, 56) durch die logische Sein Itung (30) gesteuert .werden.
    209813/1573
    9. Digitales Datenverarbeitungsgerät nach Anspruch 8, dadurch gekennzeichnet, daß die logische Schaltung (30) zur Registerauswahl auf das erste Speicherausgangssignal anspricht und ein spezielles Speicherregister (56) als Ursprungsregister auswählt, an das die an der Sammelleitung (40) auftretenden Signale angelegt werden und daß eins von den anderen Speicherregistern (34) durch das Speicherausgangjsignal ausgewählt wird.
    10. Digitales Datenverarbeitungsgerät nach Anspruch 9, dadurch gekennzeichnet, daß ein Teil von den ersten Auslesesignalen bestimmt, welches Speicherregister (34) durch die logische Schaltung (30) ausgewählt wird und daß durch die logische Schaltung (30) beim Auftreten einer vorbestimmten Signalkonfiguration,die in einem der Speicherregister (56) auftritt, dieses als Bestimmungsregister verwendet wird.
    11. Digitales Datenverarbeitungsgerät nach Anspruch 10, dadurch gekennzeichnet, daß der erste Teil mindestens des zweiten Ausgangsspeichersignals zur Auswahl der Speicherregister (34) über die logische Schaltung (30) verwendet wird und der zweite Teil dieses Signals die Anzahl der Verschiebungen in dem ausgewählten Speicherregister (34) angibt, und daß durch die logische Schaltung (30) festgestellt wird, wann der zweite Teil eine vorbestimmte Konfiguration aufweist, bei der das ausgewählte Speicherregister (34) gelöscht wird.
    12. Digitales Datenverarbeitungsgerät nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß in den logischen Schaltungen ein Testregister (56, 62) vorgesehen ist, daß beim Auftreten von bestimmten Speicherausgangssignalen, in denen ein konstanter Wert zur Bestimmung eines bestimmten Verhältnisses zwischen diesem konstanten Wert und dem Inhalt der Testregister (56, 62) vorhanden ist, ein Signal erzeugt, wobei beim Auftreten dieses Verhältnisses aus dem Speicher (14) die nächste
    2.9.1971
    209813/1573
    Adresse ausgelesen wird,und daß/8ieses Verhältnis nicht vor handen ist, die nächste Adresse im Speicher übersprungen wird, und die übernächste Adresse als Instruktion verwendet wird.
    13. Digitales Datenverarbeitungsgerät nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß der Speicher (14) ein Festwertspeicher ist.
    2.9.1971
    209813/1573
    Leerseite
DE19712145120 1970-09-14 1971-09-09 Digitales datenverarbeitungsgeraet Ceased DE2145120B2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US7208470A 1970-09-14 1970-09-14

Publications (2)

Publication Number Publication Date
DE2145120A1 true DE2145120A1 (de) 1972-03-23
DE2145120B2 DE2145120B2 (de) 1973-07-19

Family

ID=22105463

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19712145120 Ceased DE2145120B2 (de) 1970-09-14 1971-09-09 Digitales datenverarbeitungsgeraet

Country Status (20)

Country Link
US (1) US3702988A (de)
JP (1) JPS5411655B1 (de)
AT (1) AT327590B (de)
AU (1) AU445934B2 (de)
BE (1) BE772600A (de)
BR (1) BR7105982D0 (de)
CA (1) CA960367A (de)
CH (1) CH539886A (de)
DE (1) DE2145120B2 (de)
DK (1) DK140816B (de)
ES (1) ES394831A1 (de)
FR (1) FR2112955A5 (de)
GB (1) GB1324617A (de)
HU (1) HU165413B (de)
NL (1) NL179519C (de)
NO (1) NO132885C (de)
PL (1) PL95403B1 (de)
SE (1) SE366130B (de)
SU (1) SU517278A3 (de)
ZA (1) ZA715478B (de)

Families Citing this family (62)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4942516A (en) * 1970-12-28 1990-07-17 Hyatt Gilbert P Single chip integrated circuit computer architecture
US5615380A (en) * 1969-11-24 1997-03-25 Hyatt; Gilbert P. Integrated circuit computer system having a keyboard input and a sound output
US4370720A (en) * 1970-12-28 1983-01-25 Hyatt Gilbert P Coordinate rotation for numerical control system
US4829419A (en) * 1970-12-28 1989-05-09 Hyatt Gilbert P Microcomputer control of machines
US4060848A (en) * 1970-12-28 1977-11-29 Gilbert Peter Hyatt Electronic calculator system having audio messages for operator interaction
US4121284A (en) * 1972-09-11 1978-10-17 Hyatt Gilbert P Computerized system for operator interaction
US4523290A (en) * 1974-07-22 1985-06-11 Hyatt Gilbert P Data processor architecture
US4896260A (en) * 1970-12-28 1990-01-23 Hyatt Gilbert P Data processor having integrated circuit memory refresh
US4364110A (en) * 1970-12-28 1982-12-14 Hyatt Gilbert P Computerized machine control system
US4825364A (en) * 1970-12-28 1989-04-25 Hyatt Gilbert P Monolithic data processor with memory refresh
US4870559A (en) * 1969-11-24 1989-09-26 Hyatt Gilbert P Intelligent transducer
US4445776A (en) * 1980-09-29 1984-05-01 High resistration photomask machine and computerized numerical control system
US4531182A (en) * 1969-11-24 1985-07-23 Hyatt Gilbert P Machine control system operating from remote commands
US5619445A (en) * 1970-12-28 1997-04-08 Hyatt; Gilbert P. Analog memory system having a frequency domain transform processor
US5566103A (en) * 1970-12-28 1996-10-15 Hyatt; Gilbert P. Optical system having an analog image memory, an analog refresh circuit, and analog converters
US5459846A (en) * 1988-12-02 1995-10-17 Hyatt; Gilbert P. Computer architecture system having an imporved memory
US4686622A (en) * 1970-12-28 1987-08-11 Hyatt Gilbert P Computer system architecture using serial communication
US4371923A (en) * 1970-12-28 1983-02-01 Hyatt Gilbert P Computer system architecture
US4954951A (en) * 1970-12-28 1990-09-04 Hyatt Gilbert P System and method for increasing memory performance
US5410621A (en) * 1970-12-28 1995-04-25 Hyatt; Gilbert P. Image processing system having a sampled filter
US4310878A (en) * 1970-12-28 1982-01-12 Hyatt Gilbert P Digital feedback control system
US5339275A (en) * 1970-12-28 1994-08-16 Hyatt Gilbert P Analog memory system
US5526506A (en) * 1970-12-28 1996-06-11 Hyatt; Gilbert P. Computer system having an improved memory architecture
US5615142A (en) * 1970-12-28 1997-03-25 Hyatt; Gilbert P. Analog memory system storing and communicating frequency domain information
US4445189A (en) * 1978-03-23 1984-04-24 Hyatt Gilbert P Analog memory for storing digital information
USH1970H1 (en) 1971-07-19 2001-06-05 Texas Instruments Incorporated Variable function programmed system
US3798606A (en) * 1971-12-17 1974-03-19 Ibm Bit partitioned monolithic circuit computer system
US4200926A (en) * 1972-05-22 1980-04-29 Texas Instruments Incorporated Electronic calculator implemented in semiconductor LSI chips with scanned keyboard and display
IT964669B (it) * 1972-07-14 1974-01-31 Olivetti & Co Spa Calcolatrice elettronica da tavolo con logica a circuiti mos
US3825905A (en) * 1972-09-13 1974-07-23 Action Communication Syst Inc Binary synchronous communications processor system and method
US3984816A (en) * 1973-05-16 1976-10-05 Texas Instruments, Inc. Expandable function electronic calculator
GB1426748A (en) * 1973-06-05 1976-03-03 Burroughs Corp Small micro-programme data processing system employing multi- syllable micro instructions
US4004280A (en) * 1973-06-11 1977-01-18 Texas Instruments Incorporated Calculator data storage system
US4048624A (en) * 1973-09-13 1977-09-13 Texas Instruments Incorporated Calculator system having multi-function memory instruction register
US3900835A (en) * 1973-09-24 1975-08-19 Digital Equipment Corp Branching circuit for microprogram controlled central processor unit
US3987416A (en) * 1973-09-24 1976-10-19 Vandierendonck Jerry L Electronic calculator with display and keyboard scanning signal generator in data memory
GB1469300A (en) * 1973-12-22 1977-04-06 Olympia Werke Ag Circuit arrangement for an integrated data processing system
DE2364253A1 (de) * 1973-12-22 1975-06-26 Olympia Werke Ag Schaltungsanordnung fuer mikroprogrammierte geraete der datenverarbeitung
US4050058A (en) * 1973-12-26 1977-09-20 Xerox Corporation Microprocessor with parallel operation
US3938098A (en) * 1973-12-26 1976-02-10 Xerox Corporation Input/output connection arrangement for microprogrammable computer
US4121760A (en) * 1973-12-28 1978-10-24 Texas Instruments Incorporated Electronic multibase calculator
US3976975A (en) * 1974-02-04 1976-08-24 Texas Instruments Incorporated Prompting calculator
US4156903A (en) * 1974-02-28 1979-05-29 Burroughs Corporation Data driven digital data processor
US4107773A (en) * 1974-05-13 1978-08-15 Texas Instruments Incorporated Advanced array transform processor with fixed/floating point formats
US3984813A (en) * 1974-10-07 1976-10-05 Fairchild Camera And Instrument Corporation Microprocessor system
US3970998A (en) * 1974-10-15 1976-07-20 Rca Corporation Microprocessor architecture
GB1505535A (en) * 1974-10-30 1978-03-30 Motorola Inc Microprocessor system
US4040035A (en) * 1974-10-30 1977-08-02 Motorola, Inc. Microprocessor having index register coupled to serial-coupled address bus sections and to data bus
US4263650B1 (en) * 1974-10-30 1994-11-29 Motorola Inc Digital data processing system with interface adaptor having programmable monitorable control register therein
US4032896A (en) * 1974-10-30 1977-06-28 Motorola, Inc. Microprocessor having index register coupled to serial-coupled address bus sections and to data bus
US4145751A (en) * 1974-10-30 1979-03-20 Motorola, Inc. Data direction register for interface adaptor chip
US3962682A (en) * 1974-10-30 1976-06-08 Motorola, Inc. Split low order internal address bus for microprocessor
US4016546A (en) * 1974-10-30 1977-04-05 Motorola, Inc. Bus switch coupling for series-coupled address bus sections in a microprocessor
US4004281A (en) * 1974-10-30 1977-01-18 Motorola, Inc. Microprocessor chip register bus structure
DE2638125A1 (de) * 1975-09-04 1977-03-17 Tokyo Shibaura Electric Co Datenverarbeitungssystem
GB1540923A (en) * 1975-12-01 1979-02-21 Intel Corp Programmable single chip mos computer
JPS5352029A (en) * 1976-10-22 1978-05-12 Fujitsu Ltd Arithmetic circuit unit
US4286320A (en) * 1979-03-12 1981-08-25 Texas Instruments Incorporated Digital computing system having auto-incrementing memory
USRE31977E (en) * 1979-03-12 1985-08-27 Texas Instruments Incorporated Digital computing system having auto-incrementing memory
US4435763A (en) 1981-04-13 1984-03-06 Texas Instruments Incorporated Multiprogrammable input/output circuitry
US5594908A (en) * 1989-12-27 1997-01-14 Hyatt; Gilbert P. Computer system having a serial keyboard, a serial display, and a dynamic memory with memory refresh
US6744833B1 (en) * 1999-07-20 2004-06-01 Tut. Systems, Inc. Data resynchronization between modules sharing a common clock

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL262931A (de) * 1960-03-29
US3153225A (en) * 1961-04-10 1964-10-13 Burroughs Corp Data processor with improved subroutine control
US3290655A (en) * 1962-12-28 1966-12-06 Ibm Program control for data processing machine
US3292155A (en) * 1963-03-15 1966-12-13 Burroughs Corp Computer branch command
US3315235A (en) * 1964-08-04 1967-04-18 Ibm Data processing system
US3391394A (en) * 1965-10-22 1968-07-02 Ibm Microprogram control for a data processing system
US3480914A (en) * 1967-01-03 1969-11-25 Ibm Control mechanism for a multi-processor computing system
US3440618A (en) * 1967-07-07 1969-04-22 Bell Telephone Labor Inc Information processing system
US3579201A (en) * 1969-09-29 1971-05-18 Raytheon Co Method of performing digital computations using multipurpose integrated circuits and apparatus therefor

Also Published As

Publication number Publication date
ES394831A1 (es) 1974-11-16
DK140816B (da) 1979-11-19
DK140816C (de) 1980-05-05
ZA715478B (en) 1972-04-26
JPS5411655B1 (de) 1979-05-16
BR7105982D0 (pt) 1973-05-10
GB1324617A (en) 1973-07-25
SU517278A3 (ru) 1976-06-05
US3702988A (en) 1972-11-14
NO132885C (de) 1976-01-21
HU165413B (de) 1974-08-28
AU445934B2 (en) 1974-03-07
FR2112955A5 (de) 1972-06-23
NL179519B (nl) 1986-04-16
CA960367A (en) 1974-12-31
NL7112629A (de) 1972-03-16
ATA795971A (de) 1975-04-15
PL95403B1 (pl) 1977-10-31
NL179519C (nl) 1986-09-16
SE366130B (de) 1974-04-08
DE2145120B2 (de) 1973-07-19
CH539886A (de) 1973-07-31
AU3262071A (en) 1973-03-01
NO132885B (de) 1975-10-13
AT327590B (de) 1976-02-10
BE772600A (fr) 1972-01-17

Similar Documents

Publication Publication Date Title
DE2145120A1 (de) Digitales Datenverarbeitungsgerat
DE2819571C2 (de)
DE2829668C3 (de) Kanaldatenpufferspeicher
DE1915818C3 (de) Steuerschaltung für ein elektronisches Datenverarbeitungssystem
DE1901343C3 (de) Datenverarbeitungsanlage zur Ausführung von Mateirenrechnungen
DE2311220A1 (de) Digital-informations-verarbeitungsvorrichtung zur zeichenerkennung
DE1499193A1 (de) Datenverarbeitungsanlage
DE2318069A1 (de) Rechnersteuersystem unter verwendung von mikroprogrammierung und statisch/dynamischer erweiterung von steuerfunktionen mittels festverdrahteter logischer matrix
DE2747146A1 (de) Datenverarbeitungsanlage
DE1774052B1 (de) Rechner
DE2063195C2 (de) Verfahren und Einrichtung zur Operationssteuerung einer Anzahl von externen Datenspeichern
DE1499191B2 (de) Elektronische einrichtung fuer eine datenverarbeitungsanlage
DE1805992A1 (de) Verfahren zum Sortieren von Informationen und Anordnung zur Durchfuehrung dieses Verfahrens
DE1774053B2 (de) Uebertragungssystem fuer digitale daten
DE2720842A1 (de) Daten-uebertragungssystem
DE1285218B (de) Datenverarbeitungsanlage
DE2349590A1 (de) Vorrichtung zur datenverarbeitung
DE1296427B (de) Datenbearbeitungssystem
DE69521089T2 (de) Vektordatenumgehungsmechanismus für einen Vektorrechner
DE2233164B2 (de) Schaltungsanordnung zur uebertragung von aufeinanderfolgenden bitstellen zwischen zwei registern
DE2704560B1 (de) Datenverarbeitende Anlage mit paralleler Bereitstellung und Ausfuehrung von Maschinenbefehlen
DE2601379C3 (de) Schaltungsanordnung zum Umwandeln virtueller Adressen in reelle Adressen
DE3123379C2 (de)
DE2150292C2 (de) Mikroprogrammgesteuerte Datenverarbeitungsanlage mit überlagerter Ausführung und Entnahme von Befehlen
DE3340078A1 (de) Prozessor-zelle zur verwendung in einer aus derartigen zellen gebildeten anordnung

Legal Events

Date Code Title Description
BHV Refusal