DE10117614A1 - Verfahren zum Betreiben eines Halbleiterspeichers mit doppelter Datenübertragungsrate - Google Patents

Verfahren zum Betreiben eines Halbleiterspeichers mit doppelter Datenübertragungsrate

Info

Publication number
DE10117614A1
DE10117614A1 DE10117614A DE10117614A DE10117614A1 DE 10117614 A1 DE10117614 A1 DE 10117614A1 DE 10117614 A DE10117614 A DE 10117614A DE 10117614 A DE10117614 A DE 10117614A DE 10117614 A1 DE10117614 A1 DE 10117614A1
Authority
DE
Germany
Prior art keywords
clock
data
memory bank
memory
access
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE10117614A
Other languages
English (en)
Other versions
DE10117614B4 (de
Inventor
Robert Kaiser
Florian Schamberger
Helmut Schneider
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Polaris Innovations Ltd
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10117614A priority Critical patent/DE10117614B4/de
Priority to CNB028078764A priority patent/CN100389468C/zh
Priority to PCT/EP2002/002056 priority patent/WO2002082450A1/de
Priority to JP2002580330A priority patent/JP2004535035A/ja
Priority to KR1020037013070A priority patent/KR100560888B1/ko
Publication of DE10117614A1 publication Critical patent/DE10117614A1/de
Priority to US10/680,773 priority patent/US6804166B2/en
Application granted granted Critical
Publication of DE10117614B4 publication Critical patent/DE10117614B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • G11C7/1012—Data reordering during input/output, e.g. crossbars, layers of multiplexers, shifting or rotating
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1072—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers for memories with random access ports synchronised on clock signal pulse trains, e.g. synchronous memories, self timed memories
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)

Abstract

Verfahren zum Betreiben eines Halbleiterspeichers mit doppelter Datenübertragungsrate. Erfindungsgemäß ist vorgesehen, dass der Datenlese- und -schreibzugriff auf zwei Speicherbänke (10, 11) aufgeteilt wird, von denen eine erste Speicherbank (10) mit einem Takt betrieben wird, der um 0,5 Takte gegenüber dem Betriebstakt der anderen, zweiten Speicherbank (11) verschoben ist, und dass Datenteilströme am Ausgang der zwei Speicherbänke (10, 11) in einen Datenstrom mit doppelter Frequenz zusammengeführt werden.

Description

Die Erfindung betrifft ein Verfahren zum Betreiben eines Halbleiterspeichers mit doppelter Datenübertragungsrate.
Bislang wird zum Betreiben eines Halbleiterspeichers mit dop­ pelter Datenübertragungsrate beim Lesen bzw. Schreiben von Daten der jeweilige Zugriff auf einen Einfachübertragungs­ raten-Zugriff zurückgeführt (auf diesem Gebiet der Technik wird der Begriff "einer einfachen Datenübertragungsrate" auch als "Single Data Rate bzw. SDR" bezeichnet, während eine dop­ pelte Datenübertragungsrate auch mit "Double Data Rate bzw. DDR" bezeichnet wird). Das heißt, dass beispielsweise beim Lesen ein interner Zugriff mit doppelter Datenbreite bei ein­ facher Frequenz erfolgt. Die erste Hälfte des internen Datums wird daraufhin mit der steigenden Flanke eines Takts ausgege­ ben, während die zweite Hälfte des internen Datums mit der fallenden Flanke des Takts ausgegeben wird. Beim Schreiben wird in umgekehrter Abfolge vorgegangen. Eingangsseitig wird das Datum von der steigenden und fallenden Flanke des Takt­ signals aufgesammelt, intern zu einem Datum mit doppelter Breite zusammengefasst und anschließend intern mit doppelter Breite in die Speicherbank (das Array) geschrieben.
Dieses herkömmliche Verfahren zum Betreiben eines Halbleiter­ speichers mit doppelter Übertragungsrate hat den Nachteil einer inhomogenen Stromaufnahme während eines Lese- bzw. Schreibzugriffs. Außerdem ist problematisch, dass die Spei­ cherbank die doppelte Anzahl von Daten liefern muss.
Eine Aufgabe der vorliegenden Erfindung besteht darin, ein Verfahren der eingangs genannten Art zu schaffen, das bei homogener Stromaufnahme ohne zusätzliche Belastung der Spei­ cherbänke eine doppelte Datenübertragungsrate bereitstellt.
Gelöst wird diese Aufgabe durch die Merkmale des Anspruchs 1. Eine vorteilhafte Schaltung zur Ausführung des erfindungs­ gemäßen Verfahrens ist im Anspruch 3 angegeben. Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben.
Demnach ist erfindungsgemäß vorgesehen, dass bei dem in Rede stehenden Verfahren der Datenlese- und -schreibzugriff auf zwei Speicherbänke aufgeteilt wird, von denen eine erste Speicherbank mit einem Takt betrieben wird, der um 0,5 Takte gegenüber dem Betriebstakt der anderen, zweiten Speicherbank verschoben ist, und dass Datenteilströme am Ausgang der zwei Speicherbänke in einen Datenstrom mit doppelter Frequenz zu­ sammengeführt werden.
Mit anderen Worten arbeitet das erfindungsgemäße Verfahren mit der halben Datenbreite bei doppelter Frequenz, während das Verfahren gemäß dem Stand der Technik mit doppelter Datenbreite bei einfacher Frequenz arbeitet.
Das erfindungsgemäße Verfahren gewährleistet aufgrund der Zugriffsaufteilung auf zwei Bänke eine homogenere Strom­ verteilung während eines Lese- oder Schreibzugriffs. Ein wei­ terer Vorteil der Erfindung besteht darin, dass im Gegensatz zum Stand der Technik nicht eine einzige Speicherbank die doppelte Anzahl von Daten liefern muss. Schließlich ist am erfindungsgemäßen Verfahren vorteilhaft, dass die gleiche Speicherbank-Architektur wie bei SDR bzw. einfacher Daten­ übertragungsrate verwendbar ist.
Gemäß einer vorteilhaften Weiterbildung der Erfindung ist vorgesehen, dass der Takt der zweiten Speicherbank beim Lese­ zugriff von der steigenden Flanke und beim Schreibzugriff von der fallenden Flanke eines externen Taktsignals abgeleitet wird, während der Takt der ersten Speicherbank beim Lese­ zugriff von der fallenden Flanke und beim Schreibzugriff von der steigenden Flanke des externen Taktsignals abgeleitet wird.
Eine vorteilhafte Schaltung zur Durchführung des erfindungs­ gemäßen Verfahrens umfasst eine Taktsteuereinheit, die aus einem externen Taktsignal den Betriebstakt für die erste Speicherbank und den Betriebstakt für die zweite Speicherbank erzeugt, und einen ersten Multiplexer zum Zusammenführen der beiden Datenteilströme von den beiden Speicherbänke.
Eine vorteilhafte Weiterbildung der Schaltung umfasst einen zweiten Multiplexer für den Schreibzugriff, der von den Ein­ gangsdaten beaufschlagt ist und Synchronisationssignale für die beiden Speicherbänke erzeugt, wobei beide Multiplexer von den Taktsignalen der beiden Speicherbänke getaktet sind.
Nachfolgend wird die Erfindung anhand der Zeichnung beispiel­ haft näher erläutert; die einzige Figur der Zeichnung zeigt ein Blockschaltbild einer bevorzugten Ausführungsform einer Schaltung zur Durchführung des erfindungsgemäßen Verfahrens.
In der Figur sind zwei Speicherbänke eines Halbleiter­ speichers dargestellt und mit den Bezugsziffern 10 und 11 bezeichnet. Erfindungsgemäß erfolgt der Datenlese- und - schreibzugriff auf diese beiden Speicherbänke 10 und 11 auf­ geteilt. Dabei wird die erste Speicherbank 10 mit einem Takt betrieben, der gegenüber dem Betriebstakt der anderen, der zweiten Speicherbank 11, um 0,5 Takte verschoben ist, und die Datenteilströme am Ausgang der zwei Speicherbänke 10, 11 wer­ den in einen Datenstrom mit doppelter Frequenz zusammen­ geführt.
Zur Steuerung der beiden Speicherbänke 10, 11 ist eine Taktsteuereinheit 12 vorgesehen, die mit einem externen Signal cmd und einem externen Takt clk beaufschlagt wird. Die Taktsteuereinheit 12 gewinnt aus diesen Eingangssignalen das Taktsignal cmdl für die zweite Speicherbank 11 und das Takt­ signal cmdl plus cmdl/2.
Zum Zusammenführen der Datenteilströme am Ausgang der Spei­ cherbänke 10 und 11 dient ein erster Multiplexer 13. Ein zweiter Multiplexer 14 dient zum Aufteilen des Eingangsdaten­ stroms in zwei Teilströme.
Der Multiplexer 13 wird mit den Datenteilströmen von den Speicherbänke 10 und 11 beaufschlagt. Außerdem liegt am ersten Multiplexer 13 das Taktsignal cmdl für die zweite Speicherbank und das Taktsignal cmdl + 1/2 cmdl für die erste Speicherbank 10 an.
Ein Eingang des zweiten Multiplexers 14 wird zum Schreib­ zugriff von den Eingangsdaten beaufschlagt. Am zweiten Multi­ plexer 14 liegen ebenfalls das Taktsignal cmdl für die zweite Speicherbank 11 sowie das Taktsignal cmdl + 1/2 cmdl für die erste Speicherbank 10 an. Am Ausgang des zweiten Multiplexers 14 stehen Synchronisationssignale bereit, die an die erste Speicherbank 10 und die zweite Speicherbank 11 angelegt sind.
Durch die vorstehend erläuterte Schaltung wird folgendes er­ reicht: Bei einem Schreibzugriff, der aufgeteilt auf die bei­ den Speicherbänke 10 und 11 erfolgt, arbeitet die erste Spei­ cherbank auf die fallende Flanke, während die weite Speicher­ bank auf die steigende Flanke des externen Taktsignals clk arbeitet. Gesteuert durch die Taktsteuereinheit 12 und den Multiplexer 14 werden beim Lesezugriff mit Hilfe der internen Taktsignale die am Ausgang der Datenspeicher 10 und 11 be­ reitstehenden Datenteilströme durch den Multiplexer 13 zusam­ mengeführt in einen Datenstrom mit halber ursprünglicher Datenbreite und doppelter Frequenz.
Die Erfindung ist vorstehend der Einfachheit halber für eine doppelte Datenübertragungsrate erläutert worden. Der Erfin­ dungsgedanke ist jedoch nicht hierauf beschränkt. Vielmehr ist das erfindungsgemäße Konzept auch anwendbar auf eine n- Datenübertragungsrate (n = 2, 4, 8 usw.) mit einer ent­ sprechenden Aufteilung des Datenlese- und -schreibzugriffs auf eine Anzahl n von Speicherbänke.

Claims (4)

1. Verfahren zum Betreiben eines Halbleiterspeichers mit doppelter Datenübertragungsrate, dadurch gekennzeichnet, dass der Datenlese- und -schreibzugriff auf zwei Speichebänke (10, 11) aufgeteilt wird, von denen eine erste Speicherbank (10) mit einem Takt betrieben wird, der um 0,5 Takte gegenüber dem Betriebstakt der anderen, zweiten Speicherbank (11) verscho­ ben ist, und dass Datenteilströme am Ausgang der zwei Spei­ cherbänke (10, 11) in einen Datenstrom mit doppelter Frequenz zusammengeführt werden.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass der Takt der zweiten Speicherbank (11) beim Lesezugriff von der steigenden Flanke und beim Schreibzugriff von der fallen­ den Flanke eines externen Taktsignals abgeleitet wird, während der Takt der ersten Speicherbank (10) beim Lese­ zugriff von der fallenden Flanke und beim Schreibzugriff von der steigenden Flanke des externen Taktsignals abgeleitet wird.
3. Schaltung zur Durchführung des Verfahrens nach Anspruch 1 oder 2, gekennzeichnet durch eine Taktsteuereinheit (12), die aus einem externen Takt­ signal den Betriebstakt für die erste Speicherbank (10) und den Betriebstakt für die zweite Speicherbank (11) erzeugt, und einen ersten Multiplexer (13) zum Zusammenführen der bei­ den Datenteilströme von den beiden Speicherbänke (10, 11) beim Lesezugriff.
4. Schaltung nach Anspruch 3, gekennzeichnet durch einen zweiten Multiplexer (14) für den Schreibzugriff, der von den Eingangsdaten beaufschlagt ist und Synchronisationssignale für die beiden Speicherbänke (10, 11) erzeugt, wobei beide Multiplexer (13, 14) von den Taktsignalen der beiden Spei­ cherbänke (10, 11) getaktet sind.
DE10117614A 2001-04-07 2001-04-07 Verfahren zum Betreiben eines Halbleiterspeichers mit doppelter Datenübertragungsrate und Halbleiterspeicher Expired - Fee Related DE10117614B4 (de)

Priority Applications (6)

Application Number Priority Date Filing Date Title
DE10117614A DE10117614B4 (de) 2001-04-07 2001-04-07 Verfahren zum Betreiben eines Halbleiterspeichers mit doppelter Datenübertragungsrate und Halbleiterspeicher
CNB028078764A CN100389468C (zh) 2001-04-07 2002-02-27 具有加倍数据传输速率的半导体存储器及操作方法
PCT/EP2002/002056 WO2002082450A1 (de) 2001-04-07 2002-02-27 Verfahren zum betreiben eines halbleiterspeichers mit doppelter datenübertragungsrate
JP2002580330A JP2004535035A (ja) 2001-04-07 2002-02-27 ２倍速のデータ転送速度で半導体メモリを動作させる方法
KR1020037013070A KR100560888B1 (ko) 2001-04-07 2002-02-27 반도체 메모리 및 반도체 메모리의 작동 방법
US10/680,773 US6804166B2 (en) 2001-04-07 2003-10-07 Method and apparatus for operating a semiconductor memory at double data transfer rate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10117614A DE10117614B4 (de) 2001-04-07 2001-04-07 Verfahren zum Betreiben eines Halbleiterspeichers mit doppelter Datenübertragungsrate und Halbleiterspeicher

Publications (2)

Publication Number Publication Date
DE10117614A1 true DE10117614A1 (de) 2002-10-17
DE10117614B4 DE10117614B4 (de) 2005-06-23

Family

ID=7680916

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10117614A Expired - Fee Related DE10117614B4 (de) 2001-04-07 2001-04-07 Verfahren zum Betreiben eines Halbleiterspeichers mit doppelter Datenübertragungsrate und Halbleiterspeicher

Country Status (6)

Country Link
US (1) US6804166B2 (de)
JP (1) JP2004535035A (de)
KR (1) KR100560888B1 (de)
CN (1) CN100389468C (de)
DE (1) DE10117614B4 (de)
WO (1) WO2002082450A1 (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100610439B1 (ko) * 2004-09-08 2006-08-09 주식회사 하이닉스반도체 반도체 메모리 장치
US9368199B2 (en) * 2014-09-02 2016-06-14 Kabushiki Kaisha Toshiba Memory device
CN114115437B (zh) 2020-08-26 2023-09-26 长鑫存储技术有限公司 存储器
CN114115439A (zh) * 2020-08-26 2022-03-01 长鑫存储技术有限公司 存储器
CN114115441B (zh) * 2020-08-26 2024-05-17 长鑫存储技术有限公司 存储器

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4206286A1 (de) * 1991-03-20 1992-09-24 Hewlett Packard Co Speicherzugriffssystem

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6166441A (ja) * 1984-09-10 1986-04-05 Hitachi Ltd 信号伝送装置
DE3543911A1 (de) * 1984-12-14 1986-06-26 Mitsubishi Denki K.K., Tokio/Tokyo Digitale verzoegerungseinheit
JP2874375B2 (ja) * 1991-04-11 1999-03-24 日本電気株式会社 ダブルバッファ形エラスティック・ストア
KR100265610B1 (ko) * 1997-12-31 2000-10-02 김영환 데이터 전송속도를 증가시킨 더블 데이터 레이트 싱크로너스 디램
KR100306882B1 (ko) * 1998-10-28 2001-12-01 박종섭 반도체메모리소자에서데이터스트로브신호를버퍼링하기위한방법및장치
JP2000163965A (ja) * 1998-11-27 2000-06-16 Mitsubishi Electric Corp 同期型半導体記憶装置
EP1122737A1 (de) * 2000-01-31 2001-08-08 STMicroelectronics S.r.l. Schaltung zur Steuerung von Datenströmenübertragung aus mehrerer Quellen eines Systems

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4206286A1 (de) * 1991-03-20 1992-09-24 Hewlett Packard Co Speicherzugriffssystem

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
HABERLAND, Marc: Synchrone laufen schneller, Funktionsweise und Technologie synchroner DRAMS, In: Elektronik 19/1995, S. 113, 114, 116, 118, 119 *

Also Published As

Publication number Publication date
KR100560888B1 (ko) 2006-03-13
KR20030088059A (ko) 2003-11-15
JP2004535035A (ja) 2004-11-18
US20040066701A1 (en) 2004-04-08
US6804166B2 (en) 2004-10-12
CN100389468C (zh) 2008-05-21
WO2002082450A1 (de) 2002-10-17
DE10117614B4 (de) 2005-06-23
CN1502108A (zh) 2004-06-02

Similar Documents

Publication Publication Date Title
DE69906793T2 (de) Verfahren und anordnung für hochgeschwindigkeitsdatenerfassung mit korrektur der bit-zu-bit-zeitgebung und speicheranordnung unter verwendung derselben
DE10334779B4 (de) Halbleiterspeichermodul
DE2828726C2 (de) Monolithische integrierte Schaltungsstruktur mit einer Speichervorrichtung
DE19860650B4 (de) Synchrone Halbleiter-Speichervorrichtung mit einer Chip-Satz-Speichersteuervorrichtung mit Datenausblend-Maskenfunktion
DE3525575C2 (de)
EP0513611B1 (de) Verfahren zur Datenübertragung für einen Halbleiterspeicher und Halbleiterspeicher zur Durchführung des Verfahrens
DE19830111A1 (de) Integrierter Speicher
DE10223178B4 (de) Schaltungsanordnung mit einer Ablaufsteuerung, integrierter Speicher sowie Testanordnung mit einer derartigen Schaltungsanordnung
EP1291878B1 (de) Steuereinrichtung zur Steuerung von Burst-Zugriffen
DE60100612T2 (de) Synchrone Halbleiterspeichervorrichtung
DE19933257A1 (de) Microcontroller mit flexibler Schnittstelle zu externen Vorrichtungen
DE10125724A1 (de) Speichersystem, Speicherbauelement und Speicherdatenzugriffsverfahren
DE19738893A1 (de) Schaltsignalgenerator und diesen verwendendes, synchrones SRAM
DE19807739B4 (de) Kombinierter Integrierter Speicher- und Logikschaltkreis und Testverfahren hierfür
EP1205938B1 (de) Integrierte Schaltung mit Testbetriebsart und Verfahren zum Testen einer Vielzahl solcher integrierter Schaltungen
EP0217122B1 (de) Schaltungsanordung mit einer matrixförmigen Speicheranordnung zur variabel einstellbaren Verzögerung digitaler Signale
DE69616626T2 (de) Direktspeicherzugriffssteuerung
DE60122025T2 (de) Halbleiterspeicheranordnung und Datenverarbeitungseinheit
DE19752664A1 (de) Synchrone Halbleitervorrichtung mit Speicherchips in einem Modul zur Steuerung eines Freigabesignals als Auslöser beim Lesen von Daten
DE10015253A1 (de) Halbleiter-Speichervorrichtung und Schreibdaten-Maskierungsverfahren dafür
DE19934500C2 (de) Synchroner integrierter Speicher
DE10117614A1 (de) Verfahren zum Betreiben eines Halbleiterspeichers mit doppelter Datenübertragungsrate
DE4233249A1 (de) Dualportspeicher
DE10255085B4 (de) Synchrones Halbleiterspeicherbauelement vom Mehrbanktyp
DE10110567B4 (de) Datenverarbeitungssystem mit einstellbaren Takten für unterteilte synchrone Schnittstellen

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

R081 Change of applicant/patentee

Owner name: INFINEON TECHNOLOGIES AG, DE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

R081 Change of applicant/patentee

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee