CN114115441B - 存储器 - Google Patents

存储器 Download PDF

Info

Publication number
CN114115441B
CN114115441B CN202010874183.5A CN202010874183A CN114115441B CN 114115441 B CN114115441 B CN 114115441B CN 202010874183 A CN202010874183 A CN 202010874183A CN 114115441 B CN114115441 B CN 114115441B
Authority
CN
China
Prior art keywords
command
memory
clock
port
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010874183.5A
Other languages
English (en)
Other versions
CN114115441A (zh
Inventor
寗树梁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202010874183.5A priority Critical patent/CN114115441B/zh
Priority to EP21859858.9A priority patent/EP4030261A4/en
Priority to PCT/CN2021/103706 priority patent/WO2022042016A1/zh
Priority to US17/409,915 priority patent/US11837322B2/en
Publication of CN114115441A publication Critical patent/CN114115441A/zh
Application granted granted Critical
Publication of CN114115441B publication Critical patent/CN114115441B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222—Clock generating, synchronizing or distributing circuits within memory device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/04—Supports for storage elements, e.g. memory modules; Mounting or fixing of storage elements on such supports
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/12—Synchronisation of different clock signals provided by a plurality of clock generators
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10—Program control for peripheral devices
    • G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
    • G06F13/124—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware is a sequential transfer control unit, e.g. microprocessor, peripheral processor or state-machine
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163—Interprocessor communication
    • G06F15/17—Interprocessor communication using an input/output type connection, e.g. channel, I/O port
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1063—Control signal output circuits, e.g. status or busy flags, feedback command signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1069—I/O lines read out arrangements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1096—Write circuits, e.g. I/O line write drivers

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Software Systems (AREA)
  • Dram (AREA)

Abstract

本发明实施例提供一种存储器，包括：控制芯片；多个存储芯片，多个所述存储芯片共用信道与所述控制芯片电连接，多个所述存储芯片被配置为，采用相同的时钟信号，且多个所述存储芯片分别在所述时钟信号的不同的时钟状态下与所述控制芯片进行信息交互。本发明实施例能够减少存储器的信道数量。

Description

存储器
技术领域
本发明实施例涉及半导体技术领域，特别涉及一种存储器。
背景技术
动态随机存取存储器(Dynamic Random Access Memory，DRAM)是计算机中常用的半导体存储器件，由许多重复的存储单元组成。每个存储单元通常包括电容器和晶体管，晶体管的栅极与字线相连、漏极与位线相连、源极与电容器相连，字线上的电压信号能够控制晶体管的打开或关闭，进而通过位线读取存储在电容器中的数据信息，或者通过位线将数据信息写入到电容器中进行存储。
随着DRAM应用的领域越来越多，如DRAM越来越多地应用于各种领域，用户对于DRAM性能指标的要求越来越高，且会由于应用领域不同而对DRAM有着不同的要求。
发明内容
本发明实施例解决的技术问题为提供一种存储器，解决存储器功耗大、成本高的问题。
为解决上述问题，本发明实施例提供一种存储器，包括：控制芯片；多个存储芯片，多个所述存储芯片共用信道与所述控制芯片电连接，多个所述存储芯片被配置为，采用相同的时钟信号，且多个所述存储芯片分别在所述时钟信号的不同的时钟状态下与所述控制芯片进行信息交互。
另外，所述多个存储芯片包括：第一存储芯片和第二存储芯片；所述第一存储芯片被配置为，在所述时钟信号的上升沿与所述控制芯片进行信息交互；所述第二存储芯片被配置为，在所述时钟信号的下降沿与所述控制芯片进行信息交互。
另外，所述时钟信号包括命令时钟和数据时钟，所述多个所述存储芯片分别在所述时钟信号的不同的时钟状态下与所述控制芯片进行信息交互，包括：所述第一存储芯片在所述命令时钟和/或所述数据时钟的上升沿与所述控制芯片进行信息交互；所述第二存储芯片在所述命令时钟和/或所述数据时钟的下降沿与所述控制芯片进行信息交互。
另外，每一所述存储芯片包括至少一个通道，所述通道包括：多个存储块，每一所述存储块包括多个存储单元，多个所述存储块被配置为交替进行读写操作；命令端口，所述命令端口被配置为在所述命令时钟的对应时钟沿接收命令信号，所述命令信号用于控制所述存储块的读写操作；数据端口，所述数据端口被配置为，在所述数据时钟的对应时钟沿接收待写入到所述存储块的数据信号或者发送数据信号；其中，所述对应时钟沿包括所述上升沿或者所述下降沿，所述命令端口包括行地址端口和列地址端口，所述行地址端口用于接收目标存储单元所在位置的行地址信号，所述列地址端口用于接收目标存储单元所在位置的列地址信号，所述目标存储单元为所述多个存储单元中选中的存储单元。
另外，所述命令时钟和所述数据时钟为同一时钟信号。
另外，所述多个所述存储芯片共用信道与所述控制芯片电连接，包括：两个所述存储芯片共用信道与所述控制芯片电连接；每一所述存储芯片采用相同的所述时钟信号，且各所述存储芯片的所述命令端口采用不同的时钟沿接收或者发送信号，各所述存储芯片的所述数据端口采用不同的时钟沿接收或者发送信号。
另外，所述命令信号包括激活命令以及与每一所述激活命令对应的读命令；所述通道还被配置为，所述命令端口接收针对一所述存储块的所述激活命令后，所述命令端口接收与所述激活命令对应的所述读命令。
另外，所述通道还被配置为，在所述命令端口接收所述读命令之后，所述数据端口发送所述数据信号。
另外，所述命令信号包括激活命令以及与每一所述激活命令对应的多个读命令；所述通道还被配置为，所述命令端口接收针对一所述存储块的所述激活命令后，所述命令端口在多个对应时钟沿接收一与所述激活命令对应的所述读命令，以使所述命令端口在连续多个对应时钟沿接收多个与所述激活命令对应的所述读命令。
另外，所述通道还被配置为，所述数据端口在连续多个所述对应时钟沿分别发送多个所述数据信号，所述数据信号的数量与所接受到的所述读命令的数量相同。
另外，所述命令信号包括激活命令和与所述激活命令对应的读命令；所述通道还被配置为，所述命令端口交替接收针对不同所述存储块的激活命令后，所述命令端口交替接收与所述激活命令对应的所述读命令。
另外，所述通道还被配置为，在所述命令端口接收所述读命令之后，所述数据端口交替发送与不同所述存储块对应的所述数据信号。
另外，所述命令信号包括激活命令以及与每一所述激活命令对应的多个读命令；所述通道还被配置为，所述命令端口交替接收针对不同存储块的所述激活命令，且所述命令端口交替接收与每一所述激活命令对应的多个所述读命令。
另外，其特征在于，所述激活命令包括所述行地址信号，所述读命令包括所述列地址信号；所述通道还被配置为：所述激活命令和所述读命令通过所述命令端口中的不同端口接收。
另外，所述存储芯片包括多个所述通道，所述存储芯片还包括多个所述通道共用的共用电路。
另外，所述存储芯片还包括：测试端口，在测试模式下，多个所述通道共用同一所述测试端口进行测试。
另外，所述共用电路包括测试控制电路，所述测试控制电路用于对多个所述通道的测试控制。
另外，多个所述存储芯片依次堆叠于所述控制芯片上，所述信道包括硅通孔结构。
与现有技术相比，本发明实施例提供的技术方案具有以下优点：
本发明实施例提供一种结构性能优越的存储器，多个存储芯片共用信道与控制芯片电连接，多个存储芯片被配置为，采用相同的时钟信号，且多个存储芯片分别在不同的时钟状态下与控制芯片进行信息交互。由于多个存储芯片共用信道与控制芯片电连接，因此无需为每个存储芯片分别设置一个与控制芯片电连接的信道，有利于减少存储器所需的信道的数量，从而降低存储器的成本、功耗。
附图说明
一个或多个实施例通过与之对应的附图中的图片进行示例性说明，这些示例性说明并不构成对实施例的限定，附图中具有相同参考数字标号的元件表示为类似的元件，除非有特别申明，附图中的图不构成比例限制。
图1为本发明一实施例提供的存储器的结构示意图；
图2为本发明一实施例提供的存储器中共用信道的两个存储芯片对应的工作信号的时序图；
图3为本发明另一实施例提供的存储器的结构示意图；
图4为图3中一存储芯片的结构示意图；
图5为图3中第一存储芯片以及第二存储芯片的一种工作时序图；
图6为图3中第一存储芯片以及第二存储芯片的另一种工作时序图。
具体实施方式
由背景技术可知，现有技术的存储器的性能有待提高。
为解决上问题，本发明实施提供一种存储器，多个存储芯片，多个所述存储芯片共用信道与所述控制芯片电连接，多个所述存储芯片被配置为，采用相同的时钟信号，且多个所述存储芯片分别在所述时钟信号的不同的时钟状态下与所述控制芯片进行信息交互。由于多个存储芯片共用信道，因而在不影响多个存储芯片与控制芯片信息交互的质量的前提下，节省存储器所需的信道数量，从而节省存储器的面积，降低存储器的成本，减小存储器的功耗。
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合附图对本发明的各实施例进行详细的阐述。然而，本领域的普通技术人员可以理解，在本发明各实施例中，为了使读者更好地理解本申请而提出了许多技术细节。但是，即使没有这些技术细节和基于以下各实施例的种种变化和修改，也可以实现本申请所要求保护的技术方案。
图1为本发明一实施例提供的存储器的结构示意图。
参考图1，本实施例中，存储器包括：控制芯片114；多个存储芯片100，多个存储芯片100共用信道01与控制芯片114电连接，多个存储芯片100被配置为，采用相同的时钟信号，且多个存储芯片100分别在时钟信号的不同的时钟状态下与控制芯片114进行信息交互。
由于多个存储芯片100分别在时钟信号的不同的时钟状态下与控制芯片114进行信息交互，若为一个时钟信号的情况下，单个存储芯片100在时钟信号的上升沿或者下降沿中的一者传输数据，就能够使得存储器在时钟信号的所有不同时钟状态下均能传输数据，即存储器在时钟信号的上升沿以及下降沿均能够传输数据。本实施例的时钟信号可以为一个时钟，也可以为多个时钟，本实施例对此不做限定。
以下将结合附图对本实施例提供的存储器进行详细说明。
本实施例中，存储器可以为动态随机存储器(DRAM)。
具体地，多个存储芯片100可以在控制芯片114上依次层叠设置，有利于提高存储密度且减小存储芯片100与控制芯片114的距离；或者，多个存储芯片100也可以在控制芯片114上并排设置，有利于减小存储器的纵向厚度。本实施例中，多个存储芯片100依次堆叠于控制芯片114上，且信道01包括硅通孔结构(TSV，Through Silicon Via)。
本实施例中，多个存储芯片100包括：第一存储芯片110和第二存储芯片120；第一存储芯片110被配置为，在时钟信号的上升沿与控制芯片114进行信息交互；第二存储芯片120被配置为，在时钟信号的下降沿与控制芯片114进行信息交互。
第一存储芯片110的工作模式为时钟信号的上升沿传输数据，第二存储芯片120的工作模式为时钟信号的下降沿传输数据；然而，由于第一存储芯片110以及第二存储芯片120工作在同一时钟信号的不同时钟状态下，使得第一存储芯片110和第二存储芯片120整体上的宏观工作模式为：在时钟信号的上升沿以及下降沿均传输数据。因此，对于单个存储芯片100而言满足在时钟信号的上升沿或者下降沿中的一者传输数据，但是对于存储器整体而言即可达到在时钟信号的上升沿和下降沿均传输数据的效果。
图1中示意出了两个不同的信道01，且其中两个存储芯片100共用其中一信道01，另外两个存储芯片100共用另一信道01。具体地，可以为：如图1所示，相邻的两个存储芯片100共用同一信道01，或者，相间隔的两个存储芯片100共用同一信道01。可以理解的是，存储器可以包括任意数量个信道01，且两个存储芯片100共用同一信道01。
此外，时钟信号包括命令时钟和数据时钟，多个存储芯片100分别在时钟信号的不同的时钟状态下与控制芯片114进行信息交互，包括：第一存储芯片110在命令时钟和/或数据时钟的上升沿与控制芯片114进行信息交互；第二存储芯片120在命令时钟和/或数据时钟的下降沿与控制芯片114进行信息交互。
具体地，时钟状态包括命令时钟的第一预设沿以及数据时钟的第二预设沿；第一预设沿为第一上升沿或者第一下降沿，第二预设沿为第二上升沿或者第二下降沿。每一存储芯片100在命令时钟的第一预设沿与控制芯片114进行信息交互，每一存储芯片100在数据时钟的第二预设沿与控制芯片114进行信息交互。更具体地，存储芯片100被配置为，在命令时钟的第一预设沿接收命令信号，命令信号用于控制存储芯片100的读写操作；存储芯片100还被配置为，在数据时钟的第二预设沿接收待写入到存储芯片100的数据信号或者发送数据信号。举例来说，第一存储芯片110被配置为，在命令时钟的第一上升沿接收命令信号，在数据时钟的第二上升沿接收待写入的数据信号或者发送数据信号；第二存储芯片120被配置为，在时钟信号的第一下降沿接收命令信号，在数据时钟的第二下降沿接收待写入的数据信号或者发送数据信号。本实施例中，命令时钟与数据时钟为同一时钟信号，相应的第一预设沿与第二预设沿为同一预设沿。
图2为本实施例提供的存储器中共用信道的两个存储芯片对应的工作信号的时序图，且命令时钟与数据时钟为同一时钟信号，CK为时钟信号，DATA1为第一存储芯片110传输数据的时序图，DATA2为第二存储芯片120传输数据的时序图，DATA为将DATA1和DATA2合并的时序图。
以下将结合图2对本实施例提供的存储器的工作原理进行说明。
在时钟信号的第一个上升沿，第一存储芯片110接收激活命令信号；在时钟信号的第m个上升沿，第一存储芯片110接收读命令信号；在时钟信号的第n个上升沿，第一存储芯片110传输数据。在时钟信号的第一个下降沿，第二存储芯片120接收激活命令信号；在时钟信号的第m个下降沿，第二存储芯片120接收读命令信号；在时钟信号的第n个下降沿，第二存储芯片120传输数据。如此，在时钟信号的不同上升沿第一存储芯片110传输数据，在时钟信号的不同下降沿第二存储芯片120传输数据，直至完成数据的传输。
可以理解的是，上述是以存储器进行读取操作为例进行说明的，存储器进行写入操作期间同样是第一存储芯片110以及第二存储芯片120交替传输数据。
本实施例提供的存储器，由于多个存储芯片100共用信道01，在不影响控制芯片114与多个存储芯片信息交互的带宽的前提下，减少了存储器的信道01数量，从而降低了存储器的制造成本以及功耗。
本发明另一实施例还提供一种存储器，该存储器与前述存储器大致相同，主要区别包括对每一存储芯片进行了更详细的说明。以下将结合附图对本实施例提供的存储器进行详细说明，需要说明的是，与前述实施例相同或者相应的部分，可参考前述实施例的说明，以下将不做赘述。
图3为本发明另一实施例提供的存储器的结构示意图，图4为图3中一存储芯片的结构示意图。
参考图3及图4，本实施例中，存储器包括：控制芯片214；多个存储芯片200，多个存储芯片200共用信道02与控制芯片214电连接，多个存储芯片200被配置为，采用相同的时钟信号，且多个存储芯片200分别在时钟信号的不同的时钟状态下与控制芯片214进行信息交互；具体地，存储芯片200包括第一存储芯片210和第二存储芯片220，时钟信号包括命令时钟和数据时钟，第一存储芯片210在命令时钟和/或数据时钟的上升沿与控制芯片214进行信息交互，且第二存储芯片220在命令时钟和/或数据时钟的下降沿与控制芯片214进行信息交互。
每一存储芯片200包括至少一个通道20，通道20包括：多个存储块201，每一存储块201包括多个存储单元，多个存储块201被配置为交替进行读写操作；命令端口202，命令端口202被配置为在命令时钟的对应时钟沿接收命令信号，命令信号用于控制存储块201的读写操作；数据端口203，数据端口203被配置为，在数据时钟的对应时钟沿接收待写入到存储块201的数据信号或者发送数据信号；其中，对应时钟沿包括前述的上升沿或者下降沿，命令端口202包括行地址端口212和列地址端口222，行地址端口212用于接收目标存储单元所在位置的行地址信号，列地址端口222用于接收目标存储单元所在位置的列地址信号，目标存储单元为多个存储单元中选中的存储单元。
可以理解的是，对应时钟沿指的是，该存储芯片进行信息交互对应的命令时钟的上升沿或者下降沿，该存储芯片进行信息交互对应的数据时钟的上升沿或者下降沿。
需要注意的是，本实施例所称的命令端口包括传输命令信号和地址信号的端口，但也不限于此。
以下将结合附图对本实施例提供的存储器进行详细说明。
每一存储块201中的多个存储单元可以呈阵列式分布。本实施例中，以每一通道(channel)20包括4个存储块201作为示例，图4中以bank10、bank11、bank12以bank13示意出一通道20中的4个存储块201。可以理解的是，在其他实施例中，每一通道包括的存储块的数量也可以为其他任意数量个，例如为2个、6个等。
数据端口203用于接收待存入存储单元中的数据或发送从存储单元中读出的数据。
存储芯片200包括多个通道20，且存储芯片200还包括多个通道20共用的共用电路204。本实施例中，该共用电路204可以为测试控制电路，测试控制电路用于对多个通道20的测试控制。在其他实施例中，该共用电路也可以为温度传感器电路、模拟电路或者电荷泵电路中的至少一种。
存储器还可以包括：测试端口，且在测试模式下多个通道20共用同一测试端口进行测试。由于共用测试端口的设置，有利于减少存储器中端口的数量，从而降低采用探针卡对存储器进行测试的难度，且降低探针卡的制造难度。
具体地，命令时钟具有第一预设沿，数据时钟具有第二预设沿，且第一预设沿为第一上升沿或者第一下降沿，前述的命令时钟的对应时钟沿为第一上升沿或者第一下降沿，第二预设沿为第二上升沿或者第二下降沿，前述的数据时钟的对应时钟沿为第二上升沿或者第二下降沿。本实施例中，命令时钟和数据时钟为同一时钟信号，第一预设沿与第二预设沿为同一预设沿，该预设沿可以为上升沿或者下降沿中的一种。如此，有利于简化电路设计，避免由于命令时钟和数据时钟握手或同步产生的错误而导致的数据接收或发送错误，提高存储器的存储正确率。需要说明的是，在其他实施例中，命令时钟和数据时钟也可以为不同的时钟信号，相应的，需区分命令时钟的时钟沿以及数据时钟的时钟沿。
另外，本实施例中，两个存储芯片200共用信道02，且两个存储芯片200共用信道02与控制芯片214电连接，以第一存储芯片210以及第二存储芯片220将两个存储芯片200区分开。每一存储芯片200采用相同的时钟信号，且各存储芯片200的命令端口202采用不同的时钟沿接收或者发送信号，各存储芯片200的数据端口203采用不同的时钟沿接收或者发送信号。
举例来说，第一存储芯片210的命令端口202采用第一上升沿接收或者发送信号，第二存储芯片220的命令端口202采用第一下降沿接收或者发送信号，第一存储芯片210的数据端口203采用第二上升沿接收或者发送信号，第二存储芯片220的数据端口203采用第二下降沿接收或者发送信号。
具体地，命令信号包括激活命令以及与每一激活命令对应的读命令。通道20还被配置为，命令端口202接收针对一存储块的激活命令后，命令端口202接收与激活命令对应的读命令。更具体地，激活命令包括行地址信号，其中行地址信号通过行地址端口212接收；读命令包括列地址信号，其中列地址信号通过列地址端口222接收。需要注意的是，激活命令和读命令中还可能包含除行地址信号或列地址信号以外的其他控制信号，这些其他控制信号用于帮助或辅助存储芯片200识别该命令是否是激活命令或读命令，且这些其他控制信号可通过除行地址端口212和列地址端口222之外的其他命令端口接收；如此，行地址端口212可以连续地接收行地址信号，列地址端口222可以连续地接收列地址信号。相应的，通道20还被配置为：激活命令和读命令通过命令端口202中的不同端口接收，从而可以实现激活命令和读命令的同时接收。
本实施例中，命令信号包括激活命令和与激活命令对应的读命令；通道还被配置为，命令端口202交替接收针对不同存储块201的激活命令后，命令端口202交替接收激活命令对应的读命令。具体地，行地址端口212交替接收针对不同存储块201的激活命令后，列地址端口222交替接收激活命令对应的读命令。
此外，通道还被配置为，在命令端口202接收读命令之后，数据端口203交替发送与不同存储块201对应的数据信号。
图5为第一存储芯片210以及第二存储芯片220的一种工作时序图，以下将结合时序图对该存储器的工作原理进行说明。
图5中命令时钟以及数据时钟采用同一时钟信号，以CK示意出时钟信号，ACT1示意出针对第一存储芯片210的激活命令信号的时序图，ACT2示意出针对第二存储芯片220的激活命令信号的时序图，RD1示意出针对第一存储芯片210的读命令信号的时序图，RD2示意出针对第二存储芯片220的读命令信号的时序图，DATA1示意出第一存储芯片210的数据端口的数据信号的时序图，DATA2示意出第二存储芯片220的数据端口的数据信号的时序图。
其中，以第一存储芯片210包括bank10、bank11、bank12以bank13四个存储块201作为示例，激活命令信号包括分别用于激活bank10、bank11、bank12以bank13的ACT10/ACT11/AC1T2/ACT13，ACT10与bank10对应，ACT11与bank11对应，以此类推；读命令信号包括与bank10、bank11、bank12以bank13一一对应的RD10/RD11/RD12/RD13，数据信号包括DATA10/DATA11/DATA12/DATA13；激活命令ACT10与bank10、1个读命令RD10以及数据信号DATA10对应，激活命令ACT11与bank11、1个读命令RD11以及数据信号DATA11对应，激活命令ACT12与bank12、1个读命令RD12以及数据信号DATA12对应，激活命令ACT13与bank13、与1个读命令RD13以及数据信号DATA13对应，即一激活命令对应一读命令。有关第二存储芯片220对应的激活信号ACT20/ACT21/ACT22/ACT23、读命令信号RD20/RD21/RD22/RD23、数据信号DATA20/DATA21/DATA22/DATA23的详细说明可参考前述说明。
如图5所示，对于第一存储芯片210，以命令端口202和数据端口203采用时钟的上升沿接收或者发送信号作为示例：命令端口202在时钟信号的上升沿接收到针对一存储块的激活命令ACT10后，命令端口202在上升沿接收与激活命令ACT10对应的1个读命令RD10；在命令端口202接收读命令RD10之后，数据端口203在时钟信号的上升沿发送数据信号DATA10。关于命令端口202接收到激活命令ACT11/ACT12/ACT13后的流程与前述类似。具体地，命令端口202中的行地址端口212在时钟信号的第一个上升沿接收激活bank10的激活命令ACT10，命令端口202中的行地址端口212在时钟信号的第二个上升沿接收激活bank11的激活命令ACT11，在时钟信号的第三个上升沿接收激活bank12的激活命令ACT12，在时钟信号的第四个上升沿接收激活bank13的激活命令ACT12；命令端口202中的列地址端口222在第n个上升沿接收与激活命令ACT10对应的读命令RD10，命令端口202在第n+1个上升沿接收与激活命令ACT11对应的读命令RD11，在第n+2个上升沿接收与激活命令ACT2对应的读命令RD12，在第n+3个上升沿接收与激活命令ACT13对应的读命令RD13，其中，n为任意自然数。相应的，数据端口203在时钟信号的第m个上升沿发送与存储块bank10对应的数据信号DATA10，数据端口203在时钟信号的第m+1个上升沿发送与存储块bank11对应的数据信号DATA11，在第m+2个上升沿发送与bank12对应的数据信号DATA12，在第m+3个上升沿发送与bank13对应的数据信号DATA13，其中，m为任意自然数，且对于每一存储块而言，对应的m大于n。
需要说明的是，图5中以在连续的上升沿分别接收激活命令ACT10、ACT11、ACT12、ACT13作为示例，即在连续的上升沿分别接收不同存储块对应的激活命令，在其他实施例中，也可以在非连续的上升沿分别接收不同存储块对应的激活命令。
从图5中不难发现，由于行地址端口212与列地址端口222不共用，因此在列地址端口222接收读命令RD12期间，行地址端口212可以接收激活命令ACT12，如此，无需等待所有的读命令信号都接收完毕之后才能接收激活命令，使得数据总线能够被填满，即数据端口203可以连续传输数据，避免数据总线在一定时间段内出现的空闲问题，从而有利于提升存储器的存储速度。
此外，如图5所示，对于第二存储芯片220，以命令端口202和数据端口203采用时钟的下降沿接收或者发送信号：命令端口202在时钟信号的下降沿接收到针对一存储块201的激活命令ACT20后，命令端口202在上升沿接收与激活命令ACT20对应的1个读命令RD20；在命令端口202接收读命令RD20之后，数据端口203在时钟信号的下降沿发送数据信号DATA20。有关发第二存储芯片220发送数据信号DATA21/DATA22/DATA23的过程将不做详细赘述。
由于第一存储芯片210和第二存储芯片220分别在时钟的上升沿或者下降沿接收或者发送信号，因此共用信道02的第一存储芯片210以及第二存储芯片220传输数据互不干扰。
在另一个例子中，命令信号包括激活命令以及与每一激活命令对应的多个读命令；通道20还被配置为，命令端口202接收针对一存储块201的激活命令后，命令端口202在多个对应时钟沿接收一与激活命令对应的读命令，以使命令端口202在连续多个对应时钟沿接收多个与激活命令对应的读命令。通道20还被配置为，数据端口203在连续多个对应时钟沿分别发送多个数据信号，数据信号的数量与所接收到的读命令的数量相同。
此外，命令信号可以包括激活命令以及与每一激活命令对应的多个读命令；通道20还可以被配置为，命令端口202交替接收针对不同存储块201的激活命令后，命令端口202交替接收与每一所述激活命令对应的多个所述读命令。具体地，命令端口202交替接收针对不同存储块201的激活命令后，命令端口202在多个对应时钟沿中的每一时钟沿接收一与激活命令对应的读命令，以使命令端口202在连续多个时钟沿接收多个与激活命令对应的读命令，直至命令端口202接收与激活命令对应的多个读命令，之后，命令端口202接收针对另一存储块201的激活命令对应的多个读命令。
图6为第一存储芯片210以及第二存储芯片220的另一种工作时序图，以下将结合图6对该存储器的工作原理进行说明，以一个激活命令对应4个读命令作为示例。
有关图6中各信号的说明可参考图5对应的说明，与图5对应的主要区别包括：用于激活bank10的激活命令ACT10与4个读命令RD10以及4个数据信号DATA10对应，用于激活bank11的激活命令ACT1与4个读命令RD11以及数据信号DATA11对应，依此类推，即一激活命令对应多个不同的读命令。
以在时钟信号的上升沿接收或发送信号的第一存储芯片210作为示例：如图6所示，命令端口202在时钟信号的上升沿接收到针对一存储块的激活命令ACT10后，命令端口202在4个连续的上升沿接收与激活命令ACT10对应的4个读命令RD10，在命令端口202接收读命令RD10之后，数据端口203在时钟信号的上升沿发送四个数据信号DATA10。在接收到针对另一存储块的激活命令ACT11后，命令端口202在4个连续的上升沿接收与激活命令ACT11对应的4个读命令RD11，在命令端口202接收读命令RD11之后，数据端口203在时钟信号的上升沿发送四个数据信号DATA11，关于命令端口202接收到激活命令ACT12以及ACT13后的流程与前述类似。
第二存储芯片220在时钟信号的下降沿发送或者接收信号，有关第二存储芯片220的工作原理可参考第一存储芯片210的工作原理。
需要说明的是，本实施例中，通道还被配置为：对于任意存储块，接收命令信号与接收对应的读命令信号的时间差大于或等于tRCD，tRCD为存储块在接收到命令信号之后可进行读操作所需的最短准备时间。具体地，关于tRCD的定义为：从行有效到读/写命令发出之间的间隔被定义为tRCD，即RAS到CAS的延迟，RAS为行地址选通脉冲信号简称行地址信号，CAS为列地址选通脉冲信号简称列地址信号，tRCD可理解为行选通周期。如此，可以保证存储块在接收到读命令之前或接收到读命令时已经被完全激活，在接收到读命令时即可进行读操作，从而进一步地提高存储器的存储速度。
具体地，以第一存储芯片210作为示例，如图5及图6，对于bank10而言，ACT10与RD10之间的时间差为tRCD；对于bank11而言，ACT11与RD11之间的时间差可以大于或等于tRCD，关于bank12以及bank13的情形在此不再一一列举。不管一个激活命令对应一个读命令还是对应多个读命令，均可以通过合理的设置保证对于任意存储块，接收命令信号与接收对应的读命令信号的时间差大于或等于tRCD。
本实施例提供的存储器中，不同的存储块采用相同的命令端口以及数据端口。在其他实施例中，不同的存储块也可以采用不同的命令端口以及不同的数据端口。
本实施例提供的存储器，由于行地址端口与列地址端口分开，因而可以实现行地址信号和列地址信号同时传输，避免由于命令时钟和数据时钟握手或同步产生的错误而导致的数据接收或发送错误，因此有利于避免在某些时间段上数据线未被占满的问题，保证数据线始终被数据占满，从而提高存储器的存储速度，改善存储器的存储性能。
本领域的普通技术人员可以理解，上述各实施方式是实现本发明的具体实施例，而在实际应用中，可以在形式上和细节上对其作各种改变，而不偏离本发明的精神和范围。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各自更动与修改，因此本发明的保护范围应当以权利要求限定的范围为准。

Claims (15)

1.一种存储器，其特征在于，包括：
控制芯片；
多个存储芯片，多个所述存储芯片共用信道与所述控制芯片电连接，多个所述存储芯片被配置为，采用相同的时钟信号，且多个所述存储芯片分别在所述时钟信号的不同的时钟状态下与所述控制芯片进行信息交互；
所述多个存储芯片包括：第一存储芯片和第二存储芯片；所述第一存储芯片被配置为，在所述时钟信号的上升沿与所述控制芯片进行信息交互；所述第二存储芯片被配置为，在所述时钟信号的下降沿与所述控制芯片进行信息交互；
所述时钟信号包括命令时钟和数据时钟，所述多个所述存储芯片分别在所述时钟信号的不同的时钟状态下与所述控制芯片进行信息交互，包括：所述第一存储芯片在所述命令时钟和/或所述数据时钟的上升沿与所述控制芯片进行信息交互；所述第二存储芯片在所述命令时钟和/或所述数据时钟的下降沿与所述控制芯片进行信息交互；
每一所述存储芯片包括至少一个通道，所述通道包括：多个存储块，每一所述存储块包括多个存储单元，多个所述存储块被配置为交替进行读写操作；命令端口，所述命令端口被配置为在所述命令时钟的对应时钟沿接收命令信号，所述命令信号用于控制所述存储块的读写操作；数据端口，所述数据端口被配置为，在所述数据时钟的对应时钟沿接收待写入到所述存储块的数据信号或者发送数据信号；其中，所述对应时钟沿包括所述上升沿或者所述下降沿，所述命令端口包括行地址端口和列地址端口，所述行地址端口用于接收目标存储单元所在位置的行地址信号，所述列地址端口用于接收目标存储单元所在位置的列地址信号，所述目标存储单元为所述多个存储单元中选中的存储单元。
2.如权利要求1所述的存储器，其特征在于，所述命令时钟和所述数据时钟为同一时钟信号。
3.如权利要求1所述的存储器，其特征在于，所述多个所述存储芯片共用信道与所述控制芯片电连接，包括：两个所述存储芯片共用信道与所述控制芯片电连接；每一所述存储芯片采用相同的所述时钟信号，且各所述存储芯片的所述命令端口采用不同的时钟沿接收或者发送信号，各所述存储芯片的所述数据端口采用不同的时钟沿接收或者发送信号。
4.如权利要求1所述的存储器，其特征在于，所述命令信号包括激活命令以及与每一所述激活命令对应的读命令；所述通道还被配置为，所述命令端口接收针对一所述存储块的所述激活命令后，所述命令端口接收与所述激活命令对应的所述读命令。
5.如权利要求4所述的存储器，其特征在于，所述通道还被配置为，在所述命令端口接收所述读命令之后，所述数据端口发送所述数据信号。
6.如权利要求1所述的存储器，其特征在于，所述命令信号包括激活命令以及与每一所述激活命令对应的多个读命令；所述通道还被配置为，所述命令端口接收针对一所述存储块的所述激活命令后，所述命令端口在多个对应时钟沿接收一与所述激活命令对应的所述读命令，以使所述命令端口在连续多个对应时钟沿接收多个与所述激活命令对应的所述读命令。
7.如权利要求6所述的存储器，其特征在于，所述通道还被配置为，所述数据端口在连续多个所述对应时钟沿分别发送多个所述数据信号，所述数据信号的数量与所接收到的所述读命令的数量相同。
8.如权利要求1所述的存储器，其特征在于，所述命令信号包括激活命令和与所述激活命令对应的读命令；所述通道还被配置为，所述命令端口交替接收针对不同所述存储块的激活命令后，所述命令端口交替接收与所述激活命令对应的所述读命令。
9.如权利要求8所述的存储器，其特征在于，所述通道还被配置为，在所述命令端口接收所述读命令之后，所述数据端口交替发送与不同所述存储块对应的所述数据信号。
10.如权利要求1所述的存储器，其特征在于，所述命令信号包括激活命令以及与每一所述激活命令对应的多个读命令；所述通道还被配置为，所述命令端口交替接收针对不同存储块的所述激活命令，且所述命令端口交替接收与每一所述激活命令对应的多个所述读命令。
11.如权利要求4、7、8或10所述的存储器，其特征在于，所述激活命令包括所述行地址信号，所述读命令包括所述列地址信号；所述通道还被配置为：所述激活命令和所述读命令通过所述命令端口中的不同端口接收。
12.如权利要求1所述的存储器，其特征在于，所述存储芯片包括多个所述通道，所述存储芯片还包括多个所述通道共用的共用电路。
13.如权利要求12所述的存储器，其特征在于，所述存储芯片还包括：测试端口，在测试模式下，多个所述通道共用同一所述测试端口进行测试。
14.如权利要求12所述的存储器，其特征在于，所述共用电路包括测试控制电路，所述测试控制电路用于对多个所述通道的测试控制。
15.如权利要求1所述的存储器，其特征在于，多个所述存储芯片依次堆叠于所述控制芯片上，所述信道包括硅通孔结构。
CN202010874183.5A 2020-08-26 2020-08-26 存储器 Active CN114115441B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN202010874183.5A CN114115441B (zh) 2020-08-26 2020-08-26 存储器
EP21859858.9A EP4030261A4 (en) 2020-08-26 2021-06-30 STORAGE
PCT/CN2021/103706 WO2022042016A1 (zh) 2020-08-26 2021-06-30 存储器
US17/409,915 US11837322B2 (en) 2020-08-26 2021-08-24 Memory devices operating on different states of clock signal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010874183.5A CN114115441B (zh) 2020-08-26 2020-08-26 存储器

Publications (2)

Publication Number Publication Date
CN114115441A CN114115441A (zh) 2022-03-01
CN114115441B true CN114115441B (zh) 2024-05-17

Family

ID=80352558

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010874183.5A Active CN114115441B (zh) 2020-08-26 2020-08-26 存储器

Country Status (4)

Country Link
US (1) US11837322B2 (zh)
EP (1) EP4030261A4 (zh)
CN (1) CN114115441B (zh)
WO (1) WO2022042016A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114115437B (zh) 2020-08-26 2023-09-26 长鑫存储技术有限公司 存储器
CN114115439A (zh) 2020-08-26 2022-03-01 长鑫存储技术有限公司 存储器

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1502108A (zh) * 2001-04-07 2004-06-02 因芬尼昂技术股份公司 具有加倍数据传输速率的半导体存储器操作方法
CN108417233A (zh) * 2017-02-09 2018-08-17 爱思开海力士有限公司 存储设备及其写入和读取方法、以及存储系统
CN108694964A (zh) * 2017-04-06 2018-10-23 爱思开海力士有限公司 数据存储装置

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6590827B2 (en) 2000-11-21 2003-07-08 Via Technologies, Inc. Clock device for supporting multiplicity of memory module types
US6675272B2 (en) 2001-04-24 2004-01-06 Rambus Inc. Method and apparatus for coordinating memory operations among diversely-located memory components
JP4159415B2 (ja) 2002-08-23 2008-10-01 エルピーダメモリ株式会社 メモリモジュール及びメモリシステム
JP4419049B2 (ja) * 2003-04-21 2010-02-24 エルピーダメモリ株式会社 メモリモジュール及びメモリシステム
US7251794B2 (en) * 2004-10-21 2007-07-31 International Business Machines Corporation Simulation testing of digital logic circuit designs
JP4309368B2 (ja) * 2005-03-30 2009-08-05 エルピーダメモリ株式会社 半導体記憶装置
US8271827B2 (en) 2007-12-10 2012-09-18 Qimonda Memory system with extended memory density capability
JP2009169257A (ja) 2008-01-18 2009-07-30 Kawasaki Microelectronics Inc メモリ制御回路および画像処理装置
JP5627197B2 (ja) * 2009-05-26 2014-11-19 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体記憶装置及びこれを備える情報処理システム並びにコントローラ
US8447908B2 (en) 2009-09-07 2013-05-21 Bitmicro Networks, Inc. Multilevel memory bus system for solid-state mass storage
JP2011141928A (ja) 2010-01-07 2011-07-21 Elpida Memory Inc 半導体装置及びその制御方法
TW201211775A (en) 2010-09-03 2012-03-16 Jmicron Technology Corp Electronic device, a controller for accessing a plurality of chips via at least one bus and method for accessing a plurality of chips via at least one bus
US8635390B2 (en) 2010-09-07 2014-01-21 International Business Machines Corporation System and method for a hierarchical buffer system for a shared data bus
US8395950B2 (en) 2010-10-15 2013-03-12 Taiwan Semiconductor Manufacturing Co., Ltd. Memory device having a clock skew generator
US9170744B1 (en) 2011-04-06 2015-10-27 P4tents1, LLC Computer program product for controlling a flash/DRAM/embedded DRAM-equipped system
CN102541782A (zh) 2011-12-16 2012-07-04 中国科学院自动化研究所 Dram访问控制装置与控制方法
JP2013182635A (ja) 2012-02-29 2013-09-12 Elpida Memory Inc 半導体装置及びこれを備える情報処理システム並びに半導体装置の制御方法
US8705310B2 (en) 2012-08-24 2014-04-22 Cypress Semiconductor Corporation Access methods and circuits for memory devices having multiple banks
CN103150272B (zh) 2013-03-21 2017-05-24 珠海市杰理科技股份有限公司 Sdram的数据存取电路及sdram的数据存取系统
US20140293705A1 (en) 2013-03-26 2014-10-02 Conversant Intellecual Property Management Inc. Asynchronous bridge chip
US8947931B1 (en) 2014-06-13 2015-02-03 Sandisk Technologies Inc. Memory module
US9621144B2 (en) 2014-08-27 2017-04-11 Marvell World Trade Ltd. Clock gated flip-flop
KR102133194B1 (ko) 2014-09-30 2020-07-13 에스케이하이닉스 주식회사 반도체 메모리 장치
KR102401271B1 (ko) 2015-09-08 2022-05-24 삼성전자주식회사 메모리 시스템 및 그 동작 방법
US9805802B2 (en) 2015-09-14 2017-10-31 Samsung Electronics Co., Ltd. Memory device, memory module, and memory system
US9792975B1 (en) 2016-06-23 2017-10-17 Mediatek Inc. Dram and access and operating method thereof
US10725913B2 (en) 2017-10-02 2020-07-28 Micron Technology, Inc. Variable modulation scheme for memory device access or operation
US10446198B2 (en) 2017-10-02 2019-10-15 Micron Technology, Inc. Multiple concurrent modulation schemes in a memory system
US11403241B2 (en) 2017-10-02 2022-08-02 Micron Technology, Inc. Communicating data with stacked memory dies
US10997065B2 (en) 2017-11-13 2021-05-04 SK Hynix Inc. Memory system and operating method thereof
US10366737B2 (en) 2017-12-21 2019-07-30 Micron Technology, Inc. Management of strobe/clock phase tolerances during extended write preambles
KR102558827B1 (ko) 2018-01-02 2023-07-24 삼성전자주식회사 반도체 메모리 장치, 및 이 장치를 구비하는 메모리 시스템 및 전자 장치
US10593383B1 (en) 2018-09-04 2020-03-17 Micron Technology, Inc. System-level timing budget improvements
US20200125506A1 (en) 2018-10-23 2020-04-23 Etron Technology, Inc. Superscalar Memory IC, Bus And System For Use Therein
KR102579174B1 (ko) 2018-12-24 2023-09-18 에스케이하이닉스 주식회사 적층형 메모리 장치 및 이를 포함하는 메모리 시스템
CN211207252U (zh) * 2020-01-17 2020-08-07 深圳微步信息股份有限公司 一种支持ddr3内存的主板及计算机

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1502108A (zh) * 2001-04-07 2004-06-02 因芬尼昂技术股份公司 具有加倍数据传输速率的半导体存储器操作方法
CN108417233A (zh) * 2017-02-09 2018-08-17 爱思开海力士有限公司 存储设备及其写入和读取方法、以及存储系统
CN108694964A (zh) * 2017-04-06 2018-10-23 爱思开海力士有限公司 数据存储装置

Also Published As

Publication number Publication date
EP4030261A4 (en) 2023-05-24
WO2022042016A1 (zh) 2022-03-03
US11837322B2 (en) 2023-12-05
US20220068333A1 (en) 2022-03-03
EP4030261A1 (en) 2022-07-20
CN114115441A (zh) 2022-03-01

Similar Documents

Publication Publication Date Title
US11545198B2 (en) Multi-sense amplifier based access to a single port of a memory cell
US10777261B2 (en) Bi-directional input/output enable signal propagation structure and method
US7872940B2 (en) Semiconductor memory device and method for testing the same
CN114115441B (zh) 存储器
KR930024012A (ko) 반도체 기억장치
US11914417B2 (en) Memory
US20190385671A1 (en) Multi word line assertion
US20240045620A1 (en) Multiple register clock driver loaded memory subsystem
CN113808631A (zh) 用于数据选通写入定时的设备、系统和方法
KR100537199B1 (ko) 동기식 메모리 소자
US6201740B1 (en) Cache memories using DRAM cells with high-speed data path
US11842792B2 (en) Interface circuit, data transmission circuit, and memory
CN114115440B (zh) 存储器
CN107527649B (zh) 具有提高的延迟的存储器器件及其操作方法
US11886357B2 (en) Memory for reducing cost and power consumption
JPS62241198A (ja) ダイナミツク型ｒａｍ
US11322198B2 (en) Multi word line assertion
US20230162781A1 (en) Memory device
WO2023235216A1 (en) 3d memory device with local column decoding
KR100754361B1 (ko) 데이터 입출력 파워 공유가 가능한 다중 포트 메모리 장치
CN117116313A (zh) 用于输入缓冲器启用时钟同步的设备和方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant