DE19502828C2

DE19502828C2 - Testmustergenerator für ein Halbleiterschaltungs-Testgerät

Info

Publication number: DE19502828C2
Application number: DE19502828A
Authority: DE
Inventors: Naohiro Ikeda
Original assignee: Advantest Corp
Current assignee: Advantest Corp
Priority date: 1994-02-09
Filing date: 1995-01-30
Publication date: 1999-04-29
Anticipated expiration: 2015-01-31
Also published as: DE19502828A1; JPH07225261A; KR950025447A

Description

Die Erfindung bezieht sich auf einen Testmustergenerator in einem Halbleiterschaltungs-Testgerät nach dem Oberbegriff des Anspruchs 1.

Im folgenden wird der Hintergrund der Erfindung erläutert. Fig. 4 zeigt ein Beispiel eines allgemeinen Aufbaus eines Halbleiterschaltungs-Testgerätes.

Weiterhin stellt Fig. 5 ein Beispiel für einen Testmustergenerator 1 dar, der gemäß einer herkömmlichen Technologie ausgeführt ist.

Bei der herkömmlichen Technologie weist der Testmustergenerator eine Mehrfach-Flip- Flop-Schaltung 5 auf, die eine Adresse 4 parallel und schnell zu einem Testmusterspeicher 2 gibt, und eine Sequenzsteuerschaltung 3, die die Adresse 4 des Testmusterspeichers wie in Fig. 5 gezeigt seriell von 1 bis n erzeugt.

D. h. der Testmusterspeicher 2 empfängt die Adresse 4 von einer Sequenzsteuerschaltung 3 mittels einer Flip-Flop-Schaltung 5 und gibt Daten 6 für die Testmuster-Ausgangssignale 7 des Testmustergenerators 1 aus.

Indessen beträgt die Kapazität des Testmusterspeichers 2 ungefähr einige 10.000 Worte bis zu einigen Millionen Worten, und seine Adressenlänge ist notwendigerweise ungefähr 10 bis 30 Bits.

Eine gewisse Adressenlänge 2 erfordert eine entsprechend große Anzahl von Flip-Flops in der Flip-Flop-Schaltung 5 zwischen der Sequenzsteuerschaltung 3 und dem Testmusterspeicher 2, so daß eine große Adressenlänge eine entsprechend große schaltungstechnische Ausdehnung des Testmustergenerators 1 sowie entsprechend hohe Kosten zur Folge hat.

Bei der herkömmlichen Technologie wird die Adresse 4 durch die Sequenzsteuerschaltung 3 erzeugt, wobei sie mittels der Flip-Flop-Schaltung 5 zu jedem Testmusterspeicher 2 geschickt wird.

Die Daten 6 werden jeweils als Ausgangssignal des Testmuster-Ausgangs 7 ausgegeben.

In letzter Zeit wurde aufgrund der steigenden Kapazität des Testmusterspeichers 2 eine Vergrößerung der Bitanzahl der Adresse 4 erforderlich, wodurch entsprechend der Schaltungsaufwand der Flip-Flop-Schaltung 5, d. h. die Anzahl der dazu erforderlichen Flip-Flops, anstieg. Dadurch erhöhte sich auch die Größe des Testmustergenerators 1 und die Vergrößerung der Speicherkapazität ist problematisch.

Der vorliegenden Erfindung liegt daher die Aufgabe zugrunde, einen Testmustergenerator zu schaffen, dessen Schaltungsaufwand insgesamt verringert ist und der insbesondere leichter durch geringe schaltungstechnische Maßnahmen an größere Adressen angepaßt werden kann.

Demgemäß soll ein Testmustergenerator geschaffen werden, bei dem selbst bei einer großen Adressenlänge der Schaltungsaufwand nicht vergrößert ist.

Die oben genannte Aufgabe wird gemäß der vorliegenden Erfindung durch einen Testmustergenerator nach Anspruch 1 gelöst. Die Unteransprüche beschreiben vorteilhafte und bevorzugte Ausgestaltungen der vorliegenden Erfindung.

Die Vergrößerung der Speicherkapazität des Testmustergenerators kann in einfacher Weise ausgeführt werden.

Allgemein benutzt der Testmustergenerator einen NOP-Befehl, der direkt ein Testmuster erzeugt, während ein Testmuster in wiederholter Weise durch einen Wiederholbefehl (REPEAT) erzeugt wird.

Gemäß der vorliegenden Erfindung ist für jeden Testmusterspeicher 2 eine Adressengeneratoreinheit 10 vorgesehen, um auf den entsprechenden Testmusterspeicher 2 zuzugreifen, welcher mehrere Testmuster in dem Testmustergenerator 1 speichert.

Ebenso gibt eine Steuerschaltung 8 ein Steuersignal aus, das die Adressengeneratoreinheit 10 indirekt über das Flip-Flop-Schaltungsnetzwerk steuert.

Als Ergebnis wird die Schaltungsgröße stark reduziert und eine Vergrößerung der Kapazität des Testmusterspeichers kann leicht ausgeführt werden. Daher kann ein Testmustergenerator, der die Signale für ein Halbleiterschaltungs-Testgerät zur Verfügung stellt, im Vergleich zur herkömmlichen Technologie mit einer geringeren Größe ausgeführt werden.

Im folgenden wird die Erfindung anhand eines Ausführungsbeispiels, das in den begleitenden Zeichnungen dargestellt ist, näher erläutert. Es zeigen:

Fig. 1 ein Blockdiagramm des Aufbaus eines Ausführungsbeispiels eines erfindungsgemäßen Testmustergenerators,

Fig. 2 ein Zeitverlaufsdiagramm, welches den Taktzusammenhang zwischen Signalen bei dem Ausführungsbeispiel des erfindungsgemäßen Testmustergenerators zeigt,

Fig. 3 ein Blockdiagramm, das den Aufbau einer Steuerschaltung bei dem Ausführungsbeispiel der vorliegenden Erfindung zeigt,

Fig. 4 ein Blockdiagramm, das den allgemeinen Aufbau eines Halbleiterschaltungs- Testgerätes zeigt, und

Fig. 5 ein Blockdiagramm, das den Aufbau eines herkömmlichen Testmustergenerators zeigt.

Fig. 1 zeigt ein Blockdiagramm eines Testmustergenerators gemäß einem Ausführungsbeispiel der vorliegenden Erfindung.

Der Testmustergenerator 1 weist eine der Anzahl der Testmusterspeicher 2 entsprechende Zahl n von Adressengeneratoreinheiten 10 auf. Eine Steuerschaltung 8 erzeugt ein Signal APInc 9, das jede Adressengeneratoreinheit 10 steuert, und eine Mehrfach-Flip-Flop-Schaltung 5, d. h. ein Flip-Flop- Schaltungsnetzwerk, gibt das Signal APInc 9 schnell zu der jeweiligen Adressengeneratoreinheit 10 aus.

Fig. 2 zeigt eine Darstellung der Takt-Zeitverläufe bei dem Testmustergenerator 1 gemäß dem obigen Ausführungsbeispiel der vorliegenden Erfindung.

Die Adressengeneratoreinheit 10 ist durch einen Schrittzähler (oder Aufwärts-Abwärts- Zähler) ausgeführt.

Die Adressengeneratoreinheit 10 empfängt mit Hilfe des Flip-Flop-Schaltungsnetzwerks 5 ein Hochpegelsignal APInc 9 und führt dann einen Zählschritt in positiver Richtung aus.

Dies stellt einen NOP-Befehl dar, der direkt ein Testmuster erzeugt.

Weiterhin empfängt die Adressengeneratoreinheit 10 über das Flip-Flop- Schaltungsnetzwerk 5 ein Signal APInc 9 mit niedrigem Pegel, wobei in diesem Fall kein Zählschritt in positiver Richtung ausgeführt wird, sondern die letzte Adresse unverändert beibehalten wird.

Dies stellt einen REPEAT-Befehl dar, der nur ein Testmuster wiederholt erzeugt.

Fig. 3 ist ein Blockdiagramm, das eine Steuerschaltung 8 gemäß einem Ausführungsbeispiel der vorliegenden Erfindung zeigt.

Die Steuerschaltung 8 weist einen Adressenfolgespeicher 14 auf, der einen bestimmten Wiederholungswert einer Adresse speichert. Ein Adressenfolgegenerator 13 greift auf den Adressenfolgespeicher 14 zu. Ein Wiederholungszähler 15 zählt von dem bestimmten Wiederholungswert herunter. Eine ONE-Erfassungsschaltung 16 erfaßt einen Zählwert 1 des Wiederholungszählers 15.

Der Wiederholungswert eines REPEAT-Befehls in dem Adressenfolgespeicher 14 wird durch den Wiederholungszähler 15 ausgelesen und erniedrigt.

Das Signal APInc 9 wird ausgegeben, wenn der Wert "1" durch die ONE- Erfassungsschaltung 16 erfaßt worden ist.

Weiterhin wird in diesem Fall die geltende Adresse um +1 erhöht, woraufhin das Signal APInc 9 ebenso dem Adressenfolgegenerator 13 zugeführt wird, der daraufhin die nächste Adresse 14 dem Adressenfolgespeicher 14 zuführt.

Im Fall des NOP-Befehls ist der Wert "1" als Wiederholungswert festgelegt.

Der Wiederholungszähler 15 gibt dann sofort eine "1" aus.

Die ONE-Erfassungsschaltung 15 erfaßt dies und gibt das Signal APInc 9 aus.

Durch den Aufbau gemäß der vorliegenden Erfindung kann die Zahl der erforderlichen Schaltungselemente im Vergleich mit einem Aufbau gemäß der herkömmlichen Technologie verringert werden.

Es sei beispielhaft angenommen, daß die Anzahl der Ausgangsbits 30 beträgt. Somit werden gemäß der herkömmlichen Technologie 90 (Anzahl von Flip-Flops pro Verteilerzweig) × 64 (Anzahl der Testmusterspeicher) × 30 (Anzahl der Ausgangsbits) = 172.800 Flip-Flop-Schaltungen benötigt.

Gemäß der vorliegenden Erfindung beträgt die Bitlänge zur Steuerung einer Adressengeneratoreinheit nur 1 Bit. Somit sind 89 (Anzahl von Flip-Flops pro Verteilerzweig) × 64 (Anzahl der Adressengeneratoreinheiten und Testmusterspeicher) × 1 (Steuersignal für jede Adressengeneratoreinheit) + 30 (Anzahl der Ausgangsbits) × 64 (Anzahl der Adressengeneratoreinheiten und Testmusterspeicher) = 7.616 Flip-Flop- Schaltungen erforderlich.

Das Verhältnis der Anzahl an erforderlichen Flip-Flop-Schaltungen beträgt 172.800 (Beispiel für die herkömmliche Technologie) : 7.616 (Beispiel bei der vorliegenden Erfindung) = 22,6 : 1.

Im Fall der herkömmlichen Technologie werden alle Adressen durch die (Sequenz-) Steuerschaltung erzeugt und durch das Flip-Flop-Schaltungsnetzwerk mit der notwendigen Bitanzahl verteilt, und daher ist eine Anzahl von 30 Bits in dem oben beschriebenen Beispiel notwendig.

Indessen ist bei der vorliegenden Erfindung die Adressengeneratoreinheit und der Testmusterspeicher vorhanden, wobei nur ein Steuersignal für die Adressengeneratoreinheit erzeugt wird.

Zusätzlich weist das Steuersignal 9 für die Adressengeneratoreinheit minimal eine Zeile, beispielsweise ein APInc-Signal, auf.

Die in den Ausführungsbeispielen beschriebene Erfindung weist folgende Vorteile auf. Der Testmustergenerator kann in einer extrem kleinen Schaltungsgröße ausgeführt werden, da nur das eine Steuersignal für die Adressengeneratoreinheit erzeugt und über das Flip-Flop-Schaltungsnetzwerk der Adressengeneratoreinheit zugeführt werden muß.

Ebenso sind die Kosten aufgrund der geringen Schaltungsgröße, wie oben beschrieben worden ist, gering. Darüberhinaus wird, wenn die Bitlänge des Testmustergenerators vergrößert wird, die erforderliche Erweiterung erleichtert, da nur der Speicherumfang der Adressengeneratoreinheit und des Testmusterspeichers entsprechend dem Wert der vergrößerten Adressenlänge oder Bitlänge erhöht werden muß.

Claims

1. Testmustergenerator für ein Halbleiterschaltungs-Testgerät,

1. mit mindestens einem Testmusterspeicher (2), an dessen Ausgangsanschluß Testmusterdaten (6) zum Testen einer Halbleiterschaltung bereitgestellt werden,
2. mit einem Flip-Flop-Schaltungsnetzwerk (5), welches mit dem mindestens einen Testmusterspeicher (2) verbunden ist, und
3. mit einer Steuerschaltung (8) zur Erzeugung eines Steuersignals (9) zur Adressierung des mindestens einen Testmusterspeichers (2), wobei das Steuersignal (9) über das Flip- Flop-Schaltungsnetzwerk (5) dem mindestens einen Testmusterspeicher (2) zugeführt wird, dadurch gekennzeichnet,
daß jedem Testmusterspeicher (2) eine Adressengeneratoreinheit (10) zugeordnet ist, welche zwischen das Flip-Flop-Schaltungsnetzwerk (5) und den zugeordneten Testmusterspeicher (2) geschaltet ist, und
daß der Adressengeneratoreinheit (10) das Steuersignal (9) von der Steuerschaltung (8) über das Flip-Flop-Schaltungsnetzwerk (5) mittels einer 1-Bit-Datenleitung (A) zugeführt wird,
wobei die Adressengeneratoreinheit (10) abhängig von dem Steuersignal (9) eine Adresse (4) zur Adressierung des zugeordneten Testmusterspeichers (2) erzeugt.

2. Testmustergenerator nach Anspruch 1, dadurch gekennzeichnet, daß die Adressengeneratoreinheit (10) als Zähler ausgebildet ist.

3. Testmustergenerator nach Anspruch 2, dadurch gekennzeichnet, daß die Adressengeneratoreinheit (10) die Adresse (4) inkrementiert, wenn das Steuersignal (9) einen hohen Pegel annimmt, und die Adresse (4) konstant hält, wenn das Steuersignal (9) einen niedrigen Pegel annimmt.

4. Testmustergenerator nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Adressengeneratoreinheit (10) die Adresse (4) über eine parallele Mehrbit- Datenleitung (B) an den zugeordneten Testmusterspeicher (2) anlegt.

5. Testmustergenerator nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Steuerschaltung (8) umfaßt:

1. einen Adressenfolgespeicher (14), in dem zu einer bestimmten Adresse (4) eine zugeordnete Wiederholungsrate gespeichert ist,
2. einen Wiederholungszähler (15), der die der bestimmten Adresse (4) zugeordnete Wiederholungsrate aus dem Adressenfolgespeicher (14) ausliest und mit jedem Taktsignal den Wiederholungsratewert um 1 dekrementiert,
3. eine mit dem Wiederholungszähler (15) verbundene Erfassungsschaltung (16), die das Steuersignal (9) mit einem niedrigen Pegel erzeugt, solange der Wiederholungsratewert nicht mit einem vorgegebenen Wert, insbesondere mit dem Wert 1, übereinstimmt, und die das Steuersignal (9) mit einem hohen Pegel erzeugt, wenn der von dem Wiederholungszähler (15) gelieferte Wiederholungsratewert mit dem vorgegebenen Wert übereinstimmt, und
4. einen Adressenfolgegenerator (13), der mit dem Ausgang der Erfassungsschaltung (16) verbunden ist und eine neue Adresse (4) an den Adressenfolgespeicher (14) liefert, wenn das Steuersignal (9) den hohen Pegel annimmt.