DE19502828A1 - Mustergenerator für ein Halbleiter-Testgerät - Google Patents
Mustergenerator für ein Halbleiter-TestgerätInfo
- Publication number
- DE19502828A1 DE19502828A1 DE19502828A DE19502828A DE19502828A1 DE 19502828 A1 DE19502828 A1 DE 19502828A1 DE 19502828 A DE19502828 A DE 19502828A DE 19502828 A DE19502828 A DE 19502828A DE 19502828 A1 DE19502828 A1 DE 19502828A1
- Authority
- DE
- Germany
- Prior art keywords
- sequence
- pattern generator
- memory
- address
- generator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
- G01R31/31919—Storing and outputting test patterns
- G01R31/31921—Storing and outputting test patterns using compression techniques, e.g. patterns sequencer
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Description
Die Erfindung bezieht sich auf einen Mustergenerator in einem Halbleiter-Testgerät.
Im folgenden wird der Hintergrund der Erfindung erläutert. Fig. 4 zeigt ein Beispiel
eines allgemeinen Aufbaus eines Halbleiter-Testgerätes.
Weiterhin stellt Fig. 5 ein Beispiel für einen Mustergenerator 1 dar, der in einer
herkömmlichen Technologie ausgeführt ist.
Bei der herkömmlichen Technologie weist der Mustergenerator eine Mehrfach-Flip-
Flop-Schaltung 5 auf, die parallel schnell eine Adresse 4 zu einem Testvektor-Speicher
2 gibt, und eine Sequenzsteuerschaltung A 3, die die Adresse 4 des Testvektor-Speichers
wie in Fig. 5 gezeigt seriell von 1 bis n erzeugt.
D.h., der Testvektor-Speicher 2 empfängt die Adresse 4 von einer
Sequenzsteuerschaltung A 3 mittels einer Flip-Flop-Schaltung 5 und gibt Daten 6 für die
Testvektor-Ausgangssignale 7 des Mustergenerators 1 aus.
Indessen beträgt die Kapazität des Testspeichers 2 ungefähr einige 10 000 Worte bis zu
einigen Millionen Worten, und seine Adressenlänge ist notwendigerweise ungefähr von
10 bis 30 Bits.
Daher erfordert eine gewisse Anzahl der Mehrfach-Flip-Flop-Schaltung 5 zwischen der
Sequenzsteuerschaltung A 3 und dem Testvektor-Speicher 2 eine sehr große Anzahl von
Schaltungen und resultiert daher in einer großen Ausdehnung einer Verteilerschaltung
des Mustergenerators 1 und hat auch hohe Kosten zur Folge.
Bei der herkömmlichen Technologie wird die Adresse 4 durch die
Sequenzsteuerschaltung erzeugt, wobei sie mittels der Flip-Flop-Schaltung 5 zu jedem
Testvektor-Speicher 2 geschickt wird.
Die Daten 6 werden jeweils als Ausgangssignal des Testvektor-Ausgangs 7 ausgegeben.
In letzter Zeit wurde es nötig, die Anzahl von Bits der Adresse 4 bei diesem Aufbau zu
vergrößern, da die Kapazität des Testvektor-Speichers sehr groß wurde.
D.h., daß Probleme bei der Vergrößerung der Stufenzahl der Flip-Flop-Schaltung
auftreten, was die Größe des Mustergenerators 1 erhöht und eine Vergrößerung der
Speicherkapazität erschwert.
Die vorliegende Erfindung hat zur Aufgabe, die genannten Probleme in einfacher Weise
zu beseitigen.
Demgemäß ist es ein Gegenstand der Erfindung, einen Mustergenerator zu schaffen, bei
dem die Schaltungsgröße für den Fall, daß die Steuerkapazität groß und tief ist, nicht
vergrößert wird.
Die Vergrößerung der Speicherkapazität eines Mustergenerators kann in einfacher
Weise ausgeführt werden.
Allgemein weist der Mustergenerator einen NOP-Befehl auf, der direkt ein Testmuster
erzeugt und ein Muster wird in wiederholter Weise durch einen Wiederholbefehl
(REPEAT) erzeugt.
Gemäß der vorliegenden Erfindung wird zusätzlich zu jedem Testvektor-Speicher 2 ein
Adressen-Erzeugungsabschnitt 10 vorgesehen, um einen Zugang zu dem Testvektor-
Speicher 2 zu schaffen, der mehrere Testmuster in dem Mustergenerator 1 speichert.
Ebenso gibt eine Sequenzsteuerung B 8 ein Steuersignal aus, das den Adressen-
Erzeugungsabschnitt 10 indirekt mittels der Flip-Flop-Schaltung steuert.
Als Ergebnis wird die Schaltungsgröße stark reduziert und eine Vergrößerung der
Kapazität des Testvektor-Speichers kann leicht ausgeführt werden. Daher kann ein
Mustergenerator, der die Signale für ein Halbleiter-Testgerät zur Verfügung stellt, im
Vergleich zur herkömmlichen Technologie in geringer Größe ausgeführt werden.
Im folgenden wird die Erfindung anhand eines Ausführungsbeispiels, das in den
begleitenden Zeichnungen dargestellt ist, näher erläutert. Es zeigen:
Fig. 1 ein Blockdiagramm des Aufbaus eines Ausführungsbeispiels eines
erfindungsgemäßen Mustergenerators,
Fig. 2 eine Zeitverlaufstabelle, die den Taktungszusammenhang zwischen Signalen
eines Ausführungsbeispiels des erfindungsgemäßen Mustergenerators zeigt,
Fig. 3 ein Blockdiagramm, das den Aufbau eines Sequenzsteuerabschnitts gemäß
einem Ausführungsbeispiel der vorliegenden Erfindung zeigt,
Fig. 4 ein Blockdiagramm, das den allgemeinen Aufbau eines Halbleiter-Testgerätes
zeigt, und
Fig. 5 ein Blockdiagramm, das den Aufbau eines herkömmlichen Mustergenerators
zeigt.
Fig. 1 zeigt ein Blockdiagramm eines Mustergenerators gemäß einem
Ausführungsbeispiel der vorliegenden Erfindung.
Gemäß der vorliegenden Erfindung weist ein Mustergenerator 1 eine Adressen-
Erzeugungseinrichtung 10 mit der Anzahl n auf, die auf die gleiche Nummer n eines
Testvektor-Speichers 2 zugreift. Eine Sequenzsteuerung B 8 erzeugt ein Signal APInc 9,
das die Adressen-Erzeugungseinrichtung 10 steuert, und eine Mehrfach-Flip-Flop-
Schaltung 5 gibt das Signal APInc 9 schnell zu der jeweiligen Adressen-
Erzeugungseinrichtung 10.
Fig. 2 zeigt eine Zeitverlaufstabelle eines Mustergenerators 1 gemäß einem
Ausführungsbeispiel der vorliegenden Erfindung.
Die Adressen-Erzeugungseinrichtung 10 ist durch einen Schrittzähler (oder Aufwärts-
Abwärts-Zähler) ausgeführt.
Die Adressen-Erzeugungseinrichtung 10 empfängt ein Hochpegelsignal APInc 9 mittels
der Flip-Flop-Schaltung 5 und führt dann einen Zahlschritt in der positiven Richtung
aus.
Dies stellt einen NOP-Befehl dar, der direkt ein Testmuster erzeugt.
Weiterhin empfängt die Adressen-Erzeugungseinrichtung 10 ein Signal APInc 9 auf
niedrigem Pegel mit der Flip-Flop-Schaltung 5, wobei in diesem Fall kein Zählschritt in
positiver Richtung ausgeführt wird, sondern die Adresse zu dem letzten Zeitpunkt
gehalten wird.
Dies stellt einen REPEAT-Befehl dar, der nur ein Testmuster wiederholt erzeugt.
Fig. 3 ist ein Blockdiagramm, das eine Sequenzsteuerung B 8 gemäß einem
Ausführungsbeispiel der vorliegenden Erfindung zeigt.
Gemäß der vorliegenden Erfindung weist die Sequenzsteuerung B 8 einen Speicher 14
auf, der eine Sequenz speichert. Eine Sequenz-Adressen-Erzeugungseinrichtung 13
schafft Zugriffe auf den Sequenzspeicher 14. Ein Wiederholungszähler 15 zählt von
einem vorbestimmten Wert herunter. Eine ONE-Erfassungsschaltung 16 erfaßt einen
Zählwert 1.
Der gegebene voreingestellte Wert ist ein Wiederholungswert, der zuvor in dem
Sequenzspeicher 14 gespeichert ist.
Der Wiederholwert eines REPEAT-Befehls in dem Sequenzspeicher wird durch den
Wiederholungszähler 15 ausgelesen und erniedrigt.
Das Signal APInc 9 wird ausgegeben, wenn der Wert "1" durch die ONE-
Erfassungsschaltung 16 erfaßt ist.
Weiterhin wird eine Adresse um +1 erhöht, worauf das Signal APInc 9 ebenso zu der
Sequenzadressen-Erzeugungseinrichtung gegeben wird, und eine nächste Adresse 14
wird zu dem Sequenzspeicher 14 gegeben.
Im Fall des NOP-Befehls ist die "1" für den Wiederholwert festgelegt.
Der Zähler 15 gibt sofort eine "1" aus.
Die ONE-Erfassungsschaltung 15 erfaßt dies und gibt das Signal APInc 9 aus.
Beispielsweise in dem Fall, daß eine Anzahl von 30 Bits ausgegeben wird, kann durch
einen Aufbau gemäß der vorliegenden Erfindung die Zahl der Schaltungskombinationen
im Vergleich mit einem Aufbau gemäß der vorliegenden Erfindung die Zahl der
Schaltungskombinationen im Vergleich mit einem Aufbau in der herkömmlichen
Technologie verlängert werden.
D.h., gemäß der herkömmlichen Technologie werden 90 (Verteilerschaltung durch
Flip-Flop-Schaltung) × 64 (Anzahl der Testvektor-Speicher) × 30 (Anzahl der
Ausgangsbits) =
172 800 Flip-Flop-Schaltungen notwendig.
Gemäß der vorliegenden Erfindung beträgt die Bitlänge zur Steuerung eines
Adressengenerators nur 1 Bit. 89 (Verteilerschaltungen durch Flip-Flop-Schaltungen) ×
64 (Adressengenerator-Abschnitt + eingestellte Anzahl des Testvektor-Speichers) × 1
(Steuersignal für den Adressengenerator) + 30 (Anzahl der Ausgangsbits) × 64
(Adressengeneratorabschnitt + die Anzahl des Testvektor-Speichers) ergibt 7.616
erforderliche Flip-Flop-Schaltungen.
Das Verhältnis der Anzahl von Flip-Flop-Schaltungen soll 172.800 (Beispiel für die
herkömmliche Technologie) : 7616 (Beispiel bei der vorliegenden Erfindung) =
22,6 : 1 ergeben.
Im Fall der herkömmlichen Technologie werden alle Adressen durch den
Sequenzsteuerabschnitt erzeugt, weiterhin werden sie durch die Flip-Flop-Network-
Schaltung für die notwendige Bitanzahl verteilt, und daher ist eine Anzahl von 30 Bits
in dem oben beschriebenen Beispiel notwendig.
Indessen weist der Sequenzsteuerabschnitt gemäß der vorliegenden Erfindung den
Adressengeneratorabschnitt und den Testvektor-Speicher auf, und er erzeugt nur ein
Steuersignal für den Adressengenerator-Abschnitt.
Zusätzlich weist das Steuersignal 9 für den Adressengenerator-Abschnitt minimal eine
Zeile, beispielsweise ein APInc-Signal, auf.
Die durch die genannten Ausführungsbeispiele oben beschriebene Erfindung weist
folgende Vorteile auf. Der Mustergenerator kann in einer extrem kleinen
Schaltungsgröße aufgeführt werden, da nur das eine Steuersignal für den
Adressengenerator-Abschnitt zu dem Adressengenerator-Abschnitt mittels der Flip-
Flop-Schaltung verteilt wird.
Ebenso sind die Kosten aufgrund der geringen Schaltungsgröße wie oben beschrieben
gering. Darüberhinaus, wenn die Kapazität der Bitlänge des Mustergenerators
vergrößert wird, wird die Arbeit der Erweiterung erleichtert, wenn nur der Speicher um
den Wert der vergrößerten Adressenlänge oder Bitlänge für den Adressengenerator-
Abschnitt und den Testvektor-Speicher vergrößert wird.
Claims (4)
1. Mustergenerator für ein Halbleiter-Testgerät mit:
- - einem Adressengenerator-Abschnitt (10), dem ein Testvektor-Speicher (2) in gleicher Größen zugeordnet ist, wobei die Größe des Testvektor-Speichers (2) in Beziehung steht mit der Tiefe der Speichergröße eines zu testenden Speichers, und
- - einer Sequenzsteuerung B (8), die ein Steuersignal (9) erzeugt, und
- - einem Flip-Flop-Schaltungsnetzwerk (5), das das Steuersignal (9) zu jedem Adressengenerator (10) verteilt.
2. Mustergenerator für ein Halbleiter-Testgerät,
dadurch gekennzeichnet,
daß die Sequenzsteuerung B (8) das Steuersignal (9) bestehend nur aus
einer Zeile erzeugt.
3. Mustergenerator für ein Halbleiter-Testgerät
dadurch gekennzeichnet,
mit:
- - einem Sequenzspeicher (14), der eine Sequenz speichert,
- - einen Sequenz-Adressengenerator (13), der auf den Sequenzspeicher (14) zugreift,
- - einen Wiederholzähler (15), der durch ein Ausgangssignal des Sequenzspeichers (14) verringert wird,
- - eine Erfassungsschaltung (16), die eine Entsprechung zwischen einem gegebenen Wert und dem Zellwert des Wiederholungszahlers (15) erfaßt, und
- - eine Sequenzsteuerung (8) die ein Steuersignal (9) erzeugt.
4. Mustergenerator nach Anspruch 3,
dadurch gekennzeichnet,
daß die Sequenzsteuerung B (8) das Steuersignal (9) durch eine einzelne Zeile
erzeugt.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6036526A JPH07225261A (ja) | 1994-02-09 | 1994-02-09 | 半導体試験装置用パターン発生器 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE19502828A1 true DE19502828A1 (de) | 1995-08-10 |
DE19502828C2 DE19502828C2 (de) | 1999-04-29 |
Family
ID=12472248
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19502828A Expired - Fee Related DE19502828C2 (de) | 1994-02-09 | 1995-01-30 | Testmustergenerator für ein Halbleiterschaltungs-Testgerät |
Country Status (3)
Country | Link |
---|---|
JP (1) | JPH07225261A (de) |
KR (1) | KR950025447A (de) |
DE (1) | DE19502828C2 (de) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR19990018125A (ko) * | 1997-08-26 | 1999-03-15 | 윤종용 | Ic칩 검사용 테스터데이타 압축방법과 그 압축장치 및 ic칩용 테스터장치와 그 테스터방법 |
KR100379721B1 (ko) * | 2001-05-23 | 2003-04-10 | 송동섭 | 경계주사 테스트용 테스트벡터의 생성방법 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4862460A (en) * | 1985-10-11 | 1989-08-29 | Hitachi, Ltd. | Test pattern generator |
EP0429673A1 (de) * | 1989-06-16 | 1991-06-05 | Advantest Corporation | Prüfmustergenerator |
EP0432292A1 (de) * | 1989-12-12 | 1991-06-19 | Advantest Corporation | Prüfer für integrierte logische Schaltungen |
DE4132596A1 (de) * | 1990-10-09 | 1992-04-16 | Hewlett Packard Co | Testfunktionsgenerator |
US5144627A (en) * | 1989-01-06 | 1992-09-01 | Sharp Kabushiki Kaisha | Test mode switching system for lsi |
-
1994
- 1994-02-09 JP JP6036526A patent/JPH07225261A/ja active Pending
-
1995
- 1995-01-30 DE DE19502828A patent/DE19502828C2/de not_active Expired - Fee Related
- 1995-02-06 KR KR1019950002048A patent/KR950025447A/ko not_active Application Discontinuation
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4862460A (en) * | 1985-10-11 | 1989-08-29 | Hitachi, Ltd. | Test pattern generator |
US5144627A (en) * | 1989-01-06 | 1992-09-01 | Sharp Kabushiki Kaisha | Test mode switching system for lsi |
EP0429673A1 (de) * | 1989-06-16 | 1991-06-05 | Advantest Corporation | Prüfmustergenerator |
EP0432292A1 (de) * | 1989-12-12 | 1991-06-19 | Advantest Corporation | Prüfer für integrierte logische Schaltungen |
DE4132596A1 (de) * | 1990-10-09 | 1992-04-16 | Hewlett Packard Co | Testfunktionsgenerator |
Non-Patent Citations (2)
Title |
---|
JP 2-69687 A. In: Patents Abstr. of Japan, Sect.P Vol.14 (1990), Nr.258 (P-1055) * |
JP 62-58176 A. In: Patents Abstr. of Japan, Sect.P Vol.11 (1987), Nr.252 (P-605) * |
Also Published As
Publication number | Publication date |
---|---|
DE19502828C2 (de) | 1999-04-29 |
KR950025447A (ko) | 1995-09-15 |
JPH07225261A (ja) | 1995-08-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3724317C2 (de) | ||
DE4439817C2 (de) | Selbstauffrischungsvorrichtung für eine verborgene Selbstauffrischung in einem synchronen dynamischen Direktzugriffsspeicher | |
DE2350225C2 (de) | ||
DE4206286C2 (de) | Speicherzugriffssystem und Verfahren zum Ausgeben eines digitalen Datenstromes | |
DE19713421A1 (de) | Halbleiterspeicher-Testvorrichtung | |
DE2637054C3 (de) | Steuervorrichtung für einen Pufferspeicher | |
DE3237224A1 (de) | Vorrichtung zum erzeugen einer folge von pruefdaten fuer lsi-schaltungen | |
DE19722414B4 (de) | Verfahren und Vorrichtung zum Testen eines Halbleiterspeichers | |
DE3900248C2 (de) | Verfahren zur schnellen Ablaufsteuerung digitaler Testmuster und Vorrichtung zur Durchführung des Verfahrens | |
DE2725396C3 (de) | ||
DE2926322C2 (de) | Speicher-Subsystem | |
DE19627820A1 (de) | Speichertestvorrichtung | |
DE19955380C2 (de) | Prüfmustergenerator, Prüfvorrichtung und Verfahren zum Erzeugen von Prüfmustern | |
DE3618136A1 (de) | Abwechselnd adressierte halbleiterspeichergruppe | |
DE19951205A1 (de) | Testmustergenerator; Speichertestvorrichtung und Verfahren zur Erzeugung einer Mehrzahl von Testmustern | |
DE2117581A1 (de) | Einrichtung zur Adressenprüfung und -modifizierung | |
DE3024153A1 (de) | Speicher-subsystem | |
DE19502828A1 (de) | Mustergenerator für ein Halbleiter-Testgerät | |
DE19963611A1 (de) | Speicherprüfvorrichtung | |
DE19781563C2 (de) | Mustergenerator | |
DE19921756A1 (de) | Speichertestvorrichtung und Datenselektionsschaltkreis | |
DE69921150T2 (de) | Speicherüberwachung | |
DE3217024A1 (de) | Wortgenerator | |
DE1774849C3 (de) | Adressierungseinrichtung für eine Speicherabschnittkette | |
DE2004934A1 (de) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |