KR19990018125A - Ic칩 검사용 테스터데이타 압축방법과 그 압축장치 및 ic칩용 테스터장치와 그 테스터방법 - Google Patents

Abstract

본 발명은 PCB 보드에 있는 IC칩을 검사하기 위한 IC칩 검사용 테스터데이타 압축방법과 그 압축장치 및 IC칩용 테스터장치와 그 테스터방법에 관한 것이다. 본 발명은 IC칩 검사용 테스터데이타 압축방법에 있어서, 상기 테스터데이타를 다수개의 소정 데이타패턴으로 나누는 단계와, 상기 상이한 데이타패턴들에 어드레스를 부여하는 단계와, 상기 테스터데이타에서 어드레스의 연속수 및 반복수에 관한 길이값을 구하는 단계와, 상기 테스터데이타를 상기 어드레스와 길이값으로 표현한 복수개의 테스터패턴으로 압축하는 단계에 의해 달성된다. 또한, 본 발명은 이와 같은 방법에 기초하여 IC칩 검사용 테스터데이타 압축장치와 IC칩용 테스터장치 및 그 테스터방법을 달성시킬 수 있다. 이에 따라 본 발명은 단순히 카운트와 메모리만으로 구성이 가능하기 때문에 제조단가를 줄이고, 장치의 제조공정에서 집적도를 향상시키고, 유지 및 보수가 간단하며, 압축효율이 높기 때문에 데이타압축에 관련된 분야에서 광범위하게 사용 가능하고, 그에 따른 데이타압축의 적용효과를 상당히 향상시킬 수 있다.

Description

ＩＣ칩 검사용 테스터데이타 압축방법과 그 압축장치 및 ＩＣ칩용 테스터장치와 그 테스터방법

본 발명은 PCB 보드에 있는 IC칩을 검사하기 위한 IC칩 검사용 테스터데이타 압축방법과 그 압축장치 및 IC칩용 테스터장치와 그 테스터방법에 관한 것이다.

PCB 보드는 전자기기의 제어블록에 주로 쓰이는 것으로, 퍼스널 컴퓨터의 메인보드, 각종 AV시스템의 제어보드등이 있다. 이 PCB보드는 임의의 디지탈신호처리를 위하여 다수개의 IC칩이 전기적으로 서로 연결되어 그 칩에 따르는 기능들이 조합된 집합체를 말한다. 이 PCB 보드는 보드 조립공정에서 IC칩들의 연결이 완료된 후, 이 IC칩들의 연결 및 IC칩들 자체의 양호와 불량상태가 검사되어야 하는데, 이와 같은 검사는 디지탈 PCB를 검사하는 장비에 의해서 가능하다.

일반적으로 상기 PCB검사장비는 PCB 보드 또는 IC칩들에 복잡한 디지탈 신호를 인가한 다음 PCB에서 발생하는 여러가지 디지탈 신호를 읽어서 규정된 응답의 정상적인 신호와 비교하므로써 양호와 불량을 검사할 수 있도록 한 것이다. 또한 그 장비는 PCB내의 특정한 디지탈 IC소자에만 신호를 인가하여 해당하는 검사가 실시되도록 한다. 여기서 상기 신호를 인가하는 대상은 PCB의 전체가 될 수 있으며, 특정한 디지탈 IC칩의 소자가 되기도 한다. 즉, PCB의 특정소자의 기능을 검사하여 각 소자에 대한 불량 유,무를 검사하는 장비를 인서킷 테스터(Incircuit Tester)라 하고, PCB 전체 또는 커다란 블록단위로 하는 기능검사를 기능 테스터(Functional Tester)라 말한다.

최근의 PCB는 반도체 기술이 발달함에 따라 점점 더 복잡한 기능을 가진 IC칩을 다수 포함하고 있다. 이러한 IC칩들은 많은 입, 출력핀을 갖고 집적도가 매우 높은 LSI(large scale integration), VLSI(very large scale integration) 등이며, 이 칩들에 대한 검사는 상당히 복잡한 과정을 거치게 된다. 예를들어, 도 1과 같이 LSI 또는 VLSI의 검사는 IC칩의 입력핀에 매우 길고 복잡한 디지탈 신호인 테스터데이타를 입력시켜 소정의 출력데이타를 얻음으로써 IC칩에 대한 불량 유,무를 밝히는 과정이다.

이와 같은 검사에 필요한 테스터데이타는 도 2에 도시된 바와 같이, 한 핀에 한줄의 데이타로 표시된 행렬형태로 표현되도록 하는 N개의 데이타패턴으로 분할되는데, 소자의 입,출력핀에 해당하는 행과 매 클락마다 발생하는 열의 데이타로 표현된다. 여기서 상기 데이타패턴은 여러개의 핀으로 한 클락의 순간에 발생하는 디지탈신호의 열로 표현되고, 소위 테스터벡터(이하, '데이타패턴'이라 함)라 하며, 여러개의 데이타패턴 그룹을 하나의 테스터패턴이라 한다. 이와 같은 테스터데이타는 다수개의 동일한 데이타패턴들의 그룹인 테스터패턴이 중복되지 않은 다른 데이타패턴과 혼합되어 있는 구조를 갖는다.

대부분의 널리 쓰이는 디지탈 PCB 검사장비는 테스터패턴을 각 입,출력 핀의 메모리에 기억시켜 둔 후에 일정한 클락에 따라 데이타패턴을 발생시킨다. 이때, 매우 복잡한 VLSI 소자의 경우 입,출력핀은 수백개 이상이고, 테스터패턴의 길이는 수천에서 수만개 이상이 된다. 이와 같이 복잡한 IC칩을 검사하는데는 길이가 매우 긴 테스터패턴이 필요하기 때문에 많은 용량의 메모리가 필요하다.

따라서 메모리가 많이 구성된 디지탈 PCB 검사장비는 제품의 제조단가를 높이며 부피도 크게 되는 단점이 있다.

이와 같은 메모리의 수를 줄이기 위해 출원된 HP특허(US4,625,814)는 테스터데이타를 원래의 형태에서 압축된 형태로 변경하여 저장하였다가 실제로 디지탈신호를 발생시키는 순간에 원래의 형태로 복원시키는 방법을 사용한다. 또한, HP특허는 반복되는 테스터벡터를 그룹으로 하여 테스터데이타를 압축하는 방법을 보여주는 것으로써, 자주 발생되는 데이타패턴을 짧은 압축코드로 치환한 후, 이 치환된 압축코드들로 전체를 표현하는 치환방법을 기본으로 사용한다. 이때, 압축방법의 효율성은 전체적으로 장비의 성능 및 가격을 좌우하는 중요한 부분이다.

종래기술에 따른 바람직한 실시예의 HP특허를 간략하게 설명하면 도 3에 도시된 바와 같이, 테스터데이타에 해당하는 어드레스로 치환되어 필요시 어드레스를 출력하는 데이타압축부(100)를 구비하고, 중복되지 않은 데이타패턴이 저장되어 상기 데이타압축부(100)의 어드레스에 해당하는 지정 데이타패턴을 찾아내는 제1메모리부(20)와, 제1메모리부(20)의 데이타패턴이 실제로 출력되는 테스터신호출력부(15)로 이루어진다.

데이타압축부(100)는 테스터데이타에 대한 치환된 코드와 그 코드에 대한 어드레스를 발생시키는 데이타 압축 프로세서로써, 시스템을 제어하는 제어부(110)와, 제어부(110)의 알고리즘 및 제어순서에 따라 출력되고 테스터데이타가 치환된 어드레스코드가 저장된 주메모리부(120)와, 제어부(110)의 제어순서에 대한 어드레스코드를 일시적으로 저장하는 레지스터부(130)와, 레지스터부(130)의 어드레스코드를 적기적 메칭으로 인터페이싱하는 인터페이스부(140)와, 인터페이싱된 어드레스코드에 해당하는 실제 어드레스를 출력하는 엔코더저장부(150)와, 엔코더저장부(150)의 어드레스를 선택하여 제1메모리부(20)에 출력하는 먹스(MUX)(160)로 이루어진다. 이때, 레지스터부(130)와, 엔코드저장부(150)는 제어부(110)의 클럭제어신호에 의해 동작된다. 제어부(110)는 통상적으로 CPU를 사용한다.

제1메모리부(20)는 IC칩의 입,출력 핀수에 대응되는 구성요소를 가지며, 먹스(160)에서 선택된 어드레스에 해당하는 데이타패턴을 1비트씩 할당하여 각각의 핀에 발생시키는 제1출력메모리부와 제2출력메모리부 … 및 제n출력메모리부로 이루어진다. 여기서 상기 데이타패턴은 상기 각각의 출력메모리부에 저장되는 1비트의 집합이며, 순차적으로 입력되는 어드레스가 지정된다.

테스터신호출력부(15)는 제1메모리부(20)의 데이타패턴을 IC칩의 핀 각각에 일대일 대응되게 전기적인 신호로 출력하는 n개의 출력부로 구성되어 있다.

이와 같이 구성된 HP특허의 동작은 먼저 테스터할 보드 또는 IC칩에 연결하고, 데이타압축부(100)에서 압축데이타를 불러내어 테스터를 시작한다. 즉, 제어부(110)에서는 주메모리부(120)에 저장된 제어 알고리즘에 따른 어드레스코드를 읽어와 레지스터부(130)에 일시적으로 저장시킨다. 이때, 제어부(110)는 레지스터부(130)에 클럭신호를 보내 주메모리부(120)의 어드레스코드가 레지스터부(130)에 저장되도록 한다. 인터페이스부(140)는 레지스터부(130)로 부터 어드레스코드를 받으면 전기적으로 메칭되도록 인터페이싱을 수행하여 엔코더저장부(150)에 보낸다. 그러면 엔코더저장부(150)는 제어부(110)의 클럭신호에 의해 어드레스코드에 해당하는 어드레스를 엔코딩한다. 이와 같이 엔코딩된 어드레스는 테스터벡터에 해당하는 압축된 데이타의 어드레스이며, 이는 먹스(160)에 의해서 출력된다. 상기 어드레스가 제1메모리부(20)에 입력되면 각 제1 또는 제2 및 제n출력메모리부에서 어드레스에 대응하는 1비트열의 데이타패턴으로 분리/지정된다. 이와 같이 지정된 각각의 데이타패턴은 테스터신호출력부(15)에 의해서 실제로 테스터를 위해 IC칩에 전기적인 신호로 공급된다.

여기서, 실제로 중요한 작용은 엔코더저장부(150)의 어드레스가 상기 제1메모리부(20)의 제n개의 출력메모리부에 저장된 n개 1비트들의 집합에 대한 치환된 압축데이타이므로 다수의 데이타에 대한 압축현상을 나타내는 것이고, 상기 제어부(110)를 통해 주메모리부(120)의 어드레스코드가 여러번 동일하게 반복되면 엔코더저장부(150)의 어드레스가 동일하므로 같은 데이타패턴이 제1메모리부(20)를 통해 출력된다는 하나의 테스터패턴이 발생하는 것이다. 예를들어, 제1메모리부(20)는 중복되지 않는 데이타패턴을 가지기 때문에 동일한 테스터패턴 블럭의 테스터데이타를 발생시킬 경우에 같은 데이타패턴을 여러번 반복적으로 출력한다.

따라서, HP특허는 반복되지 않는 데이타패턴을 제1메모리부(20)에 저장하고, 이것의 어드레스를 엔코더저장부(150)에 저장하고 전체적인 제어순서를 주메모리부(20)에 저장함으로써 매우 긴 테스터데이타를 압축할 수 있다. 이러한 HP의 압축방법은 테스터데이타를 압축할 수 있는 효율적인 방법을 제공하기는 하지만 몇가지 단점이 있다.

첫째, 데이타압축부(100)에는 CPU인 제어부(110)를 포함하고 있기 때문에 구성이 복잡하다는 것이다. 즉, 제어부(110)는 통상적으로 별도의 클럭과 메모리를 반드시 필요하기 때문에 전반적으로 장비의 가격을 올리고 PCB의 집적도를 떨어뜨리는 결과를 초래한다.

둘째, 하나의 테스터데이타를 제1메모리부(20), 엔코더저장부(150)와, 주메모리부(120)에 세가지의 데이타로 변환하여야하기 때문에 프로그램밍이 어렵다.

따라서, 본 발명은 종래의 문제점을 해결하기 위해 안출한 것으로써, 제어부를 사용하지 않으면서도 압축율을 더 향상시키도록 한 IC칩 검사용 테스터데이타 압축방법과 그 압축장치 및 IC칩용 테스터장치와 그 테스터방법을 제공하는데 그 목적이 있다.

도 1은 일반적으로 IC칩을 검사하는 개념도,

도 2는 IC칩의 검사를 위한 테스터데이타를 나타낸 도면,

도 3은 종래기술의 HP특허에 따른 테스터데이타 복원장치를 나타낸 블록도,

도 4는 본 발명에 따른 IC칩 검사용 테이팅데이타 압축방법을 나타낸 설명도,

도 5는 도 4에 나타낸 본 발명의 압축방법에 의해 저장하는 방법을 나타낸 플로우 차트,

도 6은 본 발명에 따른 바람직한 실시예의 IC칩용 테스터데이타 압축저장장치를 나타낸 블록도,

도 7은 본 발명의 다른 바람직한 실시예로써, IC칩용 테스터장치를 나타낸 블록도,

도 8은 도 7의 IC칩용 테스터장치를 구체적으로 나타낸 상세블록도,

도 9는 도 7 및 도 8의 테스터장치의 동작을 나타낸 설명도,

도 10a 및 도 10b는 본 발명의 또 다른 실시예로써, IC칩용 테스터방법을 나타낸 플로우차트이다.

도면의 주요부분에 대한 부호의 설명

10 ; 패턴슬라이스부 15 ; 테스터신호출력부

20 ; 제1메모리부 25 ; 시퀸서

26 ; 클럭발생부 27 ; 판별부

28 ; 제1카운트부 29 ; 제2카운트부

30 ; 제2메모리부 40 ; 제3메모리부

50 ; 제4메모리부 60 ; 제5메모리부

200 ; 압축시퀸서

상기 목적은, 본 발명에 따라, IC칩 검사용 테스터데이타 압축방법에 있어서, 상기 테스터데이타를 다수개의 소정 데이타패턴으로 나누는 단계와, 상기 상이한 데이타패턴들에 어드레스를 부여하는 단계와, 상기 테스터데이타에서 어드레스의 연속수 및 반복수에 관한 길이값을 구하는 단계와, 상기 테스터데이타를 상기 어드레스와 길이값으로 표현한 복수개의 테스터패턴으로 압축하는 단계를 포함하여 제공하는 테스터데이타 압축방법에 의해 달성된다.

또한, 상기 데이타패턴은 상기 IC칩의 핀에 단위비트씩 동시에 출력되는 데이타의 집합으로 구성되는 것이 바람직하다.

또한, 상기 복수개의 테스터패턴은 임의의 순차를 표현하는 순서값으로 지정되는 것이 바람직하다.

상기 목적은, 본 발명의 다른 분야에 따라, IC칩 검사용 테스터데이타 압축방법을 기초한 압축저장방법에 있어서, 테스터데이타를 준비하여 N개의 소정 데이타패턴으로 분할하는 단계와, 동일하게 반복하는 상기 데이타패턴을 순차적으로 검지하여 서로 상이한 어드레스를 부여하는 단계와, 상기 어드레스의 데이타패턴을 중복되지 않도록 제1메모리에 저장하는 단계와, 상기 테스터데이타에 따라 상기 어드레스에 대한 소정의 연속수 및 반복수를 카운트하는 단계와, 상기 어드레스와 연속수 또는 반복수를 테스터패턴 블럭으로 지정하여 제2메모리에 저장하는 단계와, 상기 테스터패턴 블럭에 순서값을 부여하여 제3메모리에 저장하는 단계를 포함하는 압축저장방법에 의해서도 달성된다.

또한, 본 압축저장방법은 상기 어드레스를 부여하는 단계에서 제3메모리에 저장하는 단계로 상기 테스터데이타가 모두 압축될 때까지 반복수행하는 단계를 더 포함하는 것에 의해서도 달성된다.

여기서, 상기 데이타패턴을 저장하는 영역과, 상기 어드레스와 연속수 또는 반복수를 저장하는 영역과, 상기 순서값을 저장하는 영역은 개별적인 임의의 메모리 또는 일체형 메모리인 것이 바람직한다.

상기 목적은, 본 발명의 다른 분야에 따라, IC칩 검사용 테스터데이타 압축장치에 있어서, 상기 테스터데이타를 적어도 2개이상의 소정 데이타패턴으로 분할하는 패턴슬라이스부와, 상기 데이타패턴중 상이한 것들에만 어드레스가 부여하여 저장되는 제1메모리부와, 상기 테스터데이타를 상기 어드레스와 어드레스의 연속수 또는 반복수에 대한 길이값의 형태로 저장하는 제2메모리부와, 상기 어드레스와 어드레스의 연속수 또는 반복수에 대한 길이값으로 이루어진 복수개의 테스터패턴 블럭에 순서값을 부여하여 저장하는 제3메모리부를 포함하는 테스터데이타 압축장치에 의해서도 달성된다.

또한, 상기 패턴슬라이스부의 데이타패턴을 제1메모리부에 어드레스가 부여되어 저장되도록 하거나, 상기 어드레스와 연속수 또는 반복수가 제2메모리부에 저장되도록 하거나, 또는 상기 순서값이 제3메모리부에 저장되도록 프로세서를 수행하는 압축시퀸서를 더 포함하여 달성되는 것이 바람직하다.

여기서, 상기 제2메모리부는 테스터데이타가 연속되거나, 반복되는 어드레스중 하나를 저장하는 제4메모리부와, 상기 어드레스의 연속수 또는 반복수의 길이값을 저장하는 제5메모리부를 포함하는 것이 바람직하다.

또한, 상기 데이타패턴은 상기 IC칩의 핀에 단위비트씩 동시에 출력되는 데이타의 집합으로 구성되는 것이 바람직하다.

또한, 상기 제1메모리부와 제2메모리부와 제3메모리부는 일체형이거나, 또는 개별적인 분리형인 것이 바람직하다.

상기 목적은, 본 발명의 다른 분야에 따라, IC칩용 테스터장치에 있어서, 상기 IC칩의 테스터를 위한 테스터데이타가 압축된 복수의 순서값을 출력하는 제3메모리부와, 상기 순서값에 해당하는 어드레스와 어드레스의 연속수 또는 반복수를 출력하는 제2메모리부와, 상기 어드레스가 상기 연속수 또는 반복수 만큼 순차적으로 출력되도록 하는 시퀸서와, 상기 순차적으로 출력된 어드레스에 대응하는 상기 테스터데이타의 데이타패턴을 출력하는 제1메모리부와, 상기 IC칩의 핀에 데이타패턴의 전기적인 신호를 공급하는 테스터신호출력부를 포함하는 IC칩용 테스터장치에 의해서도 달성된다.

여기서, 상기 제2메모리부는 테스터데이타가 연속되거나, 반복되는 어드레스중 하나를 출력하는 제4메모리부와, 상기 어드레스의 연속수 또는 반복수에 대한 길이값을 출력하는 제5메모리부를 포함하는 것이 바람직하다.

또한, 상기 시퀸서는 상기 어드레스가 상기 연속수 또는 반복수 만큼의 순차적으로 출력되면 상기 제3메모리부의 순서값이 증가되도록 제어하는 것이 바람직하다.

또한, 상기 데이타패턴은 상기 IC칩의 핀에 단위비트씩 동시에 출력되는 데이타의 집합으로 구성되는 것이 바람직하다.

또한, 상기 순서값은 테스터데이타가 복수개의 테스터패턴으로 압축된 소정 규칙에 따라 지정되는 것이 바람직하다.

그리고, 상기 시퀸서는 상기 제2메모리부의 어드레스를 소정의 단위로 증가하여 출력하는 제1카운터부와, 상기 제2메모리부의 어드레스의 연속수 또는 반복수를 소정의 단위로 0까지 감소시킨 후 상기 제3메모리부의 순서값이 증가되도록 제어하는 제2카운터부와, 상기 제2카운터부가 클럭에 맞추어 동작되도록 클럭신호를 출력하는 클럭발생부와, 상기 연속수와 반복수를 식별하는 판별신호에 따른 클럭신호를 상기 제1카운터부에 출력하는 판별부를 포함하는 것에 의해 달성된다.

상기 목적은, 본 발명의 다른 분야에 따라, IC칩용 테스터방법에 있어서, 상기 IC칩용 테스터데이타를 준비하여 다수개의 소정 데이타패턴으로 나누고 서로 상이한 어드레스로 저장하는 단계와, 상기 테스터데이타에서 어드레스의 연속수 및 반복수에 관한 길이값을 구하여 상기 어드레스와 길이값으로 한 테스터패턴 블럭에 순서값을 부여하고 저장하는 단계와, 상기 IC칩에 테스터가 시작되면 상기 저장된 순서값을 발생시켜 상기 순서값에 해당하는 어드레스와 길이값을 읽어들이고, 상기 어드레스를 상기 길이값만큼 순차적으로 연속 출력하거나, 또는 상기 어드레스를 상기 길이값만큼 반복 출력하는 단계와, 상기 연속 또는 반복 출력된 어드레스에 해당하는 상기 테스터데이타의 데이타패턴을 지정하여 상기 데이타패턴의 전기적인 신호를 상기 IC칩의 구동 핀에 공급하는 단계를 포함하는 IC칩용 테스터방법에 의해 달성된다.

여기서, 상기 소정 데이타패턴은 상기 IC칩의 핀에 단위비트씩 동시에 출력되는 데이타의 집합으로 구성되는 것이 바람직하다.

또한, 상기 어드레스를 상기 길이값만큼 순차적으로 연속 출력하거나, 또는 상기 어드레스를 상기 길이값만큼 반복 출력하는 단계는 상기 발생된 순서값에 해당하는 어드레스와 길이값을 읽어들이는 단계와, 상기 길이값이 반복수인 경우, 상기 길이값이 다운 카운트될 때마다 상기 어드레스를 출력하는 단계와, 상기 길이값이 연속수인 경우, 상기 길이값이 다운 카운트될 때마다 상기 어드레스를 차등적으로 증가하여 출력하는 단계를 포함하는 것이 바람직하다.

그리고, 상기 순서값이 최종값에 도달할 때까지 상기 IC칩에 테스트를 시작하는 단계에서 전기적인 테스터신호를 상기 IC칩에 공급하는 단계로 반복수행하는 것에 의해서도 달성됨이 바람직하다.

이하, 첨부된 도면을 참조하여 본 발명에 따른 IC칩 검사용 테스터데이타 압축방법과 그 압축장치 및 IC칩용 테스터장치와 그 테스터방법을 상세하게 설명한다.

도 4는 본 발명에 따른 IC칩 검사용 테이팅데이타 압축방법을 나타낸 설명도이고, 도 5는 도 4에 나타낸 본 발명의 압축방법에 의해 저장하는 방법을 나타낸 플로우 차트이고, 도 6은 본 발명에 따른 바람직한 실시예의 IC칩용 테스터데이타 압축저장장치를 나타낸 블록도이고, 도 7은 본 발명의 다른 바람직한 실시예로써, IC칩용 테스터장치를 나타낸 블록도이고, 도 8은 도 7의 IC칩용 테스터장치를 구체적으로 나타낸 상세블록도이고, 도 9는 도 7 및 도 8의 테스터장치의 동작을 나타낸 설명도이고, 도 10a 및 도 10b는 본 발명의 또 다른 실시예로써, IC칩용 테스터방법을 나타낸 플로우차트이다.

본 발명에 따른 IC칩 검사용 테스터데이타 압축방법에 대한 개념을 설명한다. 우선, 테스터데이타가 N개의 데이타패턴으로 제시되면 테스터데이타는 테스터패턴에 해당하는 여러개의 소그룹으로 나누어지고, 이들 소그룹들은 데이타패턴의 연관성에 따른 각각의 어드레스로 설정된다. 이때, 상기 데이타패턴의 연관성은 임의적인 조합에 따를 수도 있다. 이와 같은 어드레스는 순차적인 연속성 또는 동일한 반복성을 갖느냐에 따라서 다수개의 해당 테스터패턴 블럭으로 형성된다. 이들 테스터패턴 블럭의 표현은 시작 어드레스와, 순차적인 연속성의 회수(이하, '길이값'이라 함)로서 표현이 가능하며, 또는 동일하게 반복되는 어드레스와, 반복성의 회수(이하, '길이값'이라 함)에 언드라인(underline)으로서 표현이 가능하다.

예를들어, 도 4에 도시된 바람직한 실시예와 같이 8개의 서로 다른 데이타패턴으로서 140번의 어드레스부터 147번의 어드레스까지의 테스터데이타는 순차적인 연속성을 가지므로 제1블럭의 테스터패턴으로 설정하고, 또한 12개의 서로 다른 데이타패턴으로서 200번의 어드레스부터 211번의 어드레스까지의 테스터데이타도 순차적인 연속성에 따른 제2블럭 테스터패턴으로 설정하며, 5개의 동일한 데이타패턴으로서 450번의 어드레스의 테스터데이타는 5번의 반복된 동일성을 가지므로 제3블럭 테스터패턴으로 설정되면, 제1블럭 테스터패턴은 140번에서 147번까지의 어드레스이기에 (140,8)로 표기되고, 제2블럭 테스터패턴은 200번에서 211번까지의 어드레스이기에 (200,12)로 표기되며, 제3블럭 테스터패턴은 450번의 어드레스가 동일하기에 (450,)로 표기된다. 이와 같은 상기 제1블럭과 제2블럭과 제3블럭 테스터패턴은 테스터패턴 블록의 순서값을 나타내는 것으로써, 각각 140번지에서 시작되는 8개의 데이타패턴 소그룹, 200번지에서 시작되는 12개의 데이타패턴 소그룹, 450번지의 테스터벡터가 5회반복된 5개의 데이타패턴 소그룹을 의미한다.

따라서, 이와 같이 테스터데이타가 테스터패턴의 단위로 기록, 저장되면, 상당히 많은 량의 테스터데이타라 하더라도 충분히 적은 량의 데이타로 압축이 가능하다.

상술한 압축방법을 기초로 한 본 발명으로써 테스터데이타 압축저장방법에 관한 소프트웨어를 상세하게 설명하면 다음과 같다.

도 5에 나타낸 바와 같이 본 발명의 압축저장방법은 먼저, 본 압축방법의 알고리즘이 구축된 압축프로세서는 무수히 많은 소자가 매우 복잡한 구성으로 이루어진 IC칩을 검사하기 위해서 테스터데이타를 받아들이면 상기 IC칩의 각 핀에 할당되는 많은 량의 테스터데이타를 인식하고(S10), 테스터데이타가 각 핀에 1비트씩 입력될 수 있도록 N개의 소정 데이타패턴으로 나누지되도록 분할한다(S20). 이와 같이 분할된 데이타패턴(X)은 초기패턴에서 부터 차례로 출력된다(S30).

그러면 압축프로세서는 상기 초기데이타패턴(X)이 이전의 데이타패턴(X-1)과 동일하게 반복된 것인지를 확인하여(S40) 당연히 반복되지 않았으며 연속되지 않았기에 상기 확인과정과 관계없이 상기 초기에 출력된 데이타패턴(X)에 지정되는 어드레스를 부여하고(S50), 압축프로세서의 소정 메모리영역에 저장한다(S60). 데이타패턴에 어드레스가 부여된 후, 압축프로세서는 그 어드레스가 연속과 반복의 시점에서 초기 어드레스임을 검지하고(S70), 상기 데이타패턴을 한 카운트 증가시켜(S80) 두번째 데이타패턴(X+1=X)을 출력시킨다(S30). 이때, 두번째 데이타패턴은 상기 초기 데이타패턴과 동일한 것인지의 확인과정을 통해 판별된다(S40).

여기서 상기 판별결과(S40)가 반복된 동일성에 따른 것이 아니고, 연속성에 따른 것이라면 상기 두번째 데이타패턴에 해당하는 두번째 어드레스를 부여하고(S50), 상기 압축프로세서의 소정 메모리영역에 해당 어드레스를 저장한다(S60) 초기 어드레스 판별과정을 거친다(S70). 그러면 압축프로세서는 상기 어드레스의 연속수를 구하기 위한 것으로 초기 연속인지를 알기 위하여 연속수가 기억되어 있는지를 판별하고(S90), 연속수가 기억되어 있지 않았을 경우에 초기로 인정하고 연속수를 1로 설정한 후(S95) 상기 연속수에 1을 업 카운트하여 이 값을 연속수로 기억한다(S100). 이때, 상기 S90단계에서 연속수가 기억되어 있을 경우는 압축프로세서가 기억된 연속수에 1을 업 카운트하여 그 값을 기억한다(S100).

한편, 상기 판별결과(S40)가 연속성에 따른 것이 아니고 반복된 동일성에 의한 것이라면 초기 반복인지를 알기 위하여 반복수가 기억되어 있는지를 검지한 후(S110), 현 어드레스를 부여하고 그에 대한 반복수를 설정한다. 예를 들어 압축프로세서는 상기 반복수가 기억되어 있지 않은 경우에 초기 반복으로 인정하여 반복수를 1로 설정한 후(S120), 현재의 데이타패턴에 X-1의 어드레스를 반복 부여하고(S130), 상기 어드레스의 데이타패턴을 상기 압축프로세서의 소정 메모리영역에 저장하며(S140), 상기 반복수에 1을 업카운트하여 이 값을 반복수로 기억한다(S150). 이때, 상기 반복수가 기억되어 있는 경우에 압축프로세서는 상기 데이타패턴에 X-1번째의 어드레스를 부여하고 기억된 반복수에 1을 업 카운트하여 그 값을 기억한다(S150).

상술한 바와 같이 압축프로세서는 연속수 또는 반복수를 저장 및 기억하는데, 기억된 연속수 또는 반복수가 소정의 연속 또는 반복값 이상인가를 판별하고(S160), 소정의 값까지 카운트되었으면 초기어드레스와 그의 연속수 또는 어드레스와 그의 반복수로 테스터패턴 블럭을 지정하여 그에 대한 순서값을 부여하고 기억한다(170). 또한, 압축프로세서는 상기 테스터패턴 블럭의 초기어드레스가 N+1번째 어드레스일 때까지 계속 데이타패턴을 한 카운트씩 증가시켜 상기 S30에서 S170까지의 플로우를 반복하고(S180), 상기 N+1번째 어드레스에서 플로우를 종료시킨다(S190). 그리고 상기 기억된 연속수와 반복수가 소정의 값까지 카운트되지 않았으면 압축프로세서는 다음 데이타패턴(X+1)을 지정하여(S180) 지정된 데이타패턴이 N+1번째의 데이타패턴에 이를 때까지 계속 데이타패턴을 한 카운트씩 증가시켜 상기 S30에서 S140까지의 플로우를 반복하고(S180), 상기 N+1번째 어드레스에서 플로우를 종료시킨다(S190).

따라서, 본 압축저장방법은 테스터데이타를 N개의 데이타패턴으로 분할하여 각 데이타패턴에 대해 어드레스를 부여하고, 테스터데이타의 데이타패턴에 대한 상기 어드레스의 순차적인 연속수 또는 동일한 반복수를 구하여 테스터패턴의 블럭에 대한 순서값을 설정 및 저장하고, 다시 이후의 데이타패턴에 대하여 상기 어드레스의 연속수 또는 동일한 반복수를 구하여 테스터패턴의 블럭에 대한 순서값을 설정하고 저장하는 플로우를 최종 데이타패턴에 이르기 까지 반복하므로 테스터데이타의 압축을 가능하게 한다. 여기서 상기 순서값등의 것들이 저장되는 메모리영역은 개별적이거나 일체형이다.

상술한 압축저장방법에 따른 본 발명의 바람직한 실시예로서, IC칩용 테스터데이타 압축저장장치를 설명하면 다음과 같다.

도 6에 따른 본 발명의 압축저장장치는 테스터데이타를 N개의 소정 데이타패턴으로 순차적인 분할을 하는 패턴슬라이스부(10)와, 상기 패턴슬라이스부(10)에서 분할된 데이타패턴이 서로 중복되지 않도록 어드레스를 저장하는 제1메모리부(20)와, 상기 제1메모리부(20)에 저장된 데이타패턴의 어드레스의 연속수 또는 반복수의 길이값(이하, 연속수 또는 반복수라 함)으로 부터 연속을 시작하는 어드레스와 그의 연속수 또는 동일한 어드레스와 그의 반복수를 각각 저장하는 제2메모리부(30)와, 상기 제2메모리부(30)의 시작 어드레스와 그의 연속수 또는 시작 어드레스와 그의 반복수에 대한 테스터패턴 블럭의 순서값을 저장하는 제3메모리부(40)와, 상기 테스터데이타가 어드레스와 연속수 또는 반복수등에 의해 압축되도록 상기 메모리부들을 제어하는 압축시퀸서(200)로 이루어진다. 제2메모리부(30)는 각 테스터패턴 블럭의 시작 어드레스만을 순차적으로 저장하는 제4메모리부(50)와, 상기 각 테스터패턴 블럭의 연속수 또는 반복수를 상기 시작 어드레스와 대응되도록 저장하는 제5메모리부(60)로 이루어진다.

압축시퀸서(200)는 상기 패턴슬라이스부(10)에서 분할된 데이타패턴을 상기 테스터데이타의 순서에 따른 어드레스로 서로 상이하도록 상기 제1메모리부(20)에 부여하고, 부여된 어드레스가 상기 테스터데이타의 순서에 따른 연속수 또는 반복수를 구하여 그의 시작 어드레스와 연속수 또는 반복수를 상기 제2메모리부(30)에 부여하고, 제1메모리부(20)에 다수개의 데이타패턴으로 이루어진 테스터패턴을 하나의 블럭으로 순서값을 상기 제3메모리부(40)에 부여한다.

상기와 같이 구성된 본 발명의 압축저장장치에 대한 동작은 상기 테스터데이타를 압축저장하는 방법과 동일하다. 이를테면, 압축시퀸서(200)에서는 무수히 많은 소자가 매우 복잡한 구성으로 이루어진 IC칩을 검사하기 위한 테스터데이타를 받아들이면 상기 IC칩의 각 핀에 할당되는 많은 량의 테스터데이타를 인식하고, 테스터데이타가 각 핀에 1비트씩 입력될 수 있도록 N개의 소정 데이타패턴으로 분할되어 저장되도록 패턴슬라이스부(10)를 제어하고, 이와 같이 분할된 데이타패턴(X)을 초기패턴에서 부터 차례로 출력시킨다. 또한, 압축시퀸서(200)는 출력되는 상기 데이타패턴이 서로 중복되지 않도록 어드레스를 부여하여 제1메모리부(20)에 저장시키고, 상기 데이타패턴에 부여된 어드레스의 순차적인 연속수 또는 동일한 반복수를 구하여 그의 시작 어드레스와 동일 어드레스를 제2메모리부(30)의 제4메모리부(50)에 부여하고, 상기 연속수와 반복수를 제2메모리부(30)의 제5메모리부(60)에 부여한 후 최종적으로, 이와 같은 상기 어드레스와 연속수 또는 반복수의 그룹을 각각의 테스터패턴의 블럭으로 지정하여 순서값을 제3메모리부(40)에 부여하여 저장되도록 한다.

그리고 상기 압축저장방법을 기초하여 바람직한 실시예로서, 본 발명의 IC칩용 테스터장치를 설명하면 다음과 같다.

도 7에 따른 본 테스터장치는 테스터데이타가 테스터패턴 블럭에 따른 순서값으로 저장되어 있는 제3메모리부(40)를 가지고 있으며, 상기 제3메모리부(40)의 블럭순서값에 해당하는 어드레스들을 연속성과 반복성에 따라 축약시켜 저장하는 제2메모리부(30)와, 상기 제3메모리부(40)에 저장된 순서값이 상기 제2메모리부(30)에 출력되도록 클럭을 발생시키고 상기 제2메모리부(30)의 연속성과 반복성에 따라 축약된 어드레스를 업 카운트하여 풀 어드레스를 순차적으로 출력시키는 시퀸서(25)와, 상기 시퀸서(25)에서 출력되는 어드레스에 해당하는 데이타패턴을 출력하는 제1메모리부(20)와, 상기 제1메모리부(20)의 데이타패턴을 전기적인 테스터신호로 변환하여 IC칩의 각 구동핀에 출력하는 테스터신호출력부(15)로 구성된다.

도 8에 도시된 바와 같이, 상기 제2메모리부(30)는 각 테스터패턴 블럭의 순서값에 해당하는 시작 어드레스만을 순차적으로 저장하는 제4메모리부(50)와, 상기 각 테스터패턴 블럭의 연속수 또는 반복수를 상기 시작 어드레스와 대응되도록 저장하는 제5메모리부(60)로 이루어진다. 상기 시퀸서(25)는 시스템 클럭신호를 발생시키는 클럭발생부(26)와, 상기 클럭신호와 동기되는 연속성 또는 반복성에 따른 키운트신호를 출력하는 판별부(27)와, 상기 카운트신호가 출력될 때마다 상기 제4메모리부(50)에 저장된 시작 어드레스를 하나씩 업 카운트하여 점점 증가된 어드레스를 출력하는 제1카운트부(28)와, 상기 클럭신호가 출력될 때마다 상기 제5메모리부(60)의 연속수 또는 반복수를 하나씩 다운 카운트하여 점점 감소시킨 후 클럭을 상기 제3메모리부(40)에 출력하는 제2카운트부(29)로 구성된다. 여기서 상기 제2카운트부(29)는 연속수 또는 반복수가 점점 감소되어 최소값 1이 되면 상기 제3메모리부(40)에 클럭을 발생시킨다. 또한, 상기 판별부(27)는 엔드게이트(AND gate)이며, 상기 클럭신호와 동기되는 연속성 또는 반복성의 식별신호(A singal)를 논리곱으로 연산하여 카운트신호를 상기 제1카운트부(28)에 출력한다. 상기 제1메모리부(20)는 데이타패턴이 IC칩의 각 구동 핀에 1비트씩 할당되도록 각각으로 나누어져 있는 다수개의 출력메모리부로 이루어지며, 상기 테스터신호출력부(15)는 상기 출력메모리부에 대응되는 다수개의 출력부로 이루어진다. 여기서 상기 식별신호는 어드레스가 반복성일 경우 로우신호이고, 어드래스가 연속성일 경우 하이신호이다.

상기와 같이 구성된 본 발명에 따른 IC칩용 테스터장치의 동작을 도 9에 나타낸 도면에 의거하여 설명한다. 먼저, 시퀸서(25)의 클럭발생부(26)에서 시스템클럭을 발생시키면 본 테스터장치는 시퀸서(25)에서 '테스터블럭의 순서값을 발생시키라'는 클럭의 출력에 의해서 시작된다. 이때, 상기 클럭은 제3메모리부(40)에 입력된다. 상기 클럭을 받은 제3메모리부(40)는 IC칩용 테스터데이타에 해당하는 테스터패턴의 블럭으로서 지정된 순서값 1을 제2메모리부(30)에 발생시킨다.

제2메모리부(30)에 저장되어 있는 시작 어드레스와 그 어드레스의 연속수 또는 반복수는 상기 제3메모리부(40)의 순서값에 대응되어 저장되어 있고, 그 순서값이 제2메모리부(30)에 들어오는 경우에 한해서 그 순서값 1에 해당되는 데이타로 출력된다. 즉, 순서값 1에 해당되는 제2메모리부(30)의 데이타는 시작 어드레스 140과 연속수 8이 지정되어 있고, 이들 각각의 어드레스 및 연속수는 제4메모리부(50) 및 제5메모리부(60)에 저장되어 있으므로 상기 제3메모리부(40)의 순서값이 제4메모리부(50)와, 제5메모리부(60)를 각각 지정하여 해당된 시작 어드레스 140 및 그의 연속수 8이다.

이와 같이 출력된 시작 어드레스와 그의 연속수는 상기 시퀸서(25)에서 상기 순서값에 해당하는 어드레스 그룹으로 출력되는 것으로서, 상기 클럭발생부(26)에서 발생된 다음 클럭에 의해서 제1카운트부(28)와, 제2카운트부(29)의 카운트에 따라 점점 증가하거나, 점점 감소된다. 예를들어, 상기 시작 어드레스 140은 제1카운트부(28)에서 상기 클럭발생부의 클럭에 따라 한 카운트씩 증가되어 출력되고, 마찬가지로 상기 연속수 8은 제2카운트부(29)에서 상기 클럭에 따라 한 카운트씩 감소된다. 이와 같이, 시작 어드레스 140은 연속수 8이 한 카운트씩 감소되어 1로 될 때까지 제1카운트부(28)에서 차등적으로 증가하여 어드레스 147까지 나타난다. 이때, 상기 제1카운트부(28)는 판별부(27)에서 상기 클럭발생부(26)의 클럭과 연속성을 나타내는 식별신호(하이신호)에 따라 발생하는 카운트신호에 의해서 카운트동작이 수행된다.

시퀸서(25)에서 상기 제2메모리부(30)의 시작 어드레스와 그 연속수가 풀 어드레스 즉 140에서 147까지의 어드레스로 연속수 만큼 업 카운트되어 출력되면 이들 각각의 어드레스는 제1메모리부(20)에 저장된 데이타패턴을 지정한다. 제1메모리부(20)는 지정된 데이타패턴들을 출력한다. 이어, 상기 데이타 패턴들은 테스터신호출력부(15)에서 테스터를 위한 전기적인 구동신호로 전환되어 연속적으로 IC칩 각각의 구동 핀에 출력되고, 이 시점에서 테스터는 시작된다.

시퀸서(25)는 상기 순서값1에 해당하는 테스터패턴의 테스터데이타가 상기 IC칩에 출력되면 제2카운트부(29)에서 클럭신호를 상기 제3메모리부(40)에 출력하여 다음 순서값2를 발생시키도록 한다. 이때, 상기 제2 카운트부(29)는 상기 연속수가 점점 다운(down) 카운트되어 '정해진 어드레스가 모두 출력되었다'는 의미인 최종값 1에 도달되면 상기 제3메모리부(40)에 클럭을 발생시킨다.

그러면 제3메모리부(40)는 순서값2를 제2메모리부(30)에 발생시키고 그 순서값2가 제2메모리부(30)에 지정된 시작 어드레스 200과 그의 연속수 12를 불러들이도록 한다. 이때, 상기 어드레스 200과 연속수 12는 각각 제4메모리부(50)와 제5메모리부(60)로 부터 출력되는 것이다. 시퀸서(25)는 상기 연속수 12가 하나씩 다운됨과 동기되어 상기 어드레스 200을 단계적으로 증가되도록 하여 출력한다. 예를들어, 시퀸서(25)는 제2카운트부(29)에서 상기 연속수 12가 11로 다운되면 제1카운트부(28)에서 상기 어드레스200은 201로 업 카운트되고, 이어 연속수 11이 10으로 다운되면 어드레스201은 202로 업 카운트되는 방식으로 동작하여 업 카운트된 어드레스는 제1카운트부(28)에서 순차적으로 출력되고, 연속수는 제2카운트부(29)에서 계속 다운 카운트된다. 이와 같이 출력되는 어드레스들은 제1메모리부(20)의 데이타패턴을 순차적으로 지정하여 IC칩의 구동 핀에 테스터신호를 발생시키도록 테스터신호출력부(15)에 출력한다. 여기서 상기 카운트동작은 클럭발생부(26)의 클럭 또는 판별부(27)의 카운트신호에 의해서 이루어진다.

이와 같이 상기 순서값2에 따른 테스터패턴이 상기 IC칩에 풀 데이타패턴으로 출력되면 시퀸서(25)는 제2메모리부(29)에서 연속수가 다운 카운트되어 최종값 1이되면 제3메모리부(40)에 출력하여 순서값3이 출력되도록 한다. 상기 순서값3은 제2메모리부(30)의 시작 어드레스450과 반복수5를 지정하는데, 시퀸서(25)에 의해서 상기 어드레스450을 5회 반복하여 순차적으로 출력되도록 한다. 이때, 시퀸서(25)는 동일한 클럭으로 제1카운트부(28)에서 어드레스450만을 출력하도록 제2카운트부(29)에서 반복수 5가 하나씩 감소되어 1까지 다운 카운트시킨다.

이와 같이 출력되는 어드레스들은 상기 순서값2의 처리과정과 동일하게 되어 IC칩의 구동 핀에 데이타패턴으로 적용된다. 여기서 상기 어드레스가 동일성에 따른 판별부(27)의 식별신호가 로우신호이기 때문에 상기 제1카운트부(28)는 판별부(27)의 반복성에 따른 카운트신호(로우신호)에 의해서 어드레스 450을 제2카운트부(29)에서 다운되는 카운트 회수 만큼 출력한다. 또한, 상기 제2카운트부(29)는 반복수 5가 다운 카운트되어 최종값 1이 되면 클럭을 상기 제3메모리부(40)에 출력하여 다음 순서값을 발생시키도록 한다.

따라서, 상기와 같은 본 테스터장치는 제3메모리부(40)에 부여된 순서값이 모두 차례로 출력될 때까지 계속 반복하여 그 순서값에 따른 테스터데이타를 IC칩의 구동 핀에 출력하므로 IC칩을 테스터하고, 그에 따른 IC칩의 양호 또는 불량을 찾아내는 근거가 된다.

본 발명에 따른 바람직한 다른 실시예로서, IC칩용 테스터방법은 첨부된 도 10에 나타낸 플로우 차트에 의거하여 설명이 가능하다. 먼저, IC칩 테스터요원이 IC칩 테스터시스템에 테스터할 IC칩의 고유번호를 입력하여 IC칩 테스터를 개시하면(S210) 그 시스템의 시퀸서는 IC칩을 테스터할 목적으로 상기 IC칩에 해당하는 테스터데이타를 선정하고(S220), 상기 IC칩의 구동 핀에 테스터신호의 구동이 용이하도록 단위 데이타인 N개의 소정 데이타패턴(테스터벡터로도 표현됨)으로 분할하여 특정의 기록영역에 저장한다(S230). 이때, 상기 테스터데이타는 도 2와 같이 무수히 많은 행과 열을 가지고 있다. 이와 같이 분할된 데이타패턴은 동일성과 연속성에 따른 것이기에 다수개의 동일한 어드레스 및 다수개가 연속된 순차적인 어드레스로 부여된다(S240). 상기 부여된 어드레스들은 테스터데이타에 따른 연속수 또는 반복수의 길이값(이하, '연속수 또는 반복수'라 함)을 구하여(S250) 그에 대한 테스터패턴의 블록에 대한 순서값을 부여하여 저장한다(S260). 이때, 상기 순서값은 임의의 순서를 갖는 문자로서 저장되며, 상기 테스터패턴 블럭이 바뀔때마다 증가 또는 감소된다.

이와 같이 상기 테스터데이타가 다수개의 순서값으로 압축된 상태에서 테스터개시를 위한 클럭신호가 발생되면(S270) 상기 테스터패턴의 블록에 따른 순서값(S)을 발생시킨다(S280). 순서값은 임의의 특정영역에 저장되어 있는 어드레스와 그의 연속수 또는 반복수 즉 소정의 길이값을 지정한다(S290). 이때, 상기 어드레스는 연속수 또는 반복수가 시작되는 어드레스이다.

그리고 순서값(S)에 의해 지정된 소정의 길이값이 반복수 또는 연속수인지를 검지하여(S300) 그 길이값이 연속수일 경우는 카운트값(K)을 1로 설정하고(S310), X번째 어드레스를 출력한다(S320). 상기 X번째 어드레스는 그 어드레스에 해당하는 테스터데이타의 데이타패턴을 지정하여 그 패턴의 전기적인 신호가 테스터할 IC칩의 구동 핀에 출력되도록 정보를 제공한다(S330). 이와 같은 어드레스의 전기적인 신호는 상기 X번째 어드레스에 해당하는 데이타패턴의 카운트값(K)이 상기 길이값 만큼의 횟수인가를 확인하여(S340), 길이값 만큼의 횟수에 도달할 때까지 상기 X번째 어드레스는 X+1번째 어드레스로 한 카운트씩 순차적으로 증가시키고, 상기 카운트값(K)도 1씩 순차적으로 증가시켜(S350) 증가된 어드레스로 업데이터(UP DATE)된다.

상기 S300단계에서 상기 길이값이 반복수일 경우에 카운트값(K)을 1로 설정하고(S360), 반복시작을 나타내는 Y번째 어드레스를 출력한다(S370). 상기 Y번째 어드레스는 그 어드레스에 해당하는 테스터데이타의 데이타패턴을 지정하여 그 패턴의 전기적인 신호가 테스터할 IC칩의 구동 핀에 출력되도록 정보를 제공한다(S380). 이와 같은 어드레스의 전기적인 신호는 상기 Y번째 어드레스에 해당하는 데이타패턴의 카운트값(K)이 상기 길이값 만큼의 횟수인가를 확인하여(S390), 길이값 만큼의 횟수에 도달할 때까지 상기 Y번째 어드레스는 Y+1번째 어드레스로 한 카운트씩 순차적으로 증가시키고, 상기 카운트값(K)도 1씩 순차적으로 증가시켜(S400) 증가된 어드레스의 데이타패턴으로 업데이터(UP DATE)된다.

예를들어, 상기 순서값(S)이 1에 지정된 테스터패턴이 상기 연속수에 대한 길이값이 8이고, 시작 어드레스가 140번째 어드레스이면 140번째 어드레스의 카운트값(K)을 1로 하여 해당 데이타패턴의 전기적인 신호를 IC칩의 구동 핀에 공급한다. 상기 전기적인 신호는 상기 카운트값(K)이 상기 길이값 8과 같은지를 판단하고, 그 카운트값(K)이 길이값에 도달할 때까지 카운트값(K)을 1씩 순차적으로 증가시키고, 140번째 어드레스를 1씩 순차적으로 증가시켜 결국 증가된 141,142, …, 147번째 어드레스의 데이타패턴으로 업데이터(UP DATE)된다. 또한, 순서값(S)이 3에 지정된 테스터패턴이 반복수에 대한 길이값이 5이고 그 반복수에 대한 어드레스가 450번째 어드레스이면 IC칩의 구동 핀에 공급되는 전기적인 신호는 450번째 어드레스에 해당하는 데이타패턴이 상기 길이값 5회만큼 반복되어 출력된다.

이와 같이 순서값(S)에 따른 테스터패턴의 어드레스 및 길이값이 순차적인 모든 어드레스에 대한 데이타패턴으로 한 전기적인 신호로 출력되면 상기 순서값(S)이 N번째 순서값인지를 확인한다(S410). 순서값(S)이 N번째이면 테스터데이타가 모두 IC칩에 공급된 것이고, 순서값(S)이 N번째에 도달되지 않았으면 상기 순서값(S)에 한 카운트를 증가(S+1)시킨다(S420). 이때, 상기 증가된 순서값(S+1)은 임의의 특정 저장영역에 발생되어 다시 데이타패턴의 전기적인 신호가 상기 순서값(S+1)에 따른 데이타패턴의 그룹으로써, 순차적인 어드레스의 데이타패턴으로 출력된다.

이와 같이 출력된 데이타패턴의 전기적인 신호는 IC칩의 구동 핀에 공급되어 목적에 맞는 각각의 디바이스를 테스팅하고, 테스팅에 대한 결과신호를 되돌려 준다. 테스터시스템은 결과신호를 분석하여 양호 또는 불량을 판정한다.

본 발명은 방대한 량의 테스터데이타를 치환기법에 의해 최소량으로 압축하는 방법을 제공하고, 이 방법을 기초하여 임의의 메모리에 압축저장하는 방법과, 그의 압축저장장치 및 IC칩 테스터장치와 그 테스터방법에 적용할 수 있다.

따라서, 본 발명이 하드웨어에 적용될 경우는 단순히 카운트와 메모리만으로 구성이 가능하기 때문에 제조단가를 줄이고, 장치의 제조공정에서 집적도를 향상시키고 유지 및 보수가 간단하다. 또한, 본 발명이 소프트웨어적으로 적용될 경우는 압축효율이 높기 때문에 데이타압축에 관련된 분야에서 광범위하게 사용 가능하고, 그에 따른 데이타압축의 적용효과를 상당히 향상시킬 수 있다.

Claims (21)

1. IC칩 검사용 테스터데이타 압축방법에 있어서, 상기 테스터데이타를 다수개의 소정 데이타패턴으로 나누는 단계와; 상기 상이한 데이타패턴들에 어드레스를 부여하는 단계와; 상기 테스터데이타에서 어드레스의 연속수 및 반복수에 관한 길이값을 구하는 단계와; 상기 테스터데이타를 상기 어드레스와 길이값으로 표현한 복수개의 테스터패턴으로 압축하는 단계를 포함하는 것을 특징으로 하는 IC칩 검사용 테스터데이타 압축방법.
2. 제1항에 있어서, 상기 데이타패턴은 상기 IC칩의 핀에 단위비트씩 동시에 출력되는 데이타의 집합으로 구성되는 것을 특징으로 하는 IC칩 검사용 테스터데이타 압축방법.
3. 제1항에 있어서, 상기 복수개의 테스터패턴은 임의의 순차를 표현하는 순서값으로 지정되는 것을 특징으로 하는 IC칩 검사용 테스터데이타 압축방법.
4. IC칩 검사용 테스터데이타 압축방법을 기초한 압축저장방법에 있어서, 테스터데이타를 준비하여 N개의 소정 데이타패턴으로 분할하는 단계와; 동일하게 반복하는 상기 데이타패턴을 순차적으로 검지하여 서로 상이한 어드레스를 부여하는 단계와; 상기 어드레스의 데이타패턴을 중복되지 않도록 제1메모리에 저장하는 단계와; 상기 테스터데이타에 따라 상기 어드레스에 대한 소정의 연속수 및 반복수를 카운트하는 단계와; 상기 어드레스와 연속수 또는 반복수를 테스터패턴 블럭으로 지정하여 제2메모리에 저장하는 단계와; 상기 테스터패턴 블럭에 순서값을 부여하여 제3메모리에 저장하는 단계를 포함하는 것을 특징으로 하는 압축저장방법.
5. 제4항에 있어서, 상기 어드레스를 부여하는 단계에서 제3메모리에 저장하는 단계로 상기 테스터데이타가 모두 압축될 때까지 반복수행하는 단계를 더 포함하는 것을 특징으로 하는 압축저장방법.
6. 제4항에 있어서, 상기 데이타패턴을 저장하는 영역과, 상기 어드레스와 연속수 또는 반복수를 저장하는 영역과, 상기 순서값을 저장하는 영역은 개별적인 임의의 메모리 또는 일체형 메모리인 것을 특징으로 하는 압축저장방법.
7. IC칩 검사용 테스터데이타 압축장치에 있어서, 상기 테스터데이타를 적어도 2개이상의 소정 데이타패턴으로 분할하는 패턴슬라이스부와; 상기 데이타패턴중 상이한 것들에만 어드레스가 부여하여 저장되는 제1메모리부와; 상기 테스터데이타를 상기 어드레스와 어드레스의 연속수 또는 반복수에 대한 길이값의 형태로 저장하는 제2메모리부와; 상기 어드레스와 어드레스의 연속수 또는 반복수에 대한 길이값으로 이루어진 복수개의 테스터패턴 블럭에 순서값을 부여하여 저장하는 제3메모리부를 포함하는 것을 특징으로 하는 IC칩 검사용 테스터데이타 압축장치.
8. 제7항에 있어서, 상기 제2메모리부는, 테스터데이타가 연속되거나, 반복되는 어드레스중 하나를 저장하는 제4메모리부와; 상기 어드레스의 연속수 또는 반복수의 길이값을 저장하는 제5메모리부를 포함하는 것을 특징으로 하는 IC칩 검사용 테스터데이타 압축장치.
9. 제7항에 있어서, 상기 데이타패턴은 상기 IC칩의 핀에 단위비트씩 동시에 출력되는 데이타의 집합으로 구성되는 것을 특징으로 하는 IC칩 검사용 테스터데이타 압축장치.
10. 제7항에 있어서, 상기 패턴슬라이스부의 데이타패턴을 제1메모리부에 어드레스가 부여되어 저장되도록 하거나, 상기 어드레스와 연속수 또는 반복수가 제2메모리부에 저장되도록 하거나, 또는 상기 순서값이 제3메모리부에 저장되도록 프로세서를 수행하는 압축시퀸서를 더 포함하는 것을 특징으로 하는 IC칩 검사용 테스터데이타 압축장치.
11. 제7항에 있어서, 상기 제1메모리부와 제2메모리부와 제3메모리부는 일체형이거나, 또는 개별적인 분리형인 것을 특징으로 하는 IC칩 검사용 테스터데이타 압축장치.
12. IC칩용 테스터장치에 있어서, 상기 IC칩의 테스터를 위한 테스터데이타가 압축된 복수의 순서값을 출력하는 제3메모리부와; 상기 순서값에 해당하는 어드레스와 어드레스의 연속수 또는 반복수를 출력하는 제2메모리부와; 상기 어드레스가 상기 연속수 또는 반복수 만큼 순차적으로 출력되도록 하는 시퀸서와; 상기 순차적으로 출력된 어드레스에 대응하는 상기 테스터데이타의 데이타패턴을 출력하는 제1메모리부와; 상기 IC칩의 핀에 데이타패턴의 전기적인 신호를 공급하는 테스터신호출력부를 포함하는 것을 특징으로 하는 IC칩용 테스터장치.
13. 제12항에 있어서, 상기 제2메모리부는 테스터데이타가 연속되거나, 반복되는 어드레스중 하나를 출력하는 제4메모리부와; 상기 어드레스의 연속수 또는 반복수에 대한 길이값을 출력하는 제5메모리부를 포함하는 것을 특징으로 하는 IC칩용 테스터장치.
14. 제13항에 있어서, 상기 시퀸서는 상기 어드레스가 상기 연속수 또는 반복수 만큼의 순차적으로 출력되면 상기 제3메모리부의 순서값이 증가되도록 제어하는 것을 더 포함하여 특징으로 하는 IC칩용 테스터장치.
15. 제12항 내지 제14항중 어느 한 항에 있어서, 상기 시퀸서는, 상기 제2메모리부의 어드레스를 소정의 단위로 증가하여 출력하는 제1카운터부와; 상기 제2메모리부의 어드레스의 연속수 또는 반복수를 소정의 단위로 0까지감소시킨 후 상기 제3메모리부의 순서값이 증가되도록 제어하는 제2카운터부와; 상기 제2카운터부가 클럭에 맞추어 동작되도록 클럭신호를 출력하는 클럭발생부와; 상기 연속수와 반복수를 식별하는 판별신호에 따른 클럭신호를 상기 제1카운터부에 출력하는 판별부를 포함하는 것을 특징으로 하는 IC칩용 테스터장치.
16. 제12항에 있어서, 상기 데이타패턴은 상기 IC칩의 핀에 단위비트씩 동시에 출력되는 데이타의 집합으로 구성되는 것을 특징으로 하는 IC칩용 테스터장치.
17. 제12항에 있어서, 상기 순서값은 테스터데이타가 복수개의 테스터패턴으로 압축된 소정 규칙에 따라 지정되는 것을 특징으로 하는 IC칩용 테스터장치.
18. IC칩용 테스터방법에 있어서, 상기 IC칩용 테스터데이타를 준비하여 다수개의 소정 데이타패턴으로 나누고 서로 상이한 어드레스로 저장하는 단계와; 상기 테스터데이타에서 어드레스의 연속수 및 반복수에 관한 길이값을 구하여 상기 어드레스와 길이값으로 한 테스터패턴 블럭에 순서값을 부여하고 저장하는 단계와; 상기 IC칩에 테스터가 시작되면 상기 저장된 순서값을 발생시켜 상기 순서값에 해당하는 어드레스와 길이값을 읽어들이고, 상기 어드레스를 상기 길이값만큼 순차적으로 연속 출력하거나, 또는 상기 어드레스를 상기 길이값만큼 반복 출력하는 단계와; 상기 연속 또는 반복 출력된 어드레스에 해당하는 상기 테스터데이타의 데이타패턴을 지정하여 상기 데이타패턴의 전기적인 신호를 상기 IC칩의 구동 핀에 공급하는 단계를 포함하는 것을 특징으로 하는 IC칩용 테스터방법.
19. 제18항에 있어서, 상기 소정 데이타패턴은 상기 IC칩의 핀에 단위비트씩 동시에 출력되는 데이타의 집합으로 구성되는 것을 특징으로 하는 IC칩용 테스터방법.
20. 제18항에 있어서, 상기 순서값이 최종값에 도달할 때까지 상기 IC칩에 테스트를 시작하는 단계에서 전기적인 테스터신호를 상기 IC칩에 공급하는 단계로 반복수행하는 것을 특징으로 하는 IC칩용 테스터방법.
21. 제18항에 있어서, 상기 어드레스를 상기 길이값만큼 순차적으로 연속 출력하거나, 또는 상기 어드레스를 상기 길이값만큼 반복 출력하는 단계는, 상기 발생된 순서값에 해당하는 어드레스와 길이값을 읽어들이는 단계와; 상기 길이값이 반복수인 경우, 상기 길이값이 다운 카운트될 때마다 상기 어드레스를 출력하는 단계와; 상기 길이값이 연속수인 경우, 상기 길이값이 다운 카운트될 때마다 상기 어드레스를 차등적으로 증가하여 출력하는 단계를 포함하는 것을 특징으로 하는 IC칩용 테스터방법.