KR19990023805A - 압축된 디지털 테스트데이터를 이용한 ｉｃ칩 검사장치 및 이 검사장치를 이용한 ｉｃ칩 검사방법 - Google Patents

압축된 디지털 테스트데이터를 이용한 ｉｃ칩 검사장치 및 이 검사장치를 이용한 ｉｃ칩 검사방법 Download PDF

Info

Publication number
KR19990023805A
KR19990023805A KR1019980034167A KR19980034167A KR19990023805A KR 19990023805 A KR19990023805 A KR 19990023805A KR 1019980034167 A KR1019980034167 A KR 1019980034167A KR 19980034167 A KR19980034167 A KR 19980034167A KR 19990023805 A KR19990023805 A KR 19990023805A
Authority
KR
South Korea
Prior art keywords
test
memory
chip
address
test data
Prior art date
Application number
KR1019980034167A
Other languages
English (en)
Inventor
박상곤
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Publication of KR19990023805A publication Critical patent/KR19990023805A/ko

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31919—Storing and outputting test patterns
    • G01R31/31921—Storing and outputting test patterns using compression techniques, e.g. patterns sequencer

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

다수의 테스트벡터로 이루어진 테스트데이터를 이용하여 IC칩을 검사하는 IC칩 검사장비 및 이 검사장비를 이용한 IC칩 검사방법이 개시된다. 본 검사장비는, 핀메모리(pin memory), 시퀀서메모리(sequencer memory), 및 구동부를 갖는다. 핀메모리는 다수의 테스트블록을 저장한다. 테스트블록은 테스트벡터들 중 적어도 하나의 테스트벡터의 조합이며, 이 테스트블록은 테스트데이터 내에서 적어도 한 번 이상 반복된다. 시퀀서메모리는 테스트데이터를 복원하기 위한 테스트블록의 지정순서에 대한 정보를 저장한다. 구동부는 시퀀서메모리에 저장된 지정순서에 따라 핀메모리에 저장된 테스트블록들을 순차적으로 출력시키도록 핀메모리를 구동한다. 본 검사장비는 테스트데이터의 복원을 위한 별도의 CPU가 필요없으며, 프로그래밍이 간단하다.

Description

압축된 디지털 테스트데이터를 이용한 ＩＣ칩 검사장치 및 이 검사장치를 이용한 ＩＣ칩 검사방법
본 발명은 IC칩 검사장치 및 IC칩 검사방법에 관한 것으로서, 보다 상세하게는, 디지털 테스트데이터(Test Data) 내의 테스트벡터(Test Vector)들을 다수의 테스트블록으로 그룹핑(grouping)하고, 이 테스트블록을 순차적으로 출력함으로써 테스트데이터를 복원하는 IC칩 검사장치 및 이 검사장치를 이용한 IC칩의 검사방법에 관한 것이다.
전자기기 등에 사용되는 PCB(Printed Circuit Board)는 디지털 신호를 처리하기 위한 다수의 IC칩을 가지고 있다. 이들 IC칩은 PCB 내에서 서로 전기적으로 연결되어 있다. IC칩의 연결상태 및 IC칩 자체의 정상 동작 여부는 별도의 IC칩 검사장비에 의해서 검사된다.
이러한 IC칩 검사장비는, IC칩에 테스트용 디지털신호를 입력한 다음, 입력된 디지털신호에 의해 IC로부터 출력되는 디지털신호를 소정의 기준신호와 비교한다. 이 비교결과에 따라 IC칩 검사장비는 IC칩의 양부를 판단한다.
IC칩 검사장비는 PCB 전체에 테스트용 디지털신호를 입력하기도 하고, PCB 내의 특정의 디지털소자에만 디지털신호를 신호를 입력하기도 한다. 이와 같이, 테스트용 디지털신호는 검사하고자 하는 목적에 따라 PCB 전체 혹은 PCB 내의 특정 소자에만 입력될 수 있다. 이때, PCB 내의 특정 소자의 불량 유무를 검사하는 장비를 인서킷테스터(In-Circuit Tester)라 하고, PCB 전체 또는 PCB 내의 커다란 블록을 검사하는 장비를 기능테스터(Functional Tester)라 한다.
최근의 PCB는 LSI(large scale integration) 또는 VLSI(very large scale integration) 등과 같은 고집적도의 IC칩들을 다수 포함하고 있으며, 또한 이러한 IC칩들은 디지털신호의 입출력을 위한 매우 많은 수의 핀을 가지고 있다. 이렇게 복잡한 IC칩을 검사하기 위해서는, 도 1에 도시된 바와 같이, IC칩의 입력핀에 매우 길고 복잡한 디지털신호를 인가하여야 하여야 하는데, 이러한 신호를 테스트데이타(Test Data)라고 부른다.
도 2에는 테스트데이타의 일 예가 도시되어 있다. 테스트데이타는 테스트패턴(Test Pattern)이라고도 부르며, 도 2에 도시된 바와 같이 행렬의 형태로 표현된다. 각 행은 IC칩의 한 개의 입력핀에 순차적으로 입력되는 데이터를 나타내며, 각 열은 매 클럭(clock)마다 발생하는 데이터를 나타낸다. 따라서, 행의 수는 IC칩의 입력핀의 수에 대응하며, 각 열은 테스트벡터(Test Vector)라고 부른다. IC칩의 테스트를 위해서 각 테스트벡터가 입력핀에 매 클럭마다 순차적으로 입력된다.
대부분의 IC칩 검사장비는 테스트데이터를 메모리에 기억시킨 후 일정한 클럭에 따라 테스트벡터를 순차적으로 발생시킨다. 일반적으로 복잡한 VLSI는 수백개의 입출력핀을 가지고 있고, 테스트데이터는 수천 내지 수만개의 테스트벡터로 이루어져 있다. 따라서 복잡한 IC칩을 검사하기 위해서는 다량의 테스트데이터를 저장하기 위한 대용량의 메모리가 구비되어야만 하며, 이에 따라 IC칩 검사장비의 부피가 커지게 되고, 또한 가격이 상승하게 된다.
이와 같은 문제점을 해결하기 위하여, 테스트데이타를 압축함으로써 메모리를 줄이는 다양한 방법이 제안되어 있다. 압축된 테스트데이타는 메모리에 저장되고, 실제로 IC칩의 검사를 행할 때 압축된 테스트데이타가 원래의 테스트데이터로 변환된다. IC칩 검사장비는 테스트데이터를 압축시키기 위한 다양한 압축방법을 필수적으로 채용하고 있으며, 이 압축방법에 의한 테스트데이타 압축의 효율이 IC칩 검사장비의 성능 및 가격을 좌우하게 된다.
이러한 테스트데이터 압축 방법의 전형적인 예가 휴렛팩커드(Hewlett-Packard)의 미국 특허 US 4,652,814에 개시되어 있다. 도 3은 휴렛팩커드의 특허 US 4,652,814에 개시된 IC칩 테스트장치를 도시한 블록도이다. 개시된 휴렛팩커드의 특허에서는 자주 발생되는 부분을 짧은 코드로 치환한 후 이 치환된 코드들로 전체 테스트데이터를 표현하는 방식을 채용하고 있다.
도 3에서, 핀드라이버회로(pin driver circuit)는 실제로 테스트벡터가 출력되는 곳이며, 로컬테스트데이터램(local test data RAM)은 테스트데이타가 저장되는 곳이다. 핀드라이버회로(pin driver circuit)의 수는 IC칩의 입력핀의 수와 동일하며, 또한 핀드라이버회로(pin driver circuit)는 각각 IC칩의 입력핀들에 연결되어 있다. 로컬테스트데이터램(local test data RAM)의 수 또한 IC칩의 입력핀의 수와 동일하다. 따라서, 각 로컬테스트데이터램(local test data RAM)에 저장되어 있는 데이터는 테스트데이터의 행에 대응하며, 로컬테스트데이터램(local test data RAM)의 수는 테스트데이터의 행의 수와 동일하다.
로컬테스트데이터램(local test data RAM)에는 모든 테스트벡터가 그 출력순서에 따라 저장되어 있는 것이 아니라, 많은 테스트벡터 중에서 같은 테스트벡터는 오직 한 번만 저장되어 있다. 그러므로, 로컬테스트데이터램(local test data RAM)에 저장되어 있는 테스트벡터는 모두 상호 상이하다. 만약 하나의 테스트벡터가 테스트데이터 내에서 여러번 사용된다면, 로컬테스트데이터램(local test data RAM)에 저장되어 있는 그 테스트벡터는 반복적으로 사용되게 된다. 따라서, 동일한 테스트벡터가 중복하여 저장되지 않으므로 전체 테스트데이터의 크기를 상당히 줄일 수 있게 된다.
이와 같이, 로컬테스트데이터램(local test data RAM)에는 반복되지 않는 유일한 테스트벡터만이 기억되기 때문에, 이 테스트벡터들을 조합하여 원래의 테스트데이터를 복원하기 위해서는 추가적인 장치가 필요하게 된다. 이 추가적인 장치를 시퀀서(sequencer)라고 부른다.
시퀀서(sequencer)는 CPU, 프로그램램(program RAM), 카운터/레지스터(counter/register), 프라이어리티엔코더(priority encoder), 엔코더램(encoder RAM), 및 MUX로 구성되어 있다.
엔코더램(encoder RAM)에는 로컬테스트데이터램(local test data RAM)에 저장되어 있는 각 테스트벡터의 어드레스(address)가 저장되어 있다. 이 어드레스를 이용하여 로컬테스트데이터램(local test data RAM) 내의 특정한 테스트벡터를 반복적으로 출력할 수 있다.
카운터/레지스터(counter/register)는 프라이어리티엔코더(priority encoder)를 통하여 엔코더램(encoder RAM)을 제어한다. 카운터/레지스터(counter/register)는 엔코더램(encoder RAM)의 특정 위치를 기억할 수 있으며, 엔코더램(encoder RAM)에 기억되어 있는 어드레스를 통하여 테스트벡터의 특정 블록을 반복하여 사용할 수 있다. 따라서, 몇 개의 테스트벡터들로 이루어진 하나의 블록을 반복적으로 지정하고자 할 경우에는 카운터/레지스터(counter/register)가 이용된다.
CPU는 시퀀서(sequencer) 내의 모든 장치를 제어한다. CPU의 명령어는 프로그램램(program RAM)에 저장되어 있다.
사용자는 반복되지 않는 테스트벡터들을 로컬테스트데이터램(local test data RAM)에 저장하고, 이들 테스트벡터의 각 어드레스를 엔코더램(encoder RAM)에 저장하며, 시퀀서(sequencer)의 전체적인 제어 순서를 프로그램램(program RAM)에 저장한다. 따라서, IC칩을 검사할 때에는, 프로그램램(program RAM)에 저장된 순서에 따라 CPU가 엔코더램(encoder RAM)을 제어하여 로컬테스트데이터램(local test data RAM) 내에 저장되어 있는 테스트벡터들 중 필요한 테스트벡터를 순차적으로 출력한다. 이에 따라 원래의 테스트데이터가 복원되고, 복원된 테스트데이터는 핀드라이버회로(pin driver circuit)에 의해 IC칩에 입력하기에 적합한 디지털신호로 변환된 후 IC칩에 입력된다.
이러한 휴렛팩커드의 특허에 개시된 IC칩 검사장비는 테스트데이터를 압축할 수 있는 효율적인 방법을 제공하기는 하지만, 다음과 같은 몇가지 단점이 있다.
첫째로, 시퀀서(sequencer)가 CPU를 포함하고 있기 때문에 시퀀서(sequencer)의 구성이 복잡하다는 것이다. CPU는 별도의 클럭(clock)과 ROM 및 RAM을 반드시 필요로 한다. 따라서, 전반적으로 IC칩 테스트장비의 가격이 상승하게 되고, 그 구조가 복잡하게 된다.
둘째로, 전체 테스트데이터를 압축하기 위해서 테스트데이터를 로컬테스트데이터램(local test data RAM), 엔코더램(encoder RAM), 및 프로그램램(program RAM)에서 요구되는 세 가지 형태의 데이터로 변환시켜야 하므로, 테스트데이터를 변환시키기 위한 프로그램이 복잡하며, 그 프로그래밍이 매우 어렵게 된다.
본 발명의 목적은, 상기와 같은 문제점을 고려하여, 별도의 CPU 없이 간단한 구조를 가지며, 테스트데이터를 압축하기 위한 프로그래밍이 용이한 IC칩 검사장비를 제공하는 것이다.
또한, 본 발명의 다른 목적은, 상기와 같은 IC칩 검사장비를 이용한 IC칩 검사방법을 제공하는 것이다.
도 1은 일반적인 IC칩에 테스트데이터가 입력되는 상태를 도시한 IC칩의 개략도,
도 2는 IC칩 검사용 테스트데이터의 예시도,
도 3은 종래의 IC칩 검사장비의 블록도,
도 4는 본 발명에 따른 IC칩 검사장비에 적용되는 테스트블록들의 설정 예를 도시한 표,
도 5는 본 발명에 따른 IC칩 검사장비의 블록도,
도 6은 본 발명에 따른 IC칩 검사장비의 시퀀서램(sequencer RAM) 내에 저장된 값들의 예를 도시한 표, 그리고
도 7은 도 6에 도시된 시퀀서램(sequencer RAM)의 값에 의해 어드레스카운터(address counter) 및 길이카운터(length counter)가 나타내는 값들을 도시한 표이다.
상기 목적은, 본 발명에 따라, 다수의 테스트벡터로 이루어진 테스트데이터를 이용하여 IC칩을 검사하는 IC칩 검사장비에 있어서, 상기 테스트벡터들 중 적어도 하나의 테스트벡터의 조합으로 각각 이루어지며 상기 테스트데이터 내에서 적어도 한 번 이상 반복되는 다수의 테스트블록을 저장하는 핀메모리(pin memory); 상기 테스트데이터를 복원하기 위한 상기 테스트블록의 지정순서에 대한 정보를 저장하는 시퀀서메모리(sequencer memory); 및 상기 시퀀서메모리에 저장된 상기 지정순서에 따라 상기 핀메모리에 저장된 테스트블록들을 순차적으로 출력시키도록 상기 핀메모리를 구동하는 구동부를 포함하는 것을 특징으로 하는 IC칩 검사장비에 의해 달성된다.
바람직하게는, 상기 시퀀서메모리는, 각각의 상기 테스트블록들 내의 첫 테스트벡터들의 어드레스에 해당하는 시작어드레스(initial address)들을 상기 지정순서에 따라 저장하는 어드레스메모리(address memory); 및 상기 시작어드레스에 의해 지정되는 상기 테스트블록 내의 테스트벡터의 개수에 대한 정보를 상기 지정순서에 따라 저장하는 길이메모리(length memory)를 포함한다.
또한, 상기 구동부는, 상기 어드레스메모리(address memory)로부터 상기 시작어드레스를 입력받으며 상기 핀메모리(pin memory)에 저장된 테스트벡터의 어드레스를 지정하는 어드레스카운터(address counter); 상기 길이메모리(length memory)로부터 상기 테스트벡터의 개수에 대한 정보를 입력받으며 상기 어드레스카운터(address counter)에 의해 하나의 테스트블록 내의 모든 테스트벡터가 순차적으로 지정되도록 입력된 값만큼 상기 어드레스카운터(address counter)의 값을 순차적으로 변동시키는 길이카운터(length counter); 및 상기 어드레스카운터(address counter)에 의한 하나의 테스트블록 내의 모든 테스트벡터의 지정이 완료된 후 상기 어드레스메모리(address memory) 및 상기 길이메모리(length memory) 내의 다음 정보가 각각 상기 어드레스카운터(address counter) 및 상기 길이카운터(length counter) 내에 입력되도록 상기 어드레스메모리(address memory) 및 상기 길이메모리(length memory)를 구동하는 프로그램포인터(program pointer)를 포함한다.
상기 다른 목적을 달성하기 위한 본 발명에 따른 IC칩 검사방법은, 상기 테스트벡터들 중 적어도 하나의 테스트벡터의 조합으로 각각 이루어지며 상기 테스트데이터 내에서 적어도 한 번 이상 반복되는 다수의 테스트블록을 결정하는 단계; 상기 테스트데이터를 복원하기 위한 상기 테스트블록의 지정순서를 설정하는 단계; 상기 지정순서에 따라 상기 테스트블록들을 순차적으로 출력함으로써 상기 테스트데이터를 복원하는 단계; 상기 복원된 테스트데이터를 상기 IC칩에 입력하는 단계; 및 입력된 상기 테스트데이터에 의해 상기 IC칩으로부터 출력되는 출력데이터를 기준데이터와 비교하여 상기 IC칩의 양부를 판단하는 단계를 포함한다.
본 발명에 따르면, 테스트데이터가 다수의 테스트블록으로 그룹핑되고 이 테스트블록들이 반복적으로 이용되므로, 테스트데이터 전체를 저장할 필요가 없어 메모리가 절약되게 된다. 또한, 각 테스트블록은 그의 시작어드레스와 길이만으로 표현되고, 전체 테스트데이터가 이 시작어드레스와 길이의 저장 순서에 따라 용이하게 복원되게 된다.
따라서, 테스트데이터의 복원을 위한 별도의 CPU가 필요없게 되고 프로그래밍이 간단하게 된다. 또한, IC칩의 테스트를 위한 장비의 가격이 낮아지게 된다.
이하에서는 첨부한 도면을 참조하여 본 발명을 상세하게 설명한다.
먼저, 후술되는 본 발명에 따른 IC칩 검사장비 내의 핀램(pin RAM)에 저장되는 테스트블록들을 정하기 위한 테스트데이터(Test Data)의 구룹핑(grouping) 방식을 설명한다.
테스트데이터는 전술한 바와 마찬가지로, 행렬의 형태로 표현되어 있다. 각 행은 IC칩의 입력핀에 순차적으로 입력되는 데이터를 나타내며, 각 열은 매 클럭(clock)마다 발생하는 데이터를 나타낸다. 따라서, 행의 수는 IC칩의 입력핀의 수에 대응하며, 각 열은 테스트벡터(Test Vector)라고 부른다.
테스트데이터는 다수의 테스트블록으로 분류된다. 각 테스트블록은 하나 혹은 그 이상의 테스트벡터로 이루어진다. 테스트데이터에는 여러 개의 테스트벡터로 이루어진 조합이 적어도 한 번 이상 반복되어 나타나게 되며, 이 반복되어 나타나는 테스트벡터의 조합이 하나의 테스트블록으로 결정되는 것이다.
테스트블록의 예가 도 4의 표 1에 도시되어 있다. 예컨데, 표 1에 도시된 바와 같이, 140번지로부터 147번지까지의 어드레스들이 순차적으로 부여된 8개의 데이터벡터들의 조합이 테스트데이터 내에서 적어도 한 번 이상 나타날 경우, 이 테스트벡터들이 하나의 테스트블록, 예컨데 제1테스트블록으로 결정된다. 같은 방식으로, 200번지로부터 211번지까지의 어드레스들이 순차적으로 부여된 12개의 데이터벡터벡터들의 조합이 테스트데이터 내에서 적어도 한 번 이상 나타날 경우 이 테스트벡터들이 다른 테스트블록, 예컨데 제2테스트블록으로 결정된다. 또한, 450번지가 부여된 데이터벡터들로만 이루어진 5개의 테스트벡터들의 조합이 테스트데이터 내에서 적어도 한 번 이상 나타날 경우 이 테스트벡터들이 또 다른 테스트블록, 예컨데 제3테스트블록으로 결정된다.
이와 같이 결정된 테스트벡터들은 다음에 예시된 바와 같이 시작어드레스(initial address)와 테스트블록의 길이로 간단히 표현될 수 있다.
(140, 8) -- 140, 141, 142, 143, 144, 145, 146, 147,
(200, 12) -- 200, 201, ········, 210, 211
(450, 5) -- 450, 450, 450, 450, 450
괄호 내의 좌측 파라메터는 하나의 테스트블록의 시작어드레스(initial address)를 가리켜며, 우측 파라메터는 그 테스트블록의 길이를 나타낸다. 여기서, 제3테스트블록의 길이를 표시하는 숫자에는 밑줄이 쳐져 있다. 이 밑줄은 동일한 어드레스가 반복됨을 의미한다. 이와 같이, 시작어드레스와 길이를 지정함으로써 하나의 테스트블럭이 표현될 수 있다. 이때, 한 번 사용된 테스트블럭의 일부, 즉, 한 테스트블럭 내의 하나 또는 몇 개의 테스트벡터가 다른 테스트블록에서 다시 사용될 수도 있다. 예를 들면 다음과 같은 또 다른 테스트블럭의 추가적인 지정이 가능하다.
(201, 3) -- 201, 202, 203
여기서, 201번지부터 203번지까지는 상기한 제2테스트블럭을 구성하는 테스트벡터들의 일부이다. 이러한 테스트블록은, 예컨데 제4테스트블록으로 결정될 수 있다. 이와 같이 하나의 테스트블록에서 사용된 테스트벡터들도, 그들 중의 적어도 하나로 이루어진 조합이 테스트데이터 내의 다른 부분에서 다시 한 번 이상 사용된다면, 또 다른 테스트블럭으로 결정될 수 있다.
또한, 테스트데이터 내에서 여러번 사용되는 하나의 테스트벡터에 대해서는 대개 하나의 어드레스가 부여되지만, 하나의 테스트벡터가 여러개의 테스트블록 내에서 사용될 경우에는 동일한 테스트벡터에 여러 개의 어드레스가 부여될 수도 있다.
즉, 표 1을 참조하면, 제1테스트블록 내의 141번지와 제2테스트블록 내의 202번지는 동일한 테스트벡터를 지정하고 있다. 결과적으로, 하나의 테스트벡터에 두 개의 어드레스가 부여되게 된다. 이와 같은 방식에 따르면, 하나의 테스트벡터가 메모리 내에 여러 번 저장될 수 있으므로 테스트벡터들을 저장하기 위해 요구되는 메모리의 용량이 다소 증가하게 되지만, 테스트블록을 더욱 용이하게 결정할 수 있다는 장점이 있게 된다.
예컨데, 만약 제1테스트블록과 제2테스트블록이 테스트데이터 내에서 여러번 반복된다면, 하나의 테스트벡터에 표 1과 같이 두 개의 어드레스, 즉, 141번지와 202번지를 부여함으로써 많은 수의 테스트벡터로 이루어진 테스트블록을 쉽게 설정할 수 있게 된다. 따라서, 전체적인 압축 효율은 더욱 상승하게 되고, 프로그래밍이 더욱 용이하게 된다.
이와 같이 테스트데이터를 다수의 테스트블록으로 그룹핑하는데 있어서, 하나의 테스트벡터들의 조합이 테스트데이터 내에서 되도록 여러번 반복되도록 테스트블록을 결정하는 것이 바람직하다. 또한, 이를 위하여, 각 테스트벡터에 어드레스가 부여되는 순서는 반드시 테스트데이터 내에서의 테스트벡터의 원래의 순서에 따를 필요는 없으며, 가장 많은 수의 테스트블록을 설정할 수 있고 또한 각 테스트블록이 가급적 많은 횟수로 반복되도록 어드레스를 부여하는 것이 바람직하다.
또한, 하나의 테스트블록의 일부가 다른 테스트블록을 설정하는 데에 용이하게 이용될 수 있도록 각 테스트벡터의 어드레스의 순서를 결정하는 것이 바람직하다. 예컨데, 테스트블록(X)의 뒷부분에 위치한 테스트벡터들과 다른 하나의 테스트블록(Y)의 앞부분에 위치한 테스트벡터들로 이루어진 새로운 또 다른 테스트블록(Z)이 테스트데이터 내에서 여러번 반복될 경우, 이 테스트블록(Z)의 설정을 용이하게 하기 위해서는 테스트블록(Y)가 테스트블록(X)의 바로 뒤에 위치되는 것이 바람직하다. 이와 같은 방식에 의하면, 테스트블록(Z)를 메모리에 따로 저장하지 않더라도, 그 시작어드레스와 길이만으로도 테스트블록(Z)을 용이하게 설정할 수 있다.
이에 따라 후술되는 핀램(pin RAM)에는 전체 테스트데이터가 저장될 필요가 없게 되고, 반복되는 테스트블록이 한 번만 저장되거나, 별도로 저장될 필요가 없게 된다. 따라서, 적은 용량의 핀램(pin RAM)으로도 전체 테스트데이터를 구성하는 모든 정보를 저장할 수 있게 된다. 이러한 테스트블록들은 본 발명에 따른 IC칩 검사장비에 의해 원래의 테스트데이터로 복원되도록 출력되며, 복원된 테스트데이터가 IC칩에 입력됨으로써 IC칩의 검사가 행해지게 된다.
도 5는 본 발명에 따른 IC칩 검사장비의 블록도이다. 본 발명에 따른 IC칩 검사장비는 다수의 핀램(pin RAM), 다수의 핀드라이버(pin driver), 및 시퀀서(sequencer)로 구성되어 있다.
핀드라이버(pin driver)는 검사될 IC칩의 입력핀에 연결된다. 핀드라이버(pin driver)의 개수는 IC칩의 입력핀의 개수와 동일하며, 테스트벡터는 핀드라이버(pin driver)를 통해 순차적으로 출력된다.
핀램(pin RAM)에는 전술한 바와 같은 방식에 의해 어드레스가 부여된 다수의 테스트벡터들이 저장되어 있다. 핀램(pin RAM)의 수 또한 IC칩의 입력핀의 수와 동일하다. 따라서, 한 핀램(pin RAM)에 저장되어 있는 데이터는 테스트데이터의 행에 대응하며, 핀램(pin RAM)의 수는 테스트데이터의 행의 수와 동일하다.
시퀀서(sequencer)는 시퀀서램(sequence RAM), 어드레스카운터(address counter), 길이카운터(length counter), 및 프로그램포인터(program pointer)를 포함한다. 또한, 시퀀서(sequencer)는 상기한 바와 같은 시퀀서(sequencer) 내의 각 디바이스(device)들을 구동하기 위한 도시되지 않은 클럭(clock)을 가지고 있다.
시퀀서램(sequencer RAM)은 어드레스램(address RAM)과 길이램(length RAM)으로 이루어져 있다. 시퀀서램(sequencer RAM)은 테스트블록에 대한 정보를 저장한다. 즉, 시퀀서램(sequencer RAM) 내의 어드레스램(address RAM)은 각 테스트블록의 시작어드레스(initial address)들이 저장되어 있으며, 길이램(length RAM)에는 각 테스트블록의 길이에 대한 정보가 저장되어 있다. 어드레스램(address RAM)은 시작어드레스들을 테스트데이터를 복원하기 위한 순서로 저장한다.
어드레스카운터(address counter)는 어드레스램(address RAM)으로부터 하나의 테스트블록의 시작어드레스를 입력받는다. 또한, 어드레스카운터(address counter)는 핀램(pin RAM)에 저장된 테스트벡터의 어드레스를 지정하며, 이와 같이 지정된 어드레스에 해당하는 테스트벡터는 핀램(pin RAM)으로부터 핀드라이버(pin driver)로 출력된다.
또한, 길이카운터(length counter)는 길이램(length RAM)으로부터 하나의 테스트블록의 길이에 대한 정보를 입력받는다. 길이카운터(length counter)는 테스트블록의 길이에 대한 정보를 입력받은 후부터 매 클럭마다 그 내부에 저장된 값을 감소시킨다. 이와 동시에, 어드레스카운터(address counter)는 길이카운터(length counter)의 값이 '0'(zero)이 아닌 동안은 매 클럭마다 그 내부에 저장된 값을 계속 증가시킨다. 따라서, 어드레스카운터(address counter)에 저장된 값은 길이램(length RAM)에 입력된 수 만큼 순차적으로 증가하게 되며, 이에 따라 어드레스카운터(address counter)에 의해 하나의 테스트블록 내의 모든 테스트벡터가 순차적으로 지정되게 된다.
프로그램포인터(program pointer)는 어드레스램(address RAM)과 길이램(length RAM)의 현재 위치를 가리킨다. 프로그램포인터(program pointer)는, 어드레스카운터(address counter)에 의한 하나의 테스트블록 내의 모든 테스트벡터의 지정이 완료된 후, 어드레스램(address RAM) 및 길이램(length RAM) 내의 다음 정보가 어드레스카운터(address counter) 및 길이카운터(length counter) 내에 각각 입력되도록 어드레스램(address RAM) 및 길이램(length RAM)을 구동한다. 즉, 길이카운터(length counter)의 값이 '0'이 되면, 프로그램포인터(program pointer)의 값이 증가하고, 이에 따라 새로운 테스트블록의 시작어드레스 및 그 길이에 대한 정보가 어드레스램(address RAM)과 길이램(length RAM)으로부터 각각 출력되어 어드레스카운터(address counter)와 길이카운터(length counter)에 각각 입력된다.
예컨데, 어드레스램(address RAM)과 길이램(length RAM)의 값이 도 6의 표 2에 도시된 바와 같이 주어진다면, 어드레스카운터(address counter), 길이카운터(length counter), 및 프로그램포인터(program pointer)의 값은 각각 도 7의 표 3에 도시된 바와 같이 변화하게 된다.
어드레스카운터(address counter)의 값은 매 클럭마다 순차적으로 핀램(pin RAM)에 입력되고, 핀램(pin RAM)은 그 내부에 저장되어 있는 테스트벡터들 중 순차적으로 입력되는 어드레스에 해당하는 테스트벡터를 순차적으로 출력한다. 핀램(pin RAM)에서 출력된 테스트벡터들은 핀드라이버(pin driver)에 의해 IC칩에 입력하기에 적합한 신호로 변환되고, 이 변환된 신호는 IC칩의 입력핀에 입력된다. 입력된 신호에 따라 IC칩으로부터 출력된 신호는 소정의 기준신호와 비교되며, 비교 결과에 따라 IC의 양부가 판단되게 된다.
본 발명에 따르면, 테스트데이터가 다수의 테스트블록으로 그룹핑되고 이 테스트블록들이 반복적으로 이용되므로, 테스트데이터 전체를 저장할 필요가 없어 메모리가 절약되게 된다. 또한, 각 테스트블록은 그의 시작어드레스와 길이만으로 표현되고, 전체 테스트데이터가 이 시작어드레스와 길이의 저장 순서에 따라 용이하게 복원되게 된다.
이와 같은 본 발명에 따르면, 테스트데이터의 복원을 위한 별도의 CPU가 필요없게 되고 프로그래밍이 간단하게 된다. 또한, IC칩의 테스트를 위한 장비의 가격이 낮아지게 된다.
이상에서는 본 발명의 특정의 바람직한 실시예에 대하여 도시하고 또한 설명하였으나, 본 발명은 상기한 실시예에 한정되지 아니하며, 특허청구의 범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변형실시가 가능할 것이다.

Claims (6)

  1. 다수의 테스트벡터로 이루어진 테스트데이터를 이용하여 IC칩을 검사하는 IC칩 검사장비에 있어서,
    상기 테스트벡터들 중 적어도 하나의 테스트벡터의 조합으로 각각 이루어지며 상기 테스트데이터 내에서 적어도 한 번 이상 반복되는 다수의 테스트블록을 저장하는 핀메모리(pin memory);
    상기 테스트데이터를 복원하기 위한 상기 테스트블록의 지정순서에 대한 정보를 저장하는 시퀀서메모리(sequencer memory); 및
    상기 시퀀서메모리에 저장된 상기 지정순서에 따라 상기 핀메모리에 저장된 테스트블록들을 순차적으로 출력시키도록 상기 핀메모리를 구동하는 구동부를 포함하는 것을 특징으로 하는 IC칩 검사장비.
  2. 제 1항에 있어서,
    상기 시퀀서메모리는,
    각각의 상기 테스트블록들 내의 첫 테스트벡터들의 어드레스에 해당하는 시작어드레스(initial address)들을 상기 지정순서에 따라 저장하는 어드레스메모리(address memory); 및
    상기 시작어드레스에 의해 지정되는 상기 테스트블록 내의 테스트벡터의 개수에 대한 정보를 상기 지정순서에 따라 저장하는 길이메모리(length memory)를 포함하는 것을 특징으로 하는 IC칩 검사장비.
  3. 제 2항에 있어서,
    상기 구동부는,
    상기 어드레스메모리(address memory)로부터 상기 시작어드레스를 입력받으며 상기 핀메모리(pin memory)에 저장된 테스트벡터의 어드레스를 지정하는 어드레스카운터(address counter);
    상기 길이메모리(length memory)로부터 상기 테스트벡터의 개수에 대한 정보를 입력받으며 상기 어드레스카운터(address counter)에 의해 하나의 테스트블록 내의 모든 테스트벡터가 순차적으로 지정되도록 입력된 값만큼 상기 어드레스카운터(address counter)의 값을 순차적으로 변동시키는 길이카운터(length counter); 및
    상기 어드레스카운터(address counter)에 의한 하나의 테스트블록 내의 모든 테스트벡터의 지정이 완료된 후 상기 어드레스메모리(address memory) 및 상기 길이메모리(length memory) 내의 다음 정보가 각각 상기 어드레스카운터(address counter) 및 상기 길이카운터(length counter) 내에 입력되도록 상기 어드레스메모리(address memory) 및 상기 길이메모리(length memory)를 구동하는 프로그램포인터(program pointer)를 포함하는 것을 특징으로 하는 IC칩 검사장비.
  4. 제 1항에 있어서,
    상기 pin memory는, 상기 테스트벡터의 비트(bit) 수와 동일한 개수의 RAM을 포함하는 것을 특징으로 하는 IC칩 검사장비.
  5. 제 1항에 있어서,
    상기 핀메모리로부터 출력된 테스트데이터를 상기 IC칩에 입력 가능한 신호로 변환시키기 위한 핀드라이버를 더 포함하는 것을 특징으로 하는 IC칩 검사장비.
  6. 다수의 테스트벡터로 이루어진 테스트데이터를 이용하여 IC칩을 검사하는 IC칩 검사방법에 있어서,
    상기 테스트벡터들 중 적어도 하나의 테스트벡터의 조합으로 각각 이루어지며 상기 테스트데이터 내에서 적어도 한 번 이상 반복되는 다수의 테스트블록을 결정하는 단계;
    상기 테스트데이터를 복원하기 위한 상기 테스트블록의 지정순서를 설정하는 단계;
    상기 지정순서에 따라 상기 테스트블록들을 순차적으로 출력함으로써 상기 테스트데이터를 복원하는 단계;
    상기 복원된 테스트데이터를 상기 IC칩에 입력하는 단계; 및
    입력된 상기 테스트데이터에 의해 상기 IC칩으로부터 출력되는 출력데이터를 기준데이터와 비교하여 상기 IC칩의 양부를 판단하는 단계를 포함하는 것을 특징으로 하는 IC칩 검사방법.
KR1019980034167A 1997-08-26 1998-08-22 압축된 디지털 테스트데이터를 이용한 ｉｃ칩 검사장치 및 이 검사장치를 이용한 ｉｃ칩 검사방법 KR19990023805A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019970041218A KR19990018125A (ko) 1997-08-26 1997-08-26 Ic칩 검사용 테스터데이타 압축방법과 그 압축장치 및 ic칩용 테스터장치와 그 테스터방법
KR1997-041218 1997-08-26

Publications (1)

Publication Number Publication Date
KR19990023805A true KR19990023805A (ko) 1999-03-25

Family

ID=19518706

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1019970041218A KR19990018125A (ko) 1997-08-26 1997-08-26 Ic칩 검사용 테스터데이타 압축방법과 그 압축장치 및 ic칩용 테스터장치와 그 테스터방법
KR1019980034167A KR19990023805A (ko) 1997-08-26 1998-08-22 압축된 디지털 테스트데이터를 이용한 ｉｃ칩 검사장치 및 이 검사장치를 이용한 ｉｃ칩 검사방법

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1019970041218A KR19990018125A (ko) 1997-08-26 1997-08-26 Ic칩 검사용 테스터데이타 압축방법과 그 압축장치 및 ic칩용 테스터장치와 그 테스터방법

Country Status (4)

Country Link
US (1) US6122761A (ko)
JP (1) JPH11153655A (ko)
KR (2) KR19990018125A (ko)
CN (1) CN1211737A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100810140B1 (ko) * 2005-11-16 2008-03-06 엠텍비젼 주식회사 선택적 테스트 벡터 압축 방법 및 장치

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6353842B1 (en) 1999-11-23 2002-03-05 Janusz Rajski Method for synthesizing linear finite state machines
US8533547B2 (en) 1999-11-23 2013-09-10 Mentor Graphics Corporation Continuous application and decompression of test patterns and selective compaction of test responses
WO2001039254A2 (en) 1999-11-23 2001-05-31 Mentor Graphics Corporation Continuous application and decompression of test patterns to a circuit-under-test
US6874109B1 (en) * 1999-11-23 2005-03-29 Janusz Rajski Phase shifter with reduced linear dependency
US9134370B2 (en) 1999-11-23 2015-09-15 Mentor Graphics Corporation Continuous application and decompression of test patterns and selective compaction of test responses
US6557129B1 (en) 1999-11-23 2003-04-29 Janusz Rajski Method and apparatus for selectively compacting test responses
US9664739B2 (en) 1999-11-23 2017-05-30 Mentor Graphics Corporation Continuous application and decompression of test patterns and selective compaction of test responses
US6327687B1 (en) 1999-11-23 2001-12-04 Janusz Rajski Test pattern compression for an integrated circuit test environment
US7493540B1 (en) 1999-11-23 2009-02-17 Jansuz Rajski Continuous application and decompression of test patterns to a circuit-under-test
US6684358B1 (en) 1999-11-23 2004-01-27 Janusz Rajski Decompressor/PRPG for applying pseudo-random and deterministic test patterns
JP2005043204A (ja) * 2003-07-22 2005-02-17 Advantest Corp パターン発生器、及び試験装置
CN100359333C (zh) * 2004-05-26 2008-01-02 华为技术有限公司 一种应用于芯片的仿真测试方法
US7260760B2 (en) * 2005-04-27 2007-08-21 International Business Machines Corporation Method and apparatus to disable compaction of test responses in deterministic test-set embedding-based BIST
CN101165502B (zh) * 2006-10-18 2011-06-22 上海华虹Nec电子有限公司 测试仪同测方法
US8312330B2 (en) * 2007-06-21 2012-11-13 Litepoint Corporation System and method for testing wireless devices
CN101989464B (zh) * 2009-08-06 2012-10-31 中芯国际集成电路制造(上海)有限公司 存储器测试方法和外部测试仪
CN102236068B (zh) * 2010-04-30 2015-11-25 无锡中星微电子有限公司 一种芯片测试的方法和装置
CN102262208B (zh) * 2010-05-31 2015-11-25 无锡中星微电子有限公司 一种芯片测试的方法和系统
CN102103643A (zh) * 2011-01-24 2011-06-22 苏州瀚瑞微电子有限公司 芯片测试中存储测试向量的方法
KR101221868B1 (ko) 2011-02-28 2013-01-15 연세대학교 산학협력단 테스트 데이터를 압축하는 방법, 테스트 데이터 압축방법이 구현된 프로그램이 저장된 컴퓨터 판독가능한 저장매체 및 압축된 테스트 데이터 복원장치
CN102288896A (zh) * 2011-05-17 2011-12-21 上海华岭集成电路技术股份有限公司 高速通信总线芯片端口特性测试方法
CN106405373B (zh) * 2016-08-29 2019-06-21 北京自动测试技术研究所 一种主动式测试向量匹配方法
CN110031188B (zh) * 2019-03-29 2021-08-27 上海华岭集成电路技术股份有限公司 集成电路光学芯片光圈测试方法
CN113077837B (zh) * 2021-03-24 2024-04-12 上海华虹宏力半导体制造有限公司 一种自动测试设备的多类型测试向量整合方法及系统
CN112986804B (zh) * 2021-04-28 2021-09-07 成都万创科技股份有限公司 一种基于Android设备量产过程中测试PCBA的软件实现方法
CN118011192B (zh) * 2024-04-10 2024-06-04 真贺科技(江苏)有限公司 一种多模组化的芯片测试方法及系统

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4652814A (en) * 1983-06-13 1987-03-24 Hewlett-Packard Company Circuit testing utilizing data compression and derivative mode vectors
JPS6438672A (en) * 1987-08-05 1989-02-08 Hitachi Ltd Pattern generator
JPH03215761A (ja) * 1989-09-28 1991-09-20 Texas Instr Inc <Ti> 半導体装置の試験システムにおけるパターン順序制御システム
JPH05333108A (ja) * 1992-05-28 1993-12-17 Yokogawa Electric Corp パターン発生装置
JPH07225261A (ja) * 1994-02-09 1995-08-22 Advantest Corp 半導体試験装置用パターン発生器
US5606568A (en) * 1995-11-30 1997-02-25 Megatest Corporation Method and apparatus for performing serial and parallel scan testing on an integrated circuit

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62293598A (ja) * 1986-06-12 1987-12-21 Toshiba Corp 半導体記憶装置
US4875210A (en) * 1988-01-06 1989-10-17 Teradyne, Inc. Automatic circuit tester control system
US5894484A (en) * 1997-04-28 1999-04-13 Credence Systems Corporation Integrated circuit tester with distributed instruction processing

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4652814A (en) * 1983-06-13 1987-03-24 Hewlett-Packard Company Circuit testing utilizing data compression and derivative mode vectors
JPS6438672A (en) * 1987-08-05 1989-02-08 Hitachi Ltd Pattern generator
JPH03215761A (ja) * 1989-09-28 1991-09-20 Texas Instr Inc <Ti> 半導体装置の試験システムにおけるパターン順序制御システム
JPH05333108A (ja) * 1992-05-28 1993-12-17 Yokogawa Electric Corp パターン発生装置
JPH07225261A (ja) * 1994-02-09 1995-08-22 Advantest Corp 半導体試験装置用パターン発生器
US5606568A (en) * 1995-11-30 1997-02-25 Megatest Corporation Method and apparatus for performing serial and parallel scan testing on an integrated circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100810140B1 (ko) * 2005-11-16 2008-03-06 엠텍비젼 주식회사 선택적 테스트 벡터 압축 방법 및 장치

Also Published As

Publication number Publication date
JPH11153655A (ja) 1999-06-08
KR19990018125A (ko) 1999-03-15
CN1211737A (zh) 1999-03-24
US6122761A (en) 2000-09-19

Similar Documents

Publication Publication Date Title
KR19990023805A (ko) 압축된 디지털 테스트데이터를 이용한 ｉｃ칩 검사장치 및 이 검사장치를 이용한 ｉｃ칩 검사방법
US5694402A (en) System and method for structurally testing integrated circuit devices
EP0758771B1 (en) An electronic circuit or board tester and a method of testing an electronic device
US6553530B1 (en) Integrated circuit devices that include self-test apparatus for testing a plurality of functional blocks and methods of testing same
KR20010104362A (ko) 교차-ｄｕｔ 및 내부-ｄｕｔ 비교를 이용한 집적 회로디바이스의 병렬 테스트
JP2002196050A (ja) 集積回路デバイス検査のための走査ストリーム順序づけ方法および装置
JP2641816B2 (ja) 半導体集積回路の測定方法
US6557132B2 (en) Method and system for determining common failure modes for integrated circuits
JP2988380B2 (ja) 半導体試験装置およびこの試験装置を用いた試験方法
US6671653B2 (en) Semiconductor test system and monitor apparatus thereof
US20070283204A1 (en) Method and system for deterministic bist
US5414639A (en) Automatic testing method and testing apparatus for devices
US20010003209A1 (en) Efficient generation of optimum test data
JP2007248374A (ja) Ｉｃソケット及び半導体集積回路試験装置
JPH11211793A (ja) Ｉｃ試験装置
JPH06213971A (ja) 以前の応答信号からテスト信号を局所的に導出する方法と装置
US7516381B2 (en) Integrated circuit test system
KR100263877B1 (ko) 테스트데이터의시퀀싱방법
JP4863547B2 (ja) Ｂｉｓｔ回路内蔵半導体集積回路装置
US6093212A (en) Method for selecting operation cycles of a semiconductor IC for performing an IDDQ test by using a simulation
JP2000091388A (ja) Ｉｃ試験装置の救済判定方式
US5999013A (en) Method and apparatus for testing variable voltage and variable impedance drivers
JP3145283B2 (ja) Ｉｃ試験装置のレジスタデータ書込み方式
JP3215600B2 (ja) Ｉｃ試験装置
JP3210236B2 (ja) Ｉｃ試験装置のパターン発生装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application