CN102262208B - 一种芯片测试的方法和系统 - Google Patents
一种芯片测试的方法和系统 Download PDFInfo
- Publication number
- CN102262208B CN102262208B CN201010195431.XA CN201010195431A CN102262208B CN 102262208 B CN102262208 B CN 102262208B CN 201010195431 A CN201010195431 A CN 201010195431A CN 102262208 B CN102262208 B CN 102262208B
- Authority
- CN
- China
- Prior art keywords
- test vector
- repetition
- new file
- current line
- vector data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Abstract
本发明提供一种芯片测试的方法和系统,方法包括:按行读入自动测试设备的存储器中的测试向量源文件;将所述测试向量源文件的所有行都记录到新文件,其中对于连续重复的至少两个测试向量数据行,仅将所述至少两个测试向量数据行中的第一行和重复的次数记录到所述新文件;在芯片测试过程中,载入所述新文件,依据所述重复的次数重复执行所述第一行。本发明能够减少测试向量源文件的体积,节省内存提高ATE的测试速度,解决现有技术测试向量源文件耗费了大量的时间和内存资源,测试效率低下的技术问题。
Description
技术领域
本发明涉及芯片的自动测试设备,特别是涉及一种芯片测试的方法和系统。
背景技术
ATE(AutomaticTestEquipment,自动测试设备),是一种通过计算机控制来进行器件、电路板和芯片测试的设备。其通过计算机编程取代人工劳动,自动化的完成测试序列。
一般的ATE可以由带一定内存深度的一组通道,一系列时序发生器及多个电源组成。这些资源是通过负载板把信号激励到芯片插座上的芯片管脚,ATE测试系统每个管脚有独立的测试资源。测试时候,每个管脚有对应的输入或输出信号,并由这些信号构成测试向量,进行不同芯片功能的测试。
ATE的开发是从简单器件、低管脚数、低速测试系统(10MHz,64pins)到中等数量管脚、中速测试系统(40MHz,256pins)到高管脚数、高速(超过100MHz,1024pins)并最终过渡到现在的SoC(SystemonChip,系统集成在一个芯片)测试系统(超过400MHz,1024pin,并具备模拟、存储器测试能力)。
目前器件速度已经达到1.6GHz,管脚数达到1024,所有的电路都集成到单个芯片。因此由针对管脚的测试向量构成的测试向量源文件体积特别大,甚至超过数Gbytes,这样的源文件直接编译成测试向量文件后,在ATE上使用会占用很大的LVM(LogicalVolumeManager逻辑盘卷管理)内存空间,而且加载速度也慢。因此,ATE在进行测试向量源文件的修改和配置时,耗费了大量的时间和资源,造成了测试效率低下。
发明内容
本发明的目的是提供一种芯片测试的方法和系统,能够减少测试向量源文件的体积,节省内存提高ATE的测试速度,解决现有技术测试向量源文件耗费了大量的时间和内存资源,测试效率低下的技术问题。
为了实现上述目的,一方面,提供了一种芯片测试的方法,包括如下步骤:
按行读入自动测试设备的存储器中的测试向量源文件;
将所述测试向量源文件的所有行都记录到新文件,其中对于连续重复的至少两个测试向量数据行,仅将所述至少两个测试向量数据行中的第一行和重复的次数记录到所述新文件;
在芯片测试过程中,载入所述新文件,依据所述重复的次数重复执行所述第一行。
优选地,上述的方法中,所述对于连续重复的至少两个测试向量数据行,仅将所述至少两个测试向量数据行中的第一行和重复的次数记录到所述新文件的步骤具体包括:
如果当前行是测试向量数据行,判断所述当前行是否与上一行相同,是则将所述重复的次数进行加一操作;否则将所述上一行的重复的次数和所述当前行写入所述新文件。
优选地,上述的方法中,还包括:如果所述当前行不是测试向量数据行,则直接将所述上一行的重复的次数和所述当前行写入所述新文件。
优选地,上述的方法中,还包括:如果所述重复次数不大于1,则不记录所述重复次数。
为了实现上述目的,本发明还提供了一种芯片测试的系统,包括:
读取模块,用于:按行读入自动测试设备的存储器中的测试向量源文件;
压缩模块,用于:将所述测试向量源文件的所有行都记录到新文件,其中对于连续重复的至少两个测试向量数据行,仅将所述至少两个测试向量数据行中的第一行和重复的次数记录到所述新文件;
测试执行模块,用于:在芯片测试过程中,载入所述新文件,依据所述重复的次数重复执行所述第一行。
优选地,上述的系统中,所述压缩模块包括:
重复判断单元,用于:如果当前行是测试向量数据行,判断所述当前行是否与上一行相同,是则将所述重复的次数进行加一操作;否则将所述上一行的重复的次数和所述当前行写入所述新文件。
优选地,上述的系统中,所述压缩模块还包括:
第一判断单元,用于:判断所述当前行是否为测试向量数据行,是则执行所述重复判断单元的功能,否则直接将所述上一行的重复的次数和所述当前行写入所述新文件。
优选地,上述的系统中,所述压缩模块还包括第二判断单元,用于:如果所述重复次数不大于1,则不记录所述重复次数。
本发明至少存在以下技术效果:
1)本发明实施例通过合并连续重复的测试向量数据行的办法,将测试向量源文件压缩成一个功能相同、体积缩小的新文件。因为测试向量源文件中连续重复描述的测试向量数据行是很常见的,所以这种处理方式,对于体积超过Gbytes的测试向量源文件来说,将会产生巨大的压缩量,将显著减小测试向量源文件的体积。而自动测试设备加载这种压缩后的新文件,将会节约存储空间,显著提升测试速度,从而提高测试效率。
2)本发明实施例通过repeat语句来执行重复操作并且标志当前行是否已经压缩过,从而避免重复处理,通过重复标记N来记录测试向量数据行的重复次数。
附图说明
图1为本发明实施例提供的芯片测试方法的步骤流程图;
图2为本发明实施例提供的进行压缩的步骤流程图;
图3为本发明实施例提供的系统的结构图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚,下面将结合附图对具体实施例进行详细描述。
图1为本发明实施例提供的芯片测试方法的步骤流程图,如图1所示,芯片测试的方法包括如下步骤:
步骤101,按行读入自动测试设备的存储器中的测试向量源文件;
步骤102,将所述测试向量源文件的所有行都记录到新文件,其中对于连续重复的至少两个测试向量数据行,仅将所述至少两个测试向量数据行中的第一行和重复的次数记录到所述新文件;
步骤103,在芯片测试过程中,载入所述新文件,依据所述重复的次数重复执行所述第一行。
所述步骤102中:如果当前行是测试向量数据行,判断所述当前行是否与上一行相同,是则将所述重复的次数进行加一操作;否则将所述上一行的重复的次数和所述当前行写入所述新文件。如果所述当前行不是测试向量数据行,则直接将所述上一行的重复的次数和所述当前行写入所述新文件。如果所述重复次数不大于1,则不记录所述重复次数。
可见,本发明实施例通过合并连续重复的测试向量数据行的办法,将测试向量源文件压缩成一个功能相同、体积缩小的新文件。因为测试向量源文件中连续重复描述的测试向量数据行是很常见的,所以这种处理方式,对于体积超过Gbytes的测试向量源文件来说,将会产生巨大的压缩量,将显著减小测试向量源文件的体积。而自动测试设备加载这种压缩后的新文件,将会节约存储空间,显著提升测试速度,从而提高测试效率。
图2为本发明实施例提供的进行压缩的步骤流程图,如图2所示,压缩过程包括:
步骤201,从测试向量源文件读入一行文件数据;
步骤202,当前行是否为测试向量?是则执行步骤203,否则执行步骤208;
步骤203,包含repeat语句?(包含repeat语句说明已经压缩过)是则执行步骤208,否则执行步骤204;
步骤204,当前行是否与前行一样?是则执行步骤205,否则执行步骤206;
步骤205,将重复次数进行加一运算,即N=N+1,N代表重复次数,初始值为1,执行步骤209;
步骤206,判断N是否大于1,是则执行步骤207,否则执行步骤208;
步骤207,将repeat语句和当前N的值写入新文件,将N的值重置为1,执行步骤209;
步骤208,将当前行写入新文件;
步骤209,测试向量源文件结束?是则执行步骤210,否则执行步骤201;
步骤210,测试向量源文件已经写入到新文件,压缩完毕。
由上可知,本发明实施例通过repeat语句来执行重复操作并且标志当前行是否已经压缩过,从而避免重复处理,通过重复标记N来记录测试向量数据行的重复次数。
图3为本发明实施例提供的系统的结构图,如图3所示,芯片测试的系统,包括:
读取模块310,用于:按行读入自动测试设备的存储器中的测试向量源文件;
压缩模块320,用于:将所述测试向量源文件的所有行都记录到新文件,其中对于连续重复的至少两个测试向量数据行,仅将所述至少两个测试向量数据行中的第一行和重复的次数记录到所述新文件;
测试执行模块330,用于:在芯片测试过程中,载入所述新文件,依据所述重复的次数重复执行所述第一行。
其中,所述压缩模块320包括:
第一判断单元321,用于:判断所述当前行是否为测试向量数据行,是则执行所述重复判断单元的功能,否则直接将所述上一行的重复的次数和所述当前行写入所述新文件。
重复判断单元322,用于:如果当前行是测试向量数据行,判断所述当前行是否与上一行相同,是则将所述重复的次数进行加一操作;否则将所述上一行的重复的次数和所述当前行写入所述新文件。
第二判断单元323,用于:如果所述重复次数不大于1,则不记录所述重复次数。
可见,本发明芯片测试的系统,通过合并测试向量源文件中的重复行,达到压缩测试向量源文件的目的,在压缩后不影响编译不改变文件功能。经过压缩后的测试向量源文件,编译后占用ATE内存小、加载时间少。
由上可知,本发明实施例具有以下优势:
1)本发明实施例通过合并连续重复的测试向量数据行的办法,将测试向量源文件压缩成一个功能相同、体积缩小的新文件。因为测试向量源文件中连续重复描述的测试向量数据行是很常见的,所以这种处理方式,对于体积超过Gbytes的测试向量源文件来说,将会产生巨大的压缩量,将显著减小测试向量源文件的体积。而自动测试设备加载这种压缩后的新文件,将会节约存储空间,显著提升测试速度,从而提高测试效率。
2)本发明实施例通过repeat语句来执行重复操作并且标志当前行是否已经压缩过,从而避免重复处理,通过重复标记N来记录测试向量数据行的重复次数。
以上所述仅是本发明的优选实施方式,应当指出,对于本技术领域的普通技术人员来说,在不脱离本发明原理的前提下,还可以做出若干改进和润饰,这些改进和润饰也应视为本发明的保护范围。
Claims (8)
1.一种芯片测试的方法,其特征在于,包括如下步骤:
按行读入自动测试设备的存储器中的测试向量源文件;
将所述测试向量源文件的所有行都记录到新文件,
通过repeat语句来执行重复操作并且标志当前行是否已经压缩过,其中对于连续重复的至少两个测试向量数据行,仅将所述至少两个测试向量数据行中的第一行和重复的次数记录到所述新文件;
在芯片测试过程中,载入所述新文件,依据所述重复的次数重复执行所述第一行。
2.根据权利要求1所述的方法,其特征在于,所述对于连续重复的至少两个测试向量数据行,仅将所述至少两个测试向量数据行中的第一行和重复的次数记录到所述新文件的步骤具体包括:
如果当前行是测试向量数据行,判断所述当前行是否与上一行相同,是则将所述重复的次数进行加一操作;否则将所述上一行的重复的次数和所述当前行写入所述新文件。
3.根据权利要求2所述的方法,其特征在于,还包括:如果所述当前行不是测试向量数据行,则直接将所述上一行的重复的次数和所述当前行写入所述新文件。
4.根据权利要求2或3所述的方法,其特征在于,还包括:如果所述重复次数不大于1,则不记录所述重复次数。
5.一种芯片测试的系统,其特征在于,包括:
读取模块,用于:按行读入自动测试设备的存储器中的测试向量源文件;
压缩模块,用于:将所述测试向量源文件的所有行都记录到新文件,通过repeat语句来执行重复操作并且标志当前行是否已经压缩过,其中对于连续重复的至少两个测试向量数据行,仅将所述至少两个测试向量数据行中的第一行和重复的次数记录到所述新文件;
测试执行模块,用于:在芯片测试过程中,载入所述新文件,依据所述重复的次数重复执行所述第一行。
6.根据权利要求5所述的系统,其特征在于,所述压缩模块包括:
重复判断单元,用于:如果当前行是测试向量数据行,判断所述当前行是否与上一行相同,是则将所述重复的次数进行加一操作;否则将所述上一行的重复的次数和所述当前行写入所述新文件。
7.根据权利要求6所述的系统,其特征在于,所述压缩模块还包括:
第一判断单元,用于:判断所述当前行是否为测试向量数据行,是则执行所述重复判断单元的功能,否则直接将所述上一行的重复的次数和所述当前行写入所述新文件。
8.根据权利要求6或7所述的系统,其特征在于,所述压缩模块还包括第二判断单元,用于:如果所述重复次数不大于1,则不记录所述重复次数。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201010195431.XA CN102262208B (zh) | 2010-05-31 | 2010-05-31 | 一种芯片测试的方法和系统 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201010195431.XA CN102262208B (zh) | 2010-05-31 | 2010-05-31 | 一种芯片测试的方法和系统 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102262208A CN102262208A (zh) | 2011-11-30 |
CN102262208B true CN102262208B (zh) | 2015-11-25 |
Family
ID=45008911
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201010195431.XA Active CN102262208B (zh) | 2010-05-31 | 2010-05-31 | 一种芯片测试的方法和系统 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102262208B (zh) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106771991B (zh) * | 2017-01-23 | 2019-09-03 | 电子科技大学 | 一种应用于反熔丝fpga编程前的自动化测试方法 |
CN109709473B (zh) * | 2019-01-29 | 2021-05-28 | 无锡中微腾芯电子有限公司 | 一种用于3D-SiP芯片测试向量压缩的方法及系统 |
CN111161786B (zh) * | 2019-12-28 | 2024-02-27 | 上海仪电智能电子有限公司 | 一种提高矢量图形深度利用效率的大容量存储器测试方法 |
CN111596200A (zh) * | 2020-05-25 | 2020-08-28 | 上海岱矽集成电路有限公司 | 一种集成电路测试仪 |
CN113203938B (zh) * | 2021-04-15 | 2022-08-19 | 杭州加速科技有限公司 | 测试向量的存储方法、压缩方法及设备、测试方法及设备 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1211737A (zh) * | 1997-08-26 | 1999-03-24 | 三星电子株式会社 | 集成电路芯片测试器及其测试方法 |
CN1940995A (zh) * | 2005-09-29 | 2007-04-04 | 中国科学院自动化研究所 | 面向嵌入式系统的指纹方向图量化压缩方法 |
CN1982908A (zh) * | 2005-12-13 | 2007-06-20 | 上海华虹Nec电子有限公司 | 实时生成闪存测试向量的方法 |
CN101000367A (zh) * | 2006-12-31 | 2007-07-18 | 合肥工业大学 | 一种块标记的系统芯片测试数据压缩方法 |
CN101038325A (zh) * | 2007-02-14 | 2007-09-19 | 北京中星微电子有限公司 | 一种测试芯片的方法及装置 |
CN101369000A (zh) * | 2008-09-12 | 2009-02-18 | 北京中星微电子有限公司 | 一种数字芯片测试方法和测试系统 |
-
2010
- 2010-05-31 CN CN201010195431.XA patent/CN102262208B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1211737A (zh) * | 1997-08-26 | 1999-03-24 | 三星电子株式会社 | 集成电路芯片测试器及其测试方法 |
CN1940995A (zh) * | 2005-09-29 | 2007-04-04 | 中国科学院自动化研究所 | 面向嵌入式系统的指纹方向图量化压缩方法 |
CN1982908A (zh) * | 2005-12-13 | 2007-06-20 | 上海华虹Nec电子有限公司 | 实时生成闪存测试向量的方法 |
CN101000367A (zh) * | 2006-12-31 | 2007-07-18 | 合肥工业大学 | 一种块标记的系统芯片测试数据压缩方法 |
CN101038325A (zh) * | 2007-02-14 | 2007-09-19 | 北京中星微电子有限公司 | 一种测试芯片的方法及装置 |
CN101369000A (zh) * | 2008-09-12 | 2009-02-18 | 北京中星微电子有限公司 | 一种数字芯片测试方法和测试系统 |
Also Published As
Publication number | Publication date |
---|---|
CN102262208A (zh) | 2011-11-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102262208B (zh) | 一种芯片测试的方法和系统 | |
CN101029918B (zh) | 一种基于可编程器件的可控集成电路测试系统及方法 | |
CN101504692B (zh) | 一种验证和测试片上系统的系统及方法 | |
CN103218338B (zh) | 一种信号处理机系统实时多dsp调试系统 | |
CN106951587A (zh) | Fpga调试系统及方法 | |
CN113721927B (zh) | 基于fpga的ate测试向量编译加速方法及ate系统 | |
CN102522123A (zh) | 利用数据产生器模块来提高存储设备读写测试效率的方法 | |
CN105550443A (zh) | 一种基于SystemC周期精确的统一染色器阵列TLM模型 | |
US20140189454A1 (en) | Global low power capture scheme for cores | |
CN101110271A (zh) | 一种内存性能的生产测试方法 | |
CN102236068B (zh) | 一种芯片测试的方法和装置 | |
CN109426671B (zh) | 一种边界扫描链的生成方法及装置、计算机可读存储介质 | |
CN101354673B (zh) | 内存之spd芯片错误信息仿真装置 | |
CN104461796A (zh) | 用于嵌入式8051cpu的jtag调试模块及调试方法 | |
CN110717311A (zh) | 一种fpga内部访问系统、fpga验证方法 | |
CN201655336U (zh) | 一种基于fpga的串行闪存调试电路以及具有该电路的电视机 | |
CN103927210A (zh) | 基于cpld的fpga加载系统 | |
WO2021109366A1 (zh) | 数字产品的仿真信号查看方法及系统 | |
CN114461472A (zh) | 一种基于ate的gpu核心全速功能测试方法 | |
CN102890664A (zh) | 一种扩容式数据采集板及其数据存储方法 | |
CN113254290A (zh) | 一种内存颗粒多维测试方法、装置、系统和可读存储介质 | |
CN102262205B (zh) | 一种测试向量源文件的测试点的屏蔽方法和屏蔽装置 | |
CN108109670A (zh) | 一种基于Matlab的Nand Flash测试系统及方法 | |
CN103744698A (zh) | Dsp工程的高效运行方法及系统 | |
CN111161786B (zh) | 一种提高矢量图形深度利用效率的大容量存储器测试方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C56 | Change in the name or address of the patentee | ||
CP03 | Change of name, title or address |
Address after: 214028 national integrated circuit design (21-1), Changjiang Road, New District, Jiangsu, Wuxi, China, China (610) Patentee after: WUXI ZHONGGAN MICROELECTRONIC CO., LTD. Address before: National integrated circuit design Park (source building), 21-1 Changjiang Road, New District, Jiangsu, Wuxi, China 610 Patentee before: Wuxi Vimicro Co., Ltd. |