CN101029918B - 一种基于可编程器件的可控集成电路测试系统及方法 - Google Patents

Abstract

本发明为一种基于可编程器件的可控集成电路测试系统，针对于数字集成电路芯片，其包括：一可编程器件测试平台，一测试芯片适配器，一时钟发生系统，一电源控制系统，一控制终端，通过对被测试的目标芯片设置频率、电压以及相应的测试命令来测试集成电路芯片的性能和功能。由于采用可编程器件的测试平台，以及测试芯片适配器能够对同一封装结构的集成电路芯片进行测试；本发明还提供了一种基于可编程器件的可控集成电路测试方法，通过上述的系统和方法使集成电路测试系统具有了通用性、完备性和针对性，从而实现降低产品成本，提高测试效率的目的。

Description

一种基于可编程器件的可控集成电路测试系统及方法 

技术领域

本发明涉及的是一种集成电路测试系统及方法，特别涉及一种基于可编程器件的可控集成电路测试系统及方法。 

背景技术

随着电子技术的不断发展，特别是各种集成电路的不断涌现，对集成电路产品本身的性能和质量要求越来越高，因此集成电路测试就成为了保证集成电路性能、质量的关键手段之一。 

随着各类电子产品的数码化，对集成电路的需求大幅增长，对测试系统的需求也就越来越迫切。对集成电路进行测试首先要满足其逻辑功能的正确，其次测试各项指标(速度、准确率、稳定性)和各种电气参数，涉及到测试方法和测试程序以及测试系统的设计。集成电路测试的主要目的是保证器件在指定的环境条件下能完全实现设计规格书所规定的功能及性能指标。 

目前能大批量测试集成电路的设备非常昂贵，而且这些测试仪的测试对象、测试方法以及测试内容都存在差异，因此各系统的结构、配置和技术性能差别较大，不具备为各种类型的集成电路提供通用测试。低价的专用测试仪又不能满足测试的可靠性和通用性要求。 

也存在其他低成本的解决方案，但不具备通用性和灵活性。对于批量比较大的产品测试总的来说仍然不能起到节省成本的效果。同时也无法提高测试速度，延长了产品进入市场的时间。 

为解决上述缺陷，本发明的创作人员经过长时间的研究和试验，终于提出一种新的技术方案。 

发明内容

本发明的目的在于，提供一种基于可编程器件的可控集成电路测试系统及方法，使集成电路测试系统具有通用性、完备性和针对性，从而实现降低产品成本， 提高测试效率的目的。 

为实现上述目的，本发明所采用的技术方案在于，提供一种基于可编程器件的可控集成电路测试系统，其针对于数字集成电路，其包括： 

一可编程器件测试平台，其设置有集成电路测试电路逻辑的可编程器件开发平台； 

一测试芯片适配器，其通过插接座将所述的可编程器件的所有管脚引出，与目标芯片建立对应连接，从而进行数据的交互传输； 

一时钟发生系统，产生多路独立的时钟，其与所述的可编程器件测试平台相连，向其提供时钟信号； 

一电源控制系统，其与测试芯片适配器相连接，提供可控的电源给目标芯片； 

一控制终端，其发出频率控制指令控制所述的时钟发生系统，发出电平控制指令控制所述的电源控制系统，以及向所述的可编程器件测试平台下载测试逻辑程序，并进行测试控制的数据交互，实现对集成电路各项测试的控制； 

较佳的，所述的时钟发生系统是由高速串行线接口电路和时钟发生器串接组成，所述的高速串行线接口电路将控制终端的串行指令转换成波形发生芯片及外围电路所需的并行信号，所述的时钟发生器接收所述信号并产生多路相互独立的差分时钟信号传给可编程器件测试平台； 

较佳的，所述的高速串行线接口电路为一MCU单片机，其将控制终端的串行指令转换成波形发生芯片及外围电路所需的并行信号；所述的时钟发生器包括：一波形产生芯片、一倍频器、一多路选择器以及一低压差分电路，其中所述波形产生芯片产生一个小范围的频率，所述倍频器对波形产生芯片的输出信号进行倍频，通过所述多路选择器选择倍频或不倍频的波形作为输出，所述的低压差分电路将多路选择器的单端输出进行差分变换； 

较佳的，所述的控制终端为一计算机，所述的计算机通过高速串行总线，向所述的时钟发生系统以及电源控制系统传送控制指令； 

较佳的，所述的测试芯片适配器根据目标芯片的封装进行连接，根据测试要求提取芯片管脚信号； 

较佳的，所述的电源控制系统为一程控电源； 

较佳的，所述的可编程器件测试平台中置有大量的图形发生器； 

较佳的，所述的可编程器件为FPGA、CPLD、LPD或HDPLD其中之一； 

同时本发明又提出了一种基于可编程器件的可控集成电路测试方法，其包括的 步骤为： 

步骤a：安装目标芯片； 

步骤b：将控制终端的测试逻辑程序下载的可编程器件测试平台； 

步骤c：给所述的目标芯片设定测试的电压； 

步骤d：设定测试频率； 

步骤e：通过控制终端向可编程器件测试平台发送测试指令； 

步骤f：可编程器件测试平台根据所述的测试指令使目标芯片进行相应操作，并获得目标芯片的操作结果； 

步骤g：与在可编程器件测试平台中预期的结果进行比较，若相同，则执行下述步骤i；若不相同则在执行下述步骤h； 

步骤h：目标芯片存在缺陷，将错误信息回显至所述的控制终端； 

步骤i：判断是否结束测试过程，若否，则返回前述步骤b、步骤c以及步骤d其中之一；若是，则执行下述步骤j； 

步骤j：结束测试过程； 

较佳的，所述的频率设定是通过控制终端的频率控制单元实现的，只需输入所需频率的大小，进而控制多个独立时钟之一或全部的频率输出； 

较佳的，所述的安装目标芯片，是将目标芯片设置在具有对应引脚的适配器上，同一类封装一致的目标芯片对应同一种适配器，通过更换适配器芯片插座封装测试不同类型的目标芯片； 

较佳的，所述的测试指令以及回显信息具有确定的帧格式； 

较佳的，对所述的测试指令中包含有测试各种项目，所述的测试项目为功能测试、直流参数测试以及交流参数测试； 

较佳的，所述功能测试为使用设置于可编程器件测试平台的图形发生器，产生多种多样的图形对存储其芯片进行测试； 

较佳的，所述的直流参数测试为基于欧姆定律的用来确定器件电参数的稳态测试方法，其包括：开路/短路测试，输出驱动电流测试、漏电电源测试、电源电流测试、转换电平测试； 

 ]较佳的，所述的交流参数测试为测量器件晶体管转换状态时的时序关系，包括：传输延迟测试，建立保持时间测试、功能速度测试、存取时间测试、刷新/等待时 间测试，上升/下降时间测试； 

较佳的，所述的可编程器件为FPGA、CPLD、LPD或HDPLD其中之一。 

附图说明

图1为本发明一种基于可编程器件的可控集成电路测试系统的总体结构一较佳实施例的示意图； 

图2为本发明一种基于可编程器件的可控集成电路测试系统包含的多路独立时钟发生系统示意图； 

图3为典型的时钟发生系统结构图； 

图4为本发明一种基于可编程器件的可控集成电路测试方法所包含的测试流程图； 

图5为本发明一种基于可编程器件的可控集成电路测试系统传输数据的帧格式示意图。 

具体实施方式

以下结合附图，对本发明上述的和另外的技术特征和优点作更详细的说明。 

本发明所提供的测试系统以及测试方法都是针对数字集成电路芯片提出的。 

请参阅图1所示，其为本发明提出的一种基于可编程器件的可控集成电路测试系统的总体结构示意图；其包括：一测试平台4，其设置有集成电路测试电路逻辑的可编程器件开发平台； 

一测试芯片适配器5，其通过插接座将所述的可编程器件的所有管脚引出，与目标芯片建立对应连接，从而进行数据的交互传输； 

一时钟发生系统2，产生多路独立的时钟，其与所述的可编程器件测试平台4相连，向其提供时钟信号； 

一电源控制系统3，其与测试芯片适配器5相连接，提供可控的电源给目标芯片； 

一控制终端1，其发出频率控制指令控制所述的时钟发生系统2，发出电平控制指令控制所述的电源控制系统3，以及向所述的可编程器件测试平台4下载测试逻辑程序，并进行测试控制的数据交互，实现对集成电路各项测试的控制；其中所述的测试平台4采用的可编程器件为FPGA、CPLD、LPD或HDPLD其中之 一，由于FPGA不但具有可编程的优点，还不存在掩模成本，用户可以反复地编程、擦除、使用或者在外围电路不动的情况下用不同软件就可实现不同的功能，在系统开发或测试阶段这一点是非常有吸引力的，因为在这一阶段仍可进行设计修改，并且不用花费巨大的额外成本。它的可编程特点，使开发人员可针对特定的应用而定制硬件。因此，仅使用所需要的硬件即可，而不必做出任何板级变动；另外FPGA有充裕的资源，片内资源可以任意应用，设计者可以在速度、硬件逻辑、存储器、代码大小和成本之间做出折衷。当电路有少量改动时，更能显示出FPGA的优势；最后FPGA软件易学易用，可以使设计人员更能集中精力进行电路设计，快速将产品推向市场。所以利用FPGA开发平台设计定制的测试系统的测试平台，能增加新的功能特性及优化性能。在本发明中，功能强大的集成开发环境把硬核、软核和MCU结合起来，向FPGA写入测试电路逻辑程序和大量算法图形(pattern)，还能外接算法图形存储器扩充容量，因此我们这里以FPGA作为可编程器件的一较佳实施例进行应用，其它的可编程器件由于其在总体特点上与FPGA类似，这里就不再进行赘述了。 

所述的控制终端可为一计算机1，当然也可以为嵌入式系统或单片机等其他处理器设备，用所述计算机1控制测试系统，其可以通过软件编程为用户提供友好、易于操作的界面，其中包含：频率控制单元11，用来控制时钟发生系统产生相互独立的多路时钟信号，该信号通过高速串行线63传送到时钟发生系统2，用户直接在界面上输入所需频率大小即可，多个独立时钟可以任选，也可以同时控制； 

测试控制单元12，通过串行线61向FPGA测试平台4发送控制指令，控制指令包含多种测试项目并有确定的帧格式71； 

测试逻辑单元13是测试电路逻辑程序，通过FPGA测试平台4的开发板的配套下载软件通过下载线62下载到FPGA测试平台4中； 

电源控制系统3配套的电源控制单元14，可在虚拟的电源信号发生器画面上设定电压大小。该控制指令通过高速串行线64传送给电源控制系统，相应的电源提供给被测的目标芯片。 

所述的FPGA测试平台4上配有和控制终端计算机1、时钟发生系统2、测试芯片适配器5相连的各个接口，作为整个测试系统的核心，FPGA测试平台4内置可控测试电路逻辑，其中FPGA所有管脚经过插座和测试芯片适配器5连接， 方便更换不同芯片封装的测试芯片适配器5，发挥其通用性。所述的电源控制系统3为一程控电源； 

请参阅图2所示，其为本发明一种基于可编程器件的可控集成电路测试系统包含的多路独立时钟发生系统示意图；所述的时钟发生系统2包含高速串行线接口电路21(以USB为典型)和时钟发生器22。所述的高速串行线接口电路21将控制终端计算机1的串行指令转换成波形发生芯片及外围电路所需的并行信号，所述的时钟发生器22接收所述信号并产生多路相互独立的差分时钟信号23传给FPGA测试平台4； 

请参阅图3所示，其为典型的时钟发生系统结构图；其对上述图2的结构组成进行了细分，所述的高速串行线接口电路21为一MCU单片机210，其将控制终端计算机1的串行指令转换成波形发生芯片及外围电路所需的并行信号；所述的时钟发生器22包括：一波形产生芯片220、一倍频器221、一多路选择器222以及一低压差分电路223，其中所述波形产生芯片220产生一个小范围的频率，所述倍频器221对波形产生芯片220的输出信号进行倍频，通过所述多路选择器222选择倍频或不倍频的波形作为输出，所述的低压差分电路223将多路选择器222的单端输出进行差分变换；以保证高频信号的传输质量，差分时钟信号23传给FPGA测试平台4，经过测试逻辑转成单端信号送至被测的目标芯片。 

为实现本发明的目的，本发明同时提出了一种基于可编程器件的可控集成电路测试方法，其通过上述的基于可编程器件的可控集成电路测试系统实现的，这里采用的可编程器件为FPGA； 

请参阅图4所示，其为本发明一种基于可编程器件的可控集成电路测试方法所包含的测试流程图；其包括的步骤为： 

步骤a：安装被测的目标芯片； 

步骤b：将控制终端1的测试逻辑程序通过下载线62下载至FPGA测试平台4； 

步骤c：进行系统的初始化，即为目标芯片设定测试的电压； 

步骤d：设定测试频率； 

步骤e：通过控制终端1向FPGA测试平台4发送测试指令； 

步骤f：FPGA测试平台4根据所述的测试指令使目标芯片进行相应操作，并获得目标芯片的操作结果； 

步骤g：与在FPGA测试平台4中预期的结果进行比较，若相同，则执行下述 步骤i；若不相同则在执行下述步骤h； 

步骤h：目标芯片存在缺陷，将错误信息回显至所述的控制终端1； 

步骤i：判断是否结束测试过程，若否，则返回前述步骤b、步骤c以及步骤d其中之一；若是，则执行下述步骤j； 

步骤j：结束测试过程； 

其中，所述的频率设定是通过控制终端1的频率控制单元11实现的，只需输入所需频率的大小，进而控制多个独立时钟之一或全部的频率输出，在做相应的功能测试时，所述的频率是在被测芯片正常环境下的大小范围内调节；在做性能测试时其调整测芯片频率至其上限或下限，以便能测出芯片正常工作的临界频率值。 

所述的安装目标芯片，是将目标芯片设置在具有对应引脚的适配器上，同一类封装一致的目标芯片对应同一种测试芯片适配器5，通过更换适配器芯片插座封装测试不同类型的目标芯片； 

根据上述的流程步骤，我们发现数据流大致可以分为以下五路： 

第一条数据流为测试逻辑从控制终端1下载到FPGA测试平台4；第二条数据流，频率控制指令通过高速串行线63从计算机1传至时钟发生系统2的高速串行线接口电路21，然后将串行指令转换成波形发生芯片及外围电路所需的并行信号传给时钟发生器22，接下来产生多路相互独立的差分时钟信号该信号经过FPGA测试平台4提取转换成单端信号，FPGA测试平台4做出时序上的处理实现稳定地采集芯片的输出数据；第三条数据流，测试指令通过串行线61从计算机1传送到FPGA测试平台4上；第四条数据流，电平控制指令通过高速串行线64从计算机1传至电源控制系统3，然后设定目标芯片的电压值；第五条数据流，FPGA测试平台4读写目标芯片是通过测试芯片适配器5上的插座和FPGA测试平台4所有管脚的引出插座相连所形成的数据通道进行的。 

上述的步骤其根本目的，在于对被测的目标芯片进行功能测试和性能测试，来对集成电路芯片进行一定的检测，以存储器芯片为例，所述的测试项目种类： 

功能测试：主要是FPGA测试平台4中置有大容量的图形发生器，可产生多种多样的图形(pattern)对目标芯片进行100％测试，向存储器写入图形，读取信息并和预期信息进行比较，回读错误信息； 

直流参数测试：直流测试是基于欧姆定律的用来确定器件电参数的稳态测试 方法，包括开路/短路测试，输出驱动电流测试、漏电电源测试、电源电流测试、转换电平测试等； 

交流参数测试：交流测试的目的是保证器件在正确的时间发生状态转换。交流参数测试测量器件晶体管转换状态时的时序关系，包括传输延迟测试，建立保持时间测试、功能速度测试、存取时间测试、刷新/等待时间测试，上升/下降时间测试； 

请结合图5所示，其为本发明一种基于可编程器件的可控集成电路测试系统传输数据的帧格式示意图；其包括测试控制指令格式71，以及回显数据帧格式72，其中所述的测试控制指令格式71是由起始字和控制字组成，所述的回显数据帧格式72是由地址、期望信息以及存储信息组成。 

本发明采用了上述关键的技术和独特的测试方式，测试集成电路的各项指标(速度、准确率、稳定性)。用户和电脑交互对软硬件进行控制就能完成测试，测试能力强、测试项目完备、可测试率高、适应于不同的集成电路，并不局限于存储器芯片的测试。由于采用通用性很高的FPGA测试平台4，使本测试系统在成本和通用性上具有很大优势，在集成电路的测试技术领域和测试系统市场中具有一定优势。 

以上所述仅为本发明的较佳实施例，对本发明而言仅仅是说明性的，而非限制性的。本专业技术人员理解，在本发明权利要求所限定的精神和范围内可对其进行许多改变，修改，甚至等效，但都将落入本发明的保护范围内。 

Claims (17)

1.一种基于可编程器件的可控集成电路测试系统，其特征在于，其包括：

一可编程器件测试平台，其设置有集成电路测试电路逻辑的可编程器件开发平台；

一测试芯片适配器，其通过插接座将所述的可编程器件的所有管脚引出，与目标芯片建立对应连接，从而进行数据的交互传输；

一时钟发生系统，产生多路独立的时钟，其与所述的可编程器件测试平台相连，向其提供时钟信号；

一电源控制系统，其与测试芯片适配器相连接，提供可控的电源给目标芯片；

一控制终端，其发出频率控制指令控制所述的时钟发生系统，发出电平控制指令控制所述的电源控制系统，以及向所述的可编程器件测试平台下载测试逻辑程序，并进行测试控制的数据交互，实现对集成电路各项测试的控制。

2.根据权利要求1所述的一种基于可编程器件的可控集成电路测试系统，其特征在于，所述的时钟发生系统是由高速串行线接口电路和时钟发生器串接组成，所述的高速串行线接口电路将控制终端的串行指令转换成波形发生芯片及外围电路所需的并行信号，所述的时钟发生器接收所述信号并产生多路相互独立的差分时钟信号传给可编程器件测试平台。

3.根据权利要求2所述的一种基于可编程器件的可控集成电路测试系统，其特征在于，所述的高速串行线接口电路为一MCU单片机，其将控制终端的串行指令转换成波形发生芯片及外围电路所需的并行信号；所述的时钟发生器包括：一波形产生芯片、一倍频器、一多路选择器以及一低压差分电路，其中所述波形产生芯片产生一个小范围的频率，所述倍频器对波形产生芯片的输出信号进行倍频，通过所述多路选择器选择倍频或不倍频的波形作为输出，所述的低压差分电路将多路选择器的单端输出进行差分变换。

4.根据权利要求1所述的一种基于可编程器件的可控集成电路测试系统，其特征在于，所述的控制终端为一计算机，所述的计算机通过高速串行总线，向所述的时钟发生系统以及电源控制系统传送控制指令。

5.根据权利要求1所述的一种基于可编程器件的可控集成电路测试系统，其特征在于，所述的测试芯片适配器根据目标芯片的封装进行连接，根据测试要求提取芯片管脚信号。

6.根据权利要求1所述的一种基于可编程器件的可控集成电路测试系统，其特征在于，所述的电源控制系统为一程控电源。

7.根据权利要求1所述的一种基于可编程器件的可控集成电路测试系统，其特征在于，所述的可编程器件测试平台中置有大量的图形发生器。

8.根据权利要求1所述的一种基于可编程器件的可控集成电路测试系统，其特征在于，所述的可编程器件为FPGA、CPLD、LPD或HDPLD其中之一。

9.一种基于可编程器件的可控集成电路测试方法，其特征在于，其包括的步骤为：

步骤a：安装目标芯片；

步骤b：将控制终端的测试逻辑程序下载到可编程器件测试平台；

步骤c：给所述的目标芯片设定测试的电压；

步骤d：设定测试频率；

步骤e：通过控制终端向可编程器件测试平台发送测试指令；

步骤f：可编程器件测试平台根据所述的测试指令使目标芯片进行相应操作，并获得目标芯片的操作结果；

步骤g：与在可编程器件测试平台中预期的结果进行比较，若相同，则执行下述步骤i；若不相同则在执行下述步骤h；

步骤h：目标芯片存在缺陷，将错误信息回显至所述的控制终端；

步骤i：判断是否结束测试过程，若否，则返回前述步骤b、步骤c以及步骤d其中之一；若是，则执行下述步骤j；

步骤i：结束测试过程。

10.根据权利要求9所述的一种基于可编程器件的可控集成电路测试方法，其特征在于，所述的频率设定是通过控制终端的频率控制单元实现的，只需输入所需频率的大小，进而控制多个独立时钟之一或全部的频率输出。

11.根据权利要求9所述的一种基于可编程器件的可控集成电路测试方法，其特征在于，所述的安装目标芯片，是将目标芯片设置在具有对应引脚的适配器上，同一类封装一致的目标芯片对应同一种适配器，通过更换适配器芯片插座封装测试不同类型的目标芯片。

12.根据权利要求9所述的一种基于可编程器件的可控集成电路测试方法，其特征在于，所述的测试指令以及回显信息具有确定的帧格式。

13.根据权利要求9所述的一种基于可编程器件的可控集成电路测试方法，其特征在于，对所述的测试指令中包含有测试各种项目，所述的测试项目为功能测试、直流参数测试以及交流参数测试。

14.根据权利要求13所述的一种基于可编程器件的可控集成电路测试方法，其特征在于，所述功能测试为使用设置于可编程器件测试平台的图形发生器，产生多种多样的图形对存储其芯片进行测试。

15.根据权利要求13所述的一种基于可编程器件的可控集成电路测试方法，其特征在于，所述的直流参数测试为基于欧姆定律的用来确定器件电参数的稳态测试方法，其包括：开路/短路测试，输出驱动电流测试、漏电电源测试、电源电流测试、转换电平测试。

16.根据权利要求13所述的一种基于可编程器件的可控集成电路测试方法，其特征在于，所述的交流参数测试为测量器件晶体管转换状态时的时序关系，包括：传输延迟测试，建立保持时间测试、功能速度测试、存取时间测试、刷新/等待时间测试，上升/下降时间测试。

17.根据权利要求9所述的一种基于可编程器件的可控集成电路测试方法，其特征在于，所述的可编程器件为FPGA、CPLD、LPD或HDPLD其中之一。

Images