CN111766510B - 一种便携式数字芯片自动测试系统及其工作方法 - Google Patents
一种便携式数字芯片自动测试系统及其工作方法 Download PDFInfo
- Publication number
- CN111766510B CN111766510B CN202010727536.9A CN202010727536A CN111766510B CN 111766510 B CN111766510 B CN 111766510B CN 202010727536 A CN202010727536 A CN 202010727536A CN 111766510 B CN111766510 B CN 111766510B
- Authority
- CN
- China
- Prior art keywords
- chip
- module
- capacitor
- tested
- fpga
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31712—Input or output aspects
- G01R31/31713—Input or output interfaces for test, e.g. test pins, buffers
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31721—Power aspects, e.g. power supplies for test circuits, power saving during test
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31724—Test controller, e.g. BIST state machine
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
本发明公开了一种便携式数字芯片自动测试系统，包括供电模块、测试接口模块、FPGA模块、单片机模块、显示模块、按键模块、以及开关模块，供电模块与FPGA模块、单片机模块、显示模块、按键模块、以及开关模块电连接，用于为其供电，测试接口模块分别与待测芯片和FPGA模块电连接，FPGA模块与单片机模块电连接，单片机模块还分别与显示模块和按键模块电连接，开关模块连接在供电模块与测试接口模块之间，FPGA模块还用于在对待测芯片进行芯片型号识别和功能测试时，根据存储的所有型号芯片的真值表信息确定待测芯片的型号和功能是否正常。本发明能解决现有数字芯片测试仪器由于支持的芯片引脚数少，从而限制了其应用的技术问题。
Description
技术领域
本发明属于芯片测试技术领域，更具体地，涉及一种便携式数字芯片自动测试系统及其工作方法。
背景技术
如今，随着电子技术发展迅速，数字集成电路得到应用广泛，诸如74系列的逻辑芯片在数字电路中得到了非常广泛的应用。然而，许多芯片在经历多次使用后，芯片上标注的型号字迹模糊不清，无法分辨；还有一些情况下，即使芯片的型号可以被读出，但其性能的好坏却无法及时得到判断。
为了克服上述问题，研究者们开发出了各种数字芯片测试仪器，这在一定程度上缓解了数字芯片测试自动化的问题。然而，现有的数字芯片测试仪器仍然存在一些不可忽略的缺陷：第一，受到系统结构限制，其能够支持的芯片引脚数少，从而限制了其应用；第二，其主要是以芯片功能测试为主，无法同时实现芯片型号识别，从而造成仪器的功能单一；第三，现有仪器体积庞大，携带不便；第四、现有基于软件实现的仪器测试速度慢。
发明内容
针对现有技术的以上缺陷或改进需求，本发明提供了一种便携式数字芯片自动测试系统及其工作方法，其目的在于，解决现有数字芯片测试仪器由于支持的芯片引脚数少，从而限制了其应用的技术问题，以及由于无法同时实现功能测试和芯片型号识别，从而造成仪器功能单一的技术问题，以及体积庞大、携带不便的技术问题，以及现有基于软件实现的仪器测试速度慢的技术问题。
为实现上述目的，按照本发明的一个方面，提供了一种便携式数字芯片自动测试系统，包括供电模块、测试接口模块、FPGA模块、单片机模块、显示模块、按键模块、以及开关模块；
供电模块与FPGA模块、单片机模块、显示模块、按键模块、以及开关模块电连接，用于为其供电；
测试接口模块分别与待测芯片和FPGA模块电连接；
FPGA模块与单片机模块电连接，单片机模块还分别与显示模块和按键模块电连接；
开关模块连接在供电模块与测试接口模块之间；
FPGA模块用于存储各个数量的管脚所对应的所有型号芯片的信息，包括该型号芯片在所有型号芯片中的编号、以及该型号芯片的真值表；
按键模块包括16个以方阵方式分布的微动开关；
FPGA模块还用于将待测芯片的真值表中的激励信号施加到待测芯片，并将来自于该待测芯片针对该激励信号反馈的响应信号与该激励信号对应的理论响应信号进行比较；
FPGA模块还用于在对待测芯片进行芯片型号识别时，根据其存储的该待测芯片管脚数所对应的所有型号芯片的信息确定对应的型号；在对待测芯片进行功能测试时，根据其存储的该待测芯片型号所对应的真值表信息判定待测芯片的功能是否正常。
优选地，供电模块包括电源接口、单刀单置开关、第一电阻、发光二极管、第一电容、第二电容、第一降压芯片、第二降压芯片、第三电容、第四电容、第五电容、以及第六电容，其中电源接口采用USB接口；
电源接口的正极与外部电源和单刀单置开关电连接，负极接地；
单刀单置开关的输出端依次通过第一电阻和发光二极管接地；
第一电容的两端分别连接到单刀单置开关的输出端和地；
第二电容的一端连接到单刀单置开关的输出端和开关模块，另一端接地；
单刀单置开关的输出端还分别连接到第一降压芯片和第二降压芯片的输入端，第一降压芯片的输出端分别通过第三电容和第五电容接地；
第一降压芯片的输出端还与FPGA模块、单片机模块、显示模块、以及按键模块电连接；
第二降压芯片的输出端分别通过第四电容和第六电容接地，第二降压芯片的输出端还与FPGA模块电连接。
优选地，测试接口模块包括多个IC锁紧座，所有IC锁紧座都具有不同数量的管脚。
优选地，FPGA模块包括FPGA芯片、存储芯片、时钟芯片、JTAG接口、以及AS接口。
FPGA芯片分别与存储芯片、时钟芯片、JTAG接口、以及AS接口电连接；
存储芯片和AS接口电连接。
优选地，单片机模块包括单片机芯片、串口电路、复位电路、以及时钟电路；
单片机芯片分别与串口电路、复位电路、以及时钟电路电连接。
优选地，复位电路包括第七电容和第二电阻，第七电容的一端与供电模块电连接，另一端通过第二电阻接地；
时钟电路包括第八电容、第九电容、以及无源晶振；
第八电容的一端和第九电容的一端均接地，第八电容的另一端通过无源晶振和第九电容的另一端电连接；
优选地，在按键模块中，位于第一列上的4个微动开关的一端连接到单片机芯片，并通过第三电阻连接到供电模块；
位于第二列上的4个微动开关的一端连接到单片机芯片，并通过第四电阻连接到供电模块；
位于第三列上的4个微动开关的一端连接到单片机芯片，并通过第五电阻连接到供电模块；
位于第四列上的4个微动开关的一端连接到单片机芯片，并通过第五电阻连接到供电模块；
位于第一行上的4个微动开关的另一端共同连接到单片机芯片；
第二行上的4个微动开关的另一端共同连接到单片机芯片；
第三行上的4个微动开关的另一端共同连接到单片机芯片；
第四行上的4个微动开关的另一端共同连接到单片机芯片。
优选地，开关模块包括第七电阻、第八电阻、MOS场效应管、三极管、第十电容、以及第十一电容；
第七电阻的一端连接到供电模块和MOS场效应管的源极，另一端和MOS场效应管的栅极一起连接到第八电阻的一端，第八电阻的另一端连接到三极管的集电极。
三极管的发射极接地，三极管的基极连接到FPGA芯片；
MOS场效应管的漏极一方面通过第十电容、以及第十一电容接地，另一方面连接到测试接口模块。
按照本发明的另一方面，提供了一种上述便携式数字芯片自动测试系统的工作方法，包括以下步骤：
(1)供电模块启动，为FPGA模块、单片机模块、显示模块、按键模块、以及开关模块供电，FPGA模块和单片机模块复位；
(2)单片机模块接收用户经由按键模块输入的指令，并判断该指令是芯片型号识别指令，还是芯片功能测试指令，如果是芯片型号识别指令则进入步骤(3)，如果是芯片功能测试指令则进入步骤(10)；
(3)单片机模块接收用户经由按键模块输入的待测芯片的管脚数，同时FPGA模块使开关模块导通，用于为待测芯片供电；
(4)FPGA模块设置计数器i＝1，j＝1；
(5)FPGA模块判断计数器j是否大于等于预设阈值M，如果是则通过显示模块向用户显示待测芯片类型无法检测，过程结束，否则进入步骤(6)；
(6)FPGA模块判断计数器i是否大于预设阈值Ni，如果是则通过显示模块显示步骤(3)确定的管脚数所对应的所有型号芯片中编号为j的芯片的型号作为待测芯片的型号，过程结束，否则进入步骤(7)；
(7)FPGA模块将步骤(3)确定的管脚数所对应的所有型号芯片中编号为j的芯片的真值表中第i个激励信号施加到待测芯片，获取来自于该待测芯片针对该第i个激励信号反馈的响应信号，将步骤(3)确定的管脚数所对应的所有型号芯片中编号为j的芯片的真值表中第i个激励信号对应的理论响应信号与步骤(6)中来自待测芯片的响应信号进行比较，并判断二者是否相同，如果相同则进入步骤(8)，否则进入步骤(9)；
(8)FPGA模块设置计数器i＝i+1，然后返回步骤(6)；
(9)FPGA模块设置计数器i＝1，j＝j+1，然后返回步骤(5)；
(10)单片机模块接收用户经由按键模块输入的待测芯片的型号，同时FPGA模块使开关模块导通，从而为待测芯片供电；
(11)FPGA模块设置计数器k＝1；
(12)FPGA模块判断计数器k是否大于预设阈值，如果大于则通过显示模块向用户显示待测芯片功能正常，然后过程结束，否则进入步骤(13)；
(13)FPGA模块将待测芯片的型号对应的真值表中的第k个激励信号施加到待测芯片，并获取来自于该待测芯片针对该第k个激励信号反馈的响应信号；
(14)FPGA模块将第k个激励信号对应的理论响应信号与步骤(13)中来自待测芯片的响应信号进行比较，并判断二者是否相同，如果相同则进入步骤(15)，否则通过显示模块向用户显示待测芯片功能异常，过程结束；
(15)FPGA模块设置k＝k+1，并返回步骤(12)。
优选地，FPGA模块中存储了每个数量的管脚所对应的所有型号芯片的信息，包括该型号芯片在所有型号芯片中的编号、以及该型号芯片的真值表。
预设阈值M等于步骤(3)确定的管脚数所对应的所有型号芯片的真值表的总数；
预设阈值Ni等于步骤(3)确定的管脚数所对应的所有型号芯片中编号为j的芯片的真值表中激励信号的总数量。
总体而言，通过本发明所构思的以上技术方案与现有技术相比，能够取得下列有益效果：
(1)由于本发明系统采用了FPGA模块与待测芯片进行连接和测试，从而充分利用了FPGA所提供的丰富管脚资源、以及可灵活配置的优势，并进而解决现有数字芯片测试仪器由于支持的芯片引脚数少，限制其广泛应用的技术问题。
(2)由于本发明的方法能够根据用户经由按键模块输入的指令执行芯片型号识别以及芯片功能测试，因此解决现有数字芯片测试仪器由于无法同时实现功能测试和芯片型号识别，从而造成仪器功能单一的技术问题。
(3)由于本发明的系统集成了按键模块、显示模块，且供电模块中采用了USB接口作为电源接口，其可以通过小型、便携式的移动电源为其供电，因此能够解决现有数字芯片测试仪器携带不便的技术问题。
(4)由于本发明采用了基于FPGA模块的硬件测试方式，其芯片功能测试速度和芯片型号识别的速度快。
附图说明
图1是本发明便携式数字芯片自动测试系统的示意图；
图2是本发明系统中供电模块的电路图；
图3是本发明系统中单片机模块的电路图；
图4是本发明系统中按键模块的电路图；
图5是本发明系统中开关模块的电路图；
图6是本发明便携式数字芯片自动测试系统的工作方法的流程图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。此外，下面所描述的本发明各个实施方式中所涉及到的技术特征只要彼此之间未构成冲突就可以相互组合。
如图1所示，本发明提供了一种便携式数字芯片自动测试系统，包括供电模块1、测试接口模块2、FPGA模块3、单片机模块4、显示模块5、按键模块6、以及开关模块7。
供电模块1与FPGA模块3、单片机模块4、显示模块5、按键模块6、以及开关模块7电连接，用于为其供电。
测试接口模块2分别与待测芯片和FPGA模块3电连接。
FPGA模块3与单片机模块4电连接，单片机模块4还分别与显示模块5和按键模块6电连接。
开关模块7连接在供电模块1与测试接口模块2之间。
如图2所示，供电模块1包括电源接口J3、单刀单置开关S17、第一电阻R39、发光二极管D2、第一电容C22、第二电容C23、第一降压芯片U6、第二降压芯片U7、第三电容C24、第四电容C25、第五电容C26、以及第六电容C27。
在本实施方式中，电源接口J3采用USB接口。
在本实施方式中，第一降压芯片U6的型号是AMS1117-3.3V，第二降压芯片U7的型号是AMS1117-1.2V。
电源接口J3的正极与外部电源和单刀单置开关S17电连接，负极接地，单刀单置开关S17的输出端依次通过第一电阻R39和发光二极管D2接地，第一电容C22的两端分别连接到单刀单置开关S17的输出端和地，第二电容C23的一端连接到单刀单置开关S17的输出端和开关模块7，另一端接地。
单刀单置开关S17的输出端还分别连接到第一降压芯片U6和第二降压芯片U7的输入端，第一降压芯片U6的输出端分别通过第三电容C24和第五电容C26接地，第一降压芯片U6的输出端还与FPGA模块3、单片机模块4、显示模块5、以及按键模块6电连接，第二降压芯片U7的输出端分别通过第四电容C25和第六电容C27接地，第二降压芯片U7的输出端还与FPGA模块3电连接。
测试接口模块2包括多个IC锁紧座，这些IC锁紧座都具有不同数量的管脚，例如14个、16个、18个等。
FPGA模块3中存储了每个数量的管脚(例如18管脚、20管脚、22管脚等)所对应的所有型号芯片的信息，包括该型号芯片在所有型号芯片中的编号、以及该型号芯片对应的真值表。
FPGA模块3包括FPGA芯片31、存储芯片32、时钟芯片33、联合测试工作组(JointTestAction Group，简称JTAG)接口34、以及主动串行(Active serial，简称AS)接口35。
FPGA芯片31分别与存储芯片32、时钟芯片33、JTAG接口34、以及AS接口35电连接，存储芯片32和AS接口35电连接。
在本实施方式中，FPGA芯片31的型号为EP2C5T144C8N。
存储芯片32的型号为EPCS4SI8N。
时钟芯片33采用50MHz的有源晶振。
JTAG接口34采用10针JTAG接口。
AS接口35采用10针AS接口。
如图3所示，单片机模块4包括单片机芯片41、串口电路42、复位电路43、以及时钟电路44。
单片机芯片41分别与串口电路42、复位电路43、以及时钟电路44电连接。
串口电路42的型号是MAX3232。
复位电路43包括第七电容C17和第二电阻R32，第七电容C17的一端与供电模块1电连接，另一端通过第二电阻R32接地。
时钟电路44包括第八电容C20、第九电容C21、以及无源晶振Y1。
第八电容C20的一端和第九电容C21的一端均接地，第八电容C20的另一端通过无源晶振Y1和第九电容C21的另一端电连接，
在本发明中，单片机模块4的型号为STC90C516RD。
显示模块5采用LCD_12864显示屏。
如图4所示，按键模块6包括16个以方阵方式分布的微动开关S1到S16，位于第一列上的4个微动开关S1到S4的一端连接到单片机芯片41，并通过第三电阻R33连接到供电模块1，位于第二列上的4个微动开关S5到S8的一端连接到单片机芯片41，并通过第四电阻R35连接到供电模块1，位于第三列上的4个微动开关S9到S12的一端连接到单片机芯片41，并通过第五电阻R37连接到供电模块1，位于第四列上的4个微动开关S13到S16的一端连接到单片机芯片41，并通过第五电阻R38连接到供电模块1，其中第三电阻R33、第四电阻R35、第五电阻R37、以及第六电阻R38具有相同的电阻值10KΩ。位于第一行上的4个微动开关S1、S5、S9、S13的另一端共同连接到单片机芯片41，第二行上的4个微动开关S2、S6、S10、S14的另一端共同连接到单片机芯片41，第三行上的4个微动开关S3、S7、S11、S15的另一端共同连接到单片机芯片41，第四行上的4个微动开关S4、S8、S12、S16的另一端共同连接到单片机芯片41。
单片机模块4预先针对16个微动开关中的每一个进行了编号，在激活微动开关中的多个后，所共同产生的不同指令组合，可分别用于实现芯片型号识别功能和芯片功能测试功能，例如，设置第1、2、3和4个编码开关激活后产生的指令组合实现芯片型号识别功能，设置第5到第10个编码卡关激活后产色的指令组合实现芯片功能测试功能。
如图5所示，开关模块7包括第七电阻R29、第八电阻R30、MOS场效应管Q1、三极管Q2、第十电容C1、以及第十一电容C2。
第七电阻R29的一端连接到供电模块1和MOS场效应管Q1的源极，另一端和MOS场效应管Q1的栅极一起连接到第八电阻R30的一端，第八电阻R30的另一端连接到三极管Q2的集电极，三极管Q2的发射极接地，三极管Q2的基极连接到FPGA芯片31，MOS场效应管Q1的漏极一方面通过第十电容C1、以及第十一电容C2接地，另一方面连接到测试接口模块2。
如图6所示，本发明还提供了一种上述便携式数字芯片自动测试系统的工作方法，包括以下步骤：
(1)供电模块启动，为FPGA模块、单片机模块、显示模块、按键模块、以及开关模块供电，FPGA模块和单片机模块复位；
(2)单片机模块接收用户经由按键模块输入的指令，并判断该指令是芯片型号识别指令，还是芯片功能测试指令，如果是芯片型号识别指令则进入步骤(3)，如果是芯片功能测试指令则进入步骤(10)；
具体而言，当用户按下按键模块中的一个按键，即激活按键模块16个微动开关中的一个时，单片机模块按照预先设置的编码方式确定该微动开关对应的指令。
(3)单片机模块接收用户经由按键模块输入的待测芯片的管脚数，同时FPGA模块使开关模块导通，用于为待测芯片供电；
(4)FPGA模块设置计数器i＝1，j＝1；
(5)FPGA模块判断计数器j是否大于等于预设阈值M，如果是则通过显示模块向用户显示待测芯片类型无法检测，过程结束，否则进入步骤(6)；
具体而言，预设阈值M等于步骤(3)确定的管脚数所对应的所有芯片的真值表的总数。
FPGA模块中存储了每个数量的管脚(例如18管脚、20管脚、22管脚等)所对应的所有型号芯片的信息，包括该型号芯片在所有型号芯片中的编号、以及该型号芯片对应的真值表。
例如，18管脚的芯片一共有100种型号，FPGA模块预先针对这100种型号的芯片，分别对其进行了编号1，2，3，4，…，100，且每个芯片都对应有一个真值表。
(6)FPGA模块判断计数器i是否大于预设阈值Ni，如果是则通过显示模块显示步骤(3)确定的管脚数所对应的所有型号芯片中编号为j的芯片的型号作为待测芯片的型号，过程结束，否则进入步骤(7)；
具体而言，预设阈值Ni等于步骤(3)确定的管脚数所对应的所有型号芯片中编号为j的芯片的真值表中激励信号的总数量。
(7)FPGA模块将步骤(3)确定的管脚数所对应的所有型号芯片中编号为j的芯片的真值表中第i个激励信号施加到待测芯片，获取来自于该待测芯片针对该第i个激励信号反馈的响应信号，将步骤(3)确定的管脚数所对应的所有型号芯片中编号为j的芯片的真值表中第i个激励信号对应的理论响应信号与步骤(6)中来自待测芯片的响应信号进行比较，并判断二者是否相同，如果相同则进入步骤(8)，否则进入步骤(9)；
(8)FPGA模块设置计数器i＝i+1，然后返回步骤(6)；
(9)FPGA模块设置计数器i＝1，j＝j+1，然后返回步骤(5)；
(10)单片机模块接收用户经由按键模块输入的待测芯片的型号，同时FPGA模块使开关模块导通，从而为待测芯片供电；
(11)FPGA模块设置计数器k＝1；
(12)FPGA模块判断计数器k是否大于预设阈值，如果大于则通过显示模块向用户显示待测芯片功能正常，然后过程结束，否则进入步骤(13)；
具体而言，预设阈值等于待测芯片的真值表中激励信号的总数量。
(13)FPGA模块将待测芯片的型号对应的真值表中的第k个激励信号施加到待测芯片，并获取来自于该待测芯片针对该第k个激励信号反馈的响应信号；
具体而言，在FPGA模块中预先存储有待测芯片的真值表，其中详细记录了每次施加的激励信号。
(14)FPGA模块将第k个激励信号对应的理论响应信号与步骤(13)中来自待测芯片的响应信号进行比较，并判断二者是否相同，如果相同则进入步骤(15)，否则通过显示模块向用户显示待测芯片功能异常，过程结束；
举例而言，在待测芯片的真值表中，记载了各个激励信号所对应的响应信号的理论值。
(15)FPGA模块设置k＝k+1，并返回步骤(12)。
本领域的技术人员容易理解，以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。
Claims (9)
1.一种便携式数字芯片自动测试系统的工作方法，所述便携式数字芯片自动测试系统包括供电模块、测试接口模块、FPGA模块、单片机模块、显示模块、按键模块、以及开关模块，供电模块与FPGA模块、单片机模块、显示模块、按键模块、以及开关模块电连接，用于为其供电，测试接口模块分别与待测芯片和FPGA模块电连接，FPGA模块与单片机模块电连接，单片机模块还分别与显示模块和按键模块电连接，开关模块连接在供电模块与测试接口模块之间，FPGA模块用于存储各个数量的管脚所对应的所有型号芯片的信息，包括该型号芯片在所有型号芯片中的编号、以及该型号芯片的真值表，按键模块包括16个以方阵方式分布的微动开关，FPGA模块还用于将待测芯片的真值表中的激励信号施加到待测芯片，并将来自于该待测芯片针对该激励信号反馈的响应信号与该激励信号对应的理论响应信号进行比较，FPGA模块还用于在对待测芯片进行芯片型号识别时，根据其存储的该待测芯片管脚数所对应的所有型号芯片的信息确定对应的型号；在对待测芯片进行功能测试时，根据其存储的该待测芯片型号所对应的真值表信息判定待测芯片的功能是否正常，其特征在于，所述工作方法包括以下步骤：
(1)供电模块启动，为FPGA模块、单片机模块、显示模块、按键模块、以及开关模块供电，FPGA模块和单片机模块复位；
(2)单片机模块接收用户经由按键模块输入的指令，并判断该指令是芯片型号识别指令，还是芯片功能测试指令，如果是芯片型号识别指令则进入步骤(3)，如果是芯片功能测试指令则进入步骤(10)；
(3)单片机模块接收用户经由按键模块输入的待测芯片的管脚数，同时FPGA模块使开关模块导通，用于为待测芯片供电；
(4)FPGA模块设置计数器i＝1，j＝1；
(5)FPGA模块判断计数器j是否大于等于预设阈值M，如果是则通过显示模块向用户显示待测芯片类型无法检测，过程结束，否则进入步骤(6)；
(6)FPGA模块判断计数器i是否大于预设阈值Ni，如果是则通过显示模块显示步骤(3)确定的管脚数所对应的所有型号芯片中编号为j的芯片的型号作为待测芯片的型号，过程结束，否则进入步骤(7)；
(7)FPGA模块将步骤(3)确定的管脚数所对应的所有型号芯片中编号为j的芯片的真值表中第i个激励信号施加到待测芯片，获取来自于该待测芯片针对该第i个激励信号反馈的响应信号，将步骤(3)确定的管脚数所对应的所有型号芯片中编号为j的芯片的真值表中第i个激励信号对应的理论响应信号与步骤(6)中来自待测芯片的响应信号进行比较，并判断二者是否相同，如果相同则进入步骤(8)，否则进入步骤(9)；
(8)FPGA模块设置计数器i＝i+1，然后返回步骤(6)；
(9)FPGA模块设置计数器i＝1，j＝j+1，然后返回步骤(5)；
(10)单片机模块接收用户经由按键模块输入的待测芯片的型号，同时FPGA模块使开关模块导通，从而为待测芯片供电；
(11)FPGA模块设置计数器k＝1；
(12)FPGA模块判断计数器k是否大于预设阈值，如果大于则通过显示模块向用户显示待测芯片功能正常，然后过程结束，否则进入步骤(13)；
(13)FPGA模块将待测芯片的型号对应的真值表中的第k个激励信号施加到待测芯片，并获取来自于该待测芯片针对该第k个激励信号反馈的响应信号；
(14)FPGA模块将第k个激励信号对应的理论响应信号与步骤(13)中来自待测芯片的响应信号进行比较，并判断二者是否相同，如果相同则进入步骤(15)，否则通过显示模块向用户显示待测芯片功能异常，过程结束；
(15)FPGA模块设置k＝k+1，并返回步骤(12)。
2.根据权利要求1所述的便携式数字芯片自动测试系统的工作方法，其特征在于，
FPGA模块中存储了每个数量的管脚所对应的所有型号芯片的信息，包括该型号芯片在所有型号芯片中的编号、以及该型号芯片的真值表；
预设阈值M等于步骤(3)确定的管脚数所对应的所有型号芯片的真值表的总数；
预设阈值Ni等于步骤(3)确定的管脚数所对应的所有型号芯片中编号为j的芯片的真值表中激励信号的总数量。
3.根据权利要求1所述的便携式数字芯片自动测试系统的工作方法，其特征在于，
供电模块包括电源接口、单刀单置开关、第一电阻、发光二极管、第一电容、第二电容、第一降压芯片、第二降压芯片、第三电容、第四电容、第五电容、以及第六电容，其中电源接口采用USB接口；
电源接口的正极与外部电源和单刀单置开关电连接，负极接地；
单刀单置开关的输出端依次通过第一电阻和发光二极管接地；
第一电容的两端分别连接到单刀单置开关的输出端和地；
第二电容的一端连接到单刀单置开关的输出端和开关模块，另一端接地；
单刀单置开关的输出端还分别连接到第一降压芯片和第二降压芯片的输入端，第一降压芯片的输出端分别通过第三电容和第五电容接地；
第一降压芯片的输出端还与FPGA模块、单片机模块、显示模块、以及按键模块电连接；
第二降压芯片的输出端分别通过第四电容和第六电容接地，第二降压芯片的输出端还与FPGA模块电连接。
4.根据权利要求3所述的便携式数字芯片自动测试系统的工作方法，其特征在于，测试接口模块包括多个IC锁紧座，所有IC锁紧座都具有不同数量的管脚。
5.根据权利要求4所述的便携式数字芯片自动测试系统的工作方法，其特征在于，
FPGA模块包括FPGA芯片、存储芯片、时钟芯片、JTAG接口、以及AS接口；
FPGA芯片分别与存储芯片、时钟芯片、JTAG接口、以及AS接口电连接；
存储芯片和AS接口电连接。
6.根据权利要求5所述的便携式数字芯片自动测试系统的工作方法，其特征在于，
单片机模块包括单片机芯片、串口电路、复位电路、以及时钟电路；
单片机芯片分别与串口电路、复位电路、以及时钟电路电连接。
7.根据权利要求6所述的便携式数字芯片自动测试系统的工作方法，其特征在于，
复位电路包括第七电容和第二电阻，第七电容的一端与供电模块电连接，另一端通过第二电阻接地；
时钟电路包括第八电容、第九电容、以及无源晶振；
第八电容的一端和第九电容的一端均接地，第八电容的另一端通过无源晶振和第九电容的另一端电连接。
8.根据权利要求7所述的便携式数字芯片自动测试系统的工作方法，其特征在于，
在按键模块中，位于第一列上的4个微动开关的一端连接到单片机芯片，并通过第三电阻连接到供电模块；
位于第二列上的4个微动开关的一端连接到单片机芯片，并通过第四电阻连接到供电模块；
位于第三列上的4个微动开关的一端连接到单片机芯片，并通过第五电阻连接到供电模块；
位于第四列上的4个微动开关的一端连接到单片机芯片，并通过第五电阻连接到供电模块；
位于第一行上的4个微动开关的另一端共同连接到单片机芯片；
第二行上的4个微动开关的另一端共同连接到单片机芯片；
第三行上的4个微动开关的另一端共同连接到单片机芯片；
第四行上的4个微动开关的另一端共同连接到单片机芯片。
9.根据权利要求8所述的便携式数字芯片自动测试系统的工作方法，其特征在于，
开关模块包括第七电阻、第八电阻、MOS场效应管、三极管、第十电容、以及第十一电容；
第七电阻的一端连接到供电模块和MOS场效应管的源极，另一端和MOS场效应管的栅极一起连接到第八电阻的一端，第八电阻的另一端连接到三极管的集电极；
三极管的发射极接地，三极管的基极连接到FPGA芯片；
MOS场效应管的漏极一方面通过第十电容、以及第十一电容接地，另一方面连接到测试接口模块。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010727536.9A CN111766510B (zh) | 2020-07-27 | 2020-07-27 | 一种便携式数字芯片自动测试系统及其工作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010727536.9A CN111766510B (zh) | 2020-07-27 | 2020-07-27 | 一种便携式数字芯片自动测试系统及其工作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111766510A CN111766510A (zh) | 2020-10-13 |
| CN111766510B true CN111766510B (zh) | 2021-01-26 |
Family
ID=72727439
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010727536.9A Active CN111766510B (zh) | 2020-07-27 | 2020-07-27 | 一种便携式数字芯片自动测试系统及其工作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111766510B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112684319B (zh) * | 2020-12-16 | 2022-11-22 | 海光信息技术股份有限公司 | 一种芯片检验追踪方法及装置 |
| CN112816854B (zh) * | 2021-01-29 | 2023-03-31 | 江苏国芯科技有限公司 | 一种基于单片机的通用型多功能测试系统 |
| CN113064052A (zh) * | 2021-03-24 | 2021-07-02 | 深圳佰维存储科技股份有限公司 | 芯片老化测试电路和芯片老化测试系统 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5068603A (en) * | 1987-10-07 | 1991-11-26 | Xilinx, Inc. | Structure and method for producing mask-programmed integrated circuits which are pin compatible substitutes for memory-configured logic arrays |
| US5369604A (en) * | 1993-02-05 | 1994-11-29 | Texas Instruments Incorporated | Test plan generation for analog integrated circuits |
| CN101029918A (zh) * | 2007-01-23 | 2007-09-05 | 北京芯技佳易微电子科技有限公司 | 一种基于可编程器件的可控集成电路测试系统及方法 |
| CN203069750U (zh) * | 2013-02-06 | 2013-07-17 | 陕西理工学院 | 一种新型数字芯片测试仪 |
| CN204666786U (zh) * | 2015-05-18 | 2015-09-23 | 怀化学院 | Lttl/lcmos型中规模时序逻辑芯片测试装置 |
| CN204666787U (zh) * | 2015-05-18 | 2015-09-23 | 怀化学院 | 74/54系列中规模组合逻辑门电路芯片测试装置 |
| CN204719195U (zh) * | 2015-04-26 | 2015-10-21 | 渭南师范学院 | 一种便携式数字芯片检测仪 |
| CN206369789U (zh) * | 2016-12-15 | 2017-08-01 | 厦门大学嘉庚学院 | 一种多功能数字芯片测试仪 |
-
2020
- 2020-07-27 CN CN202010727536.9A patent/CN111766510B/zh active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5068603A (en) * | 1987-10-07 | 1991-11-26 | Xilinx, Inc. | Structure and method for producing mask-programmed integrated circuits which are pin compatible substitutes for memory-configured logic arrays |
| US5369604A (en) * | 1993-02-05 | 1994-11-29 | Texas Instruments Incorporated | Test plan generation for analog integrated circuits |
| CN101029918A (zh) * | 2007-01-23 | 2007-09-05 | 北京芯技佳易微电子科技有限公司 | 一种基于可编程器件的可控集成电路测试系统及方法 |
| CN203069750U (zh) * | 2013-02-06 | 2013-07-17 | 陕西理工学院 | 一种新型数字芯片测试仪 |
| CN204719195U (zh) * | 2015-04-26 | 2015-10-21 | 渭南师范学院 | 一种便携式数字芯片检测仪 |
| CN204666786U (zh) * | 2015-05-18 | 2015-09-23 | 怀化学院 | Lttl/lcmos型中规模时序逻辑芯片测试装置 |
| CN204666787U (zh) * | 2015-05-18 | 2015-09-23 | 怀化学院 | 74/54系列中规模组合逻辑门电路芯片测试装置 |
| CN206369789U (zh) * | 2016-12-15 | 2017-08-01 | 厦门大学嘉庚学院 | 一种多功能数字芯片测试仪 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111766510A (zh) | 2020-10-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111766510B (zh) | 一种便携式数字芯片自动测试系统及其工作方法 | |
| CN102855188B (zh) | 基于Android的系统压力测试方法 | |
| CN105185415A (zh) | 一种测试i2c的eeprom的方法及装置 | |
| US6480974B1 (en) | Method for use of bus parking states to communicate diagnostic information | |
| CN109117299B (zh) | 服务器的侦错装置及其侦错方法 | |
| US20220013051A1 (en) | Chip pin connection status display method, computer device and storage medium | |
| CN204666786U (zh) | Lttl/lcmos型中规模时序逻辑芯片测试装置 | |
| CN101872321A (zh) | 主板故障诊断卡 | |
| US7908533B2 (en) | Processor to JTAG test access port interface | |
| CN1256673C (zh) | Pda主板生产测试的方法 | |
| CN113160875B (zh) | 芯片测试系统和测试方法 | |
| CN112634977B (zh) | 具有除错存储器接口的芯片及其除错方法 | |
| US20100223503A1 (en) | Computer debug method | |
| Darji | Design and Implementation of Microcontroller Based Digital Logic Gate IC Tester | |
| US7952420B2 (en) | Counting apparatus | |
| CN217521589U (zh) | 一种计算机主板用控制器模式配置电路 | |
| TW200807235A (en) | Testing system and method | |
| CN212808139U (zh) | 一种ph值手持检测终端 | |
| US12008253B2 (en) | Embedded system and method for updating firmware | |
| CN208737451U (zh) | 一种工控机按键控制电路及工控机 | |
| CN112526363B (zh) | 设备工作时间的检测方法、检测装置、终端及存储介质 | |
| CN219980806U (zh) | 一种面向tf卡的信号电平动态切换电路及相应的电子设备 | |
| Mohammed | Secure electronic lock using pic 16f628a microcontroller | |
| CN219370625U (zh) | 一种存储电路与电子设备 | |
| CN218957199U (zh) | 一种电子门锁级联电控电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |