CN102116838B - 微光显微镜芯片失效分析方法及系统 - Google Patents
微光显微镜芯片失效分析方法及系统 Download PDFInfo
- Publication number
- CN102116838B CN102116838B CN 201010027225 CN201010027225A CN102116838B CN 102116838 B CN102116838 B CN 102116838B CN 201010027225 CN201010027225 CN 201010027225 CN 201010027225 A CN201010027225 A CN 201010027225A CN 102116838 B CN102116838 B CN 102116838B
- Authority
- CN
- China
- Prior art keywords
- chip
- fpga
- low
- light microscope
- analyzed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Abstract
本发明公开了一种微光显微镜芯片失效分析方法，利用硬件描述语言开发芯片测试激励；用软件对芯片测试激励进行仿真，仿真正常后将芯片测试激励烧入FPGA基板；FPGA基板输出多个激励pattern输出到待分析芯片的多个引脚，使待分析芯片电路进入故障激发模式；通过微光显微镜捕捉亮点，最后对亮点进行电路分析和失效分析。本发明还公开了一种微光显微镜芯片失效分析系统。本发明的微光显微镜芯片失效分析方法及系统，能实现多通道复杂测试向量施加，实现微光显微镜芯片缺陷定位，降低了芯片失效分析成本并提高分析效率。
Description
技术领域
本发明涉及集成电路失效测试技术，特别涉及一种微光显微镜芯片失效分析方法及系统。
背景技术
在芯片中，电子空穴复合会放出光子(Photon)。举例说明：在pn结加偏压，此时n区的电子很容易扩散到p区，而p区的电洞也容易扩散至n区然后与p区的空穴(或n区的电子)做电子空穴复合。对于芯片故障分析而言，微光显微镜(Emission Microscope，EMMI)是一种相当有用且效率极高的芯片失效分析工具，其高灵敏度的侦测能力可侦测和定位电流通过芯片内部组件时所发射出来的微弱光，由此可侦测各种元件缺陷所产生的漏电流可见光，对应故障种类涵盖ESD，Latch up，junction leakage，hotelectrons，oxide current leakage等等。
运用微光显微镜进行失效分析或者功能块电路调试(IP debug，Intellectual Property debug)，是芯片设计公司和FAB(加工厂)进行失效分析的常用手段。通常的应用都是直流(DC)加压方式，直接采用电压源电流源等对芯片施加直流信号，此方法对WAT(Wafer accept test，晶圆参数测试)或者引脚较少的简单芯片较为有效。该方法存在以下缺点：
A.对简单直流(DC)失效，如漏电、短路等比较有效，对需要芯片进入特殊模式(如要使芯片进入待机状态，需要对一些pad施加一定频率的clock)的情况不适用。
B.对引脚(Pad)数目有限制，随着集成电路集成度的提高，外围引脚(Pad)的数目也从早期的几个几十个发展到现在的上百个之多。微光显微镜机台一般只有四根探针，且只能施加直流(DC)信号，这对需要施加测试pattern(模式)的失效探测来说是远远不够的。
随着芯片集成度提高以及设计的复杂性，简单的直流加压方式并不能激发漏电故障点，对于需要复杂动态向量的功能失效，通常是使用ATE(自动化测试设备)测试机台，为芯片施加电激励信号。采用基于ATE的动态系统虽然可以解决部分复杂多通道测试向量施加问题，但是有四项主要缺点：
A.不同类型的芯片需要不同类型的自动化测试设备，不可能为每一个失效分析案例均配备一台对应的测试仪；
B.很多测试仪精密且昂贵，针对每个失效分析案例经常要不断调整测试方案，稍有不慎就可能对测试仪造成损坏；
C.测试仪和EMMI机台之间连线复杂，容易引入连接性失效等二次失效；
D.线上测试仪主要为量产服务，而进行失效分析时候经常需要调试程序或改变方案，这需要大量时间，占用了量产机时。
发明内容
本发明要解决的技术问题是提供一种微光显微镜芯片失效分析方法及系统，能实现多通道复杂测试向量施加，实现微光显微镜芯片缺陷定位，降低了芯片失效分析成本并提高分析效率。
为解决上述技术问题，本发明的微光显微镜芯片失效分析方法，包括以下步骤：
一.利用硬件描述语言开发芯片测试激励；
二.用软件对所述芯片测试激励进行仿真，仿真正常后将所述芯片测试激励烧入FPGA基板；
三.FPGA基板有多个激励pattern输出，所述多个激励pattern输出通过电缆分别连接到待分析芯片的多个引脚，从而将多个激励pattern分别加到待分析芯片的多个引脚，使待分析芯片电路进入故障激发模式；
四.通过微光显微镜捕捉亮点，最后对亮点进行电路分析和失效分析。
所述硬件描述语言可以为verilog。
所述软件可以为Quatus。
为解决上述技术问题，本发明的微光显微镜芯片失效分析系统，包括FPGA基板、电缆、微光显微镜、图像分析仪；所述FPGA基板烧录有测试激励，能产生多种激励pattern，FPGA基板有多个激励pattern输出，所述多个激励pattern输出通过电缆中的多根传输线分别连接到待分析芯片的多个引脚，从而将FPGA基板产生的特定激励pattern分别传送到待分析芯片的相应引脚，给待分析芯片施加测试向量，使芯片内部电路进入故障激发模式；所述微光显微镜用于侦测待分析芯片缺陷所产生的漏电流可见光，并传送图像信号到所述图像分析仪；所述图像分析仪用于对微光显微镜传来图像信号进行处理，对待分析芯片进行电路分析及失效分析。
还可以包括一FPGA转接板，所述FPGA基板的多个激励pattern输出通过所述FPGA转接板接口同所述电缆相连。
所述FPGA基板及所述FPGA转接板可以固定在上、下两层绝缘材料保护盖板之间，下面一层用于作为平面接触，上面一层根据FPGA转接板与FPGA基板的高度不同作分层设计，且在指示灯、电源连接口、系统配置以及按键上方开有孔槽。
还可以包括PCB转接板，所述电缆一端的各传输线的探针设置为一个或多个通用探针槽口，所述PCB转接板包括一个或多个通用探针插槽、封装芯片插槽，通用探针插槽同封装芯片插槽的接口之间通过PCB引线相应连接，所述探针插槽同通用探针槽口相匹配，用于插接所述电缆的通用探针槽口，所述封装芯片插槽用于插入待分析的封装芯片，从而将FPGA基板产生的特定激励pattern分别传送到待分析芯片的相应引脚。
所述电缆的另一端及所述FPGA转接板接口设置相互匹配的通用插拔槽口。
所述电缆是带有force/sense端子的电缆。
本发明的微光显微镜芯片失效分析系统及方法，利用硬件描述语言开发芯片测试激励，用软件对所述测试激励进行仿真，仿真正常后将所述测试激励烧入FPGA基板，通过FPGA产生特定的激励信号，在现场可根据需要随时改变设计方案，产生不同激励信号，形成了一个动态系统。通过把FPGA同微光显微镜的结合，以实现微光显微镜系统除直流加压方式外还能施加动态激励信号，增加了微光显微镜系统的可设置探针数以及每个通道的信号多样性，极大的降低了分析成本并提高了分析效率。对于package level(芯片级封装)待分析芯片，通过PCB转接板进行激励pattern施加，电缆通过通用探针槽口同PCB转接板上的通用探针插槽插接，待分析的半开封的封装芯片插接到PCB转接板上的封装芯片插槽，通用探针插槽同封装芯片插槽的接口之间通过PCB引线相应连接，FPGA基板的多个激励pattern输出通过FPGA转接板接口分别接所述电缆中的多根传输线，所述电缆的另一端及所述FPGA转接板接口通过相互匹配的通用插拔槽口插接，可减少来回插线的复杂度，方便稳定插拔，PCB转接板可以扩展，以适合更多通道的待分析芯片的使用；从FPGA基板、FPGA转接板到PCB转接板，这几个子系统可以方便地拆卸以及携带，可在不占用面积的情况下安装在微光显微镜机台上，克服了采用ATE测试设备难插线、难快捷取用的缺点。另外采用ATE设备非常昂贵，而失效分析经常要不断改变测试条件，稍有不慎就会对精密测试仪造成损伤，维修费用比较昂贵，而采用本发明的系统，即使稍有不慎引起损伤，损失也非常小。
附图说明
下面结合附图和具体实施方式对本发明作进一步的详细说明。
图1是本发明的微光显微镜芯片失效分析方法一实施方式示意图；
图2是本发明的微光显微镜芯片失效分析系统一实施方式示意图；
图3是本发明的微光显微镜芯片失效分析系统另一实施方式示意图；
图4是图3所示实施方式中的电缆连接方式示意图。
具体实施方式
本发明的微光显微镜芯片失效分析方法一实施方式如图1所示，包括以下步骤：
一.利用硬件描述语言verilog开发芯片测试激励；
二.用Quatus软件对所述测试激励进行仿真，仿真正常后将所述测试激励烧入FPGA(Field Programmable Gate Array，现场可编程门阵列)基板；
三.FPGA基板有多个激励pattern输出，所述多个激励pattern输出通过电缆分别连接到待分析芯片的多个引脚，从而将多个激励pattern分别加到待分析芯片的多个引脚，使待分析芯片电路进入故障激发模式；
四.通过微光显微镜(EMMI)捕捉亮点，最后对亮点进行电路分析和失效分析，最终找到失效根源。
本发明的微光显微镜芯片失效分析系统一实施方式如图2所示。图2所示是适用于wafer level(圆片级封装)芯片的微光显微镜芯片失效分析系统结构图。包括FPGA(Field Programmable Gate Array，现场可编程门阵列)基板、电缆、微光显微镜、图像分析仪，所述FPGA基板烧录有测试激励，能产生特定的激励pattern(模式)，FPGA基板有多个激励pattern输出，所述多个激励pattern输出通过电缆中的多根传输线分别连接到待分析芯片的多个引脚，从而将FPGA基板产生的特定激励pattern分别传送到待分析芯片的相应引脚，给待分析芯片施加测试向量，使芯片内部电路进入故障激发模式；所述微光显微镜用于侦测待分析芯片缺陷所产生的漏电流可见光，并传送图像信号到所述图像分析仪，所述图像分析仪对微光显微镜传来图像信号进行处理，对待分析芯片进行电路分析及失效分析，最终找到失效根源。
本发明的微光显微镜芯片失效分析系统另一实施方式如图3所示。图3所示是适用于package level(芯片级封装)芯片的微光显微镜芯片失效分析系统结构图。包括FPGA基板、电缆、微光显微镜、图像分析仪，还包括PCB(印刷电路板)转接板；所述FPGA基板烧录有测试激励，能产生特定的激励pattern(模式)，FPGA基板有多个激励pattern输出，所述FPGA基板的多个激励pattern输出通过所述FPGA转接板接口分别接所述电缆中的多根传输线；如图4所示，所述电缆一端的各传输线的探针设置为一个或多个通用探针槽口，所述PCB转接板包括一个或多个通用探针插槽、封装芯片插槽，通用探针插槽同封装芯片插槽的接口之间通过PCB引线相应连接，所述探针插槽同通用探针槽口相匹配，用于插接所述电缆的通用探针槽口，所述封装芯片插槽用于插入待分析的半开封的封装芯片(将待分析的封装芯片先做半开封，是为了便于微光显微镜捕捉亮点)，从而将FPGA基板产生的特定激励pattern分别传送到待分析芯片的相应引脚，给待分析芯片施加测试向量，使芯片内部电路进入故障激发模式；所述微光显微镜用于侦测待分析芯片缺陷所产生的漏电流可见光，并传送图像信号到所述图像分析仪；所述电缆的另一端及所述FPGA转接板接口设置相互匹配的通用插拔槽口，所述电缆采用的是带有force/sense端子的低电阻电缆；
所述FPGA基板及所述FPGA转接板固定在上、下两层绝缘材料保护盖板之间，下面一层用于作为平面接触，上面一层根据FPGA转接板与FPGA基板的高度不同作分层设计，且在关键部位，如指示灯、电源连接口、系统配置以及按键等上方开有孔槽，以方便信号施加以及信号检测，可以在不影响正常使用的情况下保护主体区域，保护盖板还可以对FPGA转接板起到垫托作用，防止外界压力造成FPGA转接板与FPGA基板发生扭曲应力。
本发明的微光显微镜芯片失效分析系统及方法，利用硬件描述语言开发芯片测试激励，用软件对所述测试激励进行仿真，仿真正常后将所述测试激励烧入FPGA基板，通过FPGA产生特定的激励信号，在现场可根据需要随时改变设计方案，产生不同激励信号，形成了一个动态系统。通过把FPGA同微光显微镜的结合，以实现微光显微镜系统除直流加压方式外还能施加动态激励信号，增加了微光显微镜系统的可设置探针数以及每个通道的信号多样性，极大的降低了分析成本并提高了分析效率。对于package level(芯片级封装)待分析芯片，通过PCB转接板进行激励pattern施加，电缆通过通用探针槽口同PCB转接板上的通用探针插槽插接，待分析的半开封的封装芯片插接到PCB转接板上的封装芯片插槽，通用探针插槽同封装芯片插槽的接口之间通过PCB引线相应连接，FPGA基板的多个激励pattern输出通过FPGA转接板接口分别接所述电缆中的多根传输线，所述电缆的另一端及所述FPGA转接板接口通过相互匹配的通用插拔槽口插接，可减少来回插线的复杂度，方便稳定插拔，PCB转接板可以扩展，以适合更多通道的待分析芯片的使用；从FPGA基板、FPGA转接板到PCB转接板，这几个子系统可以方便地拆卸以及携带，可在不占用面积的情况下安装在微光显微镜机台上，克服了采用ATE测试设备难插线、难快捷取用的缺点。另外采用ATE设备非常昂贵，而失效分析经常要不断改变测试条件，稍有不慎就会对精密测试仪造成损伤，维修费用比较昂贵，而采用本发明的系统，即使稍有不慎引起损伤，损失也非常小。
一实施例。NVM(嵌入式存储器)产品IP(知识产权核)开发过程中遭遇到电荷泵失效问题，WAT(Wafer accept test，晶圆参数测试)以及inline(工艺线上)均无发现，PIE(工艺整合工程师)难以针对性进行改善。Vpos是由电荷泵电路产生的电压，用于对存储单元进行编程、擦写等动作，是影响NVM单元的关键参数。重现Vpos失效模式需要使芯片进入erase模式，而进入erase模式需要施加Clk、Pclk、Aclk、SEQ等十几个pin，而且每个Pin的pattern都不一样，对此仅有四根探针且只能实施DC测量的EMMI机台无能为力。
根据本发明的技术方案，可以利用Verilog编程实现了模式需要的各引脚的pattern，主要模块编程代码如下，相关变量的声明在此略去：
always(posedge clk or negedge rst)//对CLK二分频实现pclk
begin
if(！rst)
pclk＜＝0；
else
pclk＜＝count[0]；
end
always(posedge clk or negedgerst)//用计数器实现SEQ时序
begin
if(！rst)
SEQ1＜＝0；
else if(count＞6&count＜16)
SEQ1＜＝0；
else if(count＞6+width_cycle&count＜16+width_cycle)
//width_cycle定义为全局变量，可以根据需要随意改动
SEQ1＜＝0；
else if(count＞6+2*width_cycle&count＜16+2*width_cycle)
SEQ1＜＝1；
else
SEQ1＜＝0；
End
代码编写完成后进行编译，编译通过，仿真波形也符合设计要求，然后将芯片测试激励烧录入FPGA基板即可。
Claims (9)
1.一种微光显微镜芯片失效分析方法，其特征在于，包括以下步骤：
一.利用硬件描述语言开发芯片测试激励；
二.用软件对所述芯片测试激励进行仿真，仿真正常后将所述芯片测试激励烧入FPGA基板；
三.FPGA基板有多个激励模式输出，所述多个激励模式输出通过电缆分别连接到待分析芯片的多个引脚，从而将多个激励模式分别加到待分析芯片的多个引脚，使待分析芯片电路进入故障激发模式；
四.通过微光显微镜捕捉亮点，最后对亮点进行电路分析和失效分析。
2.根据权利要求1所述的微光显微镜芯片失效分析方法，其特征在于，所述硬件描述语言为verilog。
3.根据权利要求2所述的微光显微镜芯片失效分析方法，其特征在于，所述软件为Quatus。
4.一种微光显微镜芯片失效分析系统，其特征在于，包括FPGA基板、电缆、微光显微镜、图像分析仪；所述FPGA基板烧录有测试激励，能产生多种激励模式，FPGA基板有多个激励模式输出，所述多个激励模式输出通过电缆中的多根传输线分别连接到待分析芯片的多个引脚，从而将FPGA基板产生的特定激励模式分别传送到待分析芯片的相应引脚，给待分析芯片施加测试向量，使芯片内部电路进入故障激发模式；所述微光显微镜用于侦测待分析芯片缺陷所产生的漏电流可见光，并传送图像信号到所述图像分析仪；所述图像分析仪用于对微光显微镜传来图像信号进行处理，对待分析芯片进行电路分析及失效分析。
5.根据权利要求4所述的微光显微镜芯片失效分析系统，其特征在于，还包括一FPGA转接板，所述FPGA基板的多个激励模式输出通过所述FPGA转接板接口同所述电缆相连。
6.根据权利要求5所述的微光显微镜芯片失效分析系统，其特征在于，所述FPGA基板及所述FPGA转接板固定在上、下两层绝缘材料保护盖板之间，下面一层用于作为平面接触，上面一层根据FPGA转接板与FPGA基板的高度不同作分层设计，且在指示灯、电源连接口、系统配置以及按键上方开有孔槽。
7.根据权利要求5所述的微光显微镜芯片失效分析系统，其特征在于，还包括PCB转接板，所述电缆一端的各传输线的探针设置为一个或多个通用探针槽口，所述PCB转接板包括一个或多个通用探针插槽、封装芯片插槽，通用探针插槽同封装芯片插槽的接口之间通过PCB引线相应连接，所述探针插槽同通用探针槽口相匹配，用于插接所述电缆的通用探针槽口，所述封装芯片插槽用于插入待分析芯片，从而将FPGA基板产生的特定激励模式分别传送到待分析芯片的相应引脚。
8.根据权利要求7所述的微光显微镜芯片失效分析系统，其特征在于，所述电缆的另一端及所述FPGA转接板接口设置相互匹配的通用插拔槽口。
9.根据权利要求4所述的微光显微镜芯片失效分析系统，其特征在于，所述电缆是带有force/sense端子的电缆。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 201010027225 CN102116838B (zh) | 2010-01-05 | 2010-01-05 | 微光显微镜芯片失效分析方法及系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 201010027225 CN102116838B (zh) | 2010-01-05 | 2010-01-05 | 微光显微镜芯片失效分析方法及系统 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102116838A CN102116838A (zh) | 2011-07-06 |
| CN102116838B true CN102116838B (zh) | 2013-09-11 |
Family
ID=44215695
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 201010027225 Active CN102116838B (zh) | 2010-01-05 | 2010-01-05 | 微光显微镜芯片失效分析方法及系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102116838B (zh) |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102129026A (zh) * | 2011-01-04 | 2011-07-20 | 苏州瀚瑞微电子有限公司 | 一种芯片失效定位的方法 |
| CN103487744B (zh) * | 2013-05-07 | 2016-01-27 | 上海华力微电子有限公司 | 一种动态emmi系统及其实现方法和应用方法 |
| CN105334445A (zh) * | 2014-06-18 | 2016-02-17 | 上海华力微电子有限公司 | 一种芯片背面失效定位方法 |
| CN104316856B (zh) * | 2014-10-29 | 2017-06-23 | 上海华力微电子有限公司 | 背面探测式光子辐射显微镜装置及测试方法 |
| CN105425136B (zh) * | 2015-12-25 | 2018-08-10 | 中国科学院半导体研究所 | 一种半导体激光器静电失效分析方法 |
| CN108240996B (zh) * | 2016-12-27 | 2021-01-08 | 无锡华润上华科技有限公司 | 芯片失效分析方法和装置 |
| CN110047767B (zh) * | 2018-01-15 | 2023-06-20 | 国民技术股份有限公司 | 一种芯片测试装置及其设计方法、故障注入分析方法 |
| CN108535628A (zh) * | 2018-03-20 | 2018-09-14 | 力特半导体（无锡）有限公司 | 一种避免烧伤的功率半导体芯片失效定位方法 |
| CN108595298A (zh) * | 2018-04-28 | 2018-09-28 | 青岛海信电器股份有限公司 | 一种芯片测试系统及方法 |
| CN109188239A (zh) * | 2018-08-22 | 2019-01-11 | 安徽信息工程学院 | 芯片可持续失效分析方法 |
| CN109188240A (zh) * | 2018-08-22 | 2019-01-11 | 安徽信息工程学院 | 可持续利用多用探测卡 |
| CN110299299A (zh) * | 2019-07-05 | 2019-10-01 | 北京智芯微电子科技有限公司 | 基于手动绑线机的高密度封装芯片失效定位方法 |
| EP3998476A4 (en) | 2019-07-10 | 2023-08-09 | Hamamatsu Photonics K.K. | SEMICONDUCTOR DEVICE INSPECTION METHOD AND SEMICONDUCTOR DEVICE INSPECTION DEVICE |
| CN111273152A (zh) * | 2020-01-19 | 2020-06-12 | 上海华虹宏力半导体制造有限公司 | 用于动态抓点的芯片失效分析的方法 |
| CN111474465B (zh) * | 2020-04-27 | 2022-06-24 | 上海精密计量测试研究所 | 用于emmi分析的扁平封装半导体器件夹具及分析方法 |
| CN111965215A (zh) * | 2020-08-13 | 2020-11-20 | 长江存储科技有限责任公司 | 封装芯片缺陷检测装置及其方法 |
| CN112908875B (zh) * | 2021-01-11 | 2022-05-24 | 华东师范大学 | 一种基于图像的失效esd器件无损表征方法 |
| CN112882402A (zh) * | 2021-01-18 | 2021-06-01 | 湖南国科微电子股份有限公司 | 一种集成芯片的控制方法、装置、设备及介质 |
| CN113075532A (zh) * | 2021-03-25 | 2021-07-06 | 长鑫存储技术有限公司 | 芯片检测方法及芯片检测装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101029918A (zh) * | 2007-01-23 | 2007-09-05 | 北京芯技佳易微电子科技有限公司 | 一种基于可编程器件的可控集成电路测试系统及方法 |
| CN101063700A (zh) * | 2007-05-29 | 2007-10-31 | 北京中星微电子有限公司 | 一种实现芯片测试的方法及装置 |
| CN101123245A (zh) * | 2006-08-10 | 2008-02-13 | 中芯国际集成电路制造(上海)有限公司 | Mos电容测试结构及失效点定位方法 |
-
2010
- 2010-01-05 CN CN 201010027225 patent/CN102116838B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101123245A (zh) * | 2006-08-10 | 2008-02-13 | 中芯国际集成电路制造(上海)有限公司 | Mos电容测试结构及失效点定位方法 |
| CN101029918A (zh) * | 2007-01-23 | 2007-09-05 | 北京芯技佳易微电子科技有限公司 | 一种基于可编程器件的可控集成电路测试系统及方法 |
| CN101063700A (zh) * | 2007-05-29 | 2007-10-31 | 北京中星微电子有限公司 | 一种实现芯片测试的方法及装置 |
Non-Patent Citations (2)
| Title |
|---|
| 张滨海等.红外发光显微镜及其在集成电路失效分析中的应用.《分析仪器》.2008,(第5期), |
| 红外发光显微镜及其在集成电路失效分析中的应用;张滨海等;《分析仪器》;20081231(第5期);第16页左栏倒数第2段,第17页右栏第2段、附图2,4 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102116838A (zh) | 2011-07-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102116838B (zh) | 微光显微镜芯片失效分析方法及系统 | |
| US7598726B1 (en) | Methods and apparatuses for test methodology of input-output circuits | |
| US7036062B2 (en) | Single board DFT integrated circuit tester | |
| US4963824A (en) | Diagnostics of a board containing a plurality of hybrid electronic components | |
| JP2001210685A5 (zh) | ||
| CN103487744A (zh) | 一种动态emmi系统及其实现方法和应用方法 | |
| CN101315411A (zh) | 用于测试电路组合的系统、方法和装置 | |
| CN106646195A (zh) | 基于电学法的键合丝瞬时触碰的检测方法、装置和平台 | |
| US6636061B1 (en) | Method and apparatus for configurable hardware augmented program generation | |
| CN102129026A (zh) | 一种芯片失效定位的方法 | |
| US20080103619A1 (en) | Manufacturing Test and Programming System | |
| CN103837809B (zh) | 测试mosfet匹配性的ic布局及测试方法 | |
| KR20080099495A (ko) | 파이프라인 테스트 장치 및 방법 | |
| CN101529388B (zh) | 一种非边界扫描数字器件的测试方法 | |
| CN102435929A (zh) | 自动测试装置终测环境下调试晶圆级测试方案的装置 | |
| EP1489429A1 (en) | Ancillary equipment for testing semiconductor integrated circuit | |
| CN104813172B (zh) | 用于测试系统的接口 | |
| CN202362423U (zh) | 自动测试装置终测环境下调试晶圆级测试方案的装置 | |
| CN102565664B (zh) | 一种测试覆盖率的评估方法 | |
| Ungar et al. | IEEE-1149. X standards: achievements vs. expectations | |
| US20150039955A1 (en) | Systems and methods for Analog, Digital, Boundary Scan, and SPI Automatic Test Equipment | |
| CN102540047A (zh) | 一种测试覆盖率的评估方法 | |
| CN104730446B (zh) | 电路板的测试系统 | |
| Geiger et al. | Boundary-scan adoption-an industry snapshot with emphasis on the semiconductor industry | |
| Kannan et al. | Embedded RF circuit diagnostic technique with multi-tone dither scheme |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI Effective date: 20131216 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| COR | Change of bibliographic data |
Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI |
|
| TR01 | Transfer of patent right |
Effective date of registration: 20131216 Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399 Patentee after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge Patentee before: Shanghai Huahong NEC Electronics Co., Ltd. |