CN109188239A - 芯片可持续失效分析方法 - Google Patents
芯片可持续失效分析方法 Download PDFInfo
- Publication number
- CN109188239A CN109188239A CN201810959285.XA CN201810959285A CN109188239A CN 109188239 A CN109188239 A CN 109188239A CN 201810959285 A CN201810959285 A CN 201810959285A CN 109188239 A CN109188239 A CN 109188239A
- Authority
- CN
- China
- Prior art keywords
- chip
- sustainable
- failure analysis
- analysis method
- cushion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
本发明公开了一种芯片可持续失效分析方法,包括:1)将对准卡(3)套设于芯片(2)的外部并将所述芯片(2)固定于所述基座(1);2)将针托架(4)上测试针的一端设置于所述芯片(2)的顶部,接着将缓冲框(5)覆盖所述对准卡(3)的顶部以使得所述测试针、对准卡(3)相接触,然后将所述测试针的另一端通过连接孔(6)固定于所述基座(1)上;3)将缓冲垫(7)分布于所述缓冲框(5)的两侧,接着将固定卡(8)设置于缓冲垫(7)的顶部以使得所述缓冲垫(7)固定于所述基座(1)的顶部。该芯片可持续失效分析方法能够重复地对芯片进行失效分析,同时成本低。
Description
技术领域
本发明涉及芯片测试,具体地,涉及一种芯片可持续失效分析方法。
背景技术
在集成电路急速发展的今天,如何提高产品的良率成为芯片制造者研究的重点。而失效分析,作为解决产品良率的重要手段,发挥了巨大作用,其中如何定位失效,并指导后续失效分析,则是整个失效分析工作的重中之重。实验表明EMMI和OBIRCH的互补应用能够对前段器件和后段互连失效进行精确定位,通过后续分析找到产品失效原因,为生产工艺的改善提供确凿可信的依据。在应用EMMI背面定位失效时一般采用锡焊绑线后反面进行失效定位的方式,而锡焊绑线不能够重复使用,同时采用锡焊绑线机进行绑线的费用也是一笔不小的开支。而采用传统的卡式测试针的方式,需要安装一套相应的硬件和软件进行复杂的定位。
发明内容
本发明的目的是提供一种芯片可持续失效分析方法,该芯片可持续失效分析方法能够重复地对芯片进行失效分析,同时成本低。
为了实现上述目的,本发明提供了一种芯片可持续失效分析方法,所述方法包括:
1)将对准卡套设于芯片的外部并将所述芯片固定于所述基座;
2)将针托架上测试针的一端设置于所述芯片的顶部,接着将缓冲框覆盖所述对准卡的顶部以使得所述测试针、对准卡相接触,然后将所述测试针的另一端通过连接孔固定于所述基座上;
3)将缓冲垫分布于所述缓冲框的两侧,接着将固定卡设置于缓冲垫的顶部以使得所述缓冲垫固定于所述基座的顶部。
优选地,芯片通过凝胶固定于基座上。
优选地,芯片上的晶圆间形成压有基准线,对准卡的内缘能够对准基准线。
优选地,芯片的固定位置由芯片的尺寸开口决定以便于EMMI/OBIRCH反面抓热点。
优选地,针托架上的多个测试针平行间隔设置。
优选地,测试针为平针。
优选地,针托架的中间开口大小依据芯片的大小而调整。
优选地,相邻两个测试针间的距离根据缓冲垫相应的信息测试调整。
优选地,缓冲框为斜角框。
优选地,缓冲框为橡胶框。
在上述技术方案中,本发明提供的芯片可持续失效分析方法具有可持续使用的优点,进而降低了芯片失效分析的成本;其中,对准卡能够芯片的位置进而便于EMMI/OBIRCH反面抓热点;缓冲垫设置在对准卡两侧能够提高测试时的稳定性;针托架的设置提高了测试时的灵活性;此外,缓冲框固定针托架进而能够进一步提高测试中的稳定性。由此可见,在本发明中,芯片可持续失效分析方法能够替代锡焊绑线测试芯片进行EMMI/OBIRCH反面抓热点,同时能够重复利用,进而提高了失效分析中的重复使用率,简化操作。
本发明的其他特征和优点将在随后的具体实施方式部分予以详细说明。
附图说明
附图是用来提供对本发明的进一步理解,并且构成说明书的一部分,与下面的具体实施方式一起用于解释本发明,但并不构成对本发明的限制。在附图中:
图1是本发明提供的芯片可持续失效分析方法的优选实施方式的结构示意图。
附图标记说明
1、基座 2、芯片
3、对准卡 4、针托架
5、缓冲框 6、连接孔
7、缓冲垫 8、固定卡
具体实施方式
以下结合附图对本发明的具体实施方式进行详细说明。应当理解的是,此处所描述的具体实施方式仅用于说明和解释本发明,并不用于限制本发明。
在本发明中,在未作相反说明的情况下,“上、下、顶、底”等包含在术语中的方位词仅代表该术语在常规使用状态下的方位,或为本领域技术人员理解的俗称,而不应视为对该术语的限制。
本发明提供了一种芯片可持续失效分析方法,如图1所示,包括:
1)将对准卡3套设于芯片2的外部并将所述芯片2固定于所述基座1;
2)将针托架4上测试针的一端设置于所述芯片2的顶部,接着将缓冲框5覆盖所述对准卡3的顶部以使得所述测试针、对准卡3相接触,然后将所述测试针的另一端通过连接孔6固定于所述基座1上;
3)将缓冲垫7分布于所述缓冲框5的两侧,接着将固定卡8设置于缓冲垫7的顶部以使得所述缓冲垫7固定于所述基座1的顶部。
上述的的芯片可持续失效分析方法具有可持续使用的优点,进而降低了芯片失效分析的成本;其中,对准卡3能够芯片2的位置进而便于EMMI/OBIRCH反面抓热点;缓冲垫7设置在对准卡3两侧能够提高测试时的稳定性;针托架4的设置提高了测试时的灵活性;此外,缓冲框5固定针托架4进而能够进一步提高测试中的稳定性。由此可见,在本发明中,芯片可持续失效分析方法能够替代锡焊绑线测试芯片进行EMMI/OBIRCH反面抓热点,同时能够重复利用,进而提高了失效分析中的重复使用率,简化操作。
在本发明中,芯片2在基座1上的固定方式可以在宽的范围内选择,但是为了进一步提高固定的稳定性,优选地,芯片2通过凝胶固定于基座1上。
在本发明中,为了进一步提高芯片2的固定位置的准确性,优选地,芯片2上的晶圆间形成压有基准线,对准卡3的内缘能够对准基准线。
在本发明中,为了进一步提高芯片2的测试的准确性,优选地,芯片2的固定位置由芯片2的尺寸开口决定以便于EMMI/OBIRCH反面抓热点。
在本发明中,针托架上的测试针的位置的设置方式可以在宽的范围内选择,但是为了进一步提高针托架4的灵活性,优选地,针托架上的多个测试针平行间隔设置。
在本发明中,测试针的具体类型可以在宽的范围内选择,但是为了进一步提高测试的准确性,优选地,测试针为平针。
在本发明中,为了提高EMMI/OBIRCH反面抓热点的准确性,优选地,针托架4的中间开口大小依据芯片2的大小而调整。
在上述实施方式的基础上,为了进一步提高测试结果的准确性,优选地,相邻两个测试针间的距离根据缓冲垫7相应的信息测试调整。
在本发明中,为了进一步测试的稳定性,优选地,缓冲框5为斜角框。
最后,缓冲框5的材质也可在宽的范围内选择,但是为了进一步提高稳定性,优选地,缓冲框5为橡胶框。
以上结合附图详细描述了本发明的优选实施方式,但是,本发明并不限于上述实施方式中的具体细节,在本发明的技术构思范围内,可以对本发明的技术方案进行多种简单变型,这些简单变型均属于本发明的保护范围。
另外需要说明的是,在上述具体实施方式中所描述的各个具体技术特征,在不矛盾的情况下,可以通过任何合适的方式进行组合,为了避免不必要的重复,本发明对各种可能的组合方式不再另行说明。
此外,本发明的各种不同的实施方式之间也可以进行任意组合,只要其不违背本发明的思想,其同样应当视为本发明所公开的内容。
Claims (10)
1.一种芯片可持续失效分析方法,其特征在于,所述方法包括:
1)将对准卡(3)套设于芯片(2)的外部并将所述芯片(2)固定于所述基座(1);
2)将针托架(4)上测试针的一端设置于所述芯片(2)的顶部,接着将缓冲框(5)覆盖所述对准卡(3)的顶部以使得所述测试针、对准卡(3)相接触,然后将所述测试针的另一端通过连接孔(6)固定于所述基座(1)上;
3)将缓冲垫(7)分布于所述缓冲框(5)的两侧,接着将固定卡(8)设置于缓冲垫(7)的顶部以使得所述缓冲垫(7)固定于所述基座(1)的顶部。
2.根据权利要求1所述的芯片可持续失效分析方法,其特征在于,所述芯片(2)通过凝胶固定于所述基座(1)上。
3.根据权利要求1所述的芯片可持续失效分析方法,其特征在于,所述芯片(2)上的晶圆间形成压有基准线,所述对准卡(3)的内缘能够对准所述基准线。
4.根据权利要求1所述的芯片可持续失效分析方法,其特征在于,所述芯片(2)的固定位置由所述芯片(2)的尺寸开口决定以便于EMMI/OBIRCH反面抓热点。
5.根据权利要求1所述的芯片可持续失效分析方法,其特征在于,所述所述针托架上的多个测试针平行间隔设置。
6.根据权利要求1所述的芯片可持续失效分析方法,其特征在于,所述测试针为平针。
7.根据权利要求1所述的芯片可持续失效分析方法,其特征在于,所述针托架(4)的中间开口大小依据芯片(2)的大小而调整。
8.根据权利要求5所述的芯片可持续失效分析方法,其特征在于,相邻两个所述测试针间的距离根据缓冲垫(7)相应的信息测试调整。
9.根据权利要求1所述的芯片可持续失效分析方法,其特征在于,所述缓冲框(5)为斜角框。
10.根据权利要求9所述的芯片可持续失效分析方法,其特征在于,所述缓冲框(5)为橡胶框。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810959285.XA CN109188239A (zh) | 2018-08-22 | 2018-08-22 | 芯片可持续失效分析方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810959285.XA CN109188239A (zh) | 2018-08-22 | 2018-08-22 | 芯片可持续失效分析方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN109188239A true CN109188239A (zh) | 2019-01-11 |
Family
ID=64918920
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201810959285.XA Pending CN109188239A (zh) | 2018-08-22 | 2018-08-22 | 芯片可持续失效分析方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN109188239A (zh) |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101769876A (zh) * | 2008-12-29 | 2010-07-07 | 中芯国际集成电路制造(上海)有限公司 | 在半导体器件中进行失效分析的方法 |
CN102116838A (zh) * | 2010-01-05 | 2011-07-06 | 上海华虹Nec电子有限公司 | 微光显微镜芯片失效分析方法及系统 |
CN103185856A (zh) * | 2011-12-31 | 2013-07-03 | 中芯国际集成电路制造(上海)有限公司 | 失效分析专用载板、测试设备、芯片电性失效分析的方法 |
CN103969569A (zh) * | 2013-01-25 | 2014-08-06 | 上海华虹宏力半导体制造有限公司 | 集成电路的背面光学失效定位样品制备方法及分析方法 |
CN104124183A (zh) * | 2014-07-25 | 2014-10-29 | 安徽北方芯动联科微系统技术有限公司 | Tsv圆片级封装mems芯片的失效分析装置及其分析方法 |
CN104625947A (zh) * | 2015-01-30 | 2015-05-20 | 武汉新芯集成电路制造有限公司 | 芯片固定装置及制备失效分析样品的方法 |
CN204404934U (zh) * | 2015-01-28 | 2015-06-17 | 泓准达科技(上海)有限公司 | 一种芯片失效点定位装置 |
CN106338684A (zh) * | 2016-11-09 | 2017-01-18 | 上海华力微电子有限公司 | 一种失效分析方法 |
-
2018
- 2018-08-22 CN CN201810959285.XA patent/CN109188239A/zh active Pending
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101769876A (zh) * | 2008-12-29 | 2010-07-07 | 中芯国际集成电路制造(上海)有限公司 | 在半导体器件中进行失效分析的方法 |
CN102116838A (zh) * | 2010-01-05 | 2011-07-06 | 上海华虹Nec电子有限公司 | 微光显微镜芯片失效分析方法及系统 |
CN103185856A (zh) * | 2011-12-31 | 2013-07-03 | 中芯国际集成电路制造(上海)有限公司 | 失效分析专用载板、测试设备、芯片电性失效分析的方法 |
CN103969569A (zh) * | 2013-01-25 | 2014-08-06 | 上海华虹宏力半导体制造有限公司 | 集成电路的背面光学失效定位样品制备方法及分析方法 |
CN104124183A (zh) * | 2014-07-25 | 2014-10-29 | 安徽北方芯动联科微系统技术有限公司 | Tsv圆片级封装mems芯片的失效分析装置及其分析方法 |
CN204404934U (zh) * | 2015-01-28 | 2015-06-17 | 泓准达科技(上海)有限公司 | 一种芯片失效点定位装置 |
CN104625947A (zh) * | 2015-01-30 | 2015-05-20 | 武汉新芯集成电路制造有限公司 | 芯片固定装置及制备失效分析样品的方法 |
CN106338684A (zh) * | 2016-11-09 | 2017-01-18 | 上海华力微电子有限公司 | 一种失效分析方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6028437A (en) | Probe head assembly | |
CA2509956A1 (en) | Probe for electric test | |
US6419143B2 (en) | Utilize ultrasonic energy to reduce the initial contact forces in known-good-die or permanent contact systems | |
CN201548571U (zh) | 芯片测试夹具 | |
WO2005065258A3 (en) | Active wafer probe | |
CN103630824B (zh) | 芯片同测系统 | |
TW200633102A (en) | Method and structures for testing a semiconductor wafer prior to performing a flip chip bumping process | |
KR960019626A (ko) | 반도체 장치의 시험용기판 및 반도체 장치의 시험방법 | |
CN109188239A (zh) | 芯片可持续失效分析方法 | |
US7449902B2 (en) | Probe system | |
WO2004102653A8 (ja) | 半導体装置およびインターポーザー | |
SG124229A1 (en) | Testing integrated circuits | |
CN109188240A (zh) | 可持续利用多用探测卡 | |
EP2722875A3 (en) | Apparatus and method of electrical testing for flip chip | |
CN205967734U (zh) | 一种电路板焊接装置 | |
US10281490B2 (en) | Testing probe for testing liquid crystal screen and testing device comprising the same | |
CN209280868U (zh) | 一种短路测试的印制电路板 | |
CN207263850U (zh) | 射频测试组件 | |
CN101997256A (zh) | 印刷线路板植针装置 | |
KR100863688B1 (ko) | 프로브 카드 | |
CN209182370U (zh) | 硅通孔通道测试装置 | |
CN208421802U (zh) | 一种用于快速烧录程序的设备 | |
CN102543175A (zh) | Bios存储器芯片烧录夹具 | |
CN107193076B (zh) | 一种导光板梅花撞点头 | |
CN106771831B (zh) | 多种针高的连接器的自动检测机构 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20190111 |