CN209280868U - 一种短路测试的印制电路板 - Google Patents

一种短路测试的印制电路板 Download PDF

Info

Publication number
CN209280868U
CN209280868U CN201822015284.8U CN201822015284U CN209280868U CN 209280868 U CN209280868 U CN 209280868U CN 201822015284 U CN201822015284 U CN 201822015284U CN 209280868 U CN209280868 U CN 209280868U
Authority
CN
China
Prior art keywords
short
test
printed circuit
circuit board
pressing device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201822015284.8U
Other languages
English (en)
Inventor
梁建
罗雄科
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Ze Feng Semiconductor Technology Co Ltd
Original Assignee
Shanghai Ze Feng Semiconductor Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Ze Feng Semiconductor Technology Co Ltd filed Critical Shanghai Ze Feng Semiconductor Technology Co Ltd
Priority to CN201822015284.8U priority Critical patent/CN209280868U/zh
Application granted granted Critical
Publication of CN209280868U publication Critical patent/CN209280868U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本实用新型公开了一种短路测试的印制电路板,包括:印制电路板,在所述印制电路板上设置有测试区;在所述测试区设置有多个电气连接端子;在所述电气连接端子设置一短路控件,多个所述电气连接端子与短路控件形成电气连接。因此在本申请,通过设置一个专用的短路控件,解决了现有技术中由于被测试区域焊盘比较脆弱,fine pitch芯片,测试过程中探针对焊盘的损伤的问题。

Description

一种短路测试的印制电路板
技术领域
本实用新型涉及芯片测试领域,尤其涉及一种短路测试的印制电路板。
背景技术
在芯片生产过程中,需要通过测试手段保证芯片的各项功能符合设计要求。而芯片测试又可分成两类测试,第一类是晶元封装前的测试,第二类是晶元封装后的测试。这其中,第一类的测试需要使用探针卡(probe card)进行测试,第二类需要使用载板(loadboard)进行测试。
图1目前比较成熟的垂直探针卡测试结构,图2是成熟载板的结构示意图;结合以上两幅示意图对于以上两种芯片测试板(Loadboard和Probe card),在PCB加工完成以后(贴片前及贴片后),需要检验和测试PCB的基本电气性能,保证PCB可以满足芯片测试的基本要求。这其中最关键的一点就是开关路测试,检验PCB是否存在线路断裂和短路及漏电现象。经常发生的开短路问题如下:走线断裂,过孔断裂,走线与过孔连接处断裂,背钻导致的钻偏位,器件贴装虚焊、短路等。
目前,常用的测试工具是飞针测试仪,测量原理是通过飞线同时测量同一网络的两端,根据电压和电流分析出该网络的电阻,然后根据电阻值确定开短路情况。但存在两个问题。一、由于DUT区域焊盘比较脆弱,对于fine pitch芯片更加明显,测试过程中探针对焊盘的损伤不可忽视;二、测试程序比较复杂,飞针测试的覆盖率偏低。
基于以上存在的技术问题,本申请提供了解决以上技术问题的技术方案。
发明内容
本实用新型的目的是提供一种短路测试的印制电路板,本申请通过设置一个专用的短路控件,解决了现有技术中由于被测试区域焊盘比较脆弱,fine pitch芯片,测试过程中探针对焊盘的损伤的问题。
本实用新型提供的技术方案如下:
一种短路测试的印制电路板,包括:印制电路板,在所述印制电路板上设置有测试区;在所述测试区设置有多个电气连接端子;在所述电气连接端子设置一短路控件,多个所述电气连接端子与短路控件形成电气连接。
具体的,在本申请中,通过设置一个专用的短路控件,解决了现有技术中由于被测试区域焊盘比较脆弱,fine pitch芯片,测试过程中探针对焊盘的损伤的问题。
进一步优选的,所述短路控件包括:压紧装置,缓冲垫;所述缓冲垫通过导电材料包裹,并设置在多个所述电气连接端子上,将多个所述电气连接端子通过所述导电材料短接在一起;所述压紧装置设置在所述缓冲垫上。
进一步优选的,包括:所述缓冲垫为柔性垫。
进一步优选的,包括:所述压紧装置的尺寸大于待测芯片的尺寸。
具体的,该短路控件中设置用于包裹缓冲垫的导电材料,该导电材料将待测试区域上的焊盘全部短接在一起,为了实现导电材料与焊盘之间良好的接触,因此设置有压紧装置在印制电路板上方;一般压紧装置的材质比较硬,为了保护和缓解焊盘的压力,在压紧装置和焊盘之间还设置了缓冲垫,该缓冲垫通过导弹材料包裹,在本申请中导电材料包括导电铜箔或导电胶布等;缓冲垫一般包括硅胶材料。
进一步优选的,包括:在所述压紧装置上设置有多个通孔,通过所述通孔将所述压紧装置固定在所述印制电路板上。
进一步优选的,包括:多个所述通孔均为腰型孔,并分布在所述压紧装置的四周。
具体的,在压紧装置上设置有多个通孔,用于压紧装置与印制电路板之间焊盘良好的接触,并全部短接在一起;设置的腰型孔可以调节固定的位置,根据测试区域的大小可以有效的进行调整,一般压紧装置的尺寸要大于被测区域的尺寸,这样可以保证,每个焊盘都短接在一起。
本实用新型提供的一种短路测试的印制电路板,有益效果如下:
本申请的技术方案,通过在飞针测试仪上,实现对印制电路板的开短路情况测试,有效完成开短路测试的情况下,保护被测试区域焊盘不受损伤,同时简化测试程序提升测试覆盖率。
同时,测试复杂度明显降低,测试场景明显减少,这使得测试程序的编写和debug工作的时间明显减少,有效的提高了工作效率,开短路测试覆盖率保持在95%以上。
附图说明
下面将以明确易懂的方式,结合附图说明优选实施方式,对一种短路测试的印制电路板的上述特性、技术特征、优点及其实现方式予以进一步说明。
图1是现有技术用于测试晶元的探针卡的结构示意图;
图2是现有技术用于测试晶元的载板的结构示意图;
图3是本实用新型短路测试的印制电路板结构示意图;
图4是本实用新型压紧装置的结构示意图;
图5是本实用新型压紧装置的另一结构示意图;
图6是本实用新型压紧装置的另一结构示意图。
附图标号说明:
100.印刷电路板,200.测试区,300.电气连接端子,400.短路控件,410.压紧装置,420.缓冲垫探针。2.基板,3.接插件,4.探针,5.晶元,6.插座,7.芯片。
具体实施方式
为了更清楚地说明本实用新型实施例或现有技术中的技术方案,下面将对照附图说明本实用新型的具体实施方式。显而易见地,下面描述中的附图仅仅是本实用新型的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图,并获得其他的实施方式。
为使图面简洁,各图中的只示意性地表示出了与本实用新型相关的部分,它们并不代表其作为产品的实际结构。
本实用新型提供了一种短路测试的印制电路板,参考图1所示;包括:印制电路板100,在所述印制电路板上设置有测试区200;在所述测试区设置有多个电气连接端子300;在所述电气连接端子设置一短路控件400,多个所述电气连接端子300与短路控件400形成电气连接。
具体的,参考图1所示;在本实施例中,连接端子300为印制电路板100上用于测试的焊盘,短路控件用于将各个测试焊盘短接在一起,用于测试印制电路板的测试区的焊盘是否出现短路等现象。因此在本申请中,通过设置一个专用的短路控件,解决了现有技术中由于被测试区域焊盘比较脆弱,fine pitch芯片,测试过程中探针对焊盘的损伤的问题。
优选的,参考图1所示;所述短路控件400包括:压紧装置410,缓冲垫420;所述缓冲垫为柔性垫。所述缓冲垫通过导电材料包裹,并设置在多个所述电气连接端子上,将多个所述电气连接端子通过所述导电材料短接在一起;所述压紧装置的尺寸大于待测芯片的尺寸。所述压紧装置设置在所述缓冲垫上。
具体的,该短路控件中设置用于包裹缓冲垫420的导电材料,该导电材料将待测试区域上的焊盘全部短接在一起,为了实现导电材料与焊盘之间良好的接触,因此设置有压紧装置在印制电路板上方;一般压紧装置的材质比较硬,为了保护和缓解焊盘的压力,在压紧装置和焊盘之间还设置了缓冲垫,该缓冲垫通过导弹材料包裹,在本申请中导电材料包括导电铜箔或导电胶布等;缓冲垫一般包括硅胶材料。
因此,在本申请通过设置短路控件中的各个模块,一方面通过压紧装置实现了焊盘都可以良好的短接在一起,另一方面通过设置缓冲模块保护了被测区域的焊盘,增加了使用寿命。
优选的,包括:在所述压紧装置上设置有多个通孔,通过所述通孔将所述压紧装置固定在所述印制电路板上。
优选的,包括:多个所述通孔均为腰型孔,并分布在所述压紧装置的四周。
具体的,参考图4-6所示;在压紧装置上设置有多个通孔,用于压紧装置与印制电路板之间焊盘良好的接触,并全部短接在一起;设置的腰型孔可以调节固定的位置,根据测试区域的大小可以有效的进行调整,一般压紧装置的尺寸要大于被测区域的尺寸,这样可以保证,每个焊盘都短接在一起。
基于不同的芯片尺寸,可以设计出相应大小的短路控件。这里举例说明,图4-6所示;为短路控件的一块压紧装置,材料可选塑料、合金或钢板等,压紧装置上设计有8个开槽,开槽尺寸为3.5mm,可以使用M3/M2.5/M2等螺丝进行固定,该盖板边长尺寸为50mm,具体的尺寸根据使用的需求进行调整。
因此本申请的技术方案,通过在飞针测试仪上,实现对印制电路板的开短路情况测试,有效完成开短路测试的情况下,保护被测试区域焊盘不受损伤,同时简化测试程序提升测试覆盖率。
同时,测试复杂度明显降低,测试场景明显减少,这使得测试程序的编写和debug工作的时间明显减少,有效的提高了工作效率,开短路测试覆盖率保持在95%以上。
应当说明的是,上述实施例均可根据需要自由组合。以上所述仅是本实用新型的优选实施方式,应当指出,对于本技术领域的普通技术人员来说,在不脱离本实用新型原理的前提下,还可以做出若干改进和润饰,这些改进和润饰也应视为本实用新型的保护范围。

Claims (6)

1.一种短路测试的印制电路板,其特征在于,包括:印制电路板,在所述印制电路板上设置有测试区;在所述测试区设置有多个电气连接端子;在所述电气连接端子设置一短路控件,
多个所述电气连接端子与短路控件形成电气连接。
2.如权利要求1所述的短路测试的印制电路板,其特征在于,所述短路控件包括:压紧装置,缓冲垫;
所述缓冲垫通过导电材料包裹,并设置在多个所述电气连接端子上,将多个所述电气连接端子通过所述导电材料短接在一起;
所述压紧装置设置在所述缓冲垫上。
3.如权利要求2所述的短路测试的印制电路板,其特征在于,包括:所述缓冲垫为柔性垫。
4.如权利要求2所述的短路测试的印制电路板,其特征在于,包括:
所述压紧装置的尺寸大于待测芯片的尺寸。
5.如权利要求2所述的短路测试的印制电路板,其特征在于,包括:
在所述压紧装置上设置有多个通孔,通过所述通孔将所述压紧装置固定在所述印制电路板上。
6.如权利要求5所述的短路测试的印制电路板,其特征在于,包括:
多个所述通孔均为腰型孔,并分布在所述压紧装置的四周。
CN201822015284.8U 2018-12-03 2018-12-03 一种短路测试的印制电路板 Active CN209280868U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201822015284.8U CN209280868U (zh) 2018-12-03 2018-12-03 一种短路测试的印制电路板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201822015284.8U CN209280868U (zh) 2018-12-03 2018-12-03 一种短路测试的印制电路板

Publications (1)

Publication Number Publication Date
CN209280868U true CN209280868U (zh) 2019-08-20

Family

ID=67609329

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201822015284.8U Active CN209280868U (zh) 2018-12-03 2018-12-03 一种短路测试的印制电路板

Country Status (1)

Country Link
CN (1) CN209280868U (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112540251A (zh) * 2020-11-30 2021-03-23 珠海格力电器股份有限公司 智能功率模块测试装置及系统
CN116755002A (zh) * 2023-08-14 2023-09-15 上海季丰电子股份有限公司 连接器焊接状态的测试方法、装置以及电子设备

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112540251A (zh) * 2020-11-30 2021-03-23 珠海格力电器股份有限公司 智能功率模块测试装置及系统
CN116755002A (zh) * 2023-08-14 2023-09-15 上海季丰电子股份有限公司 连接器焊接状态的测试方法、装置以及电子设备

Similar Documents

Publication Publication Date Title
CN209280868U (zh) 一种短路测试的印制电路板
CN101231322B (zh) 集成电路开路/短路的测试连接方法
WO2011036718A1 (ja) プローブ装置および試験装置
CN109041415A (zh) 电路板、电路板的制作方法、电路板调试装置及电子设备
CN108205081B (zh) 一种用于微尺度焊球回波损耗测量的装置
CN104820116B (zh) 一种适用于低温电学测试的连接装置及使用方法
CN202394845U (zh) 塑封微电子器件绝缘性测试设备
CN205725770U (zh) 无线通信模块的多路测试系统及其多路测试装置
CN102121961A (zh) 耐高压测试装置及采用该装置的耐高压测试方法
CN217787175U (zh) 一种贴片型GaN功率器件测试用转接板
CN213337905U (zh) 芯片试验装置及系统
CN209640378U (zh) 测试治具的转接座结构
CN108710009A (zh) 一种悬臂式探针卡
CN203037746U (zh) 用于两单元73毫米功率器件模块电容的测试装置
CN205067680U (zh) Bga芯片测试系统
CN211627710U (zh) 一种i2c测试治具
CN211236170U (zh) 电路板
CN209640423U (zh) 一种数控衰减器测试工装
CN208621657U (zh) 一种悬臂式探针卡
CN207636640U (zh) 一种电气试验用接地装置
CN204302320U (zh) 一种测试dut板
CN201590582U (zh) 测试接口转接器
KR101152888B1 (ko) 패키지 소비전류 측정용 인터포저 및 이를 이용한 측정 시스템
CN203553400U (zh) 线夹
CN219105053U (zh) 一种电感器老炼试验工装

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant