CN201655336U - 一种基于fpga的串行闪存调试电路以及具有该电路的电视机 - Google Patents

一种基于fpga的串行闪存调试电路以及具有该电路的电视机 Download PDF

Info

Publication number
CN201655336U
CN201655336U CN2010201396677U CN201020139667U CN201655336U CN 201655336 U CN201655336 U CN 201655336U CN 2010201396677 U CN2010201396677 U CN 2010201396677U CN 201020139667 U CN201020139667 U CN 201020139667U CN 201655336 U CN201655336 U CN 201655336U
Authority
CN
China
Prior art keywords
pin
resistance
fpga
fpga chip
test
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2010201396677U
Other languages
English (en)
Inventor
徐卫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qingdao Hisense Electronics Co Ltd
Original Assignee
Qingdao Hisense Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qingdao Hisense Electronics Co Ltd filed Critical Qingdao Hisense Electronics Co Ltd
Priority to CN2010201396677U priority Critical patent/CN201655336U/zh
Application granted granted Critical
Publication of CN201655336U publication Critical patent/CN201655336U/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Tests Of Electronic Circuits (AREA)

Abstract

本实用新型公开了一种基于FPGA的串行闪存调试电路以及具有该电路的电视机，涉及调试电路技术领域，为了解决现有技术中FPGA内部RAM资源容量限制串行闪存调试电路的观测数据存储的问题而设计，本实用新型提供的一种基于FPGA的串行flash调试电路，包括：FPGA芯片、闪存芯片和测试插针；所述闪存芯片与所述FPGA芯片的控制管脚、所述测试插针的控制管脚相连；所述FPGA芯片的测试管脚与所述测试插针的测试管脚相连。采用该实用新型可以实现闪存调试电路能够调试数据量较大的信号，缩短调试周期，节省FPGA的RAM资源，提高FPGA的系统性能。

Description

一种基于FPGA的串行闪存调试电路以及具有该电路的电视机
技术领域
本实用新型涉及调试电路技术领域，尤其涉及一种基于FPGA的串行闪存调试电路以及具有该电路的电视机。
背景技术
目前，测试串行flash(闪存)是利用FPGA(Field Programmable Gate Array，现场可编程门阵列)开发软件中的在线逻辑分析仪功能，例如：Xilinx ISE中的chipscope和Altera Quartus II中的Signal Tap II，这些软件可以实时将FPGA内部信号提取出来，在上位机中以波形或者数据的方式显示，但这种方式是利用FPGA中RAM块来存储观测数据，受所选FPGA内部RAM资源容量的限制，如果FPGA设计占用了大量的RAM(random access memory，随机存储器)资源，则用于存储所述FPGA的串行flash调试电路的观测数据RAM资源相应减少，从而给调试带来很大不便。
实用新型内容
为了解决现有技术中FPGA内部RAM资源容量限制串行闪存调试电路的观测数据存储的问题，本实用新型提供了一种基于FPGA的串行闪存调试电路以及具有该电路的电视机。
一方面，本实用新型提供的一种基于FPGA的串行闪存调试电路；该电路，包括：FPGA芯片、闪存芯片和测试插针；所述闪存芯片与所述FPGA芯片的控制管脚、所述测试插针的控制管脚相连；所述FPGA芯片的测试管脚与所述测试插针的测试管脚相连。
进一步地，该电路，还包括：存储器；所述存储器用于存储所述FPGA芯片在进行串行闪存调试过程中需要测试的信号。
进一步地，所述存储器为逻辑分析仪中的存储单元。
进一步地，所述FPGA芯片包括：测试代码添加单元，该单元用于将所述FPGA芯片内部需要测试的信号输出到所述FPGA的对应测试管脚。
进一步地，所述闪存芯片通过外围电路与所述FPGA芯片的控制管脚、所述测试插针的控制管脚相连；所述闪存芯片包括：片选管脚、信号输出管脚、信号输入管脚、接地管脚、电源管脚、时钟控制管脚、写保护控制管脚和信号保持管脚；所述闪存芯片的外围电路包括：第一电阻、第二电阻、第三电阻、第四电阻、第五电阻、第六电阻、第七电阻、第八电阻、第九电阻、第十电阻和第一电容；
其中，所述片选管脚通过所述第一电阻与所述FPGA芯片和测试插针的对应管脚相连；
所述信号输出管脚通过所述第二电阻与所述FPGA芯片和测试插针的对应管脚相连；
所述写保护控制管脚通过所述第三电阻与所述FPGA芯片和测试插针的对应管脚相连；所述写保护控制管脚还通过所述第五电阻与电源相接；
所述接地管脚通过所述第四电阻接地；
所述电源管脚通过所述第七电阻与电源相连；所述电源还通过所述第一电容接地；
所述信号保持管脚通过所述第八电阻与所述FPGA芯片和测试插针的对应管脚相连；所述信号保持管脚还通过所述第六电阻与电源相连。
所述时钟控制管脚通过所述第九电阻与所述FPGA芯片和测试插针的对应管脚相连；
所述信号输入管脚通过所述第十电阻与所述FPGA芯片和测试插针的对应管脚相连。
另一方面，本实用新型还提供了一种电视机；该电视机包括：基于FPGA的串行闪存调试电路；该电路，进一步包括：FPGA芯片、闪存芯片和测试插针；所述闪存芯片与所述FPGA芯片的控制管脚、所述测试插针的控制管脚相连；所述FPGA芯片的测试管脚与所述测试插针的测试管脚相连。
进一步地，所述基于FPGA的串行闪存调试电路，还包括：存储器；所述存储器用于存储所述FPGA芯片在进行串行闪存调试过程中需要测试的信号。
进一步地，所述存储器为逻辑分析仪中的存储单元。
进一步地，所述FPGA芯片包括：测试代码添加单元，该单元用于将所述FPGA芯片内部需要测试的信号输出到所述FPGA的对应测试管脚。
进一步地，所述闪存芯片通过外围电路与所述FPGA芯片的控制管脚、所述测试插针的控制管脚相连；所述闪存芯片包括：片选管脚、信号输出管脚、信号输入管脚、接地管脚、电源管脚、时钟控制管脚、写保护控制管脚和信号保持管脚；所述闪存芯片的外围电路包括：第一电阻、第二电阻、第三电阻、第四电阻、第五电阻、第六电阻、第七电阻、第八电阻、第九电阻、第十电阻和第一电容；
其中，所述片选管脚通过所述第一电阻与所述FPGA芯片和测试插针的对应管脚相连；
所述信号输出管脚通过所述第二电阻与所述FPGA芯片和测试插针的对应管脚相连；
所述写保护控制管脚通过所述第三电阻与所述FPGA芯片和测试插针的对应管脚相连；所述写保护控制管脚还通过所述第五电阻与电源相接；
所述接地管脚通过所述第四电阻接地；
所述电源管脚通过所述第七电阻与电源相连；所述电源还通过所述第一电容接地；
所述信号保持管脚通过所述第八电阻与所述FPGA芯片和测试插针的对应管脚相连；所述信号保持管脚还通过所述第六电阻与电源相连。
所述时钟控制管脚通过所述第九电阻与所述FPGA芯片和测试插针的对应管脚相连；
所述信号输入管脚通过所述第十电阻与所述FPGA芯片和测试插针的对应管脚相连。
本实用新型提供的一种基于FPGA的串行闪存调试电路以及具有该电路的电视机，通过测试插针来检查所述FPGA芯片内需要测试的信号；其中，所述闪存芯片与所述FPGA芯片的控制管脚、所述测试插针的控制管脚相连；所述FPGA芯片的测试管脚与所述测试插针的测试管脚相连。所述基于FPGA的串行闪存调试电路通过所述测试插针进行测试所述FPGA芯片内需要测试的信号，不但能够调试数据量较大的信号，缩短调试周期，而且还能够节省FPGA的RAM资源，提高FPGA的系统性能。
附图说明
图1为本实用新型实施例提供的一种基于FPGA的串行闪存调试电路的结构示意图；
图2为本实用新型实施例提供的一种电视机的结构示意图；
图3为本实用新型实施例提供的一种基于FPGA的串行闪存调试电路图。
具体实施方式
下面结合附图对本实用新型实施例提供的一种基于FPGA的串行闪存flash调试电路以及具有该电路的电视机进行详细描述。
如图1所示，为本实用新型实施例提供的一种基于FPGA的串行闪存flash调试电路，该电路包括：FPGA芯片101、flash芯片102和测试插针103；所述flash芯片102与所述FPGA芯片101的控制管脚、所述测试插针103的控制管脚相连；所述FPGA芯片101的测试管脚与所述测试插针103的测试管脚相连。
其中，所述FPGA芯片101包括：测试代码添加单元，该单元用于将所述FPGA芯片内部需要测试的信号输出到所述FPGA的对应测试管脚。
需要说明的是，该电路，还包括：存储器；所述存储器用于存储所述FPGA芯片在进行串行flash调试过程中需要测试的信号。
所述存储器为逻辑分析仪中的存储单元。
如图2所示，为本实用新型提供的一种电视机，该电视机包括：基于FPGA的串行flash调试电路；该电路，进一步包括：FPGA芯片、flash芯片和测试插针；所述flash芯片与所述FPGA芯片的控制管脚、所述测试插针的控制管脚相连；所述FPGA芯片的测试管脚与所述测试插针的测试管脚相连。
进一步地，所述基于FPGA的串行flash调试电路，还包括：存储器；所述存储器用于存储所述FPGA芯片在进行串行flash调试过程中需要测试的信号。
进一步地，所述存储器为逻辑分析仪中的存储单元。
进一步地，所述FPGA芯片包括：测试代码添加单元，该单元用于将所述FPGA芯片内部需要测试的信号输出到所述FPGA的对应测试管脚。
进一步地，所述flash芯片通过外围电路与所述FPGA芯片的控制管脚、所述测试插针的控制管脚相连；所述flash芯片包括：片选管脚、信号输出管脚、信号输入管脚、接地管脚、电源管脚、时钟控制管脚、写保护控制管脚和信号保持管脚；所述flash芯片的外围电路包括：第一电阻、第二电阻、第三电阻、第四电阻、第五电阻、第六电阻、第七电阻、第八电阻、第九电阻、第十电阻和第一电容；
其中，所述片选管脚通过所述第一电阻与所述FPGA芯片和测试插针的对应管脚相连；
所述信号输出管脚通过所述第二电阻与所述FPGA芯片和测试插针的对应管脚相连；
所述写保护控制管脚通过所述第三电阻与所述FPGA芯片和测试插针的对应管脚相连；所述写保护控制管脚还通过所述第五电阻与电源相接；
所述接地管脚通过所述第四电阻接地；
所述电源管脚通过所述第七电阻与电源相连；所述电源还通过所述第一电容接地；
所述信号保持管脚通过所述第八电阻与所述FPGA芯片和测试插针的对应管脚相连；所述信号保持管脚还通过所述第六电阻与电源相连。
所述时钟控制管脚通过所述第九电阻与所述FPGA芯片和测试插针的对应管脚相连；
所述信号输入管脚通过所述第十电阻与所述FPGA芯片和测试插针的对应管脚相连。
本实用新型提供的一种基于FPGA的串行flash调试电路以及具有该电路的电视机，通过测试插针来检查所述FPGA芯片内需要测试的信号；其中，所述flash芯片与所述FPGA芯片的控制管脚、所述测试插针的控制管脚相连；所述FPGA芯片的测试管脚与所述测试插针的测试管脚相连。所述基于FPGA的串行flash调试电路通过所述测试插针进行测试所述FPGA芯片内需要测试的信号，不但能够调试数据量较大的信号，缩短调试周期，而且还能够节省FPGA的RAM资源，提高FPGA的系统性能。
基于以上实施例，本实用新型以测试插针为XS4，FPGA芯片为XS5和flash芯片N5为例；其中，所述测试插针XS 4包括：32个测试管脚、6个控制管脚、1个接地管脚和1个电源管脚；所述FPGA芯片XS 5包括：32个测试管脚、6个控制管脚和其他管脚；所述flash芯片N5包括：6个控制管脚、1个接地管脚和1个电源管脚；如图3所示，为本实用新型提供的一种基于FPGA的串行flash调试电路，该电路包括：FPGA芯片XS5、flash芯片N5和测试插针XS4；所述flash芯片N5与所述FPGA芯片XS5的控制管脚、所述测试插针XS4的控制管脚相连；所述FPGA芯片XS5的测试管脚与所述测试插针XS4的测试管脚相连。其具体的连接关系如下：
所述flash芯片N5通过外围电路与所述FPGA芯片XS5的控制管脚、所述测试插针XS4的控制管脚相连；所述flash芯片N5包括：片选管脚CE#、信号输出管脚SO1、信号输入管脚SI、接地管脚VSS、电源管脚VDD、时钟控制管脚SCK、写保护控制管脚WP1和信号保持管脚HOLD#；所述flash芯片的外围电路包括：第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4、第五电阻R5、第六电阻R6、第七电阻R7、第八电阻R8、第九电阻R9、第十电阻R10和第一电容C1；
其中，所述片选管脚CE#通过所述第一电阻R1与所述FPGA芯片的对应管脚2、测试插针的对应管脚6相连；
所述信号输出管脚SO1通过所述第二电阻R2与所述FPGA芯片的对应管脚4、测试插针的对应管脚4相连；
所述写保护控制管脚WP1通过所述第三电阻R3与所述FPGA芯片的对应管脚6、测试插针的对应管脚2相连；所述写保护控制管脚还通过所述第五电阻R5与电源VCC相接；
所述接地管脚VSS通过所述第四电阻R4接地；
所述电源管脚VDD通过所述第七电阻R7与电源VCC相连；所述电源VCC还通过所述第一电容C1接地；
所述信号保持管脚HOLD#通过所述第八电阻R8与所述FPGA芯片的对应管脚1、测试插针的对应管脚8相连；所述信号保持管脚HOLD#还通过所述第六电阻R6与电源VCC相连。
所述时钟控制管脚SCK通过所述第九电阻R9与所述FPGA芯片的对应管脚3、测试插针的对应管脚10相连；
所述信号输入管脚SI通过所述第十电阻R10与所述FPGA芯片的对应管脚5、测试插针的对应管脚12相连。
其中，所述FPGA芯片XS5的测试管脚TEST_PIN1至TEST_PIN32与所述测试插针XS4的测试管脚TEST_PIN1至TEST_PIN32相连。
本实用新型提供的一种基于FPGA的串行flash调试电路以及具有该电路的电视机，通过测试插针来检查所述FPGA芯片内需要测试的信号；其中，所述flash芯片与所述FPGA芯片的控制管脚、所述测试插针的控制管脚相连；所述FPGA芯片的测试管脚与所述测试插针的测试管脚相连。所述基于FPGA的串行flash调试电路通过所述测试插针进行测试所述FPGA芯片内需要测试的信号，不但能够调试数据量较大的信号，缩短调试周期，而且还能够节省FPGA的RAM资源，提高FPGA的系统性能。
以上所述，仅为本实用新型的具体实施方式，本实用新型的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本实用新型揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本实用新型的保护范围之内。

Claims (10)

1.一种基于FPGA的串行闪存调试电路，其特征在于，包括：FPGA芯片、闪存芯片和测试插针；所述闪存芯片与所述FPGA芯片的控制管脚、所述测试插针的控制管脚相连；所述FPGA芯片的测试管脚与所述测试插针的测试管脚相连。
2.根据权利要求1所述基于FPGA的串行闪存调试电路，其特征在于，该电路，还包括：存储器；所述存储器用于存储所述FPGA芯片在进行串行闪存调试过程中需要测试的信号。
3.根据权利要求2所述基于FPGA的串行闪存调试电路，其特征在于，所述存储器为逻辑分析仪中的存储单元。
4.根据权利要求1至3中任意一项所述基于FPGA的串行闪存调试电路，其特征在于，所述FPGA芯片包括：测试代码添加单元，该单元用于将所述FPGA芯片内部需要测试的信号输出到所述FPGA的对应测试管脚。
5.根据权利要求4所述基于FPGA的串行闪存调试电路，其特征在于，所述闪存芯片通过外围电路与所述FPGA芯片的控制管脚、所述测试插针的控制管脚相连；所述闪存芯片包括：片选管脚、信号输出管脚、信号输入管脚、接地管脚、电源管脚、时钟控制管脚、写保护控制管脚和信号保持管脚；所述闪存芯片的外围电路包括：第一电阻、第二电阻、第三电阻、第四电阻、第五电阻、第六电阻、第七电阻、第八电阻、第九电阻、第十电阻和第一电容；
其中，所述片选管脚通过所述第一电阻与所述FPGA芯片和测试插针的对应管脚相连；
所述信号输出管脚通过所述第二电阻与所述FPGA芯片和测试插针的对应管脚相连；
所述写保护控制管脚通过所述第三电阻与所述FPGA芯片和测试插针的对 应管脚相连；所述写保护控制管脚还通过所述第五电阻与电源相接；
所述接地管脚通过所述第四电阻接地；
所述电源管脚通过所述第七电阻与电源相连；所述电源还通过所述第一电容接地；
所述信号保持管脚通过所述第八电阻与所述FPGA芯片和测试插针的对应管脚相连；所述信号保持管脚还通过所述第六电阻与电源相连；
所述时钟控制管脚通过所述第九电阻与所述FPGA芯片和测试插针的对应管脚相连；
所述信号输入管脚通过所述第十电阻与所述FPGA芯片和测试插针的对应管脚相连。
6.一种电视机，其特征在于，该电路包括：基于FPGA的串行闪存调试电路；该电路，进一步包括：FPGA芯片、闪存芯片和测试插针；所述闪存芯片与所述FPGA芯片的控制管脚、所述测试插针的控制管脚相连；所述FPGA芯片的测试管脚与所述测试插针的测试管脚相连。
7.根据权利要求6所述电视机，其特征在于，所述基于FPGA的串行闪存调试电路，还包括：存储器；所述存储器用于存储所述FPGA芯片在进行串行闪存调试过程中需要测试的信号。
8.根据权利要求7所述电视机，其特征在于，所述存储器为逻辑分析仪中的存储单元。
9.根据权利要求6至8中任意一项所述电视机，其特征在于，所述FPGA芯片包括：测试代码添加单元，该单元用于将所述FPGA芯片内部需要测试的信号输出到所述FPGA的对应测试管脚。
10.根据权利要求9所述电视机，其特征在于，所述闪存芯片通过外围电 路与所述FPGA芯片的控制管脚、所述测试插针的控制管脚相连；所述闪存芯片包括：片选管脚、信号输出管脚、信号输入管脚、接地管脚、电源管脚、时钟控制管脚、写保护控制管脚和信号保持管脚；所述闪存芯片的外围电路包括：第一电阻、第二电阻、第三电阻、第四电阻、第五电阻、第六电阻、第七电阻、第八电阻、第九电阻、第十电阻和第一电容；
其中，所述片选管脚通过所述第一电阻与所述FPGA芯片和测试插针的对应管脚相连；
所述信号输出管脚通过所述第二电阻与所述FPGA芯片和测试插针的对应管脚相连；
所述写保护控制管脚通过所述第三电阻与所述FPGA芯片和测试插针的对应管脚相连；所述写保护控制管脚还通过所述第五电阻与电源相接；
所述接地管脚通过所述第四电阻接地；
所述电源管脚通过所述第七电阻与电源相连；所述电源还通过所述第一电容接地；
所述信号保持管脚通过所述第八电阻与所述FPGA芯片和测试插针的对应管脚相连；所述信号保持管脚还通过所述第六电阻与电源相连；
所述时钟控制管脚通过所述第九电阻与所述FPGA芯片和测试插针的对应管脚相连；
所述信号输入管脚通过所述第十电阻与所述FPGA芯片和测试插针的对应管脚相连。 
CN2010201396677U 2010-03-24 2010-03-24 一种基于fpga的串行闪存调试电路以及具有该电路的电视机 Expired - Fee Related CN201655336U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2010201396677U CN201655336U (zh) 2010-03-24 2010-03-24 一种基于fpga的串行闪存调试电路以及具有该电路的电视机

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2010201396677U CN201655336U (zh) 2010-03-24 2010-03-24 一种基于fpga的串行闪存调试电路以及具有该电路的电视机

Publications (1)

Publication Number Publication Date
CN201655336U true CN201655336U (zh) 2010-11-24

Family

ID=43120580

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010201396677U Expired - Fee Related CN201655336U (zh) 2010-03-24 2010-03-24 一种基于fpga的串行闪存调试电路以及具有该电路的电视机

Country Status (1)

Country Link
CN (1) CN201655336U (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102541775A (zh) * 2012-01-12 2012-07-04 航天科工深圳（集团）有限公司 双口ram替代系统及采用该系统实现数据传输的方法
CN107633867A (zh) * 2017-09-20 2018-01-26 南京扬贺扬微电子科技有限公司 基于ft4222的spi闪存测试系统及方法
CN108733389A (zh) * 2018-05-31 2018-11-02 深圳市德名利电子有限公司 一种Flash数据分析过滤器
CN114327516A (zh) * 2021-12-29 2022-04-12 苏州洪芯集成电路有限公司 一种修改芯片系统存储器进行烧录的电路及方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102541775A (zh) * 2012-01-12 2012-07-04 航天科工深圳（集团）有限公司 双口ram替代系统及采用该系统实现数据传输的方法
CN107633867A (zh) * 2017-09-20 2018-01-26 南京扬贺扬微电子科技有限公司 基于ft4222的spi闪存测试系统及方法
CN107633867B (zh) * 2017-09-20 2020-12-01 南京扬贺扬微电子科技有限公司 基于ft4222的spi闪存测试系统及方法
CN108733389A (zh) * 2018-05-31 2018-11-02 深圳市德名利电子有限公司 一种Flash数据分析过滤器
CN114327516A (zh) * 2021-12-29 2022-04-12 苏州洪芯集成电路有限公司 一种修改芯片系统存储器进行烧录的电路及方法

Similar Documents

Publication Publication Date Title
CN201655336U (zh) 一种基于fpga的串行闪存调试电路以及具有该电路的电视机
CN101916593B (zh) 一种内存测试系统
CN102520333A (zh) 一种对空间应用数字信号处理器进行单粒子翻转效应模拟的装置
CN103455419B (zh) 现场可编程门阵列平台及其调试方法
CN103019177A (zh) 一种空间通用存储器单粒子效应监测系统
CN102288903A (zh) 一种fpga内连线资源的测试结构及方法
CN103208314A (zh) 嵌入式系统的内存测试方法及嵌入式系统
CN105045335A (zh) 一种内嵌8051ip核的fpga信息处理系统
CN201477168U (zh) 晶圆级别的应用与可靠性测试装置
CN104461796B (zh) 用于嵌入式8051cpu的jtag调试模块及调试方法
CN104516684A (zh) 数据处理装置、微型控制器、以及半导体装置
CN201607721U (zh) 嵌入式在线调试系统
CN104616574A (zh) 一种fpga可拆装且高速运行的验证开发板
CN104679694A (zh) 快捷外设互联标准的选择设定系统及微服务器
CN204046568U (zh) 一种fpga的存储器配置电路
CN103123530A (zh) 固态硬盘
CN103927210A (zh) 基于cpld的fpga加载系统
CN205281492U (zh) 基于可编程芯片的电路板
CN204142916U (zh) 芯片
Che FPGA-based memory test system design and test algorithm implementation
CN203149572U (zh) 基于fpga芯片的eda综合实验平台
CN202257570U (zh) 一种基于单片机的fpga配置系统
CN204406843U (zh) 一种fpga可拆装且高速运行的验证开发板
CN207281748U (zh) 一种处理器芯片仿真器
CN201667071U (zh) 一种信号转接系统

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20101124

Termination date: 20130324