CN104461796B - 用于嵌入式8051cpu的jtag调试模块及调试方法 - Google Patents

Abstract

本发明公开了一种用于嵌入式8051CPU的JTAG调试模块，包括：实现JTAG协议的JTAG接口模块；与JTAG接口模块相连接的，实现寄存器地址解析及控制的多路控制模块；与多路控制模块相连接的状态寄存器和断点寄存器；指令缓存器及控制单元，与多路控制模块相连接，其指令缓存器用于缓存外部插入的指令，其控制单元产生读写缓存器的控制信号和读写地址信号；ACC值的读窗口，与多路控制模块相连接，为从8051CPU核输入的信号线；PC值的读窗口，与多路控制模块相连接，为从8051CPU核输入的信号线。本发明还公开了一种采用JTAG调试模块进行调试的方法。本发明能够在一次JTAG通讯中使指令传入，并能减少数据总线的监控逻辑。

Description

用于嵌入式8051CPU的JTAG调试模块及调试方法

技术领域

本发明涉及集成电路设计与测试技术领域，特别是涉及一种用于嵌入式8051CPU的JTAG(Joint Test Action Group联合测试行为组织)调试模块。本发明还涉及一种采用所述JTAG调试模块进行调试的方法。

背景技术

8051CPU作为一款经典的CPU，被广泛的集成在SOC(片上系统)芯片上，应用在工业和消费领域的各个方面，随着近年来集成电路SOC技术的发展，软件的开发也越来越复杂，为提高软件的开发效率，嵌入式8051CPU的调试技术也得到了越来越多的研究。

调试技术的关键是在调试状态下既能观察CPU内部状态或RAM区的值而又不破坏用户程序状态。因此每次进入调试状态时，都需要先备份用户的程序状态，在退出调试状态时，恢复用户程序状态。

JTAG最初是用于测试印刷电路板，后来被广泛应用于嵌入式系统的调试接口，目前主流的调试接口都是基于JTAG的。因为8051核没有专用的调试指令，调试时需要从外部插入指令让CPU执行来获取内部状态。8051CPU是8比特的CPU，指令总线上每次取指令只能是一个字节，而8051的指令中通常包括很多双字节甚至多字节指令。目前为解决此问题，外部插入指令时通常需要在硬件逻辑上分别定义好指令类型和指令地址，通过多次通讯设置好指令类型和指令地址后，才能执行完一条完整指令，降低了效率。另外为获取RAM或8051CPU内部状态的值，通常的做法是监测8051CPU的数据总线，然后再传递到JTAG移位寄存器上，也会增加逻辑的复杂度。

发明内容

本发明要解决的技术问题是提供一种用于嵌入式8051CPU的JTAG调试模块，能够在一次JTAG通讯中使指令传入，并能减少数据总线的监控逻辑；为此，本发明还要提供一种采用所述JTAG调试模块进行调试的方法。

为解决上述技术问题，本发明的用于嵌入式8051CPU的JTAG调试模块，包括：

一JTAG接口模块，用于实现JTAG协议的；

一多路控制模块，与所述JTAG接口模块相连接，用于实现寄存器地址解析及控制；

一状态寄存器，与所述多路控制模块相连接，用于表示CPU的运行状态标志；

一断点寄存器；与所述多路控制模块相连接，用于存储外部接口传入的断点值；

其中，还包括：

指令缓存器及控制单元，与所述多路控制模块相连接，其指令缓存器用于缓存外部插入的指令，且在外部往该指令缓存器一次写入完整指令，使指令在一次JTAG通讯中传入；其控制单元产生读写缓存器的控制信号和读写地址信号；

一ACC(累加器)值的读窗口，与所述多路控制模块相连接，为从8051CPU核输入的信号线，能从8051CPU的外部直接备份用户的ACC值；在8051CPU的外部能将目标地址的值移入ACC，然后再访问ACC的读窗口，获得该值；

一PC(程序计数器)值的读窗口，与所述多路控制模块相连接，为从8051CPU核输入的信号线，能从8051CPU的外部直接备份用户的PC值。

采用上述JTAG调试模块进行调试的方法，包括如下步骤：

步骤一、当进入调试模式时，立即读取ACC和PC值，在外部进行备份；

步骤二、向指令缓存器中写入指令，使8051CPU执行插入的指令，将要读的目标地址的结果移入ACC，并读取ACC的值，使用户程序状态备份；读出8051CPU内部状态和RAM中的值；

步骤三、当要修改8051CPU内部状态值或RAM中的值时，则插入指令执行来直接修改；

步骤四、当要退出调试模式时，插入指令恢复用户程序状态，然后让8051CPU恢复运行。

采用本发明的用于嵌入式8051CPU的JTAG调试模块，由于提供了ACC值和PC值的读窗口，可以从8051CPU的外部直接备份用户的ACC值和PC值。指令缓存器能够缓存外部插入的指令，且在外部可以往指令缓存器一次写入完整指令，这样就可以使指令在一次JTAG通讯中传入。另外，在8051CPU的外部可以执行例如MOV(传送)指令将目标地址的值，移入ACC，然后再访问ACC窗口，获得该值，这样就减少了数据总线的监控逻辑。

本发明不必在硬件模块中预先定义调试指令类型，能使传送，执行外部插入的指令一次完成，减少JTAG通讯的交互次数，最大限度的减小了硬件逻辑的规模，结构简单，易于移植，在8051CPU的外部可进行灵活的处理，实现功能强大，高效的调试功能。

附图说明

下面结合附图与具体实施方式对本发明作进一步详细的说明：

图1是所述用于嵌入式8051CPU的JTAG调试模块结构示意图；

图2是图1中指令缓存器用RAM实现时的结构示意图；

图3是图1中控制单元的逻辑时序图；

图4是监控状态下采用JTAG调试模块进行调试的方法流程图。

具体实施方式

本发明的目的是为了解决传递指令由于需要多次通讯使效率低下的问题；以及解决为了监测数据总线，而增加逻辑复杂度的问题。

参见图1所示，所述用于嵌入式8051CPU的JTAG调试模块在一实施例中，包括：一JTAG接口模块，一多路控制模块，一状态寄存器，一断点寄存器，一指令缓存器及控制单元，一ACC值的读窗口，一PC值的读窗口。其核心在于引入了指令缓存器和提供了ACC值和PC值的读窗口。

状态寄存器，用于表示CPU的运行状态标志；如停止运行，全速运行，遇到断点停止等。断点寄存器，用于存储外部接口传入的断点值。

所述指令缓存器为存储部件，用于缓存外部插入的指令，能够存储一条外部写入的完整的8051CPU的任何指令，其存储深度大于等于8051CPU的最大指令长度。

所述控制单元能够根据所述JTAG接口模块传送的指令数据产生写地址信号和写控制信号，将指令数据缓存入指令缓存器；在调试模式下，能够根据8051CPU的读指令时序，产生8051CPU的读地址信号，使8051CPU像在ROM中读取指令一样，依次读取指令执行。

因为ACC和PC为8051CPU的标准部件，ACC，PC的数据可以直接从8051CPU核中引出，链接到多路逻辑。ACC值和PC值的读窗口能够提供8051CPU内ACC和PC的当前值，反映了8051CPU内真实的ACC和PC值。

图1中，JTAG接口模块的端口包括测试时钟输入端口TCK，测试模式选择端口TMS，测试数据输入端口TDI和测试数据输出端口TDO。

如图2所示，所述指令缓存器可以使用一个伪双端口RAM或寄存器组实现，输出位宽为8位。其中Wr_en为RAM的写使能控制信号，Wr_addr为RAM的写地址信号，Wr_dat为RAM的写数据信号，Rd_addr为读地址信号，Clk为时钟信号，Rd_dat为读数据信号。

指令缓存器的控制单元的时序图如图3所示，要产生RAM的写控制wr_en和写地址信号wr_addr以及读地址rd_addr信号。其中写数据wr_dat通过串并转换逻辑后将JTAG接口模块移入的串行数据转化为8位的并行数据；可以定义一个计数器bit_cnt，当计满8位时，写控制有效，然后写地址加一。而读地址可以在每次8051CPU取指令有效后加一。

参见图4所示，采用上述JTAG调试模块进行调试的方法，在调试模式下，外部首先读取ACC和PC值，进行备份。对于在后面执行插入指令过程中会被破坏的用户程序状态，都要读出保存。然后可以执行各种功能，如读出RAM区的值；要退出调试模式时，外部插入指令，依次恢复保存的用户程序状态的值，再恢复ACC的值，然后可以插入JMP一类的指令并执行，跳转到用户程序中断前的PC处，以恢复用户的PC值，最后让8051CPU恢复运行。

以上通过具体实施方式对本发明进行了详细的说明，但这些并非构成对本发明的限制，在本发明的原则和原理之内，本技术领域的人员还可做出诸多变形和改进，这些也应包含在本发明的保护范围之内。

Claims (5)

1.一种用于嵌入式8051CPU的联合测试行为组织JTAG调试模块，包括：实现联合测试行为组织JTAG协议的联合测试行为组织JTAG接口模块；与该联合测试行为组织JTAG接口模块相连接的，实现寄存器地址解析及控制的多路控制模块；与该多路控制模块相连接的，用于表示CPU的运行状态标志的状态寄存器；与所述多路控制模块相连接的，用于存储外部接口传入的断点值的断点寄存器；

其特征在于，还包括：

指令缓存器及控制单元，与所述多路控制模块相连接，其指令缓存器用于缓存外部插入的指令，且在外部往该指令缓存器一次写入完整指令，使指令在一次JTAG通讯中传入；其控制单元产生读写缓存器的控制信号和读写地址信号；

累加器ACC值的读窗口，与所述多路控制模块相连接，为从8051CPU核输入的信号线，能从8051CPU的外部直接备份用户的ACC值；在8051CPU的外部能将目标地址的值移入ACC，然后再访问ACC的读窗口，获得该值；

程序计数器PC值的读窗口，与所述多路控制模块相连接，为从8051CPU核输入的信号线，能从8051CPU的外部直接备份用户的PC值。

2.如权利要求1所述的联合测试行为组织JTAG调试模块，其特征在于：所述指令缓存器为存储部件，能够完整存储8051CPU的任何指令，其存储深度大于等于8051CPU的最大指令长度。

3.如权利要求1所述的联合测试行为组织JTAG调试模块，其特征在于：所述控制单元能够根据所述联合测试行为组织JTAG接口模块传送的指令数据产生写地址信号和写控制信号，将指令数据缓存入指令缓存器；在调试模式下，能够根据8051CPU的读指令时序，产生8051CPU的读地址信号，使8051CPU像在ROM中读取指令一样，依次读取指令执行。

4.如权利要求1所述的联合测试行为组织JTAG调试模块，其特征在于：累加器ACC值的读窗口和程序计数器PC值的读窗口反映了8051CPU内真实的累加器ACC值和程序计数器PC值。

5.一种采用权利要求1-4任一所述联合测试行为组织JTAG调试模块进行调试的方法，其特征在于，包括以下步骤：

步骤一、当进入调试模式时，立即读取累加器ACC值和程序计数器PC值，在外部进行备份；

步骤二、向指令缓存器中写入指令，使8051CPU执行插入的指令，将要读的目标地址的结果移入累加器ACC，并读取累加器ACC的值，使用户程序状态备份，读出8051CPU内部状态的值和RAM中的值；

步骤三、当要修改8051CPU内部状态值或RAM中的值时，则插入指令执行来直接修改；

步骤四、当要退出调试模式时，插入指令恢复用户程序状态，然后让8051CPU恢复运行。