CN202257570U - 一种基于单片机的fpga配置系统 - Google Patents

Abstract

一种基于单片机的FPGA配置系统，包括FPGA器件，与FPGA器件相连接的含有非易失性并可擦除的存储器的单片机，与单片机连接的调试口以及与单片机连接的外围电路。所述单片机通过调试口将配置程序及数据写入单片机的非易失性并可擦除的存储器中，然后单片机按照FPGA器件配置时序的要求将存储的数据传送到FPGA器件中，完成FPGA器件的配置工作。具有结构比较简单，成本比较低廉，并可多次重复编程的特点。

Description

一种基于单片机的FPGA配置系统

技术领域

本实用新型涉及一种FPGA配置系统，特别是涉及一种基于单片机的FPGA配置系统。

背景技术

FPGA是英文Field-Programmable Gate Array的缩写，即现场可编程门阵列。由于其高度集成化，可靠性和小型化等特点，FPGA广泛用于通讯、视频、信息处理等领域。在使用FPGA时，需要将具体的设计生成逻辑数据，下载到FPGA中运行。由于基于SRAM(配置存储器)结构的FPGA具有易失性，断电即丢失逻辑数据。因此在实际应用中，要先将逻辑数据写入非易失性的配置芯片中，每次系统上电后，FPGA从配置芯片中获取逻辑数据并完成配置。而将逻辑数据写入配置芯片的过程，一般是通过专用的配置软件与短下载电缆(一般不超过2m)实现的。

目前FPGA常用的配置方式主要有三种，分别是：使用配置芯片的主动串行配置，被动串行配置以及基于JTAG配置。

主动串行配置方式：由FPGA器件引导配置操作过程，它控制着外部存储器和初始化过程，FPGA器件处于主动地位，配置器件处于从属地位。配置数据通过数据配置引脚送入FPGA。配置数据由配置时钟同步。主动串行配置器件是一种非易失性、基于Flash存储器的存储器。

被动串行配置方式：被动串行则由外部计算机或控制器控制配置过程。在被动串行配置期间，配置数据存储在外部储存器件中。通过数据配置引脚送入FPGA。配置数据在配置时钟信号沿锁存。在此方式下，FPGA处于完全被动的地位。FPGA接收配置时钟、配置命令和配置数据，给出配置的状态信号以及配置完成指示信号等。

JTAG配置方式：JTAG接口是一个业界标准，主要用于芯片测试等功能。使用IEEE Std 1149.1联合边界扫描接口引脚。JTAG配置方式比其他任何方式优先级都高。JTAG接口有4个必需的信号TDI、TDO、TMS和TCK以及1个可选信号TRST构成。

目前应用流行的配置方式是通过配置芯片对FPGA进行配置，所用的配置芯片的成本比较高，这样就会增加成本。同时，如果改变FPGA的版本时，旧版本的配置芯片只有丢弃，造成浪费。

发明内容

本实用新型的目的是提供一种结构比较简单，成本比较低，并可以多次重复编程的基于单片机的FPGA配置系统。

为达到上述的目的，本实用新型的技术方案是：

一种基于单片机的FPGA配置系统，包括FPGA器件，与FPGA器件相连接的含有非易失性并可擦除的存储器的单片机，与单片机连接的调试口以及与单片机连接的外围电路。

进一步，所述与单片机连接的外围电路包括晶振电路，电源电路。

另外，本实用新型所述单片机上包括引脚/CS、SDI、SDO、SCK与FPGA器件上的引脚SPI_SS_B、SPI_SO、SPI_SI、SPI_SCK一一对应地连接。

所述单片机通过调试口将配置程序数据写入单片机的非易失性并可擦除的存储器中，然后单片机按照FPGA器件配置时序的要求将存储的数据传送到FPGA器件中，完成FPGA器件的配置工作。

本实用新型的FPGA配置系统具有较突出的进步。

如上述本实用新型的结构，因为本实用新型是将单片机和FPGA器件相结合的配置系统，不需要配置芯片，也就减少了这方面的硬件成本。因为与专用配置芯片的价格比较起来单片机的价格是比较低廉的，所以本实用新型的配置系统结构比较简单，减少了硬件成本。

本实用新型如上述的结构，本实用新型的配置系统可多次编程。因为，本实用新型的配置系统所采用的单片机内含有非易失性并可擦除的存储器，可以随其FPGA器件编程数据的更新而更换保存的编程数据。已有技术中，FPGA器件配置专用的EPROM几乎都是OTP，如果FPGA的版本改变则这个配置芯片也需要重新更换。而本实用新型的配置系统，FPGA版本的改变对其单板机没有影响，只是随其更换新版本的FPGA器件，将旧版本FPGA器件的编程数据从单片机内的存储器里擦除，通过单片机上的调试口重新写入编程数据。所以，本实用新型的配置系统可多次编程。

本实用新型如上述的结构，因为，本实用新型是采用单片机与FPGA器件配置，省去了已有技术中，对于FPGA器件配置的专用EPROM存储器，也就省去了对于专用EPROM存储器的烧结工序。这对于提高生产率，降低生产成本等均有好处。对于双面再流焊的单板，更可省去手工补焊DIP器件的工序。所以，本实用新型的配置系统能够减少生产工序，提高生产效率。

如上述本实用新型的结构，因为本实用新型是基于单片机与FPGA器件的配置系统，将FPGA器件设计成单片机的一个外设。对于单片机可以采用价格低廉的，具有强大的数据处理能力的单片机，它能够适应任何版本的FPGA器件。

附图说明

图1是本实用新型配置系统一实施例的结构示意图；

图2是图1中单片机与FPGA器件之间引脚连接的示意图；

图3是图1中FPGA器件引脚输出的时序波形图；

图4是图1中FPGA器件引脚输出的SPI快速读命令时序波形图；

图5是图1中FPGA器件开始传输到结束的波形图。

具体实施方式

下面结合附图进一步说明本实用新型的结构特征。

如图1所示，本实用新型的配置系统包括FPGA器件3，与FPGA器件3相连接的含有非易失性并可擦除的存储器的单片机1，与单片机1连接的调试口4以及与单片机1连接的外围电路2。

在本实施例中，所述FPGA器件3采用FPGA ICE65L04F(由Siliconblue公司提供)，它具有高速、高可靠性和开发简捷等优点；所述单片机1采用一种高性能16位的PIC24H系列单片机，它具有强大的数据处理能力；实施过程中，可将FPGA编程软件生成的.hex文件转换成.bin文件，再在FPGA编程主机上通过Xmodem协议将.bin文件传送到单片机存储器内作为对FPGA进行编程的数据。所述单片机1内含有的非易失性并可擦除的存储器为SPI Flash PROM存储器，它是一种通过SPI接口写入编程数据的电可擦除的存储器。所述调试口4为ICSP通讯调试口。通过ICSP通讯调试口主要是将配置程序数据烧写到单片机1的存储器SPI FlashPROM中。

所述与单片机1连接的外围电路2包括晶振电路，电源电路。

图2是图1的一实施例，单片机1采用型号为PIC24HJ28GP306/SPIPROM的单片机，FPGA器件3采用型号为ICE65L04F-LVQ100C(以下简称为ICE65)的FPGA器件。图2是两者之间的引脚连接示意图。如图2所示，所述单片机1(即PIC24HJ28GP306/SPI PROM的单片机)上包括引脚/CS、SDI、SDO、SCK与FPGA器件3(即ICE65L04F-LVQ100C的FPGA器件)上的引脚SPI_SS_B、SPI_SO、SPI_SI、SPI_SCK一一对应地连接。

图3是图1一实施例中，FPGA器件3引脚的时序波形图。如图3所示，由上至下是FPGA器件3(ICE65L04F-LVQ100C)引脚SPI_SCK、SPI_SS_B和SPI_SO的时序波形。在本实施例中，引脚SPI_SCK表示从FPGA器件3输出的时钟信号，图3中是SPI_SCK一组信号波形。引脚SPI_SS_B是一种片选信号；SPI_SO是输出信号。在本实施例中，FPGA器件的SPI接口是在引脚SPI_SS_B信号为低电平时候触发，然后发送低功耗施放命令到单片机的存储器SPI Flash PROM，命令代码是0xAB，FPGA器件在利用SPI_SCK下降沿时候利用SPI_SO传输数据，当传输数据结束的时候，SPI_SS_B也要变成高电平。

图4是图1一实施例中，FPGA器件引脚的SPI快速读命令时序波形图。如图4所示，由上至下是FPGA器件3(ICE65L04F-LVQ100C)引脚SPI_SCK、SPI_SS_B、SPI_SO和SPI_SI的SPI快速读命令时序波形。同上述，其中引脚SPI_SCK表示输出的时钟信号，图4中是SPI_SCK一组信号波形图。引脚SPI_SS_B是一种片选信号，引脚SPI_SO是输出信号，引脚SPI_SI是输入信号。如图4所示，引脚SPI_SCK在信号下降沿触发，引脚SPI_SS_B低电平有效，在引脚SPI_SI传输数据前需要SPI Flash PROM传输快速读命令0x0B给SPI_SO，同时还要经过24位起始地址，此起始地址字节为0x00_0000，还要经过8个时钟周期(ICE65)才能读取存储器SPIFlash PROM内的数据，在此之前引脚SPI_SI一直处于高电平状态。

图5是图1一实施例中，FPGA器件开始传输到结束的波形图。如图5所示，由上至下是FPGA器件3(ICE65L04F-LVQ100C)引脚SPI_SCK、SPI_SS_B、SPI_SO和SPI_SI的开始传输到结束的波形。在本实施例中，存储器SPI Flash PROM是在FPGA器件的SPI_SCK时钟输出端口的下降沿提供数据，FPGA器件在SPI_SCK时钟信号的上升沿捕捉每个在SPI_SI输入到存储器SPI Flash PROM的数据值，存储器SPI Flash PROM的数据以FPGA器件提供的24位地址开始传输，存储器SPI Flash PROM数据连续的输出，以最具特征的字节D7的形式一个个字节输出。在传输完一定数量的配置数据字节后，FPGA器件通过引脚SPI_SS_B结束SPI Flash PROM的输出来结束快速读取命令。同时FPGA器件会通过SPI_SO发送一个深度低功耗模式的命令，命令代码是0xB9，SPI Flash PROM进入深度低功耗模式。

Claims (3)

1.一种基于单片机的FPGA配置系统，包括FPGA器件，其特征在于包括与FPGA器件相连接的含有非易失性并可擦除的存储器的单片机，与单片机连接的调试口以及与单片机连接的外围电路。

2.根据权利要求1所述的基于单片机的FPGA配置系统，其特征在于所述与单片机连接的外围电路包括晶振电路，电源电路。

3.根据权利要求1所述的基于单片机的FPGA配置系统，其特征在于所述单片机上包括引脚/CS、SDI、SDO、SCK与FPGA器件上的引脚SPI_SS_B、SPI_SO、SPI_SI、SPI_SCK一一对应地连接。

Images