CN106940645A - 一种可引导的fpga配置电路 - Google Patents
一种可引导的fpga配置电路 Download PDFInfo
- Publication number
- CN106940645A CN106940645A CN201710127569.8A CN201710127569A CN106940645A CN 106940645 A CN106940645 A CN 106940645A CN 201710127569 A CN201710127569 A CN 201710127569A CN 106940645 A CN106940645 A CN 106940645A
- Authority
- CN
- China
- Prior art keywords
- fpga
- flash memory
- guidable
- ppu
- interface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/4401—Bootstrapping
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4063—Device-to-bus coupling
- G06F13/4068—Electrical coupling
Abstract
本发明属于电路设计及开发技术领域,公开了一种可引导的FPGA配置电路,包括串行FLASH存储器,串行FLASH存储器的FCLK、FnCS、FMOSI、FMIS接口连接外部处理器,通过上述接口将配置信息写至串行FLASH存储器;接口CLK、SDA连接外部处理器,通过上述接口设置引导信息;nConfig、DI、DCLK、nCS、DO连接FPGA。该可引导的FPGA配置电路如果FLASH存储器容量足够,则可以在一片FLASH芯片中保存有多份FPGA配置信息,可减少芯片数量。外部处理器通过CLK、SDA可以强制FPGA进行重新配置,可以实现FPGA功能的“热切换”。
Description
技术领域
本发明属于电路设计及开发技术领域,尤其涉及一种可引导的FPGA配置电路。
背景技术
目前,现有的FPGA上电的时,通过特定接口从外部的EPCS器件读取FPGA的配置信息,完成FPGA的配置。因此,在需要改变FPGA的逻辑的时候需要重新烧写外部EPCS,配置过程才能完成。并且,对于一片容量足够的EPCS芯片也只保存一份的FPGA配置信息。
综上所述,现有技术存在的问题是:现有的FPGA存储信息容量小,保存多份FPGA配置信息时需要多个芯片;并且对信息配置时需要停电处理,使用比较麻烦。
发明内容
针对现有技术存在的问题,本发明提供了一种可引导的FPGA配置电路,
本发明是这样实现的,一种可引导的FPGA配置电路包括串行FLASH存储器,串行FLASH存储器的FCLK、FnCS、FMOSI、FMIS接口连接外部处理器,通过上述接口将配置信息写至串行FLASH存储器;接口CLK、SDA连接外部处理器,通过上述接口设置引导信息;nConfig、DI、DCLK、nCS、DO通过导线连接FPGA。
进一步,所述串行FLASH存储器的数据写入:外部处理器通过FCLK、FnCS、FMOSI、FMIS完成配置信息写入。
本发明的优点及积极效果为:该可引导的FPGA配置电路如果FLASH存储器容量足够,则可以在一片FLASH芯片中保存有两份及以上FPGA配置信息,可减少50%及以上的芯片数量。外部处理器通过CLK、SDA可以强制FPGA进行重新配置,可以实现FPGA功能的“热切换”。
附图说明
图1是本发明实施例提供的可引导的FPGA配置电路的原理图。
具体实施方式
为能进一步了解本发明的发明内容、特点及功效,兹例举以下实施例,并配合附图详细说明如下。
下面结合附图对本发明的结构作详细的描述。
如图1所示,本发明实施例提供的可引导的FPGA配置电路包括串行FLASH存储器,串行FLASH存储器的FCLK、FnCS、FMOSI、FMIS接口连接外部处理器;通过上述接口将配置信息写至串行FLASH存储器;接口CLK、SDA连接外部处理器;通过上述接口设置引导信息;nConfig、DI、DCLK、nCS、DO通过导线连接FPGA。
进一步,所述串行FLASH存储器的数据写入:外部处理器通过FCLK、FnCS、FMOSI、FMIS完成配置信息写入。
本发明的工作原理:
引导过程:当nConfig信号有效后,FPGA就会进入重新配置的过程。FPGA会输出DI、DCLK与nCS信号组合,序列检测器在检测到特定的序列时,序列检测器的输出使得“2选1模块”输出来自“引导信息缓存模块”;序列检测器在未检测到特定的序列时,“2选1模块”输出直接来自FPGA的DI。
当外部处理器通过CLK、SDA完成引导信息的输入后,会引起nConfig有效,同时将引导信息写入到“引导信息缓存”模块,而nConfig信号有效之后,则引起上述的FPGA配置过程。
若外部处理器不通过CLK、SDA进行操作,则“引导信息缓存”模块中保存的信息默认和DI输出的引导信息一致。
以上所述仅是对本发明的较佳实施例而已,并非对本发明作任何形式上的限制,凡是依据本发明的技术实质对以上实施例所做的任何简单修改,等同变化与修饰,均属于本发明技术方案的范围内。
Claims (2)
1.一种可引导的FPGA配置电路,其特征在于,所述可引导的FPGA配置电路包括串行FLASH存储器;串行FLASH存储器的FCLK、FnCS、FMOSI、FMIS接口连接外部处理器;通过上述接口将配置信息写至串行FLASH存储器;接口CLK、SDA连接外部处理;通过上述接口设置引导信息;nConfig、DI、DCLK、nCS、DO通过导线连接FPGA。
2.如权利要求1所述可引导的FPGA配置电路,其特征在于,所述串行FLASH存储器的数据写入为:外部处理器通过FCLK、FnCS、FMOSI、FMIS完成配置信息写入。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710127569.8A CN106940645B (zh) | 2017-03-06 | 2017-03-06 | 一种可引导的fpga配置电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710127569.8A CN106940645B (zh) | 2017-03-06 | 2017-03-06 | 一种可引导的fpga配置电路 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN106940645A true CN106940645A (zh) | 2017-07-11 |
CN106940645B CN106940645B (zh) | 2020-09-29 |
Family
ID=59468691
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201710127569.8A Active CN106940645B (zh) | 2017-03-06 | 2017-03-06 | 一种可引导的fpga配置电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN106940645B (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107821109A (zh) * | 2017-11-14 | 2018-03-23 | 朱宪民 | 一种自走式智能自动循环旋转自然雨喷灌机 |
CN108923692A (zh) * | 2018-06-12 | 2018-11-30 | 昆明医科大学第附属医院 | 一种脊椎畸形矫正器及控制方法 |
CN110851386A (zh) * | 2019-10-24 | 2020-02-28 | 深圳市信锐网科技术有限公司 | 一种接口配置设备 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20070182445A1 (en) * | 2006-02-03 | 2007-08-09 | Zheng Chen | Efficient configuration of daisy-chained programmable logic devices |
CN101021794A (zh) * | 2006-05-25 | 2007-08-22 | 杭州晟元芯片技术有限公司 | 一种芯片上电后的程序引导方法 |
CN202257570U (zh) * | 2011-09-28 | 2012-05-30 | 上海三一精机有限公司 | 一种基于单片机的fpga配置系统 |
-
2017
- 2017-03-06 CN CN201710127569.8A patent/CN106940645B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20070182445A1 (en) * | 2006-02-03 | 2007-08-09 | Zheng Chen | Efficient configuration of daisy-chained programmable logic devices |
CN101021794A (zh) * | 2006-05-25 | 2007-08-22 | 杭州晟元芯片技术有限公司 | 一种芯片上电后的程序引导方法 |
CN202257570U (zh) * | 2011-09-28 | 2012-05-30 | 上海三一精机有限公司 | 一种基于单片机的fpga配置系统 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107821109A (zh) * | 2017-11-14 | 2018-03-23 | 朱宪民 | 一种自走式智能自动循环旋转自然雨喷灌机 |
CN108923692A (zh) * | 2018-06-12 | 2018-11-30 | 昆明医科大学第附属医院 | 一种脊椎畸形矫正器及控制方法 |
CN110851386A (zh) * | 2019-10-24 | 2020-02-28 | 深圳市信锐网科技术有限公司 | 一种接口配置设备 |
CN110851386B (zh) * | 2019-10-24 | 2021-05-04 | 深圳市信锐网科技术有限公司 | 一种接口配置设备 |
Also Published As
Publication number | Publication date |
---|---|
CN106940645B (zh) | 2020-09-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103559146B (zh) | 一种提高NAND flash控制器读写速度的方法 | |
US8630107B2 (en) | Self-disabling chip enable input | |
CN203909710U (zh) | 一种适用于SoC芯片的多功能低电平复位电路 | |
CN106940645A (zh) | 一种可引导的fpga配置电路 | |
CN103034515B (zh) | 一种卫星导航接收机fpga快速加载方法 | |
US20230289308A1 (en) | Nand switch | |
CN204537702U (zh) | 低功耗存储器接口电路 | |
WO2022052354A1 (zh) | 一种存储封装芯片及其信号处理方法 | |
CN109493910A (zh) | 微控制器及其操作方法以及具有该微控制器的存储系统 | |
CN104733007B (zh) | 半导体器件和包括半导体器件的半导体系统 | |
CN108920197A (zh) | 一种提高fpga串行被动加载速率的加载电路及加载方法 | |
CN107209735B (zh) | 可配置管芯、层叠封装装置以及方法 | |
CN105573947B (zh) | 一种基于apb总线的sd/mmc卡控制方法 | |
US9384164B2 (en) | Mapping memory controller connectors to memory connectors | |
CN104134466B (zh) | 一种芯片及其进入测试态的方法 | |
CN101944391A (zh) | 一次可编程只读存储器测试方法及一次可编程只读存储器 | |
TWI554036B (zh) | 資料取樣電路模組、資料取樣方法及記憶體儲存裝置 | |
US9377957B2 (en) | Method and apparatus for latency reduction | |
CN103577205B (zh) | 基于mcs文件的arinc659芯片加载方法 | |
CN101489124B (zh) | 一种同步动态存储器的使用方法 | |
TW201123641A (en) | Solid state memory storage apparatus suitable for PCIE interface | |
TW201437817A (zh) | 快閃記憶體裝置與資料傳輸方法 | |
CN104992724A (zh) | 资料存储型闪存中写操作控制方法与装置 | |
CN210836074U (zh) | 一种基于门电路实现emmc单通道扩容的电路 | |
CN103559915B (zh) | 一种减少地址线连接的dram测试装置及方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |