CN101021794A - 一种芯片上电后的程序引导方法 - Google Patents

Abstract

一种芯片上电后的程序引导方法，属于芯片设计技术领域，其特征是所述程序存储于非易失性存储体；将程序封装，封装好的应用程序数据包括：入口地址域，寄存器配置域和程序段域，其中：入口地址域，用以存放程序装载完毕后的执行首地址；寄存器配置域，用以存放在装载过程中配置的寄存器个数以及寄存器的地址、配置内容和配置时等待的时钟周期数，程序段域，用以存放程序段；引导方法包括根据封装格式读取数据包的；查找储存在非易失性存储体的程序地址和长度信息；将程序装入执行程序的程序运行存储器。本发明方法的封装可以使用多种引导源，用户选择存储体具有灵活性，而且同一工具进行软件封装，使用方便，同时不必作结构调整，便于固件调试。

Description

一种芯片上电后的程序引导方法

技术领域

本发明属于芯片设计技术领域，具体涉及一种允许选择从片内FLASH/EEPROM或ROM或从片外串行FLASH/EEPROM或NANDFLASH中引导程序的方法。

背景技术

处理器的发展基本上遵循着摩尔定律，主频和复杂度每年翻番，芯片内部的资源也越来越丰富。而FLASH和ROM作为最常用的程序存储体，若干年来除了容量增加，其他技术性能却没有根本性的突破。将应用程序存储于片外Nor Flash(或非型闪存)或ROM(只读存储器)中直接执行的传统方法已经成为系统整体性能提升的瓶颈。所以现在处理器都内嵌了大量的高速SRAM(静态随机访问存储器)用于程序运行的存储载体，将程序的运行空间和存储空间分开，上电时处理器从片内或片外的非易失性存储体将程序引导到片内SRAM中运行。此外，处理器的外围接口越来越丰富，一般来说中高端的处理器都带SPI，I2C等串行接口以及NANDFLASH(与非型闪存)接口，因此需要程序引导方法允许选择从片内FLASH/EEPROM或ROM或从片外串行FLASH/EEPROM或NANDFLASH引导程序。

中国专利ZL200410046013.9“一种基于与非闪存实现用户程序引导的方法”(公开日为2005年12月7日)，该专利阐述了一种基于与非型闪存(NAND FLASH)实现用户程序引导的方法，与非型闪存用于储存用户程序，用户程序以预定格式封装，所述方法包括根据封装中的关于用户程序的信息，查找存储再所述与非型闪存中用户程序的地址和长度信息，以及相应的程序装入用于执行多数用户程序的存储器。此发明方法较好地解决了将程序封装、存储于NAND FLASH，并将程序引导到片内执行内存。但该发明申请方法也存在如下局限性：

1、程序封装方法只适用于NAND FLASH；

2、没有提出在引导程序过程中对芯片进行配置的方法；上电时芯片内部的寄存器或接口有的处于缺省状态，有的处于不确定状态，因此首先需要初始化，需要根据不同的应用需求进行配置。有的应用程序要求在引导过程中对芯片进行配置，才能正确有效地进行程序引导。比如，如果应用程序很大，处理器一直处于缺省的低频状态的话，引导就需要很长的时间。又比如从串行口引导程序的话需要对处理器串行口的工作模式和速率进行配置以适应串行存储器的时序要求；

3、所述的装载到内存中的起始地址从0开始，而很多处理器的内存0地址分配给了内存映射寄存器(MMR)或中断向量表；

4、如果需要装载多个应用程序时，必须预留任务号，在装载程序时，通过选择具体任务号，以手动或自动的方式将程序装载到内存中。所以此发明申请在任务号的选择上，因为嵌入式软件运行的实时性，不论是以手动还是自动方式选择任务号来装载程序都难以符合复杂多变的嵌入式系统要求；

5、该发明申请方法所述的程序入口地址必须与中断服务程序入口地址相一致，这限制了芯片内部固件与导入程序协同工作的灵活性。

发明内容

本发明针对上述现有技术的缺陷，之目的是提供一种可以选择不同工艺技术、不同接口模式、不同封装格式的非易失性存储体作为多种程序引导源的程序引导方法。同时存储于不同引导源的程序数据可以用所述封装方法采用相同的格式存放；也可以在引导过程中对处理器的寄存器进行配置，以适应不同的需要；本发明的程序引导方法对程序段的个数及起始地址没有限制，可以灵活组织软件运行架构；同时，对于带芯片安全存储单元的处理器，可以根据指令屏蔽从片外引导模式，保护芯片内部信息安全。

本发明实现上述目的采用如下方案：

一种芯片上电后的程序引导方法，其特征在于：所述程序存储于非易失性存储体；将所述程序封装，封装好的应用程序数据包括：入口地址域，寄存器配置域和程序段域，其中：

入口地址域，用以存放程序装载完毕后的执行首地址；

寄存器配置域，用以存放在装载过程中配置的寄存器个数以及寄存器的地址、配置内容和配置时等待的时钟周期数，

程序段域，用以存放程序段，可以存放0--∞个程序段，每个程序段包括段长度、段起始地址和段内容，段起始地址为程序段装载到内存中的起始地址；

所述引导方法包括根据封装格式读取数据包的步骤；

查找储存在非易失性存储体的程序地址和长度信息的步骤；

将程序装入执行程序的程序运行存储器的步骤。

上述寄存器配置域存放的前两个字节为需要配置的寄存器个数，紧跟其后的是寄存器地址占2字节、寄存器配置内容占2字节、等待时钟周期数占2字节，其后是根据配置寄存器的个数每个寄存器占6个字节，连续存放。

上述程序段域的段长度为段内容的字节数，可以为0。若为0，则表示后面没有程序段，引导到此结束。

以上述封装方法封装的应用程序可以存储于片内NORFLASH，EPROM或NAND FLASH，也可以存储于片外的NORFLASH，EPROM或NAND FLASH，以及串行EEPROM或FLASH中。

进一步，本发明申请根据处理器的通用输入输出引脚GPIOs选择程序引导源，所述方法设定六个不同的程序引导源，所述程序引导源由三根GPIO的不同组合决定：

a).从片内ROM执行程序；

b).从片内FLASH执行程序；

c).从片外串行EEPROM或串行FLASH引导程序；

d).从片内NOR FLASH引导程序；

e).从片外NAND FLASH引导程序；

f).通过UART口或USB口从上位机接受数据写入片内FLASH。

本发明申请的方法也可设定超过六个以上的程序引导源，只要对输入输出引脚的组合做相应调整即可。

比如：以芯片的GPIO0，GPIO1，GPIO2作为程序引导源选择。CPU读取GPIO引脚状态时，0表示GPIO引脚为低电平，1表示GPIO引脚为高电平。因此我们可以设定当GPIO0，GPIO1，GPIO2的值为：

1.3’b000时选择从片内ROM执行程序；

2.3’b001时选择从片内FLASH执行程序；

3.3’b010时选择从片外串行EEPROM或串行FLASH引导程序；

4.3’b011时选择从片内NOR FLASH引导程序；

5.3’b100时选择从片外NAND FLASH引导程序；

6.3’b101时选择通过UART口或USB口从上位机接受数据写入片内FLASH。

因为三根GPIO有8种不同的电平组合，剩下的组合可以留给其他的引导源作选择用。(注：3’bxxx是一种二进制数表示方法，例如3’b001表示一个三位的二进制数，值为001)

进一步，所述方法还包括在处理器检测完引导源选择GPIO后，检测处理器内部的芯片安全存储单元的步骤。

当芯片安全存储单元写入安全控制指令，所述程序引导器将屏蔽c和e两种引导模式，用以杜绝片外软件对芯片内部资源的攻击。

如选择f项的程序引导源时，则先把片内非易失存储体清空后才开始接收上位机数据的下载。

本发明方法有益效果还在于：

(1).灵活性。用户既可以选择小封装的串行FLASH，也可以选择大容量的NAND FLASH作为软件存储体；

(2).方便性，可以使用同一工具进行软件封装，仅需要对GPIO做简单的高低电平上拉或下拉；

(3).便于固件调试，由于本方法对程序段的个数、大小和执行地址没有限定，固件调试阶段可以将代码存储于非易失性介质，调试完毕后直接固化，不必作结构调整；

(4).安全性，由于可以将片外引导模式屏蔽，增加了芯片的安全性。

附图说明

图1为本发明方法的一实施例的示意结构图；

图2为本发明方法的优选方式的程序装载流程图。

图1中，PS1803芯片内含16k words的单周期指令RAM，DSP芯片有引导装载程序Bootloader，通过Bootloader完成程序的搬移。应用软件储存于片外SPI接口的串行FLSSH，Bootloader的主要功能就是将外部的程序装载到片内RAM中运行，以提高系统的运行速度。PS1803带3根用以做引导源选择的GPIO口线。

图2中表示为芯片上电时把用户代码从外部存储器引导到片内RAM中运行的程序过程。DSP上电后，初始化公共资源，根据输出输入引脚GPIO选择程序源，本优选实施例提供六种引导源a).从片内ROM执行程序；b).从片内FLASH执行程序；c).从片外串行EEPROM或串行FLASH引导程序；d).从片内NOR FLASH引导程序；e).从片外NAND FLASH引导程序；f).通过UART口或USB口从上位机接受数据写入片内FLASH。并包括在处理器检测完引导源选择GPIO后，检测处理器内部的芯片安全存储单元的步骤。

具体实施方式

下面结合附图对本发明作进一步描述，附图和示例仅用作解释和说明，不是对本发明范围的限制。

表1所表示本发明方法程序封装示意表，以该封装方法封装的应用程序可以存储于片内NOR FLASH，EPROM或NAND FLASH，也可以存储于片外的NOR FLASH，EPROM或NAND FLASH，以及串行EEPROM或FLASH中；

以该封装方法封装好的应用程序数据包分为三个部分，即第一部分为入口地址域，第二部分为寄存器配置域，第三部分为程序段域。

入口地址域存放程序装载完毕后的执行首地址；

寄存器配置域存放需要在装载过程中配置的寄存器个数以及具体寄存器的地址、配置内容和配置时需要等待的时钟周期数。该域的前两个字节为需要配置的寄存器个数，紧跟其后的是寄存器地址占2字节、寄存器配置内容占2字节、等待时钟周期数占2字节，其后是根据配置寄存器的个数每个寄存器占6个字节，连续存放；

程序段域存放具体的程序段，可以存放0--∞个程序段。每个程序段由段长度、段起始地址和段内容三部分组成。段长度为段内容的字节数，可以为0。若为0，则表示后面没有程序段，引导到此结束。段起始地址为程序段装载到内存中的起始地址。

表1：

地址	内容	注
			0	入口地址	Boot结束后跳到该地址
1	需要配置的寄存器数	若为0，则无寄存器设置，后面地址的值为段长度。
			3	寄存器0地址
4	寄存器0内容
			5	等待周期数
…		根据寄存器数重复
			n	段长度	如果长度＝0，则引导结束
n+1	段起始地址
			…	段内容
m	2nd段长度	如果长度＝0，则引导结束
			m+1	2nd段起始地址
…	2nd段n内容
			…	重复段。段长度值为0作为boot表结束标志

通过系统编程操作或通过专用烧写器可以实现将用户程序代码存储于非易失性存储体。以本发明申请的封装方法确定用户程序代码的存放格式，编制引导表以确保芯片程序引导器正确地引导装载应用程序。

引导表可说明引导程序采用何种引导方式、程序入口地址、各段的目标首地址和长度以及需要在引导过程中配置的寄存器个数、地址、内容等。

引导过程为：引导程序先从封装好的应用程序数据包读取引导表起始地址，然后从该起始地址读取引导标识，再从引导表指定的地址搬运各段代码到片内RAM对应的地址，搬运完毕后即从程序入口地址执行用户程序。

下面以PS1803DSP芯片为例说明这种封装和引导的方法。

如图1所示，PS1803芯片内含16kwords的单周期指令RAM，在该RAM中运行程序可以保持与CPU同步。另外，PS1803内嵌了128k字节的flash，集成了SPI，UART，以及NAND FLASH控制接口。PS1803带14根GPIO口线，我们用其中三根作为引导源选择。

程序封装实例：

将应用软件存储于片外SPI接口的串行FLASH中；

该软件入口地址为：0x1000；

该应用软件封装结果如表2所示，该软件分为三个程序段，第一个程序段运行地址从0x1000开始，长度为200字(400字节)；第二个程序段运行地址从0x2000开始，长度为3000字(6000字节)；第三个程序段运行地址从0x3800开始，长度为500字(1000字节)；

引导程序时，希望芯片主频工作在120Mhz，SPI波特率工作在20Mbps。

表2：

地址	内容	注
			0	0x1000	入口地址，Boot结束后跳到该地址
1	3	配置寄存器数
			2	0xf866	Mcik_CTR地址
3	0x03	Mclk_CTR内容
			4	2000	Wait 2000 cycles
5	0xf819	USART2_SPBRD地址
			6	6	USART2_SPBRD内容
7	1500	Wait 1500 cycles
			8	0xf817	USART2_GCTR地址
9	0x0006	USART2_GCTR内容
			10	1500	Wait 1500 cycles
11	200	第一段 长度
			12	0x1000	第一段 起始地址
13--222	xxxx	第一段 内容
			223	3000	第二段 长度
224	0x2000	第二段 起始地址
			225--3224	xxxx	第二段 内容
3225	500	第三段 长度
			3226	0x3800	第三段 起始地址

3227-3726	xxxx	第三段 内容
			3727	0	第四段 长度(结束标志)

如图2显示了应用本发明的优选实施例的上电引导加载具体过程：

上电时，初始化公共资源，根据输出输入引脚GPIO选择程序引导源，读取PIOn3--PIOn0数据，根据不同的值切换到相应的模式。

步骤1：若PIOn3--PIOn0＝0b1111？则引导程序将进入片内FLASH烧写流程；否则：

步骤2：若PIOn3--PIOn0＝0b0000？则转入Reset中断向量入口；否则：

步骤3：若PIOn3--PIOn0＝0b0001？则转入Eflash 0地址开始执行；否则：

步骤4：若PIOn3-PIOn0＝0b0010？则选择从片外串行EEPROM或串行FLASH引导。在引导开始前，引导器将先检测处理器内部的芯片安全存储单元，若该单元写入了安全控制指令，则引导器将屏蔽从片外串行EEPROM或串行FLASH引导程序，以杜绝片外软件对芯片内部资源的攻击，直接跳至步骤5；若芯片尚未写入安全控制指令，则初始化SPI接口后，开始从片外串行介质装载程序，跳至步骤8。

步骤5：若PIOn3--PIOn0＝0b0011？则选择从NAND FLASH引导程序。在引导开始前，引导器将先检测处理器内部的芯片安全存储单元，若该单元写入了安全控制指令，则引导器将屏蔽从NAND FLASH引导程序，以杜绝片外软件对芯片内部资源的攻击，直接跳至步骤6；若无设定安全单元则初始化Nand Flash接口，开始从NAND FLASH装载程序，跳至步骤8。

步骤6：若PIOn3--PIOn0＝0b0100？则初始化Eflash接口，开始从片内NOR FLASH装载程序，跳至步骤8。否则转步骤7。

步骤7：若PIOn3--PIOn0的值非以上任何一种，则选择了未定义的引导源，将被引导器判为非法引导模式。

步骤8：读取应用程序数据包：读取入口地址。

步骤9：读取寄存器配置数，若配置数为0则跳转至步骤11。

步骤10：根据寄存器配置数逐个读取寄存器地址、内容进行配置，配置完成后根据等待周期数等待。

步骤11：读取程序段域的程序段长度子域，若段长度为0，则表示后面没有程序段，引导到此结束，跳转至步骤12；若不为0，读取段起始地址，然后根据段长度将读取的段内容装载入内存中。转步骤11。

步骤12：跳至应用程序入口地址开始执行应用程序。

Claims (8)

1、一种芯片上电后的程序引导方法，其特征在于：所述程序存储于非易失性存储体：将所述程序封装，封装好的应用程序数据包括：入口地址域，寄存器配置域和程序段域，其中：

入口地址域，用以存放程序装载完毕后的执行首地址；

寄存器配置域，用以存放在装载过程中配置的寄存器个数以及寄存器的地址、配置内容和配置时等待的时钟周期数，

程序段域，用以存放程序段，可以存放0--∞个程序段，每个程序段包括段长度、段起始地址和段内容，段起始地址为程序段装载到内存中的起始地址；

所述引导方法包括根据封装格式读取数据包的步骤，查找储存在非易失性存储体的程序地址和长度信息的步骤，将程序装入执行程序的程序运行存储器的步骤。

2、如权利要求1所述的芯片上电后的程序引导方法，其特征在于：

所述寄存器配置域存放的前两个字节为需要配置的寄存器个数，紧跟其后的是寄存器地址占2字节、寄存器配置内容占2字节、等待时钟周期数占2字节，其后是根据配置寄存器的个数每个寄存器占6个字节，连续存放。

3、如权利要求1所述的芯片上电后的程序引导方法，其特征在于：所述程序段域的段长度为段内容的字节数；若为0，则表示后面没有程序段，引导到此结束。

4、如权利要求1所述的芯片上电后的程序引导方法，其特征在于非易失性存储体包括片内NOR FLASH、EPROM、NAND FLASH；片外的NOR FLASH、EPROM、NAND FLASH、串行EEPROM和串行FLASH。

5、如权利要求4所述的芯片上电后的程序引导方法，其特征在于：

根据处理器的通用输入输出引脚GPIOs选择程序引导源，所述方法设定六个不同的程序引导源，所述程序引导源由三根GPIO的不同组合决定：

a).从片内ROM执行程序；

b).从片内FLASH执行程序；

c).从片外串行EEPROM或串行FLASH引导程序；

d).从片内NOR FLASH引导程序；

e).从片外NAND FLASH引导程序；

f).通过UART口或USB口从上位机接受数据写入片内FLASH。

6、如权利要求5所述的芯片上电后的程序引导方法，其特征在于：

所述方法还包括在处理器检测完引导源选择GPIO后，检测处理器内部的芯片安全存储单元的步骤。

7、如权利要求6所述的芯片上电后的程序引导方法，其特征在于：芯片安全存储单元写入安全控制指令，所述程序引导器将屏蔽c和e两种引导模式，杜绝片外软件侵入。

8、如权利要求5所述的芯片上电后的程序引导方法，其特征在于包括如选择f的程序引导源时，将片内非易失存储体清空，接收上位机数据的下载的步骤。

Images