CN109493910A - 微控制器及其操作方法以及具有该微控制器的存储系统 - Google Patents

微控制器及其操作方法以及具有该微控制器的存储系统 Download PDF

Info

Publication number
CN109493910A
CN109493910A CN201810478062.1A CN201810478062A CN109493910A CN 109493910 A CN109493910 A CN 109493910A CN 201810478062 A CN201810478062 A CN 201810478062A CN 109493910 A CN109493910 A CN 109493910A
Authority
CN
China
Prior art keywords
data
rom data
microcontroller
rom
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810478062.1A
Other languages
English (en)
Other versions
CN109493910B (zh
Inventor
刘炳晟
郑升炫
李宰荣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN109493910A publication Critical patent/CN109493910A/zh
Application granted granted Critical
Publication of CN109493910B publication Critical patent/CN109493910B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1004—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's to protect a block of data words, e.g. CRC or checksum
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/16—Protection against loss of memory contents
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/22—Safety or protection circuits preventing unauthorised or accidental access to memory cells
    • G11C16/225—Preventing erasure, programming or reading when power supply voltages are outside the required ranges
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/32—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C29/30—Accessing single arrays
    • G11C29/32—Serial access; Scan testing

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Quality & Reliability (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Microcomputers (AREA)

Abstract

微控制器及其操作方法以及具有该微控制器的存储系统。提供了一种微控制器、具有该微控制器的存储系统以及用于操作该微控制器的方法。一种存储系统包括：半导体存储器，该半导体存储器在测试操作中对存储在微控制器中的ROM数据执行扫描操作，并且将所述扫描操作的结果作为状态输出信号输出；以及控制器，该控制器用于使用所述状态输出信号来确定所述ROM数据中是否存在错误。

Description

微控制器及其操作方法以及具有该微控制器的存储系统
技术领域
本公开的各个示例性实施方式总体上涉及电子装置。特别地，所述实施方式涉及微控制器、包括该微控制器的存储系统以及用于操作该微控制器的方法。
背景技术
计算机环境典范最近已经转变为无处不在的计算，这使得计算系统能够被随时随地使用。结果，诸如移动电话、数码相机、膝上型计算机等这样的便携式电子装置的使用已经迅速增加。这些便携式电子装置通常使用具有用于存储数据的一个或更多个存储器件(即，数据存储器件)的存储系统。数据存储器件可被用作便携式电子装置的主存储器件或辅助存储器件。
因为没有机械驱动部件，所以存储系统提供优异的稳定性和耐用性、高信息访问速度和低功耗。具有这些优点的存储系统的示例包括通用串行总线(USB)存储器件、具有各种接口的存储卡、固态驱动器(SSD)等。
发明内容
实施方式提供了能够通过检测存储在微控制器中的ROM数据的错误来提高存储系统的可靠性的微控制器、具有该微控制器的存储系统以及用于操作该微控制器的方法。
根据本公开的一方面，提供了一种存储系统，该存储系统包括：半导体存储器件，该半导体存储器件在测试操作中对存储在微控制器中的ROM数据执行扫描操作，并且将所述扫描操作的结果作为状态输出信号输出；以及控制器，该控制器被配置成使用所述状态输出信号来确定所述ROM数据中是否存在错误。
根据本公开的一方面，提供了一种微控制器，该微控制器包括：控制逻辑，该控制逻辑被配置成存储ROM数据并响应于从外部输入的命令而输出用于控制内部电路的控制信号；ROM数据分割器，该ROM数据分割器被配置成在测试操作中以设置的数据大小对所述ROM数据进行分割和存储，并且依次输出所存储的分割数据；ROM数据扫描器，该ROM数据扫描器被配置成通过对从所述ROM数据分割器输出的数据执行扫描操作来输出ROM数据扫描信号；以及输出电路，该输出电路被配置成输出所述ROM数据扫描信号。
根据本公开的一方面，提供了一种用于操作微控制器的方法，该方法包括以下步骤：响应于测试模式启用信号而读取存储在ROM中的ROM数据；根据设置的数据大小来分割所读取的ROM数据；通过依次扫描所分割的ROM数据来检测错误；以及将检测所述错误的结果作为状态输出信号输出。
附图说明
现在将参照附图在下文中更充分地描述示例实施方式；然而，这些实施方式可按不同的形式实施，而不应该被理解为限于本文中阐述的实施方式。相反，提供这些实施方式，使得本公开将是彻底和完整的，并且将向本领域技术人员充分地传达示例实施方式的范围。
在附图中，为了例示的清晰起见，可夸大尺寸。应该理解，当一个元件被称为“在”两个元件“之间”时，该元件可以是这两个元件之间的唯一元件，或者还可以存在一个或更多个中间元件。相似的参考标号始终指代相似的元件。
图1是例示根据本公开的实施方式的存储系统的框图。
图2是例示图1中示出的半导体存储器件的框图。
图3是例示图2中示出的微控制器的框图。
图4是例示图3中示出的主微控制器的框图。
图5是例示图4的程序计数器的框图。
图6是例示图3中示出的ROM数据分割器的配置图。
图7是例示根据本公开的实施方式的微控制器的测试操作的信号的波形图。
图8是例示根据本公开的实施方式的微控制器的测试操作的流程图。
图9是例示存储系统的另一个实施方式的框图。
图10是例示图9的存储系统的应用示例的框图。
图11是例示包括参照图10描述的存储系统的计算系统的框图。
具体实施方式
在下面的详细描述中，已经示出并描述了本公开的仅一些示例性实施方式。如本领域技术人员将认识到的，在不脱离本公开的精神和范围的情况下，可以按照各种不同的方式来修改所描述的实施方式。因此，附图和说明书将被视为是例示性的，而非限制性的。
在整个说明书中，当一个元件被称为正“连接”或“联接”到另一个元件时，该元件可以直接连接或联接到另一个元件或者间接连接或联接到另一个元件，在该元件与所述另一个元件之间插入有一个或更多个中间元件的情况下。另外，当一个元件被称为“包括”一个组件时，这指示该元件还可以包括另一个组件，而不是排除另一个组件，除非存在不同的公开。
图1是例示根据本公开的实施方式的存储系统300的框图。
参照图1，存储系统300可以包括半导体存储器件100和控制器200，控制器200用于响应于来自主机的请求而控制半导体存储器件100的操作。
半导体存储器件100可以响应于从控制器200接收到的命令CMD、地址信号ADD和数据DATA而对包括在存储块中的页中的存储单元执行编程操作，或者响应于从控制器200接收到的命令和地址信号而对存储块执行读取操作。
半导体存储器件100可以包括微控制器120。微控制器120可以存储与编程操作、读取操作和擦除操作的算法对应的只读存储器(ROM)数据。微控制器120还可以控制半导体存储器件100的外围电路，以根据从控制器200输入的命令CMD和所存储的ROM数据来对存储块中包括的存储单元执行编程操作、读取操作或擦除操作。
另外，在测试操作中，根据本公开的实施方式的微控制器120可以读取存储在微控制器120中的ROM数据，检查所读取的ROM数据中是否存在数据错误，以使用循环冗余校验(CRC)方法来检测数据错误，并且将检查结果作为状态输出信号SR_OUT<7:0>输出。
控制器200可以根据对于半导体存储器件100被接收的状态输出信号SR_OUT<7:0>来检查在半导体存储器件100的微控制器120中所存储的ROM数据中是否存在错误，并且基于确定的结果来确定是否使用半导体存储器件100。
图2是例示图1中示出的半导体存储器件的框图。
参照图2，根据本公开的实施方式的半导体存储器件100可以包括：存储单元阵列110，该存储单元阵列110包括第一存储块MB1至第m存储块MBm；以及外围电路PERI，该外围电路PERI被配置成对包括在存储块MB1至MBm的所选择的页中的存储单元执行编程操作和读取操作。外围电路PERI可以包括微控制器120、电压供应电路130、页缓冲器组140、列解码器150和输入/输出电路160。虽然图2例示了微控制器120被包括在外围电路PERI中，但是本公开不限于此。也就是说，微控制器120可以不被包括在外围电路PERI中，而是可以被配置成控制外围电路PERI。
微控制器120响应于通过输入/输出电路160从外部输入的命令CMD而输出用于产生执行编程操作、读取操作或擦除操作所需的电压的电压控制信号VCON，并且根据操作的类型来输出用于控制页缓冲器组140中包括的页缓冲器PB1至PBk的PB控制信号PBCON。另外，微控制器120响应于通过输入/输出电路160从外部输入的地址信号ADD而输出行地址信号RADD和列地址信号CADD。
另外，在测试操作中，微控制器120读取存储在微控制器120中的ROM数据，检查所读取的ROM数据中是否存在错误以检测错误，并且将检查的结果作为输出信号SR_OUT<7:0>输出。
电压供应电路130响应于微控制器120的电压控制信号VCON而将对存储单元执行编程操作、读取操作或擦除操作所需的操作电压供应到所选择的存储块的包括漏选择线、字线和源选择线的局部线WL。电压供应电路130可以包括电压产生电路和行解码器。
电压供应电路130的电压产生电路响应于微控制器120的电压控制信号VCON而将执行存储单元的编程操作、读取操作或擦除操作所需的操作电压输出到全局线。
电压供应电路130的行解码器将全局线连接到局部线WL，使得由电压产生电路输出到全局线的操作电压能够被传送到存储单元阵列110中的所选择的存储块的局部线WL。
页缓冲器组230可以包括分别通过位线BL1至BLk与存储单元阵列110联接的多个页缓冲器PB1至PBk。页缓冲器组140的页缓冲器PB1至PBk可以根据输入数据对位线BL1至BLk进行选择性预充电，以响应于微控制器120的PB控制信号PBCON而将数据存储在存储单元中，或者可以感测位线BL1至BLk的电压，以便从存储单元读取数据。
列解码器150响应于从微控制器120输出的列地址信号CADD而选择包括在页缓冲器组140中的页缓冲器PB1至PBk。也就是说，列解码器150响应于列地址信号CADD而依次将要存储在存储单元中的数据传送到页缓冲器PB1至PBk。另外，列解码器740响应于列地址信号CADD而依次选择页缓冲器PB1至PBk，使得存储单元的在读取操作中被锁存到页缓冲器PB1至PBk的数据可以被输出到外部。
输入/输出电路160在微控制器120的控制下将数据传送到列解码器150，以将从外部输入的要在编程操作中存储在存储单元中的数据DATA输入到页缓冲器组140。当列解码器150将从输入/输出电路160传送的数据DATA传送到页缓冲器组140的页缓冲器PB1至PBk时，页缓冲器PB1至PBk可以将输入数据存储在其锁存电路中。在读取操作中，输入/输出电路160通过列解码器150输出从页缓冲器组140的页缓冲器PB1至PBk传送的数据DATA。
此外，输入/输出电路160向图1的控制器200输出在测试操作中从微控制器120输出的状态输出信号SR_OUT<7:0>。
图3是例示图2中示出的微控制器120的框图。
参照图3，微控制器120可以包括控制逻辑121、测试模式使能器122、ROM数据分割器123、微时钟发生器124、时钟周期控制器125、ROM数据扫描器126、状态寄存器127和输出电路128。
控制逻辑121可以包括至少一个控制电路。在本公开的实施方式中，将描述控制逻辑121包括两个控制电路(即，主微控制器121A和辅微控制器121B)的情况。
主微控制器121A输出用于控制图2的外围电路PERI(例如，电压供应电路130和页缓冲器组140)的电压控制信号VCON和PB控制信号PBCON，以执行与向其输入的命令CMD对应的操作，并且响应于地址信号ADD而输出行地址信号RADD和列地址信号CADD。
当在主微控制器121A的操作期间输入新命令CMD时，辅微控制器121B可以输出电压控制信号VCON和PB控制信号PBCON，使得执行与新命令CMD对应的操作。
另外，在微控制器120的测试操作中，控制逻辑121读取并输出分别存储在主微控制器121A和辅微控制器121B中的ROM数据ROMDATA<31:0>和辅ROM数据ROMDATA_SUB<15:0>。
在微控制器120的测试操作中，测试模式使能器122生成并输出测试启用信号TM_MC_EN，并且输出用于控制将基于测试操作的结果而输出的状态输出信号SR_OUT<7:0>的测试模式扫描输出信号TM_ROM_CRC_SR_OUT。
根据本公开的实施方式的测试模式使能器122可以在加电重置操作之后、在微控制器重置操作之后或者当主机请求测试操作时被启用。
在微控制器120的测试操作中，ROM数据分割器123接收分别存储在控制逻辑121的主微控制器121A和辅微控制器121B中的ROM数据ROMDATA<31:0>和辅ROM数据ROMDATA_SUB<15:0>，并且通过根据所设置的数据分割大小分割ROM数据ROMDATA<31:0>和辅ROM数据ROMDATA_SUB<15:0>来输出主数据MAIN_DATA<7:0>和辅数据SUB_DATA<7:0>。ROM数据分割器123可以依次输出主数据MAIN_DATA<7:0>和辅数据SUB_DATA<7:0>。
微时钟发生器124在半导体存储器件的操作中生成并输出具有特定周期的微时钟MC_CK，并且时钟周期控制器125通过根据由ROM数据分割器123所设置的数据分割大小使用微时钟MC_CK选择多个时钟周期X4、X2和X1当中的一个时钟周期来生成并输出扫描时钟CLK_SCAN。例如，随着所设置的数据分割大小变得更大，时钟周期控制器125可以生成并输出具有更短的时钟周期的扫描时钟CLK_SCAN。随着所设置的数据分割大小变得更小，时钟周期控制器125可以生成并输出具有更长的时钟周期的扫描时钟CLK_SCAN。
ROM数据扫描器126通过响应于扫描时钟CLK_SCAN而对从ROM数据分割器123依次发送的主数据MAIN_DATA<7:0>和辅数据SUB_DATA<7:0>执行扫描操作来对多个数据组执行错误检测操作。通过错误检测操作，ROM数据扫描器126使用CRC方法检查多个数据组中是否存在数据错误以检测数据错误，并且将检查的结果输出作为ROM数据扫描信号ROM_CRC_OUT<1:0>输出。可以使用例如CRC32码来执行CRC。例如，当主数据MAIN_DATA<7:0>或辅数据SUB_DATA<7:0>中不包括任何错误时，可以输出第一ROM数据扫描信号ROM_CRC_SR<0>。当主数据MAIN_DATA<7:0>或辅数据SUB_DATA<7:0>中包括错误时，可以输出第二ROM数据扫描信号ROM_CRC_SR<1>。
状态寄存器127存储半导体存储器件100的状态检查操作的结果，并且将结果作为内部状态输出信号CI_SR_OUT<7:0>输出。
输出电路128可以响应于微控制器120的ROM数据测试操作中的测试模式扫描输出信号TM_ROM_CRC_SR_OUT而对内部状态输出信号CI_SR_OUT<7:0>中的ROM数据扫描信号ROM_CRC_OUT<1:0>进行轮询，并且将轮询信号作为状态输出信号SR_OUT<7:0>输出。
图4是例示图3中示出的主微控制器121A的框图。
根据本公开的实施方式的图3的主微控制器121A和辅微控制器121B的结构和操作彼此相似。因此，为了便于描述，将代表性地描述主微控制器121A，并且在本文中将省略重复的描述。
参照图4，主微控制器121A可以包括程序计数器121A_1、ROM 121A_2和胶合逻辑121A_3。
程序计数器121A_1响应于半导体存储器件的程序操作、读取操作或擦除操作中的命令CMD和跳转/调用信号Jump/Call而输出增加预定数量的计数信号Count，并且响应于微控制器120的测试操作中的测试启用信号TM_MC_EN而输出增加1的计数信号Count。
ROM 121A_2存储与半导体存储器件的编程操作、读取操作和擦除操作的算法对应的多个ROM数据，并且响应于计数信号Count而输出多个所存储的ROM数据ROMDATA<31:0>。另外，ROM 121A_2响应于在微控制器120的测试操作中增加1的计数信号Count而输出多个所存储的ROM数据ROMDATA<31:0>。此时，ROM121A_2可以响应于增加1的计数信号Count而读取与从起始地址到最后地址的地址对应的所有ROM数据ROMDATA<31:0>，并且依次输出所读取的ROM数据。
胶合逻辑121A_3可以响应于在半导体存储器件的编程操作、读取操作或擦除操作中从ROM 121A_2输出的ROM数据ROMDATA<31:0>而输出电压控制信号VOCN和PB控制信号PBCON，并且响应于地址信号ADD而输出行地址信号RADD和列地址信号CADD。
图5是例示图4的程序计数器121A_1的框图。
参照图5，程序计数器121A_1可以包括选择电路121A_1A和ROM地址计数器121A_1B。
选择电路121A_1A可以响应于测试启用信号TM_MC_EN而选择并输出与第一个计数值(例如，0)和最后一个计数值(例如，01)对应的测试信号0,01或者用于调用与对应于命令的算法对应的计数值的跳转/调用信号Jump/Call。例如，选择电路121A_1A可以在半导体存储器件的编程操作、读取操作或擦除操作中选择并输出跳转/调用信号Jump/Call，并且在半导体存储器件的测试操作中选择并输出测试信号0,01。
响应于从选择电路121A_B输出的信号，ROM地址计数器121A_1B输出计数信号Count。例如，ROM地址计数器121A_1B响应于半导体存储器件的编程操作、读取操作或擦除操作中的跳转/调用信号Jump/Call而输出从特定计数值依次增加的计数信号。此时，特定计数值根据半导体存储器件的编程操作、读取操作或擦除操作而改变。响应于半导体存储器件的测试操作，ROM地址计数器121A_1B输出从0增加1的计数信号Count。
ROM地址计数器121A_1B接收当前计数信号Count并且将计数信号Count增加1以输出新的计数信号Count。
图6是例示图3中示出的ROM数据分割器123的配置图。
参照图6，ROM数据分割器123可以包括主ROM数据分割器123A和辅ROM数据分割器123B。
主ROM数据分割器123A可以包括多个寄存器，例如，第一寄存器A至第四寄存器D。第一寄存器A至第四寄存器D可以将从主控制器121A输出的多个ROM数据ROMDATA<31:0>分割成具有所设置的数据大小的数据组，并且存储所分割的相应数据组。例如，在本公开的实施方式中，第一数据组ROMDATA<7:0>可以被存储在第一寄存器A中，第二数据组ROMDATA<15:8>可以被存储在第二寄存器B中，第三数据组ROMDATA<23:16>可以被存储在第三寄存器C中，并且第四数据组ROMDATA<31:24>可以被存储在第四寄存器D中。第一寄存器A至第四寄存器D响应于扫描状态信号SCAN_STATE<3:0>而将分别存储在第一寄存器A至第四寄存器D中的ROM数据作为主数据MAIN_DATA<7:0>输出。在这种情况下，第一寄存器A至第四寄存器D依次执行数据输出操作。
辅ROM数据分割器123B可以包括多个寄存器，例如，第五寄存器E和第六寄存器F。第五寄存器E和第六寄存器F可以将从辅微控制器121A输出的多个ROM数据ROMDATA_SUB<15:0>分割成具有所设置的数据大小的数据组，并且存储所分割的相应数据组。例如，在本公开的实施方式中，第一辅数据组ROMDATA_SUB<7:0>可以被存储在第五寄存器E中，并且第二辅数据组ROMDATA_SUB<15:8>可以被存储在第六寄存器F中。
第五寄存器E和第六寄存器F响应于辅扫描状态信号SCAN_STATE_SUB<1:0>而将分别存储在第五寄存器E和第六寄存器F中的ROM数据作为辅数据SUB_DATA<7:0>输出。在这种情况下，第五寄存器E和第六寄存器F依次执行数据输出操作。
主ROM数据分割器123A和辅ROM数据分割器123B基于相同的数据大小来分割并存储ROM数据和辅ROM数据。
另外，在微控制器的测试操作中，主ROM数据分割器123A和辅ROM数据分割器123B可以被依次选定以执行数据输出操作。
图7是例示根据本公开的实施方式的微控制器120的测试操作的信号的波形图。
图8是例示根据本公开的实施方式的微控制器120的测试操作的流程图。
将参照图1至图8如下地描述根据本公开的实施方式的微控制器120的测试操作。
在加电重置操作中，在微控制器120的重置操作中，或者当从主机请求测试操作时，测试模式使能器122被启用以在步骤S710中生成并输出测试启用信号TM_MC_EN。
在步骤S720中，在微控制器120的测试操作中，微控制器120的控制逻辑121读取并输出分别存储在主微控制器121A和辅微控制器121B中的ROM数据ROMDATA<31:0>和辅ROM数据ROMDATA_SUB<15:0>。此时，主微控制器121A和辅微控制器121B响应于增加1的计数信号Count而分别读取并输出与从起始地址到最后地址的地址对应的所有ROM数据ROMDATA<31:0>和所有辅ROM数据ROMDATA_SUB<15:0>。
在步骤S730中，ROM数据分割器123以设置的数据大小对从控制逻辑121输出的ROM数据ROMDATA<31:0>和辅ROM数据ROMDATA_SUB<15:0>进行分割和存储，并且响应于扫描状态信号SCAN_STATE<3:0>或辅扫描状态信号SCAN_STATE_SUB<1:0>而将所分割并存储的ROM数据和辅ROM数据作为主数据MAIN_DATA<7:0>或辅数据SUB_DATA<7:0>输出。
ROM数据扫描器126通过响应于扫描时钟CLK_SCAN而对从ROM数据分割器123依次发送的主数据MAIN_DATA<7:0>和辅数据SUB_DATA<7:0>执行扫描操作来对多个数据组执行错误检测操作。错误检测操作使用CRC方法来检查多个数据组中是否存在数据错误以检测数据错误，并且将检查的结果输出作为ROM数据扫描信号ROM_CRC_OUT<1:0>输出。可以使用例如CRC32码来执行CRC。例如，在步骤S740中，当主数据MAIN_DATA<7:0>和辅数据SUB_DATA<7:0>中不包括任何错误时，可以输出第一ROM数据扫描信号ROM_CRC_SR<0>。在步骤S740中，当主数据MAIN_DATA<7:0>和辅数据SUB_DATA<7:0>中包括错误时，可以输出第二ROM数据扫描信号ROM_CRC_SR<1>。
输出电路128可以响应于测试模式扫描输出信号TM_ROM_CRC_SR_OUT而对内部状态输出信号CI_SR_OUT<7:0>中的ROM数据扫描信号ROM_CRC_OUT<1:0>进行轮询，并且将轮询的信号作为状态输出信号SR_OUT<7:0>输出。状态输出信号SR_OUT<7:0>通过输入/输出电路160被发送到控制器200，并且控制器200可以基于状态输出信号SR_OUT<7:0>来确定存储在微控制器120中的ROM数据和辅ROM数据中是否存在错误。
根据本公开的上述实施方式，读取存储在微控制器的ROM中的ROM数据，并且通过扫描操作来检测所读取的ROM数据中的错误，使得能够提高微控制器和具有该微控制器的存储系统的可靠性。
图9是例示存储系统1000的实施方式的框图。
参照图9，存储系统1000包括半导体存储器件100和控制器1100。
半导体存储器件100可以与参照图1描述的半导体存储器件相同地配置和操作。因此，半导体存储器件100被配置成包括微控制器。在测试操作中，微控制器可以读取存储在微控制器的ROM中的ROM数据并且检测所读取的ROM数据中的错误。下文中，将省略重复的描述。
控制器1100联接至主机Host和半导体存储器件100。控制器1100被配置成响应于来自主机Host的请求而访问半导体存储器件100。例如，控制器1100被配置成控制半导体存储器件100的读、写、擦除和后台操作。控制器1100被配置成提供半导体存储器件100和主机Host之间的接口。控制器1100被配置成驱动用于控制半导体存储器件100的固件。
控制器1100包括随机存取存储器(RAM)1110、处理单元1120、主机接口1130、存储接口1140和纠错块1150。RAM 1110被用作处理单元1120的工作存储器、半导体存储器件100和主机Host之间的高速缓存存储器以及半导体存储器件100和主机Host之间的缓冲存储器中的至少一种。
主机接口1130包括用于进行主机Host和控制器1100之间的数据交换的协议。在示例性实施方式中，控制器1100被配置成通过诸如通用串行总线(USB)协议、多媒体卡(MMC)协议、外围组件互连(PCI)协议、快速(PCI-E)协议、高级技术附件(ATA)协议、串行ATA协议、并行ATA协议、小型计算机小接口(SCSI)协议、增强型小磁盘接口(ESDI)协议和集成驱动电子(IDE)协议以及专用协议这样的各种接口协议中的至少一种来与主机Host通信。
存储接口1140与半导体存储器件100通过接口连接。例如，存储接口1140可以包括NAND接口或NOR接口。
纠错块1150被配置成通过使用纠错码(ECC)来检测并纠正从半导体存储器件100接收的数据的错误。处理单元1120可以基于纠错块1150的错误检测结果来控制半导体存储器件100以调整读电压，并且执行重新读取。在示例性实施方式中，纠错块1150可以被设置为控制器1100的组件。
控制器1100和半导体存储器件100可以被集成在一个半导体存储器件中。在示例性实施方式中，控制器1100和半导体存储器件100可以被集成在一个半导体存储器件中，以构成存储卡。例如，控制器1100和半导体存储器件100可以被集成在一个半导体器件中，以构成诸如PC卡(个人计算机存储卡国际协会(PCMCIA))、小型闪存卡(CF)、智能媒体卡(SM或SMC)、记忆棒、多媒体卡(MMC、RS-MMC或MMCmicro)、SD卡(SD、miniSD、microSD或SDHC)或通用闪存存储器(UFS)这样的存储卡。
控制器1100和半导体存储器件100可以被集成在一个半导体器件中，以构成半导体驱动器(固态驱动器(SSD))。半导体驱动器(SSD)包括被配置成将数据存储在半导体存储器中的存储器件。如果使用存储系统1000作为半导体驱动器SSD时，则能够显著地提高与存储系统1000联接的主机Host的操作速度。
作为另一示例，存储系统1000可被设置为诸如计算机、超移动PC(UMPC)、工作站、上网本、个人数字助理(PDA)、便携式计算机、网络平板计算机、无线电话、移动电话、智能电话、电子书、便携式多媒体播放器(PMP)、便携式游戏控制台、导航系统、黑匣子、数码相机、三维电视、数字音频记录器、数字音频播放器、数字图片记录器、数字图片播放器、数字视频记录器、数字视频播放器、能够在无线环境中发送/接收信息的装置、用于构成家庭网络的各种电子装置中的一种、构成计算机网络的各种电子装置中的一种、构成远程信息处理网络的各种电子装置中的一种、RFID装置或者构成计算系统的各种组件中的一种这样的电子装置的各种组件中的一种。
在示例性实施方式中，半导体存储器件100或存储系统1000可以按各种的方式封装。例如，半导体存储器件100或存储系统1000可以按诸如堆叠式封装(PoP)、球栅阵列(BGA、芯片级封装(CSP)、塑料引线芯片载体(PLCC)、塑料双列直插封装(PDIP)、Waffle封装中管芯、晶圆形式中管芯、板上芯片(COB)、陶瓷双列直插封装(CERDIP)、塑料公制四方扁平封装(MQFP)、薄型四方扁平封装(TQFP)、小外形集成电路(SOIC)、缩小外形封装(SSOP)、薄型小外形封装(TSOP)、薄型四方扁平封装(TQFP)、系统封装(SIP)、多芯片封装(MCP)、晶圆级制造封装(WFP)或晶圆级处理堆叠封装(WSP)这样的方式封装。
图10是例示图9的存储系统1000的应用示例的框图。
参照图10，存储系统2000包括半导体存储器件2100和控制器2200。半导体存储器件2100包括多个半导体存储芯片。所述多个半导体存储芯片被分割成多个组。
在图10中，例示了多个组通过第一通道CH1至第k通道CHk与控制器2200通信。每个半导体存储芯片可以与参照图1描述的半导体存储器件100相同地配置和操作。
每个组被配置成通过一个公共通道与控制器2200进行通信。控制器2200与参照图9描述的控制器1100相似地配置。控制器2200被配置成通过多个通道CH1至CHk来控制半导体存储器件2100的多个存储芯片。
图11是例示包括参照图10描述的存储系统的计算系统300的框图。
参照图11，计算系统300包括中央处理单元3100、RAM 3200、用户接口3300、电源3400、系统总线3500和存储系统2000。
存储系统2000通过系统总线3500与中央处理单元3100、RAM 3200、用户接口3300和电源3400电联接。通过用户接口3300供应的数据或者由中央处理单元3100处理的数据被存储在存储系统2000中。
在图11中，半导体存储器件2100被例示为通过控制器2200与系统总线3500联接。然而，半导体存储器件2100可以与系统总线3500直接联接。在这种情况下，控制器2200的功能可以由中央处理单元3100和RAM 3200执行。
在图11中，例示了设置参照图10描述的存储系统2000。然而，可以用参照图9描述的存储系统1000来替代存储系统2000。在示例性实施方式中，计算系统3000可以被配置成包括参照图9和图10描述的存储系统1000和2000二者。
根据本公开，读取存储在微控制器的ROM中的ROM数据，并且通过扫描操作来检测所读取的ROM数据中的错误，使得能够改进微控制器和具有该微控制器的存储系统的可靠性。
本文中已经公开了实施方式的示例，并且虽然采用了特定术语，但是使用这些术语并且将只用一般描述性含义进行解释，而非出于限制目的。在一些情形下，如自提交本申请起本领域普通技术人员将清楚的，结合特定实施方式描述的特征、特性和/或元件可以单独地或与结合其它实施方式描述的特征、特性和/或元件组合地使用，除非另外具体指明。因此，本领域技术人员将要理解，可以在不脱离所附的权利要求阐述的本公开的精神和范围的情况下进行形式和细节上的各种改变。
相关申请的交叉引用
本申请要求于2017年9月12日提交的韩国专利申请No.10-2017-0116713的优先权，该韩国专利申请的公开以引用方式完整地并入本文中。

Claims (20)

1.一种存储系统，该存储系统包括：
半导体存储器件，该半导体存储器件在测试操作中对存储在微控制器中的ROM数据执行扫描操作，并且将所述扫描操作的结果作为状态输出信号输出；以及
控制器，该控制器被配置成使用所述状态输出信号来确定所述ROM数据中是否存在错误。
2.根据权利要求1所述的存储系统，其中，所述扫描操作使用循环冗余校验CRC方法来检查所述ROM数据中是否存在错误以检测所述错误。
3.根据权利要求1所述的存储系统，其中，所述微控制器包括：
控制逻辑，该控制逻辑被配置成存储所述ROM数据，响应于从外部输入的命令而输出用于控制外围电路的控制信号，并且响应于所述测试操作中的测试模式启用信号而读取并输出所述ROM数据；
ROM数据分割器，该ROM数据分割器被配置成以设置的数据大小对所述ROM数据进行分割和存储，并且将所存储的分割数据作为主数据和辅数据依次输出；
ROM数据扫描器，该ROM数据扫描器被配置成通过响应于扫描时钟而对所述主数据或所述辅数据执行扫描操作来输出ROM数据扫描信号；以及
输出电路，该输出电路被配置成对内部状态输出信号中的所述ROM数据扫描信号进行轮询，并且将所轮询的信号作为所述状态输出信号输出。
4.根据权利要求3所述的存储系统，其中，所述微控制器还包括：
测试模式使能器，该测试模式使能器被配置成在加电重置操作之后，在所述微控制器的重置操作之后或者当从主机请求所述测试操作时，生成用于启用测试模式的所述测试模式启用信号；以及
时钟周期控制器，该时钟周期控制器被配置成通过控制具有设置的周期的微时钟来生成所述扫描时钟。
5.根据权利要求3所述的存储系统，其中，所述控制逻辑包括主微控制器和辅微控制器。
6.根据权利要求5所述的存储系统，其中，所述ROM数据分割器包括：
主ROM数据分割器，该主ROM数据分割器被配置成在所述测试操作中接收存储在所述主微控制器中的所述ROM数据，并且根据设置的数据分割大小对接收到的所述ROM数据进行分割和存储；以及
辅ROM数据分割器，该辅ROM数据分割器被配置成在所述测试操作中接收存储在所述辅微控制器中的辅ROM数据，并且根据所述设置的数据分割大小对接收到的所述辅ROM数据进行分割和存储。
7.根据权利要求6所述的存储系统，其中，所述主ROM数据分割器包括多个寄存器，
其中，响应于扫描状态信号而依次选择分别在所述多个寄存器中被分割并存储的所述ROM数据，并且将所述ROM数据作为所述主数据输出。
8.根据权利要求6所述的存储系统，其中，所述辅ROM数据分割器包括多个寄存器，
其中，响应于扫描状态信号而依次选择分别在所述多个寄存器中被分割并存储的所述辅ROM数据，并且将所述辅ROM数据作为所述辅数据输出。
9.根据权利要求3所述的存储系统，其中，所述ROM数据扫描器使用CRC32码来执行所述扫描操作。
10.一种微控制器，该微控制器包括：
控制逻辑，该控制逻辑被配置成存储ROM数据并响应于从外部输入的命令而输出用于控制内部电路的控制信号；
ROM数据分割器，该ROM数据分割器被配置成在测试操作中以设置的数据大小对所述ROM数据进行分割和存储，并且依次输出所存储的分割数据；
ROM数据扫描器，该ROM数据扫描器被配置成通过对从所述ROM数据分割器输出的数据执行扫描操作来输出ROM数据扫描信号；以及
输出电路，该输出电路被配置成输出所述ROM数据扫描信号。
11.根据权利要求10所述的微控制器，其中，所述控制逻辑在所述测试操作中读取所述ROM数据，
其中，所述控制逻辑响应于增加1的计数时钟信号而读取与从起始地址到最后地址的地址对应的所有ROM数据，并且依次输出所读取的ROM数据。
12.根据权利要求10所述的微控制器，其中，所述扫描操作使用CRC方法来检查所述ROM数据中是否存在错误以检测所述错误。
13.根据权利要求12所述的微控制器，其中，使用CRC32码来执行所述CRC方法。
14.根据权利要求10所述的微控制器，其中，在加电重置操作之后，在所述微控制器的重置操作之后或者当从主机请求所述测试操作时，执行所述测试操作。
15.根据权利要求10所述的微控制器，该微控制器还包括：
测试模式使能器，该测试模式使能器被配置成在加电重置操作之后，在所述微控制器的重置操作之后或者当从主机请求所述测试操作时，生成用于启用测试模式的测试模式启用信号；以及
时钟周期控制器，该时钟周期控制器被配置成通过控制具有设置的周期的微时钟来生成扫描时钟。
16.根据权利要求15所述的微控制器，其中，所述控制逻辑响应于所述测试模式启用信号而读取并输出所述ROM数据，并且
所述ROM数据扫描器响应于所述扫描时钟而对从所述ROM数据分割器输出的数据执行所述扫描操作。
17.一种用于操作微控制器的方法，该方法包括以下步骤：
响应于测试模式启用信号而读取存储在ROM中的ROM数据；
根据设置的数据大小来分割所读取的ROM数据；
通过依次扫描所分割的ROM数据来检测错误；以及
将检测所述错误的结果作为状态输出信号输出。
18.根据权利要求17所述的方法，其中，在加电重置操作之后，在所述微控制器的重置操作之后或者当从主机请求测试操作时，启用所述测试模式启用信号。
19.根据权利要求17所述的方法，其中，在检测所述错误的步骤中，使用CRC方法来检查所述ROM数据中是否存在错误以检测所述错误。
20.根据权利要求17所述的方法，其中，在分割所述ROM数据的步骤中，根据数据大小将所述ROM数据分割成多个组，并且依次输出所述多个组。
CN201810478062.1A 2017-09-12 2018-05-18 微控制器及其操作方法以及具有该微控制器的存储系统 Active CN109493910B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020170116713A KR20190029316A (ko) 2017-09-12 2017-09-12 마이크로 컨트롤러, 이를 포함하는 메모리 시스템 및 이의 동작방법
KR10-2017-0116713 2017-09-12

Publications (2)

Publication Number Publication Date
CN109493910A true CN109493910A (zh) 2019-03-19
CN109493910B CN109493910B (zh) 2022-10-11

Family

ID=65632382

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810478062.1A Active CN109493910B (zh) 2017-09-12 2018-05-18 微控制器及其操作方法以及具有该微控制器的存储系统

Country Status (4)

Country Link
US (2) US10614885B2 (zh)
KR (1) KR20190029316A (zh)
CN (1) CN109493910B (zh)
TW (1) TWI754050B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112732592A (zh) * 2019-10-28 2021-04-30 爱思开海力士有限公司 存储器设备及其操作方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10845407B2 (en) * 2018-06-25 2020-11-24 Intel Corporation Scalable infield scan coverage for multi-chip module for functional safety mission application
US11282558B2 (en) * 2020-05-21 2022-03-22 Wuxi Petabyte Technologies Co., Ltd. Ferroelectric random-access memory with ROMFUSE area having redundant configuration wordlines
KR20210155228A (ko) * 2020-06-15 2021-12-22 에스케이하이닉스 주식회사 메모리 장치 및 그 동작 방법
KR20220026419A (ko) 2020-08-25 2022-03-04 에스케이하이닉스 주식회사 집적 회로와 그의 테스트 동작 방법

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050160217A1 (en) * 2003-12-31 2005-07-21 Gonzalez Carlos J. Flash memory system startup operation
US20100083050A1 (en) * 2007-04-04 2010-04-01 Sharp Kabushiki Kaisha Error detection control system
US20120166901A1 (en) * 2010-12-27 2012-06-28 Samsung Electronics Co., Ltd. Integrated circuit for testing smart card and driving method of the circuit
US20130173992A1 (en) * 2010-09-06 2013-07-04 Mitsubishi Electric Corporation Memory control device and memory control method
US20130332629A1 (en) * 2012-06-11 2013-12-12 Fujitsu Limited Configuration controller and configuration control method
CN104424138A (zh) * 2013-08-30 2015-03-18 爱思开海力士有限公司 存储装置及包括存储装置的计算机系统
US9558012B2 (en) * 2013-02-21 2017-01-31 Applied Micro Circuits Corporation System boot with external media

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030061545A1 (en) * 1994-09-30 2003-03-27 Chandrashekhar S. Patwardhan Method and apparatus for providing test mode access to an instruction cache and microcode rom
US5742758A (en) * 1996-07-29 1998-04-21 International Business Machines Corporation Password protecting ROM based utilities in an adapter ROM
US6081908A (en) * 1997-01-31 2000-06-27 Kawasaki Steel Corporation Test method of one chip micro-computer and one chip micro-computer for conducting the test
JP2000068461A (ja) * 1998-08-25 2000-03-03 Fujitsu Ltd 半導体装置
US6237116B1 (en) * 1998-11-16 2001-05-22 Lockheed Martin Corporation Testing error correcting code feature in computers that do not have direct hardware features for causing single bit and multi-bit errors
EP1087233A1 (de) * 1999-09-23 2001-03-28 Infineon Technologies AG Verfahren und Anordnung zum datenschützenden Selbsttest für Microcontroller
US7802155B2 (en) * 2000-01-06 2010-09-21 Super Talent Electronics, Inc. Non-volatile memory device manufacturing process testing systems and methods thereof
KR100542699B1 (ko) 2000-08-18 2006-01-12 매그나칩 반도체 유한회사 마이크로컨트롤러의 롬 덤프 모드를 지원하기 위한 장치
KR100442878B1 (ko) * 2002-07-08 2004-08-02 삼성전자주식회사 온 칩 롬 테스트 장치 및 방법
ITRM20030198A1 (it) * 2003-04-28 2004-10-29 Micron Technology Inc Monitor ad unita' di controllo basata su rom in un
US20070101214A1 (en) * 2005-10-28 2007-05-03 Stauffer Titus D Self-testing apparatus with controllable environmental stress screening (ESS)
US7475314B2 (en) * 2005-12-15 2009-01-06 Intel Corporation Mechanism for read-only memory built-in self-test
JP2007213718A (ja) * 2006-02-10 2007-08-23 Matsushita Electric Ind Co Ltd 半導体集積回路及び半導体集積回路の検査方法
US7802157B2 (en) * 2006-06-22 2010-09-21 Micron Technology, Inc. Test mode for multi-chip integrated circuit packages
US8120960B2 (en) * 2007-11-07 2012-02-21 Spansion Israel Ltd. Method and apparatus for accessing a non-volatile memory array comprising unidirectional current flowing multiplexers
KR101775660B1 (ko) * 2011-09-29 2017-09-07 삼성전자주식회사 워드 라인 전압의 변화없이 상이한 문턱 전압들을 갖는 메모리 셀들을 읽는 방법 및 그것을 이용한 불 휘발성 메모리 장치
KR20130046171A (ko) 2011-10-27 2013-05-07 에스케이하이닉스 주식회사 반도체 장치 및 이의 동작 방법
US8908436B2 (en) * 2013-02-22 2014-12-09 Ps4 Luxco S.A.R.L. Method and device for storing and reading reliable information in a NAND array
KR102149770B1 (ko) * 2013-08-26 2020-08-31 삼성전자주식회사 메모리 컨트롤러 및 그것의 동작 방법
KR102456109B1 (ko) * 2015-12-03 2022-10-18 삼성전자주식회사 비휘발성 메인 메모리 시스템의 메모리 맵핑 관리 방법
CN108958639B (zh) * 2017-05-19 2021-07-06 华邦电子股份有限公司 快闪存储器存储装置
US10331377B2 (en) * 2017-11-01 2019-06-25 Micron Technology, Inc. NAND flash thermal alerting

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050160217A1 (en) * 2003-12-31 2005-07-21 Gonzalez Carlos J. Flash memory system startup operation
US20100083050A1 (en) * 2007-04-04 2010-04-01 Sharp Kabushiki Kaisha Error detection control system
US20130173992A1 (en) * 2010-09-06 2013-07-04 Mitsubishi Electric Corporation Memory control device and memory control method
US20120166901A1 (en) * 2010-12-27 2012-06-28 Samsung Electronics Co., Ltd. Integrated circuit for testing smart card and driving method of the circuit
US20130332629A1 (en) * 2012-06-11 2013-12-12 Fujitsu Limited Configuration controller and configuration control method
US9558012B2 (en) * 2013-02-21 2017-01-31 Applied Micro Circuits Corporation System boot with external media
CN104424138A (zh) * 2013-08-30 2015-03-18 爱思开海力士有限公司 存储装置及包括存储装置的计算机系统

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112732592A (zh) * 2019-10-28 2021-04-30 爱思开海力士有限公司 存储器设备及其操作方法
CN112732592B (zh) * 2019-10-28 2024-08-30 爱思开海力士有限公司 存储器设备及其操作方法

Also Published As

Publication number Publication date
US11222698B2 (en) 2022-01-11
TW201913685A (zh) 2019-04-01
US20200194074A1 (en) 2020-06-18
US20190080766A1 (en) 2019-03-14
KR20190029316A (ko) 2019-03-20
US10614885B2 (en) 2020-04-07
TWI754050B (zh) 2022-02-01
CN109493910B (zh) 2022-10-11

Similar Documents

Publication Publication Date Title
CN109493910A (zh) 微控制器及其操作方法以及具有该微控制器的存储系统
CN102096647B (zh) 多芯片存储器系统和相关的数据传送方法
CN104424994B (zh) 半导体存储器件及其编程方法
CN108388525B (zh) 存储器系统及其操作方法
CN109710451A (zh) 基于nand的存储装置的固件事件跟踪及其执行方法和指令集
US20110066869A1 (en) Memory Array Power Cycling
CN106067321A (zh) 适于存储器编程暂停-恢复的控制器
CN106169308A (zh) 存储器控制器及其操作方法
CN109213622A (zh) 存储系统及其操作方法
CN102467968A (zh) 非易失性存储器设备及其读取方法和存储器系统
CN109671465A (zh) 具有自适应读取阈值方案的存储器系统及其操作方法
CN106205696A (zh) 半导体存储器设备及其操作方法
CN109410993A (zh) 存储系统及其操作方法
CN106372011B (zh) 用于pcie ssd控制器的高性能主机队列监控器
KR20180071675A (ko) 메모리 시스템 및 그것의 동작 방법
CN110362270A (zh) 存储器系统及其操作方法
CN109754827A (zh) 半导体存储器装置及其操作方法
CN109521947A (zh) 存储器系统以及存储器系统的操作方法
TWI584291B (zh) 記憶體管理方法、記憶體控制電路單元及記憶體儲存裝置
CN109390019A (zh) 存储系统及其操作方法
CN109753376A (zh) 存储器系统及其操作方法
CN103543779A (zh) 调压器和电压调节系统
CN106653083A (zh) 半导体存储器件及其操作方法
CN109697995A (zh) 半导体存储器装置及其操作方法
US11755525B2 (en) System including PIPE5 to PIPE4 converter and method thereof

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant