KR20130046171A - 반도체 장치 및 이의 동작 방법 - Google Patents

반도체 장치 및 이의 동작 방법 Download PDF

Info

Publication number
KR20130046171A
KR20130046171A KR1020110110582A KR20110110582A KR20130046171A KR 20130046171 A KR20130046171 A KR 20130046171A KR 1020110110582 A KR1020110110582 A KR 1020110110582A KR 20110110582 A KR20110110582 A KR 20110110582A KR 20130046171 A KR20130046171 A KR 20130046171A
Authority
KR
South Korea
Prior art keywords
reset
algorithm
rom
program
command
Prior art date
Application number
KR1020110110582A
Other languages
English (en)
Inventor
강태규
송상현
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020110110582A priority Critical patent/KR20130046171A/ko
Priority to US13/601,609 priority patent/US8953397B2/en
Priority to CN201210415393.3A priority patent/CN103117088B/zh
Publication of KR20130046171A publication Critical patent/KR20130046171A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/20—Initialising; Data preset; Chip identification
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/22—Safety or protection circuits preventing unauthorised or accidental access to memory cells
    • G11C16/225—Preventing erasure, programming or reading when power supply voltages are outside the required ranges
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/32—Timing circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Read Only Memory (AREA)
  • Stored Programmes (AREA)

Abstract

본 발명은 반도체 장치 및 이의 동작 방법에 관한 것으로, 프로그램, 소거, 독출 알고리즘 및 리셋 알고리즘이 저장되며, 선택된 알고리즘에 대응하는 롬 데이터를 출력하기 위한 롬과, 상기 선택된 알고리즘을 순차적으로 동작시키기 위해 롬 어드레스를 상기 롬으로 출력하기 위한 프로그램 카운터와, 상기 롬 데이터에 따른 다수의 내부 회로 제어 신호들에 따라 상기 선택된 알고리즘에 대응하는 동작을 수행하기 위한 내부 회로, 및 외부에서 입력되는 리셋 명령어에 따라 상기 프로그램 카운터를 초기화시켜 현재 진행중인 알고리즘의 진행을 멈추게하고 상기 리셋 알고리즘이 수행되도록 하기 위한 리셋 회로를 포함한다.

Description

반도체 장치 및 이의 동작 방법{Semiconductor device and operating method of the same}
본 발명은 반도체 장치 및 이의 동작 방법에 관한 것으로, 특히 리셋 명령어 입력 시 스펙 오버를 방지할 수 있는 불휘발성 메모리 장치 및 이의 동작 방법에 관한 것이다.
반도체 장치는 내부에 포함되어 있는 회로들의 동작을 제어하기 위한 마이크로 컨트롤러를 포함한다.
마이크로 컨트롤러는 반도체 장치에 입력되는 동작 명령에 따라서, 내부 회로들의 동작을 제어한다. 반도체 장치는 외부 명령에 의한 동작을 실시하고 있을 때, 사용자로부터 동작을 중단하고 초기화 상태로 돌아가라는 리셋(Reset) 명령을 입력받을 수 있다.
이때, 마이크로 콘트롤러는 현재 진행 중인 동작에 관계없이 리셋 명령을 실행하면 동작 오류로 인해서 반도체 장치가 비정상적인 상태가 될 수 있다.
이를 방지하기 위해서, 반도체 장치는 입력되는 동작 명령을 실행하는 알고리즘의 중간 중간에 리셋 명령이 입력되었는지를 확인하는 부분을 코드를 삽입하게 된다.
예를 들어 외부 명령이 입력되어 프로그램 동작이 진행되고 있는 동안 외부로부터 리셋 명령이 입력된다면, 알고리즘에 따라 프로그램 동작을 수행 중 리셋 명령이 입력되었는지를 체크하는 알고리즘 코드 이전까지의 알고리즘에 대응하는 동작을 수행하고, 알고리즘 코드에 의해 리셋 명령어가 입력되었는지 확인한 후 초기화 동작을 실시한다.
리셋 명령이 입력되었는지를 체크하는 알고리즘 코드는 프로그램, 독출, 소거 동작에 대응하는 알고리즘에 각각에 다수개 삽입되어 있으나 그 위치가 서로 상이할 수 있다. 따라서 외부에서 리셋 명령어가 입력되었을 때, 리셋 명령어가 입력되고 현재 동작중인 프로그램, 독출 또는 소거와 같은 동작이 최종적으로 끝나는 시간을 나타내는 tRST가 항상 일정하지 않아 반도체 장치의 스펙(spec) 오버(over)가 발생할 수 있다.
본 발명이 이루고자 하는 기술적 과제는 외부에서 리셋 명령어가 입력되면 마이크로 컨트롤러 내의 프로그램 카운터를 리셋하여 롬에 저장된 알고리즘의 리셋 체크 코드를 수행함으로써, 현재 수행 중인 동작 상태에 상관없이 동일한 리셋 시간을 갖는 반도체 장치 및 이의 동작 방법을 제공하는 데 있다.
본 발명의 일실시 예에 따른 반도체 장치는 프로그램, 소거, 독출 알고리즘 및 리셋 알고리즘이 저장되며, 선택된 알고리즘에 대응하는 롬 데이터를 출력하기 위한 롬과, 상기 선택된 알고리즘을 순차적으로 동작시키기 위해 롬 어드레스를 상기 롬으로 출력하기 위한 프로그램 카운터와, 상기 롬 데이터에 따른 다수의 내부 회로 제어 신호들에 따라 상기 선택된 알고리즘에 대응하는 동작을 수행하기 위한 내부 회로, 및 외부에서 입력되는 리셋 명령어에 따라 상기 프로그램 카운터를 초기화시켜 현재 진행중인 알고리즘의 진행을 멈추게하고 상기 리셋 알고리즘이 수행되도록 하기 위한 리셋 회로를 포함한다.
본 발명의 다른 실시 예에 따른 반도체 장치는 외부에서 입력되는 명령어들에 따라 다수의 내부 회로 제어 신호를 출력하기 위한 마이크로 컨트롤러와, 상기 다수의 내부 회로 제어 신호에 응답하여 프로그램, 소거, 또는 독출 동작을 수행하기 위한 내부 회로, 및 외부로부터 리셋 명령어가 입력되는 상기 마이크로 컨트롤러가 현재 진행중인 알고리즘의 진행을 멈추게하고 리셋 알고리즘을 수행하도록 상기 마이크로 컨트롤러를 제어하기 위한 리셋 회로를 포함한다.
본 발명의 일실시 예에 따른 반도체 장치의 동작 방법은 외부에서 입력되는 동작 명령어에 따라 프로그램, 독출 또는 소거 알고리즘 중 어느 하나의 알고리즘을 수행하는 단계와, 외부에서 리셋 명령어가 입력될 경우 프로그램 카운터를 초기화하여 상기 어느 하나의 알고리즘 중 첫 번째 라인 구문으로 이동하는 단계와, 상기 첫 번째 라인 구문에 기입된 리셋 체크 코드에 따라 리셋 신호가 입력되었는지를 판단하는 단계, 및 상기 리셋 신호가 입력되었다고 판단되면 리셋 알고리즘을 수행하는 단계를 포함한다.
본 발명에 따르면, 외부에서 리셋 명령어가 입력되면 마이크로 컨트롤러 내의 프로그램 카운터를 리셋하여 롬에 저장된 알고리즘의 리셋 체크 코드를 수행함으로써, 현재 수행 중인 동작 상태에 상관없이 동일한 리셋 시간을 갖는다. 이로 인하여 리셋 동작시 반도체 장치의 스펙 오버되는 문제점이 방지된다.
또한 롬에 저장된 알고리즘에 하나의 리셋 체크 코드만을 저장시킬 수 있어 반도체 장치의 효율이 증대되고, 리셋 동작을 수행하기 위한 다수의 서브 루틴(Sub Routine)의 수가 하나로 통합된다.
도 1은 본 발명의 일실시 예에 따른 반도체 장치의 블럭도이다.
도 2는 도 1에 도시된 마이크로 컨트롤러의 상세 블럭도이다.
도 3은 도 2에 도신된 마이크로 컨트롤러의 동작을 설명하기 위한 신호들의 파형도이다.
도 4는 본 발명의 실시 예에 따른 반도체 장치의 동작을 설명하기 위한 순서도이다.
이하, 첨부된 도면들을 참조하여 본 발명의 일 실시예를 보다 상세히 설명한다. 그러나, 본 발명의 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예로 인해 한정되어지는 것으로 해석되어져서는 안되며, 당업계에서 보편적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되어지는 것으로 해석되는 것이 바람직하다.
도 1은 본 발명의 일실시 예에 따른 반도체 장치의 블럭도이다.
도 1을 참조하면, 반도체 장치는 메모리 셀 어레이(110), 페이지 버퍼부(120), Y 디코더(130), 전압 제공부(140), X 디코더(150) 및 마이크로 컨트롤러(160)를 포함한다.
메모리 셀 어레이(110)는 데이터가 저장될 수 있는 다수의 메모리 셀을 포함한다.
페이지 버퍼부(120)는 메모리 셀 어레이(110)의 다수의 비트라인들과 연결되는 다수의 페이지 버퍼를 포함한다. 다수의 페이지 버퍼 각각은 페이지 버퍼 제어 신호들(PB_SIG)에 응답하여 프로그램 동작시 Y 디코더(130)를 통해 전송받은 프로그램 데이터 임시 저장한 후 대응하는 비트라인의 전위를 제어하고, 독출 동작시 대응하는 비트라인의 전위를 센싱하여 독출 데이터를 임시 저장한 후 Y 디코더(130)로 출력한다.
Y 디코더(130)는 Y 디코더 제어 신호들(YDEC_SIG)에 응답하여 프로그램 동작시 데이터 라인을 통해 입력되는 프로그램 데이터를 컬럼 어드레스에 대응하는 페이지 버퍼로 전송하고, 독출 동작시 페이지 버퍼로부터 전송받은 독출 데이터를 데이터 라인으로 출력한다.
전압 제공부(140)는 전압 제공부 제어 신호들(HG_SIG)에 응답하여 각 동작에 필요한 동작 전압들(예를 들어 프로그램 전압, 독출 전압, 패스 전압 등)을 생성한다.
X 디코더(150)는 X 디코더 제어 신호들(XDEC_SIG)에 응답하여 전압 제공부(140)에서 생성된 동작 전압들을 메모리 셀 어레이(110)의 워드라인들(WL<n:0>)에 전송한다.
메모리 셀 어레이(110), 페이지 버퍼부(120), Y 디코더(130), 전압 제공부(140) 및 X 디코더(150)는 반도체 장치 중 실질적인 내부 동작을 수행하는 회로로, 이들을 내부 회로로 정의할 수 있다.
마이크로 컨트롤러(160)는 외부에서 입력되는 명령어에 응답하여 페이지 버퍼 제어 신호들(PB_SIG), Y 디코더 제어 신호들(YDEC_SIG), 전압 제공부 제어 신호들(HG_SIG), 및 X 디코더 제어 신호들(XDEC_SIG)을 생성하여 출력한다. 또한 외부에서 리셋 명령어가 입력될 경우, 마이크로 컨트롤러(160) 내에 포함된 프로그램 카운터를 초기화하여 롬에 저장된 알고리즘 중 리셋 구문이 저장된 첫 번째 라인 부터 재실시함으로써, 수행 중인 동작을 멈추고 바로 리셋 동작을 수행한다.
도 2는 도 1에 도시된 마이크로 컨트롤러의 상세 블럭도이다.
도 2를 참조하면, 마이크로 컨트롤러(160)는 명령어 입력부(161), 프로그램 카운터(162), 롬(ROM;163), 리셋 신호 발생부(164), 명령 디코더(165), 출력 레지스터(166) 및 글루 로직(167)을 포함한다.
명령어 입력부(161)는 외부로부터 입력되는 명령어에 따라 명령어 신호(command)를 생성하여 롬(163)으로 출력한다. 또한 외부로부터 리셋 명령어(0xFF)가 입력되면 리셋 인에이블 신호(CI_RESEN)를 출력한다.
프로그램 카운터(162)는 상태 신호(PH1)에 응답하여 반도체 장치의 프로그램 동작, 독출 동작, 또는 소거 동작시 순차적으로 증가하는 롬 어드레스(ROMASS<11:0>)를 출력한다. 또한 프로그램 카운터 리셋 신호(PC_RESET)에 응답하여 초기화되어 초기 롬 어드레스(ROMASS<0>)를 출력한다.
롬(163)은 반도체 장치의 프로그램 동작, 독출 동작, 및 소거 동작에 대응하는 알고리즘이 저장되어 있으며, 각 알고리즘의 첫 번째 라인 구문에는 리셋 체크 코드가 기재되어 있다. 롬(163)은 명령어 입력부(161)로 명령어 신호(command)에 따라 프로그램 동작, 독출 동작, 또는 소거 동작에 대응하는 알고리즘을 수행하되, 프로그램 카운터(162)에서 출력된 롬 어드레스(ROMASS<11:0>)에 따라 각 알고리즘의 구문에 대응하는 롬 데이터(ROMDATA<23:0>)를 순차적으로 출력한다.
리셋 신호 발생부(164)는 리셋 인에이블 신호(CI_RESEN)에 응답하여 프로그램 카운터 리셋 신호(PC_RESET)를 출력한다. 리셋 신호 발생부(164)는 회로 초기화 신호(LOGSET)에 따라 초기화되고, 테스트 신호(CNFPCRESETDIS)에 응답하여 리셋 인에이블 신호(CI_RESEN)에 상관없이 프로그램 카운터 리셋 신호(PC_RESET)를 비활성화시킨다.
명령 디코더(165)는 롬(163)으로 부터 전송받은 롬 데이터(ROMDATA<23:0>)를 디코딩하여 다수의 제어 신호들(CS)을 출력한다.
출력 레지스터(166)는 다수의 제어 신호들(CS)을 임시 저장한 후 순차적으로 출력한다.
글루 로직(167)은 출력 레지스터(166)으로 부터 전송받은 다수의 제어 신호들(CS)을 이용하여 페이지 버퍼 제어 신호들(PB_SIG), Y 디코더 제어 신호들(YDEC_SIG), 전압 제공부 제어 신호들(HG_SIG), 및 X 디코더 제어 신호들(XDEC_SIG)을 생성하여 출력한다.
도 3은 도 2에 도신된 마이크로 컨트롤러의 동작을 설명하기 위한 신호들의 파형도이다.
도 4는 본 발명의 실시 예에 따른 반도체 장치의 동작을 설명하기 위한 순서도이다.
도 1 내지 도 4를 참조하여 본원 발명의 실시 예에 따른 반도체 장치의 동작을 설명하면 다음과 같다.
본 발명의 일실시 예에 서는 프로그램 동작 수행 중 리셋 명령어가 입력되었을 경우를 일예로 설명한다.
먼저 리셋 명령어가 입력되기 이전에 프로그램 동작을 수행하기 위한 반도체 장치의 동작을 간략히 설명하면 다음과 같다.
프로그램 동작은 외부로 부터 프로그램 명령어가 입력되면, 롬(163)에 저장된 프로그램 알고리즘이 롬 어드레스(ROMADD<11:0>)에 따라 순차적으로 롬 데이터(ROMDATA<23:0>)가 출력된다.
글루 로직(167)은 롬 데이터(ROMDATA<23:0>)에 따른 제어 신호들(CS)에 응답하여 프로그램 동작에 대응하는 페이지 버퍼 제어 신호들(PB_SIG), Y 디코더 제어 신호들(YDEC_SIG), 전압 제공부 제어 신호들(HG_SIG), 및 X 디코더 제어 신호들(XDEC_SIG)을 생성하여 출력한다.
페이지 버퍼 제어 신호들(PB_SIG), Y 디코더 제어 신호들(YDEC_SIG), 전압 제공부 제어 신호들(HG_SIG), 및 X 디코더 제어 신호들(XDEC_SIG)에 응답하여 메모리 셀 어레이(110), 페이지 버퍼부(120), Y 디코더(130), 전압 제공부(140) 및 X 디코더(150)의 내부 회로는 메모리 셀 어레이(110)에 데이터를 프로그램하기 위한 프로그램 동작을 수행한다.
1) 리셋 명령어 입력(S410)
외부로부터 리셋 명령어(0xFF)가 입력되면, 명령어 입력부(161)는 하이 레벨의 리셋 인에이블 신호(CI_RESEN)를 출력한다. 리셋 신호 발생부(164)는 하이 레벨의 리셋 인에이블 신호(CI_RESEN)에 응답하여 일정 시간 동안 하이 레벨을 갖는 프로그램 카운터 리셋 신호(PC_RESET)를 출력한다.
2) 프로그램 카운터 리셋(S420)
프로그램 카운터(162)는 프로그램 카운터 리셋 신호(PC_RESET)에 응답하여 초기화되어 초기 롬 어드레스(ROMADD<0>)를 출력한다.
3) 알고리즘 초기 라인 구문으로 이동(S430)
프로그램 카운터(162)에서 출력되는 초기 롬 어드레스(ROMADD<0>)에 응답하여 롬(163)은 현재 진행중인 알고리즘의 첫 번째 라인 구문에 기입된 리셋 체크 코드로 이동한다.
4) 리셋 체크(S440)
롬(163)에 저장된 알고리즘의 첫 번째 라인 구문에 저장된 리셋 체크 코드에 해당하는 리셋 체크 동작을 수행한다.
5) 리셋 판별(S450)
리셋 체크 코드에 해당하는 리셋 체크 동작의 수행 결과 외부로부터 리셋 명령어가 입력되었는지 판단한다.
6) 알고리즘 프로세스(S460)
리셋 체크 코드에 해당하는 리셋 체크 동작의 수행 결과 외부로부터 리셋 명령어가 입력된 것이 아니라고 판단될 경우 현재 진행중인 프로그램 알고리즘을 처음부터 순차적으로 재실시한다.
7) 리셋 서브 루틴 이동(S470)
리셋 체크 코드에 해당하는 리셋 체크 동작의 수행 결과 외부로부터 리셋 명령어가 입력되었다고 판단될 경우 리셋 동작에 대한 롬 데이터가 저장된 리셋 서브 루틴(Sub Routine)으로 이동한다.
8) 리셋 동작 수행(S480)
리셋 서브 루틴(Sub Routine)으로 이동 후 리셋 동작에 대한 롬 데이터(ROMDATA<23:0>)를 출력한다. 글루 로직(167)은 롬 데이터(ROMDATA<23:0>)에 따른 제어 신호들(CS)에 응답하여 프로그램 동작에 대응하는 페이지 버퍼 제어 신호들(PB_SIG), Y 디코더 제어 신호들(YDEC_SIG), 전압 제공부 제어 신호들(HG_SIG), 및 X 디코더 제어 신호들(XDEC_SIG)을 순차적으로 오프(off)시켜 수행중인 프로그램 동작을 종료시킨다.
상술한 바와 같이 본원 발명에 따르면, 내부 동작 중 외부로부터 리셋 명령어가 입력되면, 프로그램 카운터를 초기화시켜 리셋 체크 코드가 위치한 알고리즘의 첫 번째 라인 구문부터 재실시함으로써, 현재 수행 중인 동작 상태에 상관없이 동일한 리셋 시간을 갖는다. 이로 인하여 리셋 동작시 반도체 장치의 스펙 오버되는 문제점이 방지된다.
또한 롬에 저장된 각 알고리즘에 하나의 리셋 체크 코드만을 저장함으로써 반도체 장치의 효율이 증대되고, 리셋 동작을 수행하기 위한 다수의 서브 루틴(Sub Routine)의 수를 하나로 통합할 수 있다.
110 : 메모리 셀 어레이 120 : 페이지 버퍼부
130 : Y 디코더 140 : 전압 제공부
150 : X 디코더 160 : 마이크로 컨트롤러
161 : 명령어 입력부 162 : 프로그램 카운터
163 : 롬 164 : 리셋 신호 발생부
165 : 명령어 디코더 166 : 출력 레지스터
167 : 글루 로직

Claims (16)

  1. 프로그램, 소거, 독출 알고리즘 및 리셋 알고리즘이 저장되며, 선택된 알고리즘에 대응하는 롬 데이터를 출력하기 위한 롬;
    상기 선택된 알고리즘을 순차적으로 동작시키기 위해 롬 어드레스를 상기 롬으로 출력하기 위한 프로그램 카운터;
    상기 롬 데이터에 따른 다수의 내부 회로 제어 신호들에 따라 상기 선택된 알고리즘에 대응하는 동작을 수행하기 위한 내부 회로; 및
    외부에서 입력되는 리셋 명령어에 따라 상기 프로그램 카운터를 초기화시켜 현재 진행중인 알고리즘의 진행을 멈추게하고 상기 리셋 알고리즘이 수행되도록 하기 위한 리셋 회로를 포함하는 반도체 장치.
  2. 제 1 항에 있어서,
    상기 프로그램, 소거, 독출 알고리즘의 첫 번째 라인 구문에는 리셋 체크 코드가 저장되어 있는 반도체 장치.
  3. 제 1 항에 있어서,
    상기 리셋 회로는 상기 리셋 명령어에 따라 프로그램 카운터 리셋 신호를 출력하는 리셋 신호 발생부를 포함하는 반도체 장치.
  4. 제 3 항에 있어서,
    상기 프로그램 카운터는 상기 프로그램 카운터 리셋 신호에 응답하여 초기 롬 어드레스를 출력하는 반도체 장치.
  5. 제 1 항에 있어서,
    상기 롬은 외부에서 입력되는 동작 명령어에 따라 상기 프로그램, 소거 또는 독출 알고리즘에 대응하는 상기 롬 데이터를 출력하는 반도체 장치.
  6. 제 5 항에 있어서,
    상기 롬 데이터에 따라 다수의 제어 신호를 출력하기 위한 명령어 디코더; 및
    상기 다수의 제어 신호에 응답하여 상기 내부 회로를 제어하기 위한 상기 다수의 내부 회로 제어 신호들을 출력하기 위한 글루 로직을 더 포함하는 반도체 장치.
  7. 제 1 항에 있어서,
    상기 내부 회로는 다수의 메모리 셀들을 포함하는 메모리 셀 어레이;
    상기 메모리 셀 어레이의 비트라인들에 연결되고, 프로그램 데이터를 저장하거나 상기 다수의 메모리 셀들의 프로그램 상태를 센싱하기 위한 페이지 버퍼부;
    다수의 동작 전압을 생성하기 위한 전압 제공부; 및
    상기 다수의 동작 전압을 상기 메모리 셀 어레이에 선택적으로 전송하기 위한 X 디코더를 포함하는 반도체 장치.
  8. 제 2 항에 있어서,
    상기 롬은 상기 리셋 체크 코드에 의해 상기 리셋 명령어가 입력되었다고 판단되었을 경우 상기 리셋 알고리즘을 수행하는 반도체 장치.
  9. 외부에서 입력되는 명령어들에 따라 다수의 내부 회로 제어 신호를 출력하기 위한 마이크로 컨트롤러;
    상기 다수의 내부 회로 제어 신호에 응답하여 프로그램, 소거, 또는 독출 동작을 수행하기 위한 내부 회로; 및
    외부로부터 리셋 명령어가 입력되는 상기 마이크로 컨트롤러가 현재 진행중인 알고리즘의 진행을 멈추게하고 리셋 알고리즘을 수행하도록 상기 마이크로 컨트롤러를 제어하기 위한 리셋 회로를 포함하는 반도체 장치.
  10. 제 9 항에 있어서,
    상기 마이크로 컨트롤러는 프로그램, 소거, 독출 알고리즘 및 리셋 알고리즘이 저장되며 상기 외부에서 입력되는 명령어들에 따라 선택된 알고리즘을 롬 어드레스에 응답하여 롬 데이터로 출력하기 위한 롬;
    상기 롬 어드레스를 생성하기 위한 프로그램 카운터; 및
    상기 롬 데이터에 따라 상기 내부 회로를 제어하기 위한 상기 다수의 내부 회로 제어 신호를 출력하기 위한 글루 로직을 포함하는 반도체 장치.
  11. 제 10 항에 있어서,
    상기 프로그램, 소거, 독출 알고리즘의 첫 번째 구문에는 리셋 체크 코드가 기입되어 있는 반도체 장치.
  12. 제 10 항에 있어서,
    상기 리셋 회로는 상기 리셋 명령어에 따라 프로그램 카운터 리셋 신호를 출력하는 리셋 신호 발생부를 포함하는 반도체 장치.
  13. 제 12 항에 있어서,
    상기 프로그램 카운터는 상기 프로그램 카운터 리셋 신호에 응답하여 초기 롬 어드레스를 출력하는 반도체 장치.
  14. 제 9 항에 있어서,
    상기 내부 회로는 다수의 메모리 셀들을 포함하는 메모리 셀 어레이;
    상기 메모리 셀 어레이의 비트라인들에 연결되고, 프로그램 데이터를 저장하거나 상기 다수의 메모리 셀들의 프로그램 상태를 센싱하기 위한 페이지 버퍼부;
    다수의 동작 전압을 생성하기 위한 전압 제공부; 및
    상기 다수의 동작 전압을 상기 메모리 셀 어레이에 선택적으로 전송하기 위한 X 디코더를 포함하는 반도체 장치.
  15. 제 10 항에 있어서,
    상기 롬은 상기 리셋 체크 코드에 의해 상기 리셋 명령어가 입력되었다고 판단되었을 경우 상기 리셋 알고리즘을 수행하는 반도체 장치.
  16. 외부에서 입력되는 동작 명령어에 따라 프로그램, 독출 또는 소거 알고리즘 중 어느 하나의 알고리즘을 수행하는 단계;
    외부에서 리셋 명령어가 입력될 경우 프로그램 카운터를 초기화하여 상기 어느 하나의 알고리즘 중 첫 번째 라인 구문으로 이동하는 단계;
    상기 첫 번째 라인 구문에 기입된 리셋 체크 코드에 따라 리셋 신호가 입력되었는지를 판단하는 단계; 및
    상기 리셋 신호가 입력되었다고 판단되면 리셋 알고리즘을 수행하는 단계를 포함하는 반도체 장치의 동작 방법.













KR1020110110582A 2011-10-27 2011-10-27 반도체 장치 및 이의 동작 방법 KR20130046171A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020110110582A KR20130046171A (ko) 2011-10-27 2011-10-27 반도체 장치 및 이의 동작 방법
US13/601,609 US8953397B2 (en) 2011-10-27 2012-08-31 Semiconductor device and method of operating the same
CN201210415393.3A CN103117088B (zh) 2011-10-27 2012-10-26 半导体器件及其操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110110582A KR20130046171A (ko) 2011-10-27 2011-10-27 반도체 장치 및 이의 동작 방법

Publications (1)

Publication Number Publication Date
KR20130046171A true KR20130046171A (ko) 2013-05-07

Family

ID=48172304

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110110582A KR20130046171A (ko) 2011-10-27 2011-10-27 반도체 장치 및 이의 동작 방법

Country Status (3)

Country Link
US (1) US8953397B2 (ko)
KR (1) KR20130046171A (ko)
CN (1) CN103117088B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10614885B2 (en) 2017-09-12 2020-04-07 SK Hynix Inc. Microcontroller, memory system having the same, and method for operating the same
KR20200042358A (ko) * 2018-10-15 2020-04-23 에스케이하이닉스 주식회사 메모리 장치 및 이의 동작 방법

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016141057A1 (en) * 2015-03-03 2016-09-09 Immersion Corporation Wearable device surface haptics interaction
KR102522154B1 (ko) * 2016-03-15 2023-04-17 에스케이하이닉스 주식회사 반도체 메모리 장치의 컨트롤러 및 이의 동작 방법
CN110908721B (zh) * 2019-11-18 2022-10-14 江苏芯盛智能科技有限公司 Rom数据加载模块、装置及方法
CN112259150B (zh) * 2020-10-20 2023-08-04 深圳市泰祺科技有限公司 一种eeprom存储器编程精度校正电路及方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0668280A (ja) 1992-03-18 1994-03-11 Nec Corp リセット回路
JP3252306B2 (ja) * 1993-08-10 2002-02-04 株式会社日立製作所 半導体不揮発性記憶装置
US7706183B2 (en) * 2005-07-27 2010-04-27 Spansion Llc Read mode for flash memory
US7574611B2 (en) * 2005-11-28 2009-08-11 Atmel Corporation Command decoder for microcontroller based flash memory digital controller system
KR101005188B1 (ko) * 2009-02-26 2011-01-04 주식회사 하이닉스반도체 불휘발성 메모리 소자 및 그 동작 방법
KR101005155B1 (ko) * 2009-05-13 2011-01-04 주식회사 하이닉스반도체 불휘발성 메모리 소자 및 그 테스트 방법
KR20120037188A (ko) 2010-10-11 2012-04-19 에스케이하이닉스 주식회사 집적회로의 리셋 장치 및 리셋 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10614885B2 (en) 2017-09-12 2020-04-07 SK Hynix Inc. Microcontroller, memory system having the same, and method for operating the same
KR20200042358A (ko) * 2018-10-15 2020-04-23 에스케이하이닉스 주식회사 메모리 장치 및 이의 동작 방법

Also Published As

Publication number Publication date
CN103117088B (zh) 2017-07-28
CN103117088A (zh) 2013-05-22
US20130107647A1 (en) 2013-05-02
US8953397B2 (en) 2015-02-10

Similar Documents

Publication Publication Date Title
KR20130046171A (ko) 반도체 장치 및 이의 동작 방법
JP2012058860A (ja) メモリシステム
CN105006250B (zh) 半导体器件、半导体存储器件和存储系统
CN107578789B (zh) 非易失性半导体存储装置
KR20140112349A (ko) 비휘발성 메모리의 리텐션 로직
KR20150045644A (ko) 반도체 장치 및 그 동작 방법
KR101893864B1 (ko) 비휘발성 메모리 장치 및 프로그램 방법과 이를 이용하는 데이터 처리 시스템
US9104401B2 (en) Flash memory apparatus with serial interface and reset method thereof
KR20150008671A (ko) 반도체 장치
CN105373204A (zh) 电子装置
US8923051B2 (en) Semiconductor memory apparatus and method for driving the same
KR100769771B1 (ko) 플래시 메모리 장치 및 그 소거 방법
US7310277B2 (en) Non-volatile semiconductor storage device with specific command enable/disable control signal
KR20100047613A (ko) 플래시 메모리 장치 및 이의 테스트 방법
KR100943141B1 (ko) 불휘발성 메모리 소자의 프로그램 방법
US20140369106A1 (en) Semiconductor device with fuse array and operating method thereof
JP2007035163A (ja) 不揮発性半導体記憶装置及び信号処理システム
KR20150006167A (ko) 반도체 시스템 및 그 리페어 방법
PL109879B1 (en) Method and apparatus for tracing damages in electronic digital computers
US20100329027A1 (en) Nonvolatile memory device and method of operating the same
US8788893B2 (en) Semiconductor device and memory device
US9053776B2 (en) Setting information storage circuit and integrated circuit chip including the same
US10248427B2 (en) Semiconductor device performing boot-up operation on nonvolatile memory circuit and method of operating the same
KR100388219B1 (ko) 플래쉬 메모리가 내장된 원칩 마이크로 콘트롤러 유닛
US20120268977A1 (en) Semiconductor memory device and programming method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application