KR101005155B1 - 불휘발성 메모리 소자 및 그 테스트 방법 - Google Patents

불휘발성 메모리 소자 및 그 테스트 방법 Download PDF

Info

Publication number
KR101005155B1
KR101005155B1 KR1020090041672A KR20090041672A KR101005155B1 KR 101005155 B1 KR101005155 B1 KR 101005155B1 KR 1020090041672 A KR1020090041672 A KR 1020090041672A KR 20090041672 A KR20090041672 A KR 20090041672A KR 101005155 B1 KR101005155 B1 KR 101005155B1
Authority
KR
South Korea
Prior art keywords
data
test
pattern data
address
program
Prior art date
Application number
KR1020090041672A
Other languages
English (en)
Other versions
KR20100122663A (ko
Inventor
강태규
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020090041672A priority Critical patent/KR101005155B1/ko
Priority to US12/702,597 priority patent/US8159892B2/en
Publication of KR20100122663A publication Critical patent/KR20100122663A/ko
Application granted granted Critical
Publication of KR101005155B1 publication Critical patent/KR101005155B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/025—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in signal lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G11C29/4401—Indication or identification of errors, e.g. for repair for self repair
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/36—Data generation devices, e.g. data inverters
    • G11C2029/3602—Pattern generator
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/72—Masking faults in memories by using spares or by reconfiguring with optimized replacement algorithms

Landscapes

  • Read Only Memory (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

본 발명은 다수의 패턴 데이터를 저장하고, 상기 다수의 패턴 데이터 중 테스트 명령어 세트에 의해 선택되는 패턴 데이터를 출력하는 저장부; 상기 저장부로부터 출력되는 패턴 데이터에 따라 선택되는 다수의 페이지를 연속 프로그램하고, 상기 프로그램된 다수의 페이지들을 연속 독출 하여 페일이 발생된 메모리 셀이 연결되는 비트라인 정보 및 페일 비트라인 개수 정보를 제공하는 제어부를 포함하는 불휘발성 메모리 소자와 그 테스트 방법을 제시한다.
멀티 프로그램, 연속 독출, 테스트, 명령어 세트

Description

불휘발성 메모리 소자 및 그 테스트 방법{Non volatile memory device and method of testing the same}
본 발명은 불휘발성 메모리 소자에 관한 것으로, 내부적으로 테스트를 위한 패턴 데이터와 알고리즘을 포함하여 자체적인 테스트를 수행할 수 있는 불휘발성 메모리 소자 및 그 테스트 방법에 관한 것이다.
불휘발성 메모리 소자는 데이터의 기록 및 삭제가 자유로운 램(RAM; Random Access Memory)의 장점과 전원의 공급 없이도 저장된 데이터를 보존하는 롬(ROM; Read Only Memory)의 장점을 동시에 지니고 있어 최근 디지털 카메라, PDA(Personal Digital Assistant), MP3 플레이어 등 휴대용 전자기기의 저장매체로 널리 채택되고 있다.
불휘발성 메모리 소자는 메모리 셀 어레이, 행 디코더, 페이지 버퍼를 포함한다. 상기 메모리 셀 어레이는 행들을 따라 신정된 복수개의 워드 라인들과 열들을 따라 신장된 복수개의 비트 라인들과 상기 비트라인들에 각각 대응되는 복수개의 셀 스트링들로 이루어진다.
메모리 셀들은 프로그램 상태에 따라서 문턱전압이 달라진다. 각각의 메모리 셀의 문턱전압은 저장하고자 하는 데이터의 상태에 따라서 동일한 문턱전압을 갖도록 하는 것이 가장 이상적이다. 그러나 실제 메모리 셀들의 프로그램을 진행하면, 메모리 셀의 소자적인 특성, 커플링 영향 등의 다양한 외부 환경에 의해 각각의 영역에서 확률적인 분포를 이루고 있다.
이러한 메모리 소자의 메모리 셀들 중에서 결함이 발생한 메모리 셀을 확인하기 위해서는, 메모리 소자의 외부에서 호스트(Host)가 연결되고, 호스트가 테스트를 위한 테스트 패턴을 입력하고, 그에 따라 메모리 셀을 프로그램하고, 독출 하는 과정을 여러 개의 페이지에 걸쳐서 수행되도록 제어함으로써, 페일이 발생되는 메모리 셀을 확인하는 테스트 방식을 이용한다.
이러한 테스트 방식은 메모리 소자의 외부에서 호스트가 연결되어야 하기 때문에 호스트와 연결 장비 등의 자원 점유율이 커지고, 시간과 비용면에서 비효율적이다.
따라서 본 발명이 이루고자 하는 기술적 과제는 불휘발성 메모리 소자 및 그 테스트 방법은 외부로부터의 호스트나 장비가 연결되지 않고 자체적으로 테스트를 수행할 수 있는 불휘발성 메모리 소자 및 그 테스트 방법을 제공하는데 있다.
본 발명의 특징에 따른 불휘발성 메모리 소자는,
다수의 패턴 데이터를 저장하고, 상기 다수의 패턴 데이터 중 테스트 명령어 세트에 의해 선택되는 패턴 데이터를 출력하는 저장부; 상기 저장부로부터 출력되는 패턴 데이터에 따라 선택되는 다수의 페이지를 연속 프로그램하고, 상기 프로그램된 다수의 페이지들을 연속 독출 하여 페일이 발생된 메모리 셀이 연결되는 비트라인 정보 및 페일 비트라인 개수 정보를 제공하는 제어부를 포함한다.
상기 제어부는, 상기 패턴 데이터에 의해서 데이터를 저장하기 위한 메모리 블록의 워드라인 어드레스 및 비트라인 어드레스를 변경하여 프로그램을 수행하도록 하는 것을 특징으로 한다.
상기 패턴 데이터는 상기 제어부에 포함되는 별도의 저장부에 저장될 수 있는 것을 특징으로 한다.
상기 제어부는, 상기 프로그램이 실행된 페이지들에 대해서 페이지 버퍼의 초기화 없이 연속하여 데이터 독출을 수행하도록 하는 것을 특징으로 한다.
상기 페일이 발생한 메모리 셀이 연결되는 비트라인을 카운팅하기 위한 카운 터를 더 포함하는 것을 특징으로 한다.
상기 테스트 명령어 세트는, 테스트 실행 명령과, 제 1 및 제 2 어드레스와, 패턴 데이터 선택 명령을 포함하는 것을 특징으로 한다.
상기 제 1 어드레스는 테스트를 시작하는 페이지 및 블록 어드레스이고, 상기 제 2 어드레스는 테스트를 종료하는 페이지 및 블록 어드레스인 것을 특징으로 한다.
본 발명의 다른 특징에 따른 불휘발성 메모리 소자는,
데이터 저장을 위한 메모리 셀들이 비트라인과 워드라인으로 연결되어 포함되는 메모리 블록들을 포함하는 메모리 셀 어레이; 상기 비트라인에 연결되는 페이지 버퍼 들을 포함하는 페이지 버퍼부; 테스트 명령어 세트에 의해 선택되는 패턴 데이터를 저장하는 저장부; 및 상기 테스트 명령어 세트에 의해 선택되는 패턴 데이터와 어드레스 정보에 따라 선택되는 다수의 페이지들에 대한 프로그램 및 데이터 연속 독출을 수행하여 상기 페이지 버퍼에 상기 데이터 연속 독출 결과를 저장하도록 제어하는 제어부를 포함한다.
상기 어드레스 정보는 제 1 및 제 2 어드레스를 포함하는 것을 특징으로 한다.
상기 페이지 버퍼에 저장된 상기 데이터 연속 독출 결과중, 페일이 발생한 것으로 판단되는 데이터를 카운팅 하는 카운터를 더 포함한다.
상기 테스트 명령어 세트는, 테스트 실행 명령과, 테스트를 시작하는 페이지 및 블록 어드레스인 제 1 어드레스와, 테스트를 종료하는 페이지 및 블록 어드레스 인 제 2 어드레스, 및 패턴 데이터 선택 명령을 포함하는 것을 특징으로 한다.
본 발명의 특징에 따른 불휘발성 메모리 소자의 테스트 방법은,
테스트 명령어 세트가 입력되는 단계; 상기 테스트 명령어 세트에 포함되는 패턴 데이터에 따라 프로그램을 수행할 테스트 페이지들을 연속하여 프로그램하는 멀티 프로그램 단계; 상기 테스트 페이지들에 프로그램된 데이터를 차례로 독출하고, 페이지 버퍼의 초기화 없이 독출 되는 데이터를 누적하여 저장하는 독출 결과 저장 단계; 및 상기 독출 결과 저장 단계에서 상기 페이지 버퍼에 저장된 데이터를 이용하여 페일이 발생한 메모리 셀이 연결되는 비트라인을 판단하는 컬럼 스캔 단계를 포함한다.
상기 독출 결과 저장 단계에서 상기 페이지 버퍼의 초기화 없이 상기 테스트 페이지들을 연속하여 선택하고 독출하여 데이터를 누적 저장하는 것을 특징으로 한다.
상기 독출 결과 저장 단계에서 상기 페이지 버퍼에 저장된 데이터를 이용하여 페일이 발생한 메모리 셀이 연결되는 비트라인의 개수를 카운팅 하는 단계를 더 포함한다.
상기 테스트 명령어 세트가 입력되는 단계는, 테스트 명령어가 입력되는 단계; 테스트를 수행을 시작할 제 1 어드레스가 입력되는 단계; 테스트 수행을 종료할 제 2 어드레스가 입력되는 단계; 및 상기 제 1 및 제 2 어드레스에 의해 선택되는 페이지들의 프로그램 순서를 정하기 위한 패턴 데이터를 선택하는 단계를 포함하는 것을 특징으로 한다.
상기 멀티 프로그램 단계는, 상기 패턴 데이터에 의해서 선택되는 프로그램 순서에 의해 다수의 페이지에 대한 데이터 프로그램을 연속하여 수행하는 것을 특징으로 한다.
이상에서 설명한 바와 같이, 본 발명에 따른 불휘발성 메모리 소자 및 그 테스트 방법은, 불휘발성 메모리 소자의 내부에서 테스트를 위한 패턴 데이터를 저장하고, 테스트 명령에 따라 메모리 셀의 페일을 검사하는 알고리즘을 저장하여 외부의 호스트 없이 자체적인 테스트를 수행하여 시간과 비용면에서의 효율성을 높일 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예를 설명하기로 한다. 그러나 본 발명은 이하에서 개시되는 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본실시 예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도 1은 본 발명의 실시 예에 따른 불휘발성 메모리 소자의 블록도이다.
도 1을 참조하면, 불휘발성 메모리 소자(100)는 메모리 셀 어레이(110), 페이지 버퍼부(120) 및 제어부(130)를 포함한다.
메모리 셀 어레이(110)는 다수의 메모리 블록들(BK)을 포함한다.
각각의 메모리 블록(BK)은 다수의 비트라인에 연결되는 셀 스트링들을 포함 한다. 셀 스트링들은 각각 드레인 선택 트랜지스터(Drain Select Transistor; DST)와, 소오스 선택 트랜지스터(Source Select Transistor; SST)의 사이에 제 0 내지 제 31 메모리 셀(C0 내지 C31)이 직렬로 연결된다.
그리고 제 0 내지 제 31 메모리 셀(C0 내지 C31)의 게이트에는 각각 제 0 내지 제 31 워드라인(WL0 내지 WL31)이 연결된다. 워드라인은 프로그램 동작시에 페이지 개념으로 사용될 수 있다. 만약 메모리 셀이 둘 이상의 비트 데이터를 저장할 수 있는 멀티 레벨 셀(Multi Level Cell)인 경우에는 하나의 워드라인에 여러 개의 논리 페이지가 존재한다. 본 발명의 실시 예에서는 하나의 워드라인을 하나의 페이지로 인식하여 동작을 설명하기로 한다.
페이지 버퍼부(120)는 다수의 페이지 버퍼(PB)들을 포함한다.
페이지 버퍼(PB)는 각각 이븐 및 오드 비트라인(BLe, BLo) 쌍에 연결되고, 워드라인과 비트라인으로 선택되는 메모리 셀에 프로그램할 데이터를 저장하거나, 선택된 메모리 셀에 프로그램된 데이터를 래치하여 저장한다.
제어부(130)는 불휘발성 메모리 소자(100)의 프로그램, 독출 또는 소거 동작을 제어한다. 제어부(130)는 새로 추가된 테스트 명령 세트에 의해서 메모리 셀의 테스트를 위하여 미리 저장된 패턴 데이터를 이용하여 선택되는 메모리 셀을 프로그램하고, 독출 하여 페일 여부를 판단한다. 이를 위해서 테스트 패턴 데이터와, 테스트 명령어 세트에 의해서 테스트 동작을 제어하기 위한 알고리즘 데이터가 저장되는 저장부(131)가 제어부(130)에 포함된다. 이때 데이터 독출은 선택된 워드라인들에 대해서 연속하여 데이터 독출을 수행하여, 독출된 데이터 출력을 한번만 함 으로써 페일 여부를 판단하도록 하는 연속 독출 방법을 사용하도록 제어한다. 상기 연속 독출 방법은 압축된 독출(Compressed Read)라고도 하며, 여러 개의 페이지에 대해서 독출을 연속으로 하고, 페일 데이터를 고정시켜 누적되게 함으로써, 마지막에 한번만 독출 데이터를 출력하도록 하는 독출 방식이다.
또한, 제어부(130)는 카운터(132)를 포함하고 있어, 상기 테스트의 결과에 따른 페일 비트의 개수를 카운팅 하여 결과를 제공할 수 있다.
또한, 본 발명의 실시 예에 따른 불휘발성 메모리 소자(100)는 전압 제공부, X 디코더, Y 디코더 등의 주변 회로를 더 포함하며, 도 1은 본 발명의 실시 예를 설명하기 위하여 필요한 부분만을 도시하였다.
도 2는 본 발명의 실시 예에 따른 불휘발성 메모리 소자의 테스트 방법의 동작 순서도이다.
도 2를 참조하면, 본 발명의 실시 예에 따라 테스트 명령어 세트가 입력된다(S201).
상기 테스트 명령어 세트는 테스트 시작 및 동작을 위한 알고리즘을 실행하도록 하는 명령어 세트로써, 미리 새로 구성되어 제어부(130)의 저장부(131)에 알고리즘 형태로 저장되어 있다.
테스트 명령어 세트는 셋업 명령어(Setup command), 시작 어드레스(Start page&block address), 제 1 확인 명령어(Confirm command1), 종료 어드레스(End page&block address), 제 2 확인 명령어(Confirm command2), 패턴 선택 명령어(Pattern selection command) 및 제 3 확인 명령어(Confirm command3)를 포함한 다.
셋업 명령어는 테스트를 수행하는 것을 알리기 위한 명령어이고, 시작 어드레스와 종료 어드레스는 테스트를 시작하여 종료할 메모리 블록 및 페이지 어드레스를 나타낸다. 본 발명의 실시 예에서는 동일한 메모리 블록 내의 제 0 내지 제 n 워드라인을 테스트 하도록 한다.
그리고 패턴 선택 명령어는 저장부(131)에 저장되어 있는 여러 개의 패턴 데이터들 중 하나를 선택하기 위한 명령어이다.
그리고 제 3 확인 명령어에 의해서 테스트 동작이 시작된다.
제어부(130)는 상기 셋업 명령어에 의해서 테스트 동작을 수행하기 위한 알고리즘을 저장부(131)에서 로딩하여 동작 제어를 준비하고, 상기 제 3 확인 명령어에 의해서 테스트를 시작한다.
제어부(130)는 먼저 페이지 버퍼(PB)의 래치회로들을 초기화한다(S203). 그리고 카운터(132)를 초기화한다(S205).
그리고 시작 어드레스와 종료 어드레스에 포함되는 메모리 블록 어드레스를 확인하여 해당 메모리 블록을 소거한다(S207).
그리고 상기 패턴 선택 명령에 의해서 선택되는 패턴 데이터에 의해 프로그램이 되도록 프로그램을 실행할 순서를 세팅하고, 페이지 버퍼(PB)에는 프로그램을 위한 '0'데이터가 입력된다(S209). 패턴 데이터는 페이지 버퍼(PB)에 저장된 '0'데이터를 프로그램하는 순서를 워드라인 및 비트라인 선택 순서를 달리하면서 여러 가지 방법으로 메모리 셀들에 프로그램하게 하는 규칙을 말한다.
그리고 멀티 페이지 프로그램을 수행한다(S211). 멀티 페이지 프로그램이라는 것은 단계 S209에서 페이지 버퍼(PB)에 입력된 패턴 데이터 세팅에 따라서 제어부(130)가 워드라인과 비트라인을 선택하여 프로그램하는 것이다.
패턴 데이터에 따라 워드라인 및 비트라인을 선택하여 메모리 셀에 프로그램되는 데이터가 변경되게 하는 것에 대해서는 다음에 패턴 데이터를 나타내는 실시 예를 나타내어 상세히 설명하겠다.
상기 멀티 페이지 프로그램이 완료되면, 프로그램이 수행된 페이지들에 대해서 연속 독출을 수행한다(S213). 연속 독출을 수행하면 데이터 독출 이후에 페이지 버퍼(PB)에 래치된 데이터를 바로 출력하는 것이 아니라, 제 0 내지 제 31 워드라인을 차례로 변경하면서 계속하여 페이지 버퍼(PB)에 독출된 데이터가 축적 될 수 있도록 한다.
상기 데이터 축적에 의해서 모든 페이지의 데이터가 동일한 경우에는 페이지 버퍼(PB)에 '1'데이터가 저장되고, 하나의 페이지 데이터라도 다르면 페이지 버퍼(PB)에 '0' 데이터가 저장된다.
이를 위해서 프로그램 검증을 수행하는 것과 유사하게, 정상적으로 프로그램이 되는 경우는 패스로 인식되어 페이지 버퍼(PB)의 데이터 래치의 데이터가 변경되지 않고 유지되고, 데이터가 하나라도 결함이 되면, 페이지 버퍼(PB)의 데이터 래치의 데이터가 변경되어 결함이 발생된 것을 나타내며 모든 페이지에 대한 독출이 완료될 때까지 결함이 발생된 결과가 변경되지 않게 한다.
연속 독출이 완료되면, 페이지 버퍼(PB)의 데이터를 컬럼 스캔을 한 다(S215). 그리고 상기 컬럼 스캔과 함께 페일이 발생한 데이터를 카운터(132)가 카운팅 한다(S217). 그리고 컬럼 스캔 결과와 페일 비트 카운팅 결과는 외부로 출력되어(S219), 불휘발성 메모리 소자(200)의 결함 여부를 판단할 수 있게 한다.
또한, 제어부(130)는 상기 컬럼 스캔에 의해서 페일이 발생한 비트라인 어드레스 정보가 저장부(131)에 저장하고, 이후의 컬럼 리페어에 사용할 수 있다. 그리고 카운팅된 페일 비트 수를 이용하여 메모리 블록의 패스 또는 페일 여부를 판단할 수 있다. 즉 일정 개수 이상이 페일 되면 메모리 블록을 배드블록 처리하여 사용하지 못하게 할 수 있다.
상기 단계S209에서 입력되는 패턴 데이터는 저장부(131)에 저장되어 있다.
도 3a 내지 도 3d는 패턴 데이터의 예를 나타낸다.
도 3a 내지 도 3d는 각각 제 1 내지 제 4 패턴 데이터에 의해 프로그램되는 메모리 블록을 나타낸다. 제 0 내지 제 31 워드라인에 '0'데이터가 입력되는 경우는 프로그램이 진행되고, '1' 데이터는 소거 상태를 유지하는 데이터를 나타낸다.
도 3a에 나타난 제 1 패턴 데이터는 모든 워드라인과 이븐 및 오드 비트라인 에 메모리 셀들을 모두 프로그램하는 경우이다. 이를 위해서는 페이지 버퍼부(120)의 모든 페이지 버퍼(PB)의 프로그램할 데이터를 저장하는 래치에 '0'데이터가 모두 입력된다.
그리고 단계S211의 프로그램이 진행되는 순서는 제 0 워드라인(WL0)의 이븐 비트라인, 오드 비트라인을 차례로 선택하여 프로그램하고, 제 1 워드라인(WL1)의 이븐 비트라인, 오드 비트라인을 차례로 선택하여 프로그램한다. 이러한 동작을 연 속하여 제 31 워드라인(WL31)의 이븐 비트라인과 오드 비트라인을 차례로 선택하여 프로그램한다. 따라서 메모리 블록의 모든 메모리 셀들이 프로그램된다.
도 3b에 나타난 제 2 패턴 데이터는 제 0 워드라인(WL0)으로부터 짝수 워드라인들만 선택하여 이븐 및 오드 비트라인에 메모리 셀들을 선택하여 프로그램한다. 이를 위하여 제 2 패턴 데이터에 의해서 제어부(130)가 짝수 워드라인과 이븐 비트라인, 오드 비트라인을 차례로 선택하도록 워드라인과 컬럼라인을 선택한다.
제 2 패턴 데이터는 반대로 제 1 워드라인(WL1)으로부터 홀수 번째 워드라인들만 선택하여 이븐 및 오드 비트라인에 메모리 셀들을 프로그램하도록 제어할 수도 있다.
도 3c에 나타난 제 3 패턴 데이터는 모든 워드라인에 대해서 이븐 비트라인만 선택하여 프로그램되게 한다. 즉, 이븐 비트라인에 연결되는 메모리 셀들에만 '0'데이터를 입력하여 프로그램할 수 있게 한다.
이를 위해서 제어부(130)는 제 0 내지 제 31 워드라인을 차례로 선택하고, 이븐 워드라인만을 선택하여 프로그램이 진행되게 한다.
마지막으로 도 4c에 나타난 제 4 패턴 데이터는 모든 워드라인을 차례로 선택하면서 이븐 비트라인과 오드 비트라인을 번갈아가면서 선택하도록 한다. 즉 짝수 워드라인이 이븐 비트라인을 선택하여 프로그램하는 경우, 홀수 워드라인은 오드 비트라인을 선택하여 프로그램하게 한다. 반대로 선택하여 프로그램할 수 있다.
상기와 같이 패턴 데이터에 의해 워드라인과 비트라인을 선택하여 프로그램을 한 이후에, 연속 독출을 통해 페이지 버퍼에 입력되는 데이터를 나타내면 다음 과 같다.
도 4는 본 발명의 실시 예에 따른 메모리 블록과 페이지 버퍼의 데이터 상태를 나타낸다.
도 4를 참조하면, 특정 패턴 데이터에 의해서 메모리 블록(BK)의 제 0 내지 제 31 워드라인의 메모리 셀들이 저장되어 있는 상태를 나타낸다. 그리고 연속독출을 수행한 결과, 제 1 컬럼(Col1)은 제 0 내지 제 31 워드라인에 걸쳐서 메모리 셀에 동일한 데이터가 프로그램되어 있다. 따라서 원하는 데이터가 정상적으로 프로그램된 것이다. 이에 따라 제 1 컬럼(Col1)에 연결되는 제 1 페이지 버퍼(PB1)에는 '1'데이터가 입력된다.
그러나 제 2 컬럼(Col2)의 경우에는 제 2 워드라인(WL2)과 제 30 워드라인(WL30)에 데이터가 다른 워드라인과 다른 것을 확인할 수 있다. 즉 페일난 메모리 셀이 연결되어 있다고 판단할 수 있다.
따라서 제 2 컬럼(Col2)에 연결되는 제 2 페이지 버퍼(PB)에는 '1'대신에 '0'데이터가 입력되어 페일난 메모리 셀이 연결된 컬럼임을 표시한다. 상기와 같이 페일난 컬럼 정보는 도 2에서의 컬럼 스캔(S215)을 통해서 확인할 수 있다.
그리고 카운터(132)가 '0'데이터의 개수만을 카운팅하면 페일난 메모리 셀이 연결되는 비트라인의 개수를 파악할 수 있다.
이와 같은 테스트 방법을 이용하여, 외부에서 별도의 테스트 장치를 연결하지 않고, 내부에 구성되는 테스트 명령어 세트와 패턴 데이터를 이용하여 메모리 셀의 페일 여부를 테스트하고, 그 결과를 이용하여 컬럼 리페어나 메모리 블록의 배드블록 처리 등을 수행할 수 있다.
상기에서 설명한 본 발명의 기술적 사상은 바람직한 실시 예에서 구체적으로 기술되었으나, 상기한 실시 예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명은 본 발명의 기술분야의 통상의 전문가라면 본 발명의 기술적 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
도 1은 본 발명의 실시 예에 따른 불휘발성 메모리 소자의 블록도이다.
도 2는 본 발명의 실시 예에 따른 불휘발성 메모리 소자의 테스트 방법의 동작 순서도이다.
도 3a 내지 도 3d는 패턴 데이터의 예를 나타낸다.
도 4는 본 발명의 실시 예에 따른 메모리 블록과 페이지 버퍼의 데이터 상태를 나타낸다.
*도면의 주요 부분의 간단한 설명*
100 : 불휘발성 메모리 소자 110 : 메모리 셀 어레이
120 : 페이지 버퍼부 130 : 제어부
131 : 저장부 132 : 카운터

Claims (16)

  1. 다수의 패턴 데이터를 저장하고, 상기 다수의 패턴 데이터 중 테스트 명령어 세트에 의해 선택되는 패턴 데이터를 출력하는 저장부;
    상기 저장부로부터 출력되는 패턴 데이터에 따라 선택되는 다수의 페이지를 연속 프로그램하고, 상기 프로그램된 다수의 페이지들을 연속 독출 하여 페일이 발생된 메모리 셀이 연결되는 비트라인 정보 및 페일 비트라인 개수 정보를 제공하는 제어부를 포함하는 불휘발성 메모리 소자.
  2. 제 1항에 있어서,
    상기 제어부는,
    상기 패턴 데이터에 의해서 데이터를 저장하기 위한 메모리 블록의 워드라인 어드레스 및 비트라인 어드레스를 변경하여 프로그램을 수행하도록 하는 것을 특징으로 하는 불휘발성 메모리 소자.
  3. 제 1항에 있어서,
    상기 패턴 데이터는 상기 제어부에 포함되는 별도의 저장부에 저장될 수 있는 것을 특징으로 하는 불휘발성 메모리 소자.
  4. 제 2항에 있어서,
    상기 제어부는,
    상기 프로그램이 실행된 페이지들에 대해서 페이지 버퍼의 초기화 없이 연속하여 데이터 독출을 수행하도록 하는 것을 특징으로 하는 불휘발성 메모리 소자.
  5. 제 2항에 있어서,
    상기 페일이 발생한 메모리 셀이 연결되는 비트라인을 카운팅하기 위한 카운터를 더 포함하는 것을 특징으로 하는 불휘발성 메모리 소자.
  6. 제 1항에 있어서,
    상기 테스트 명령어 세트는,
    테스트 실행 명령과,
    제 1 및 제 2 어드레스와,
    패턴 데이터 선택 명령을 포함하는 것을 특징으로 하는 불휘발성 메모리 소자.
  7. 제 6항에 있어서,
    상기 제 1 어드레스는 테스트를 시작하는 페이지 및 블록 어드레스이고,
    상기 제 2 어드레스는 테스트를 종료하는 페이지 및 블록 어드레스인 것을 특징으로 하는 불휘발성 메모리 소자.
  8. 데이터 저장을 위한 메모리 셀들이 비트라인과 워드라인으로 연결되어 포함 되는 메모리 블록들을 포함하는 메모리 셀 어레이;
    상기 비트라인에 연결되는 페이지 버퍼 들을 포함하는 페이지 버퍼부;
    테스트 명령어 세트에 의해 선택되는 패턴 데이터를 저장하는 저장부; 및
    상기 테스트 명령어 세트에 의해 선택되는 패턴 데이터와 어드레스 정보에 따라 선택되는 다수의 페이지들에 대한 프로그램 및 데이터 연속 독출을 수행하여 상기 페이지 버퍼에 상기 데이터 연속 독출 결과를 저장하도록 제어하는 제어부
    를 포함하는 불휘발성 메모리 소자.
  9. 제 8항에 있어서,
    상기 어드레스 정보는 제 1 및 제 2 어드레스를 포함하는 것을 특징으로 하는 불휘발성 메모리 소자.
  10. 제 8항에 있어서,
    상기 페이지 버퍼에 저장된 상기 데이터 연속 독출 결과중, 페일이 발생한 것으로 판단되는 데이터를 카운팅 하는 카운터를 더 포함하는 불휘발성 메모리 소자.
  11. 제 8항에 있어서,
    상기 테스트 명령어 세트는,
    테스트 실행 명령과,
    테스트를 시작하는 페이지 및 블록 어드레스인 제 1 어드레스와,
    테스트를 종료하는 페이지 및 블록 어드레스인 제 2 어드레스, 및
    패턴 데이터 선택 명령을 포함하는 것을 특징으로 하는 불휘발성 메모리 소자.
  12. 테스트 명령어 세트가 입력되는 단계;
    상기 테스트 명령어 세트에 포함되는 패턴 데이터에 따라 프로그램을 수행할 테스트 페이지들을 연속하여 프로그램하는 멀티 프로그램 단계;
    상기 테스트 페이지들에 프로그램된 데이터를 차례로 독출하고, 페이지 버퍼의 초기화 없이 독출 되는 데이터를 누적하여 저장하는 독출 결과 저장 단계; 및
    상기 독출 결과 저장 단계에서 상기 페이지 버퍼에 저장된 데이터를 이용하여 페일이 발생한 메모리 셀이 연결되는 비트라인을 판단하는 컬럼 스캔 단계
    를 포함하는 불휘발성 메모리 소자의 테스트 방법.
  13. 제 12항에 있어서,
    상기 독출 결과 저장 단계에서 상기 페이지 버퍼의 초기화 없이 상기 테스트 페이지들을 연속하여 선택하고 독출하여 데이터를 누적 저장하는 것을 특징으로 하는 불휘발성 메모리 소자의 테스트 방법.
  14. 제 12항에 있어서,
    상기 독출 결과 저장 단계에서 상기 페이지 버퍼에 저장된 데이터를 이용하여 페일이 발생한 메모리 셀이 연결되는 비트라인의 개수를 카운팅 하는 단계를 더 포함하는 불휘발성 메모리 소자의 테스트 방법.
  15. 제 12항에 있어서,
    상기 테스트 명령어 세트가 입력되는 단계는,
    테스트 명령어가 입력되는 단계;
    테스트를 수행을 시작할 제 1 어드레스가 입력되는 단계;
    테스트 수행을 종료할 제 2 어드레스가 입력되는 단계; 및
    상기 제 1 및 제 2 어드레스에 의해 선택되는 페이지들의 프로그램 순서를 정하기 위한 패턴 데이터를 선택하는 단계
    를 포함하는 것을 특징으로 하는 불휘발성 메모리 소자의 테스트 방법.
  16. 제 15항에 있어서,
    상기 멀티 프로그램 단계는,
    상기 패턴 데이터에 의해서 선택되는 프로그램 순서에 의해 다수의 페이지에 대한 데이터 프로그램을 연속하여 수행하는 것을 특징으로 하는 불휘발성 메모리 소자의 테스트 방법.
KR1020090041672A 2009-05-13 2009-05-13 불휘발성 메모리 소자 및 그 테스트 방법 KR101005155B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020090041672A KR101005155B1 (ko) 2009-05-13 2009-05-13 불휘발성 메모리 소자 및 그 테스트 방법
US12/702,597 US8159892B2 (en) 2009-05-13 2010-02-09 Nonvolatile memory device and method of testing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090041672A KR101005155B1 (ko) 2009-05-13 2009-05-13 불휘발성 메모리 소자 및 그 테스트 방법

Publications (2)

Publication Number Publication Date
KR20100122663A KR20100122663A (ko) 2010-11-23
KR101005155B1 true KR101005155B1 (ko) 2011-01-04

Family

ID=43068400

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090041672A KR101005155B1 (ko) 2009-05-13 2009-05-13 불휘발성 메모리 소자 및 그 테스트 방법

Country Status (2)

Country Link
US (1) US8159892B2 (ko)
KR (1) KR101005155B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9251904B2 (en) 2013-12-19 2016-02-02 Samsung Electronics Co., Ltd. Nonvolatile memory device and memory system including the same

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012212487A (ja) * 2011-03-30 2012-11-01 Toshiba Corp メモリシステム
TWI452574B (zh) * 2011-10-04 2014-09-11 Eon Silicon Solution Inc 可加速抹除驗證程序的ｎａｎｄ快閃記憶體裝置及方法
KR20130046171A (ko) * 2011-10-27 2013-05-07 에스케이하이닉스 주식회사 반도체 장치 및 이의 동작 방법
US8923083B2 (en) * 2012-08-23 2014-12-30 Eon Silicon Solution Inc. Method of identifying damaged bitline address in non-volatile
KR101518379B1 (ko) * 2013-06-18 2015-05-07 중소기업은행 불휘발성 메모리의 자동 프로그램 및 자동 사이클링 방법
CN103927128B (zh) * 2013-07-11 2017-03-01 威盛电子股份有限公司 数据储存装置以及快闪存储器控制方法
KR102116983B1 (ko) 2013-08-14 2020-05-29 삼성전자 주식회사 메모리 장치 및 메모리 시스템의 동작 방법.
JP6341795B2 (ja) * 2014-08-05 2018-06-13 ルネサスエレクトロニクス株式会社 マイクロコンピュータ及びマイクロコンピュータシステム
US10410732B1 (en) * 2018-05-21 2019-09-10 Western Digital Technologies, Inc. Failure prediction by cell probing
KR20200136743A (ko) 2019-05-28 2020-12-08 에스케이하이닉스 주식회사 저장 장치 및 그 동작 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080019459A (ko) * 2006-08-28 2008-03-04 삼성전자주식회사 메모리 장치 및 그 테스트 방법

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0618535B1 (en) * 1989-04-13 1999-08-25 SanDisk Corporation EEPROM card with defective cell substitution and cache memory
US6076177A (en) * 1997-09-23 2000-06-13 Motorola, Inc. Method and apparatus for testing a circuit module concurrently with a non-volatile memory operation in a multi-module data processing system
US7610528B2 (en) * 2006-02-14 2009-10-27 Atmel Corporation Configuring flash memory

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080019459A (ko) * 2006-08-28 2008-03-04 삼성전자주식회사 메모리 장치 및 그 테스트 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9251904B2 (en) 2013-12-19 2016-02-02 Samsung Electronics Co., Ltd. Nonvolatile memory device and memory system including the same

Also Published As

Publication number Publication date
KR20100122663A (ko) 2010-11-23
US8159892B2 (en) 2012-04-17
US20100290288A1 (en) 2010-11-18

Similar Documents

Publication Publication Date Title
KR101005155B1 (ko) 불휘발성 메모리 소자 및 그 테스트 방법
US7203874B2 (en) Error detection, documentation, and correction in a flash memory device
KR101214285B1 (ko) 메모리 시스템 및 이의 동작 방법
JP4655245B2 (ja) フラッシュメモリ装置におけるメモリブロック消去
KR101660985B1 (ko) 반도체 메모리 장치 및 그 동작 방법
US8824207B2 (en) Semiconductor memory device and method of operating the same
KR101005120B1 (ko) 불휘발성 메모리 소자의 프로그램 방법
US7952958B2 (en) Non-volatile semiconductor storage system
KR101771635B1 (ko) 반도체 메모리 장치, 배드 컬럼의 리페어 방법 및 이에 관한 리던던트 정보를 설정하는 설정 방법
US8804391B2 (en) Semiconductor memory device and method of operating the same
TW201830402A (zh) 用於在半導體記憶裝置執行抹除操作之方法及半導體記憶裝置
JP2008123330A (ja) 不揮発性半導体記憶装置
US7272758B2 (en) Defective memory block identification in a memory device
KR20110078752A (ko) 반도체 메모리 장치의 동작 방법
JP2011530777A (ja) メモリデバイスおよびメモリデバイスにデータを格納する方法
US8898377B2 (en) Semiconductor device and method of generating random data
US7181566B2 (en) Scratch control memory array in a flash memory device
TW201324514A (zh) 半導體裝置及其操作方法
KR100933838B1 (ko) 불휘발성 메모리 소자의 테스트 방법
US9318198B2 (en) Memory system and method of operating the same
JP4750813B2 (ja) 不揮発性半導体記憶装置とその自己テスト方法
KR20210143065A (ko) 반도체 메모리 장치 및 그 동작 방법
KR100833396B1 (ko) 불휘발성 메모리 장치의 카피백 프로그램 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee