KR100769771B1

KR100769771B1 - 플래시 메모리 장치 및 그 소거 방법

Info

Publication number: KR100769771B1
Application number: KR1020060096184A
Authority: KR
Inventors: 정민중; 정병관; 강태규
Original assignee: 주식회사 하이닉스반도체
Priority date: 2006-09-29
Filing date: 2006-09-29
Publication date: 2007-10-23
Also published as: CN101154457A; US20080084766A1; CN104123965A; US7684254B2; JP2008090995A

Abstract

본 발명은 플래시 메모리 장치 및 그 소거 방법에 관한 것으로, 소거 동작 시 소거 대상 블록들 중 첫 번째 블록의 어드레스와 마지막 블록의 어드레스를 저장한 후 블록들을 연속적으로 소거하고 마지막 블록의 소거 동작이 완료되면 전체적인 소거 동작을 완료함으로써, 소거 동작 시마다 블록 어드레스를 입력하는 과정을 생략하여 소거 동작 속도를 향상시킬 수 있다.

NAND, 플래시, 소거, 블록

Description

플래시 메모리 장치 및 그 소거 방법{Flash memory device and method of erasing thereof}

도 1은 본 발명의 실시예에 따른 플래시 메모리 장치를 설명하기 위한 회로도이다.

도 2는 본 발명의 실시예에 따른 플래시 메모리 장치의 소거 방법을 설명하기 위한 흐름도이다.

<도면의 주요 부분에 대한 부호의 설명>

100 : 플래시 메모리 장치 110 : 메모리 셀 어레이

130 : 제어 로직 회로 140 : 고전압 발생기

150 : X-디코더 160 : 스위칭부

170 : 페이지 버퍼 180 : Y-디코더

190 : 데이터 입출력 버퍼 40 : 벌크 전압 발생기

50 : 제1 바이어스 전압 발생기 60 : 제2 바이어스 전압 발생기

200 : 어드레스 레지스터 200a : 제1 어드레스 레지스터

200b : 제2 어드레스 레지스터 210 : 소거블록 어드레스 저장부

220 : 블록 어드레스 비교기

본 발명은 플래시 메모리 장치 및 그 소거 방법에 관한 것으로, 특히 소거 동작 속도를 증가시킬 수 있는 플래시 메모리 장치 및 그 소거 방법에 관한 것이다.

플래시 메모리 소자는 전원 공급이 중단되더라도 저장된 데이터가 지워지지 않고 그대로 유지되는 비휘발성 메모리 소자이다. 이러한 플래시 메모리 소자는 메모리 셀 어레이의 형태에 따라 NOR 타입과 NAND 타입으로 나누어지며, 플래시 메모리 소자의 동작은 크게 프로그램 동작, 소거 동작, 리드 동작으로 구분된다.

NAND 플래시 메모리 소자의 메모리 셀 어레이는 블록 단위로 구분되며, 각각의 블록에는 다수의 비트라인에 각각 연결되는 스트링들을 포함한다. 스트링은 비트라인에 연결되는 드레인 셀렉트 트랜지스터, 다수의 메모리 셀 및 공통 소오스 라인에 연결되는 소오스 셀렉트 트랜지스터를 포함한다. 이러한 NAND 플래시 메모리 소자의 셀 어레이는 이미 널리 공지되어 있으므로 자세한 설명은 생략하기로 한다.

한편, NAND 플래시 메모리 소자의 소거 동작은 블록 단위로 진행된다. 즉, 소거 동작 시 소거 대상 블록에 포함되어 있는 플래시 메모리 셀들이 모두 소거된다. 이러한 소거 동작 시 다수의 블록이 소거되는 경우 소거 대상 블록의 어드레스가 입력된 후 소거 동작이 이루어진다. 그리고, 소거 동작이 완료되면 다음 블록의 어드레스가 입력되고 다시 해당 블록의 소거 동작이 진행된다. 이렇듯, 특정 블록에 대하여 소거 동작을 진행하기 위해서는 항상 소거 대상 블록의 어드레스가 입력되어야 한다. 즉, N개의 블록을 소거할 경우, 소거 대상 블록의 어드레스가 N번 입력되어야 한다. 이렇게 블록 어드레스가 여러 번 입력됨으로 인하여, 소거 동작의 속도가 저하되는 문제점이 발생한다.

이에 대하여, 본 발명이 제시하는 플래시 메모리 장치 및 그 소거 방법은 소거 동작 시 소거 대상 블록들 중 첫 번째 블록의 어드레스와 마지막 블록의 어드레스를 저장한 후 블록들을 연속적으로 소거하고 마지막 블록의 소거 동작이 완료되면 전체적인 소거 동작을 완료함으로써, 소거 동작 시마다 블록 어드레스를 입력하는 과정을 생략하여 소거 동작 속도를 향상시킬 수 있다.

본 발명의 실시예에 따른 플래시 메모리 장치는 다수의 블록을 포함하는 메모리 셀 어레이와, 소거 대상 블록들 중 첫 번째 블록에 해당하는 스타트 블록 어드레스와 마지막 블록에 해당하는 라스트 블록 어드레스를 저장하기 위한 어드레스 레지스터부와, 소거 명령 신호 및 블록 선택 어드레스를 출력하는 제어 로직 회로와, 소거 명령 신호에 따라 소거 동작에 필요한 소거 동작 전압들을 출력하는 고전압 발생기와, 블록 선택 어드레스에 따라 소거 전압들을 해당 블록으로 전달하는 블록 선택부와, 제어 로직 회로로부터 출력되는 블록 선택 어드레스를 저장하기 위한 소거블록 어드레스 저장부, 및 라스트 블록 어드레스와 블록선택 어드레스를 비교하고 그 결과값인 소거 진행 신호를 제어 로직 회로로 출력하는 블록 어드레스 비교기를 포함하며, 라스트 블록 어드레스와 블록선택 어드레스가 일치할 때까지 소거 진행 신호에 따라 제어 로직 회로가 블록 선택 어드레스를 증가시키면서 소거 대상 블록들을 소거한다.

상기에서, 어드레스 레지스터부는 스타트 블록 어드레스를 저장하기 위한 제1 어드레스 레지스터, 및 라스트 블록 어드레스를 저장하기 위한 제2 어드레스 레지스터를 포함한다. 제어 로직 회로부는 프로그램 동작 시 프로그램 명령 신호를 출력하고, 리드 동작 시 리드 명령 신호를 출력한다. 고전압 발생기는 프로그램 명령 신호에 따라 프로그램 동작에 필요한 프로그램 동작 전압들을 출력하고, 리드 명령 신호에 따라 리드 동작에 필요한 리드 동작 전압들을 출력한다.

본 발명의 실시예에 따른 플래시 메모리 장치의 소거 방법은 소거 대상 블록들 중 첫 번째 블록의 어드레스에 해당하는 스타트 블록 어드레스를 저장하는 단계와, 소거 대상 블록들 중 마지막 번째 블록의 어드레스에 해당하는 라스트 블록 어드레스를 저장하는 단계와, 스타트 블록 어드레스에 의해 선택된 블록부터 라스트 블록 어드레스에 의해 선택되는 블록까지 소거 동작을 실시하는 단계를 포함한다.

상기에서, 스타트 블록 어드레스를 저장하는 단계 전에, 소거 동작을 위한 소거 셋업 명령이 입력되는 단계를 더 포함할 수 있다. 라스트 블록 어드레스를 저장하는 단계 전에, 라스트 블록 어드레스의 입력 타이밍을 조절하기 위한 더미 확인 명령이 입력되는 단계를 더 포함할 수 있다. 소거 동작 전에, 소거 확인 명령이 입력되는 단계를 더 포함할 수 있다.

소거 동작을 실시하는 단계는, 스타트 블록 어드레스에 의해 선택된 블록의 소거 동작을 실시하는 단계, 및 스타트 블록 어드레스를 증가시켜 다음 블록을 선택하는 단계를 포함하며, 스타트 블록 어드레스가 라스트 블록 어드레스까지 증가하여 소거 대상 블록들이 모두 소거된다. 소거 동작을 실시한 후에, 소거 동작이 정상적으로 이루어졌는지를 판단하는 검증 동작을 실시하는 단계를 더 포함하며, 소거 동작이 정상적으로 이루어진 경우에 다음 블록이 선택된다.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 본 발명의 범위가 다음에 상술하는 실시예에 한정되는 것은 아니다. 단지 본 실시예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명의 범위는 본원의 특허 청구 범위에 의해서 이해되어야 한다.

도 1을 참조하면, 본 발명의 실시예에 따른 플래시 메모리 장치는 메모리 셀 어레이(110), 제어 로직 회로(130), 고전압 발생기(140), X-디코더(150), 스위칭부(160), 페이지 버퍼(170), Y-디코더(180), 데이터 입출력 버퍼(190), 어드레스 레지스터부(200), 소거블록 어드레스 저장부(210) 및 블록 어드레스 비교기(220)를 포함한다. 여기서, X-디코더(150)와 스위칭부(160)는 블록 선택부가 된다.

상기에서, 메모리 셀 어레이(110)는 각각 복수의 메모리 셀들(미도시)을 포함하는 메모리 셀 블록들(MB1-MBK)(K는 정수)을 포함한다.

제어 로직 회로(130)는 외부 제어 신호들(/WE, /RE, ALE, CLE)에 응답하여 커맨드 신호(CMD) 또는 어드레스 신호(ADD)를 수신한다. 제어 로직 회로(130)는 상기 커맨드 신호(CMD)에 응답하여 리드 명령(READ), 프로그램 명령(PGM), 및 소거 명령(ERS) 중 하나를 발생한다. 또한, 제어 로직 회로(130)는 어드레스 신호(ADD)에 기초하여, 로우 어드레스 신호(RADD)와 칼럼 어드레스 신호(CADD)를 발생한다.

고전압 발생기(140)는 벌크 전압 발생기(40), 제1 바이어스 전압 발생기(50), 및 제2 바이어스 전압 발생기(60)를 포함한다. 벌크 전압 발생기(40)는 리드 명령(READ), 프로그램 명령(PGM) 및 소거 명령(ERS) 중 하나에 응답하여 벌크 전압(VCB)을 발생하고, 벌크 전압(VCB)을 메모리 셀들의 P-웰에 공급한다. 좀 더 상세하게는, 리드 명령(READ) 또는 프로그램 명령(PGM)에 응답하여, 벌크 전압 발생기(40)가 벌크 전압(VCB)을 저전압(예를 들어, 0V) 레벨로 발생한다. 또, 소거 명령(ERS)에 응답하여 벌크 전압 발생기(40)가 벌크 전압(VCB)을 고전압(예를 들어, 16V 내지 20V) 레벨로 발생한다.

제1 바이어스 전압 발생기(50)는 리드 명령(READ), 프로그램 명령(PGM), 및 소거 명령(ERS) 중 하나에 응답하여 드레인 바이어스 전압(VGD)과 소스 바이어스 전압(VGS)을 발생하고, 드레인 바이어스 전압(VGD)을 글로벌 드레인 선택 라인(GDSL)에 공급하고, 소스 바이어스 전압(VGS)을 글로벌 소스 선택 라인(GSSL)에 공급한다. 좀 더 상세하게는, 리드 명령(READ)에 응답하여, 제1 바이어스 전압 발생기(50)가 드레인 바이어스 전압(VGD)과 소스 바이어스 전압(VGS)을 고전압(예를 들어, 4.5V) 레벨로 발생한다. 또, 프로그램 명령(PGM)에 응답하여, 제1 바이어스 전압 발생기(50)가 드레인 바이어스 전압(VGD)을 내부 전압(VCC, 미도시) 레벨로 발생하고, 소스 바이어스 전압(VGS)을 저전압 레벨로 발생한다. 또, 소거 명령(ERS)에 응답하여, 제1 바이어스 전압 발생기(50)가 드레인 바이어스 전압(VGD)과 소스 바이어스 전압(VGS)을 저전압 레벨로 발생한다.

제2 바이어스 전압 발생기(60)는 리드 명령(READ), 프로그램 명령(PGM), 및 소거 명령(ERS) 중 하나와 디코딩 신호(DEC)에 응답하여 워드 라인 바이어스 전압들(VWF1-VWFJ)(J는 정수) 또는 워드 라인 바이어스 전압들(VWS1-VWSJ)(J는 정수) 또는 워드 라인 바이어스 전압들(VWT1-VWTJ)(J는 정수)을 발생하여, 글로벌 워드 라인들(GWL1-GWLJ)(J는 정수)에 공급한다. 좀 더 상세하게는, 리드 명령(READ)에 응답하여, 제2 바이어스 전압 발생기(60)가 워드 라인 바이어스 전압들(VWF1-VWFJ)을 발생한다. 또, 프로그램 명령(PGM)에 응답하여 제2 바이어스 전압 발생기(60)가 워드 라인 바이어스 전압들(VWS1-VWSJ)을 발생한다. 또, 소거 명령(ERS)에 응답하여 제2 바이어스 전압 발생기(60)가 워드 라인 바이어스 전압들(VWT1-VWTJ)을 발생한다.

X-디코더(150)는 로우 어드레스 신호(RADD)를 디코딩하여, 디코딩 신호(DEC)를 출력한다. 스위칭부(160)는 디코딩 신호(DEC)에 응답하여, 메모리 셀 블록들(MB1-MBK) 중 하나 또는 일부를 선택하고, 그 선택된 메모리 셀 블록(또는 메모리 셀 블록들)의 로컬 워드 라인들(미도시)을 글로벌 워드 라인들(GWL1-GWLJ)에 각각 연결시킨다.

스위칭부(160)는 선택된 메모리 셀 블록의 드레인 선택 라인(미도시)을 글로벌 드레인 선택 라인(GDSL)에 연결하고, 선택된 메모리 셀 블록의 소스 선택 라인(미도시)을 글로벌 소스 선택 라인(GSSL)에 연결한다.

페이지 버퍼(170), Y-디코더(180), 및 데이터 입출력 버퍼(190)의 구성 및 구체적인 동작은 본 발명의 기술 분야에서 통상의 지식을 가진 자라면 이해할 수 있으므로, 이에 대한 상세한 설명을 생략하기로 한다.

어드레스 레지스터부(200)는 제1 및 제2 어드레스 레지스터(200a 및 200b)를 포함하며, 소거 동작 소거 대상 블록들에 대한 블록 어드레스를 저장한다. 보다 구체적으로 설명하면, 제1 어드레스 레지스터(200a)는 소거 동작 시 소거 대상 블록들 중 소거 동작이 처음으로 실시되는 첫 번째 블록의 어드레스에 해당하는 블록 어드레스(이하, '스타트 블록 어드레스'라 함)를 저장한다. 제2 어드레스 레지스터(200b)는 소거 동작이 마지막으로 실시되는 마지막 번째 블록에 해당하는 블록 어드레스(이하, '라스트 블록 어드레스'라 함)를 저장한다.

소거블록 어드레스 저장부(210)는 소거 동작 시 제어 로직 회로(130)로부터 출력되는 로우 어드레스(RADD) 또는 블록 어드레스를 소거 블록 어드레스로 저장한다. 소거 동작이 실시된 후에는 통상적으로 소거 검증 동작이 실시되고 그 결과값이 출력되는데, 소거블록 어드레스 저장부(210)는 소거 검증 동작의 결과값에 따라 소거 동작이 정상적으로 완료되면 저장된 소거 블록 어드레스를 블록 어드레스 비교기(220)로 출력한다.

블록 어드레스 비교기(220)는 제2 어드레스 레지스터(200b)에 저장된 라스트 블록 어드레스와 블록 어드레스 카운터(210)로부터 출력되는 소거 블록 어드레스를 비교한다. 블록 어드레스 비교기(220)는 라스트 블록 어드레스와 넥스트 블록 어드레스가 일치하지 않으면, 제어 로직 회로(130)로 소거 진행 신호를 전송하여 소거 동작이 완료된 블록의 다음 블록에 대하여 소거 동작이 진행되도록 한다. 한편, 블록 어드레스 비교기(220)는 라스트 블록 어드레스와 넥스트 블록 어드레스가 일치하면, 소거 대상 블록들 중에서 마지막 블록이 소거된 것으로 인식하고 소거 동작 완료 신호를 전송한다. 즉, 블록 어드레스 비교기(220)에서 출력되는 소거 진행 신호는 제어 로직 회로(130)의 소거 동작 인에이블 신호처럼 사용되며, 제어 로직 회로(130)는 블록 어드레스 비교기(220)의 소거 진행 신호에 따라 다음 블록에 대하여 계속 소거 동작을 실시할지 소거 동작을 종료할지를 판단하고 그에 따라 소거 명령 신호(ERS)를 출력한다.

상기의 구성으로 이루어진 플래시 메모리 장치는 다수의 블록을 소거할 경우 첫 번째 블록의 어드레스와 마지막 블록의 어드레스만 입력하면 소거 동작 중간에 블록 어드레스를 입력하지 않아도 소거 대상 블록들의 소거 동작을 연속적으로 실시할 수 있다. 이를 보다 구체적으로 설명하면 다음과 같다.

도 1 및 도 2를 참조하면, 소거 동작을 실시하기 위해서는 소거 셋업 명령(erase setup command)이 입력된다.(S210) 여기서, 소거 셋업 명령은 CPU와 같은 주변 회로에서 입력될 수 있다.

이어서 소거 대상 블록들 중 첫 번째 소거 대상 블록의 어드레스에 해당하는 스타트 블록 어드레스가 어드레스 레지스터부(200)의 제1 어드레스 레지스터부(200a)로 저장된다.(S200)

스타트 블록 어드레스가 저장된 후, 더미 확인 명령(dummy confirm command)이 입력된다.(S230) 더미 확인 명령은 스타트 블록 어드레스의 입력이 완료되었음을 알리기 위한 신호가 될 수 있다. 즉, 더미 확인 명령은 이후에 입력될 라스트 블록 어드레스의 입력 타이밍을 조절하기 위한 기능을 하기도 한다.

더미 확인 명령이 입력된 후, 소거 대상 블록들 중 마지막 번째 소거 대상 블록의 어드레스에 해당하는 라스트 블록 어드레스가 어드레스 레지스터부(200)의 제2 어드레스 레지스터부(200b)로 저장된다.(S240) 여기서, 스타트 블록 어드레스가 입력되기 위해 필요한 시간(예를 들어, 클럭의 3 사이클)은 정해져 있으므로, 스타트 블록 어드레스가 입력되는데 필요한 시간이 경과한 후 곧바로 또는 일정 시 간 경과 후 라스트 블록 어드레스가 연속해서 입력될 수도 있다. 이 경우에는 더미 확인 명령이 입력되는 단계(S230)를 생략할 수 있다.

라스트 블록 어드레스의 저장이 완료되면, 소거 확인 명령(erase confirm command)이 입력된다.(S250) 소거 확인 명령은 스타트 블록 어드레스 및 라스트 블록 어드레스가 입력되기에 충분한 시간이 경과한 후 CPU와 같은 주변 회로에서 발생될 수 있으며, 소거 확인 명령은 제어 로직 회로(130)로 입력된다.

소거 확인 명령이 입력되면 소거 동작을 실시한다.(S260) 보다 구체적으로 설명하면 다음과 같다. 소거 확인 명령이 입력되면, 제어 로직 회로(130)는 소거 명령 신호(ERS)와 함께 제1 어드레스 레지스터(200a)에 저장된 스타트 블록 어드레스에 대응하는 로우 어드레스(RADD) 또는 블록 어드레스를 출력한다. 이때, 로우 어드레스(RADD) 또는 블록 어드레스는 소거블록 어드레스 저장부(210)로 저장된다. 소거 명령 신호(ERS)에 따라 고전압 발생기(140)에 포함된 벌크 전압 발생기(40), 제1 및 제2 바이어스 전압 발생기(50 및 60)는 소거 동작에 필요한 소거 전압들(VCB, VGD, VGS, VWT1-VWTJ)을 각각 출력한다. 그리고, 로우 어드레스(RADD)에 따라 X-디코더(150)는 소거 대상 블록을 선택하기 위한 블록 선택 신호를 출력한다. 스위칭부(160)는 블록 선택 신호에 따라 소거 전압들(VCB, VGD, VGS, VWT1-VWTJ)이 소거 대상 블록에 포함된 플래시 메모리 셀들에게 전달되도록, 글로벌 워드라인들(GWL1 내지 GWL)고 소거 대상 블록의 로컬워드라인들을 연결시키고, 글로벌 드레인 셀렉트 라인(GDSL)을 로컬 드레인 셀렉트 라인과 연결시키고, 글로벌 소오스 셀렉트 라인(GSSL)을 로컬 소오스 셀렉트 라인과 연결시킨다. 이로써, 소거 전압들이 소거 대상 블록들로 전달되어 소거 동작이 이루어진다. 소거 동작이 완료된 후에는 소거 동작이 정상적으로 이루어졌는지를 판단하고, 소거 동작이 정상적으로 이루어지지 않은 경우에는 소거 동작을 재실시한다. 이때, 소거 동작을 재실시하는 경우 벌크 전압 발생기(40)에서 출력되는 벌크 전압(VCB)의 레벨을 점차적으로 상승시킬 수 있다.

소거 동작이 완료되면, 소거된 블록이 소거 대상 블록들 중 마지막 블록에 해당하는지를 판단한다.(S270) 좀 더 구체적으로 설명하면 다음과 같다. 소거블록 어드레스 저장부(210)는 소거 동작이 정상적으로 이루어졌음을 판단하는 검증 신호가 입력되면, 저장되어 있던 소거블록 어드레스를 블록 어드레스 비교기(220)로 출력한다. 블록 어드레스 비교기(220)는 제2 어드레스 레지스터(200b)에 저장된 라스트 블록 어드레스와 소거블록 어드레스를 비교한다.

라스트 블록 어드레스와 소거블록 어드레스가 일치하지 않으면, 블록 어드레스 비교기(220)는 다음 블록에 대한 소거 동작이 진행될 수 있도록 소거 진행 신호를 제어 로직 회로(130)로 출력한다. 그러면, 제어 로직 회로(130)는 소거 동작이 완료된 블록의 다음 블록에 대하여 소거 동작을 진행하기 위하여, 로우 어드레스(RADD) 또는 블록 어드레스를 증가시킨다.(S280) 그리고, 증가된 로우 어드레스(RADD)에 따라 다시 해당 블록에 대한 소거 동작이 진행된다.(S260) 이때, 증가된 로우 어드레스는 소거블록 어드레스 저장부(210)에 다시 저장된다.

상기의 소거 단계(S260), 마지막 블록 확인 단계(S270) 및 로우 어드레스 증가 단계(S280)를 반복적으로 실시하다가, 마지막 블록 확인 단계(S270)에서 라스트 블록 어드레스와 소거블록 어드레스가 일치하면, 소거 대상 블록들이 모두 소거된 것으로 판단하고 소거 동작을 종료한다. 이때, 블록 어드레스 비교기(220)는 제어 로직 회로(130)로 디스에이블 상태의 소거 진행 신호를 출력하여 소거 동작을 종료시킨다.

상술한 바와 같이, 본 발명은 소거 동작 시 소거 대상 블록들 중 첫 번째 블록의 어드레스와 마지막 블록의 어드레스를 저장한 후 블록들을 연속적으로 소거하고 마지막 블록의 소거 동작이 완료되면 전체적인 소거 동작을 완료함으로써, 소거 동작 시마다 블록 어드레스를 입력하는 과정을 생략하여 소거 동작 속도를 향상시킬 수 있다.

Claims

다수의 블록을 포함하는 메모리 셀 어레이;

소거 대상 블록들 중 첫 번째 블록에 해당하는 스타트 블록 어드레스와 마지막 블록에 해당하는 라스트 블록 어드레스를 저장하기 위한 어드레스 레지스터부;

소거 명령 신호 및 블록 선택 어드레스를 출력하는 제어 로직 회로;

소거 명령 신호에 따라 소거 동작에 필요한 소거 동작 전압들을 출력하는 고전압 발생기;

상기 블록 선택 어드레스에 따라 상기 소거 전압들을 해당 블록으로 전달하는 블록 선택부;

상기 제어 로직 회로로부터 출력되는 상기 블록 선택 어드레스를 저장하기 위한 소거블록 어드레스 저장부; 및

상기 라스트 블록 어드레스와 상기 블록선택 어드레스를 비교하고 그 결과값인 소거 진행 신호를 상기 제어 로직 회로로 출력하는 블록 어드레스 비교기를 포함하며,

상기 라스트 블록 어드레스와 상기 블록선택 어드레스가 일치할 때까지 상기 소거 진행 신호에 따라 상기 제어 로직 회로가 상기 블록 선택 어드레스를 증가시키면서 상기 소거 대상 블록들을 소거하는 플래시 메모리 장치.
제 1 항에 있어서, 상기 어드레스 레지스터부는,

상기 스타트 블록 어드레스를 저장하기 위한 제1 어드레스 레지스터; 및

상기 라스트 블록 어드레스를 저장하기 위한 제2 어드레스 레지스터를 포함하는 플래시 메모리 장치.
제 1 항에 있어서,

상기 제어 로직 회로부는 프로그램 동작 시 프로그램 명령 신호를 출력하고, 리드 동작 시 리드 명령 신호를 출력하는 플래시 메모리 장치.
제 3 항에 있어서,

상기 고전압 발생기는 상기 프로그램 명령 신호에 따라 프로그램 동작에 필요한 프로그램 동작 전압들을 출력하고, 상기 리드 명령 신호에 따라 리드 동작에 필요한 리드 동작 전압들을 출력하는 고전압 발생기;
소거 대상 블록들 중 첫 번째 블록의 어드레스에 해당하는 스타트 블록 어드레스를 저장하는 단계;

상기 소거 대상 블록들 중 마지막 번째 블록의 어드레스에 해당하는 라스트 블록 어드레스를 저장하는 단계;

상기 스타트 블록 어드레스에 의해 선택된 블록부터 상기 라스트 블록 어드레스에 의해 선택되는 블록까지 소거 동작을 실시하는 단계를 포함하는 플래시 메모리 장치의 소거 방법.
제 5 항에 있어서, 상기 스타트 블록 어드레스를 저장하는 단계 전에,

상기 소거 동작을 위한 소거 셋업 명령이 입력되는 단계를 더 포함하는 플래시 메모리 장치의 소거 방법.
제 5 항에 있어서, 상기 라스트 블록 어드레스를 저장하는 단계 전에,

상기 라스트 블록 어드레스의 입력 타이밍을 조절하기 위한 더미 확인 명령이 입력되는 단계를 더 포함하는 플래시 메모리 장치의 소거 방법.
제 5 항에 있어서, 상기 소거 동작 전에,

소거 확인 명령이 입력되는 단계를 더 포함하는 플래시 메모리 장치의 소거 방법.
제 5 항에 있어서, 상기 소거 동작을 실시하는 단계는,

상기 스타트 블록 어드레스에 의해 선택된 블록의 소거 동작을 실시하는 단계; 및

상기 스타트 블록 어드레스를 증가시켜 다음 블록을 선택하는 단계를 포함하며,

상기 스타트 블록 어드레스가 상기 라스트 블록 어드레스까지 증가하여 상기 소거 대상 블록들이 모두 소거되는 플래시 메모리 장치의 소거 방법.
제 9 항에 있어서, 상기 소거 동작을 실시한 후에,

상기 소거 동작이 정상적으로 이루어졌는지를 판단하는 검증 동작을 실시하는 단계를 더 포함하며, 상기 소거 동작이 정상적으로 이루어진 경우에 상기 다음 블록이 선택되는 플래시 메모리 장치의 소거 방법.