CN104123965A - 闪存器件及其中闪存单元块的擦除方法 - Google Patents

闪存器件及其中闪存单元块的擦除方法 Download PDF

Info

Publication number
CN104123965A
CN104123965A CN201410337920.2A CN201410337920A CN104123965A CN 104123965 A CN104123965 A CN 104123965A CN 201410337920 A CN201410337920 A CN 201410337920A CN 104123965 A CN104123965 A CN 104123965A
Authority
CN
China
Prior art keywords
block address
erase
address
wipe
piece
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410337920.2A
Other languages
English (en)
Inventor
丁民中
郑丙官
姜泰圭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN104123965A publication Critical patent/CN104123965A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Read Only Memory (AREA)

Abstract

本申请涉及闪存器件及其中闪存单元块的擦除方法。闪存器件包括具有多个块的存储器单元阵列。地址寄存器部被配置为接收要擦除的多个块中的要擦除的第一块的起始块地址和要擦除的最后块的最后块地址。控制逻辑电路被配置为输出擦除命令信号和与要擦除的块之一对应的擦除块地址。块地址比较部被配置为比较控制逻辑电路输出的擦除块地址与最后块地址，如果擦除块地址和最后块地址不同，则向控制逻辑电路输出擦除进展信号。控制逻辑电路在接收到擦除进展信号时输出要擦除的另一块的擦除块地址，直到要擦除的最后块已经或正在被擦除。地址寄存器部包括配置为存储起始块地址的第一地址寄存器和配置为存储最后块地址的第二地址寄存器。

Description

闪存器件及其中闪存单元块的擦除方法
本申请为于2006年12月31日提交、申请号为200610156446.9、发明名称为“闪存器件及其中闪存单元块的擦除方法”的中国专利申请的分案申请，其全部内容通过引用合并于本申请中。
相关申请的交叉引用
本发明要求2006年9月29日提交的韩国专利申请第2006-96184号的优先权，其全部内容通过引用结合于此。
技术领域
本发明涉及闪存器件和提高擦除操作速度的方法。
背景技术
即使当不供电时，闪存器件也保持其中存储的数据，即，闪存器件是一种非易失性的存储器件。根据其中所包括的存储器单元的模式，该闪存器件分为NOR闪存器件和NAND闪存器件。闪存器件的操作分为编程操作、擦除操作和读操作。
NAND闪存器件中的存储器单元阵列包括多个块，且每个块具有连接到多个位线的串。此处，所述串包括连接到所述位线的漏选择晶体管、多个存储器单元和连接到公共源线的源选择晶体管。由于NAND闪存器件中的此单元阵列是公知的，将省略有关所述单元阵列的进一步说明。
NAND闪存器件的擦除操作以块为单位来执行。即，一块中所包括的所有闪存单元在一次擦除操作中被擦除。当需要擦除几个块时，输入要擦除的第一块的地址，然后第一块被擦除。第一块被擦除后，输入紧接着第一块的第二块的地址，于是第二块可被擦除。
简言之，根据传统的擦除技术，为了擦除特定块，总是需要输入对应于该块的地址。换言之，当擦除N(大于2的整数)个块时，需要输入所有N个地址。
发明内容
本发明的特征在于提供一种闪存器件和一种擦除存储器单元块的方法，其中通过存储起始块和最后块的地址，逐次擦除所述块，然后当所述最后块被擦除时完成整个擦除操作，从而提高了擦除操作的速度。
根据本发明一个实施例的闪存器件包括存储器单元阵列、地址寄存器部、控制逻辑电路、高电压发生器、块选择部、擦除块地址存储部和块地址比较部。所述存储器单元阵列具有多个块。所述地址寄存器部存储与要擦除的第一块对应的起始块地址以及与要擦除的最后块对应的最后块地址。所述控制逻辑电路输出擦除命令信号和擦除块地址。所述高电压发生器根据所述擦除命令信号输出擦除操作所需的擦除电压。所述块选择部根据所述擦除块地址将所述擦除电压发送到对应的块。所述擦除块地址存储部存储从所述控制逻辑电路输出的擦除块地址。所述块地址比较部比较所述最后块地址和所述擦除块地址，如果所述最后块地址和所述擦除块地址不同，则向所述控制逻辑电路输出擦除进展信号。所述控制逻辑电路在接收到所述擦除进展信号时增加所述擦除块地址，直到所述擦除块地址等于所述最后块地址。对应于从所述控制逻辑电路输出的所述擦除块地址的所有块被逐次擦除。所述地址寄存器部包括：配置为存储所述起始块地址的第一地址寄存器；以及配置为存储所述最后块地址的第二地址寄存器。
根据本发明一个实施例的擦除闪存器件中的块的方法包括:存储与要擦除的第一块的地址对应的起始块地址；存储与要擦除的最后块的地址对应的最后块地址；以及对从由所述起始块地址所选择的块到由所述最后块地址所选择的块执行擦除操作。
在一个实施例中，闪存器件包括具有多个块的存储器单元阵列。地址寄存器部被配置为接收要擦除的多个块中的要擦除的第一块的起始块地址以及要擦除的多个块中的要擦除的最后块的最后块地址。控制逻辑电路被配置为输出擦除命令信号和与要擦除的所述块之一对应的擦除块地址。块地址比较部被配置为比较由所述控制逻辑电路输出的擦除块地址与所述最后块地址，如果所述擦除块地址与所述最后块地址不同，则向所述控制逻辑电路输出擦除进展信号。所述控制逻辑电路在接收到所述擦除进展信号时输出要擦除的另一块的擦除块地址，直到要擦除的所述最后块已经或正在被擦除。对应于从所述控制逻辑电路输出的所述擦除块地址的所有块被逐次擦除。所述地址寄存器部包括：配置为存储所述起始块地址的第一地址寄存器；以及配置为存储所述最后块地址的第二地址寄存器。
在一个实施例中，所述存储器件还包括：擦除块地址存储部，其被配置为接收由所述控制逻辑电路输出的擦除块地址，并向所述块地址比较部输出所述擦除块地址。高电压发生器被配置为根据所述控制逻辑电路输出的擦除命令信号输出擦除操作所需的擦除电压。块选择部被配置为将所述擦除电压发送到对应于所述擦除块地址的块。
在一个实施例中，所述地址寄存器部包括配置为存储所述起始块地址的第一地址寄存器和配置为存储所述最后块地址的第二地址寄存器。所述地址寄存器部和所述块地址比较部共享所述第二地址寄存器。
在另一实施例中，一种擦除闪存器件中的块的方法包括:在第一地址寄存器中存储与要擦除的多个块中的要擦除的第一块的地址对应的起始块地址。在第二地址寄存器中存储与要擦除的多个块中的要擦除的最后块的地址对应的最后块地址。从所述第一块开始执行擦除操作，直到所述最后块被擦除。确定最近正在擦除或已被擦除的块是否对应于所述多个块中的要擦除的所述最后块。如果最近正在擦除或已被擦除的块不对应于所述最后块，则生成擦除进展信号以增加最近正在擦除或已被擦除的块的地址或从要擦除的多个块中选择另一块地址。如果最近正在擦除或已被擦除的块对应于所述最后块，则停止所述擦除操作。所述第一块、与所述起始块地址和所述最后块地址之间的块地址对应的块以及所述最后块被逐次擦除。
执行所述擦除操作的步骤包括：擦除由所述起始块地址所选择的块，以及从要擦除的所述多个块中选择另一块地址，其中重复以上擦除和选择步骤，直到最后块被擦除。
附图说明
图1所示为根据本发明的一个实施例的闪存器件的电路图；以及
图2所示为根据本发明的一个实施例的擦除闪存器件中的块的方法的流程图。
具体实施方式
图1所示为根据本发明的一个实施例的闪存器件的电路图。本实施例的闪存器件包括存储器单元阵列110、控制逻辑电路130、高电压发生器140、X-解码器150、切换部160、页缓冲器170、Y-解码器180、数据输入/输出缓冲器190、地址寄存器部200、擦除块地址存储部210和块地址比较部220。此处，X-解码器150和切换部160形成块选择部。
存储器单元阵列110包括具有多个存储器单元(未示出)的存储器单元块MB1到MBK，其中K是整数。
控制逻辑电路130响应于外部控制信号/WE、/RE、ALE、CLE来接收命令信号CMD或地址信号ADD，并响应于命令信号CMD来产生读命令READ、编程命令PGM和擦除命令ERS之一。此外，控制逻辑电路130基于地址信号ADD来产生行地址信号RADD和列地址信号CADD。
高电压发生器140包括体电压发生器(bulk voltage generator)40、第一偏置电压发生器50和第二偏置电压发生器60。
体电压发生器40响应于读命令READ、编程命令PGM和擦除命令ERS之一来产生并向所述存储器单元的P阱提供体电压VCB。
体电压发生器40响应于读命令READ或编程命令PGM来产生低电压电平(例如，VCB＝0V)。而且，体电压发生器40响应于擦除命令ERS产生高电压电平(例如，VCB＝16V到20V)。
第一偏置电压发生器50响应于读命令READ、编程命令PGM和擦除命令ERS之一，产生漏偏置电压VGD和源偏置电压VGS。此外，第一偏置电压发生器50向全局漏选择线GDSL提供漏偏置电压VGD，并向全局源选择线GSSL提供源偏置电压VGS。特别地，响应于读命令READ，第一偏置电压发生器50针对漏偏置电压VGD和源偏置电压VGS产生高电压电平(例如，VGD＝VGS＝4.5V)。而且，响应于编程命令PGM，第一偏置电压发生器50产生VGD＝Vcc(未示出)的漏偏置电压VGD以及具有低电压电平的源偏置电压VGS。而且，响应于擦除命令ERS，第一偏置电压发生器50产生具有低电压电平的源偏置电压VGS和漏偏置电压VGD。
响应于读命令READ、编程命令PGM和擦除命令ERS之一以及解码信号DEC，第二偏置电压发生器60产生字线偏置电压VWF1至VWFJ、字线偏置电压VWS1至VWSJ或字线偏置电压VWT1至VWTJ，并向全局字线GWL1至GWLJ提供所产生的电压，其中J是整数。特别地，第二偏置电压发生器60响应于读命令READ来产生字线偏置电压VWF1至VWFJ。此外，第二偏置电压发生器60响应于编程命令PGM来产生字线偏置电压VWS1至VWSJ。此外，第二偏置电压发生器60响应于擦除命令ERS来产生字线偏置电压VWT1至VWTJ。
X-解码器150对行地址信号RADD进行解码并输出解码信号DEC。
切换部160响应于解码信号DEC来选择存储器单元块MB1至MBK中的一个或一些，并将所选择的存储器单元块(或多个存储器单元块)的本地字线(未示出)分别耦合到全局字线GWL1到GWLJ。
切换部160将所选择的存储器单元块的漏选择线(未示出)耦合到全局漏选择线GDSL，并将所选择的存储器单元块的源选择线(未示出)耦合到全局源选择线GSSL。
由于页缓冲器170、Y-解码器180和数据输入/输出缓冲器190是公知的技术，将省略有关元件170、180和190的进一步说明。
地址寄存器部200包括第一和第二地址寄存器200A和200B，并存储将被擦除的块地址。特别地，第一地址寄存器200A存储与执行擦除操作的第一块的地址对应的块地址(下面称为“起始块地址”)。此外，第二地址寄存器200B存储与要擦除的最后块的地址对应的块地址(下面称为“最后块地址”)。
当执行擦除操作时，擦除块地址存储部210存储来自控制逻辑电路130的行地址RADD或要擦除的块地址。通常，在执行擦除操作之后执行擦除验证操作，且输出验证结果。根据所述验证结果，如果正确执行了擦除操作，则擦除块地址存储部210将所述擦除块地址输出到块地址比较部220。
块地址比较部220将存储在第二地址寄存器200B中的最后块地址与擦除块地址存储部210输出的擦除块地址进行比较。
如果所述擦除块地址与最后块地址不同，块地址比较部220将擦除进展信号发送到控制逻辑电路130，于是擦除操作可进行到下一块。
但是，如果所述擦除块地址与最后块地址相同，则块地址比较部220检测到要擦除的块中的最后块已被擦除，并将擦除操作完成信号发送到控制逻辑电路130。块地址比较部220输出的擦除进展信号还用作控制逻辑电路130的擦除操作使能信号。此外，控制逻辑电路130根据块地址比较部220输出的擦除进展信号来确定是否对下一块执行擦除操作或擦除操作是否结束，并根据结果输出擦除命令ERS。
简言之，在本实施例的闪存器件中，可以逐次擦除要擦除的块，而不用在每一擦除操作之后不断地输入下一块地址。仅需要起始块地址和最后块地址。
图2所示为根据本发明的一个实施例的擦除闪存器件中的块的方法的流程图。
参考图1和图2，在步骤S210，输入擦除设置命令，以执行擦除操作。此处，擦除设置命令可从外围电路输入，如CPU等。
在步骤S220，与要擦除的第一块的地址对应的起始块地址被存储在地址寄存器部200的第一地址寄存器部200A中。
在步骤S230，存储起始块地址，然后输入伪确认命令(dummyconfirm command)。此处，所述伪确认命令可以是确认起始块地址输入结束的信号。这允许在起始块地址完成之后输入最后块地址的时序。
在步骤S240，在输入伪确认命令之后，要擦除的最后块的地址被存储在地址寄存器部200的第二地址寄存器200B中。此处，因为输入起始块地址所需的时间是恒定的，例如，3个时钟周期，所以，在距第一寄存器被加载一定时间段之后可以逐次输入最后块地址。这种情况下，步骤S230可省略。
在步骤S250，当最后块地址的存储结束时，输入擦除确认命令。此处，在经过足够输入起始块地址和最后块地址的时间之后，擦除确认命令可从外围电路如CPU等产生，并被输入到控制逻辑电路130。
在步骤S260，当输入擦除确认命令时，执行擦除操作。控制逻辑电路130输出行地址RADD、或与存储在第一地址寄存器200A中的起始块地址对应的块地址、以及擦除命令信号ERS。行地址RADD或块地址被发送到X-解码器150，并且也存储在擦除块地址存储部210中。体电压发生器40，第一偏置电压发生器50和第二偏置电压发生器60响应于擦除命令信号ERS来输出擦除操作所需的擦除电压VCB、VGD、VGS和VWT1至VWTJ。X-解码器150根据行地址RADD输出用于选择要擦除的块的块选择信号。切换部160根据块选择信号将全局字线GWL1至GWL耦合到所要擦除的块的本地字线，将全局漏选择线GDSL耦合到本地漏选择线，将全局源选择线GSSL耦合到本地源选择线，使得擦除电压VCB、VGD、VGS和VWT1至VWTJ被发送到要擦除的块中的闪存单元。因此，擦除电压VCB、VGD、VGS和VWT1至VWTJ被发送到要擦除的块，于是执行擦除操作。擦除操作结束后，确定擦除操作是否正常结束。如果擦除操作不是正常结束，则再次执行擦除操作。如果再次执行擦除操作，体电压发生器40输出的体电压VCB的电平可逐渐增加。
在步骤S270，如果擦除操作结束，则检测被擦除的块是否是要擦除的块中的最后块。特别地，擦除块地址存储部210向块地址比较部220输出所存储的擦除块地址。块地址比较部220然后将存储在第二地址寄存器200B中的最后块地址与所述擦除块地址进行比较。
如果所述最后块地址与所述擦除块地址不同，则块地址比较部220将擦除进展信号输出到控制逻辑电路130，于是可对下一块执行擦除操作。
在步骤S280，对下一块进行擦除操作，控制逻辑电路130增加行地址RADD或块地址。然后根据增加的行地址RADD再次执行擦除操作，即，再次执行步骤S260。
如果在步骤S270中所述擦除块地址与最后块地址相同，则每个要擦除的块已被擦除，于是擦除操作结束。这时，块地址比较部220禁止到控制逻辑电路130的擦除进展信号，由此结束擦除操作。
本说明书中的对“一个实施例”、“实施例”、“示例实施例”等的任何提及均表示：结合实施例所述的具体特征、结构或特性包括在本发明的至少一个实施例中。本说明书中各处出现这个词不必指同一实施例。
虽然已参考多个示意实施例说明了本发明，应该理解本领域技术人员做出的各种其他修改和实施例将包含在本公开的原理的精神和范围中。更特别地，在本公开、附图和所附权利要求的范围内，对组成部分和/或主题组合设置的设置的各种变更和修改均是可能的。

Claims (13)

1.一种闪存器件，其包括：
具有多个块的存储器单元阵列；
地址寄存器部，其被配置为存储要擦除的多个块中的要擦除的第一块的起始块地址和要擦除的所述多个块中的要擦除的最后块的最后块地址；
控制逻辑电路，其被配置成输出擦除命令信号和擦除块地址；
高电压发生器，其被配置为根据所述擦除命令信号来输出擦除操作所需的擦除电压；
块选择部，其被配置为将所述擦除电压发送到对应于所述擦除块地址的块；
擦除块地址存储部，其被配置为存储从所述控制逻辑电路输出的擦除块地址；
块地址比较部，其被配置为比较所述最后块地址与所述擦除块地址，如果所述最后块地址和所述擦除块地址不同，则向所述控制逻辑电路输出擦除进展信号，
其中所述控制逻辑电路在接收到所述擦除进展信号时增加所述擦除块地址，直到所述擦除块地址等于所述最后块地址，
其中对应于从所述控制逻辑电路输出的所述擦除块地址的所有块被逐次擦除，并且
其中所述地址寄存器部包括：
配置为存储所述起始块地址的第一地址寄存器；以及
配置为存储所述最后块地址的第二地址寄存器。
2.如权利要求1所述的闪存器件，其中所述控制逻辑电路在执行编程操作时输出编程命令信号，并在执行读操作时输出读命令信号。
3.如权利要求2所述的闪存器件，其中所述高电压发生器根据所述编程命令信号来输出编程操作所需的编程操作电压，并根据所述读命令信号来输出读操作所需的读操作电压。
4.一种闪存器件，其包括：
具有多个块的存储器单元阵列；
地址寄存器部，其被配置为接收要擦除的多个块中的要擦除的第一块的起始块地址和要擦除的所述多个块中的要擦除的最后块的最后块地址；
控制逻辑电路，其被配置为输出擦除命令信号和与要擦除的所述块之一对应的擦除块地址；
块地址比较部，其被配置为比较所述控制逻辑电路输出的擦除块地址与所述最后块地址，如果所述擦除块地址和所述最后块地址不同，则向所述控制逻辑电路输出擦除进展信号，
其中所述控制逻辑电路在接收到所述擦除进展信号时输出要擦除的另一块的擦除块地址，直到要擦除的所述最后块已经或正在被擦除，
其中对应于从所述控制逻辑电路输出的所述擦除块地址的所有块被逐次擦除，并且
其中所述地址寄存器部包括：
配置为存储所述起始块地址的第一地址寄存器；以及
配置为存储所述最后块地址的第二地址寄存器。
5.如权利要求4所述的闪存器件，其中当所述控制逻辑电路输出的擦除块地址对应于所述最后块地址时，所述擦除进展信号指示要擦除的所述最后块已经被擦除。
6.如权利要求4所述的闪存器件，其还包括：
擦除块地址存储部，其被配置为接收从所述控制逻辑电路输出的擦除块地址，并向所述块地址比较部输出所述擦除块地址。
7.如权利要求4所述的闪存器件，其还包括：
高电压发生器，其被配置为根据所述控制逻辑电路输出的擦除命令信号来输出擦除操作所需的擦除电压；以及
块选择部，其被配置为将所述擦除电压发送到对应于所述擦除块地址的块。
8.如权利要求4所述的闪存器件，其中所述地址寄存器部和所述块地址比较部共享所述第二地址寄存器。
9.一种擦除闪存器件中的块的方法，其包括:
在第一地址寄存器中存储与要擦除的多个块中的要擦除的第一块的地址对应的起始块地址；
在第二地址寄存器中存储与要擦除的多个块中的要擦除的最后块的地址对应的最后块地址；
从所述第一块开始执行擦除操作，直到所述最后块被擦除；
确定最近正在擦除或已被擦除的块是否对应于所述多个块中的要擦除的所述最后块；
如果最近正在擦除或已被擦除的块不对应于所述最后块，则生成擦除进展信号以增加最近正在擦除或已被擦除的块的地址或从要擦除的多个块中选择另一块地址；以及
如果最近正在擦除或已被擦除的块对应于所述最后块，则停止所述擦除操作，
其中，所述第一块、与所述起始块地址和所述最后块地址之间的块地址对应的块以及所述最后块被逐次擦除。
10.如权利要求9所述的方法，其还包括：
在存储所述起始块地址之前，输入用于擦除操作的擦除设置命令。
11.如权利要求9所述的方法，其还包括：
在存储所述最后块地址之前，输入伪确认命令，用于调整所述最后块地址的输入时序。
12.如权利要求9所述的方法，其还包括：
在所述擦除操作之前输入擦除确认命令。
13.如权利要求9所述的方法，其还包括：
执行所述擦除操作之后，确定所述擦除操作是否已正确执行。
CN201410337920.2A 2006-09-29 2006-12-31 闪存器件及其中闪存单元块的擦除方法 Pending CN104123965A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2006-0096184 2006-09-29
KR1020060096184A KR100769771B1 (ko) 2006-09-29 2006-09-29 플래시 메모리 장치 및 그 소거 방법

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CNA2006101564469A Division CN101154457A (zh) 2006-09-29 2006-12-31 闪存器件及其中闪存单元块的擦除方法

Publications (1)

Publication Number Publication Date
CN104123965A true CN104123965A (zh) 2014-10-29

Family

ID=38815690

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201410337920.2A Pending CN104123965A (zh) 2006-09-29 2006-12-31 闪存器件及其中闪存单元块的擦除方法
CNA2006101564469A Pending CN101154457A (zh) 2006-09-29 2006-12-31 闪存器件及其中闪存单元块的擦除方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CNA2006101564469A Pending CN101154457A (zh) 2006-09-29 2006-12-31 闪存器件及其中闪存单元块的擦除方法

Country Status (4)

Country Link
US (1) US7684254B2 (zh)
JP (1) JP2008090995A (zh)
KR (1) KR100769771B1 (zh)
CN (2) CN104123965A (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101559843B1 (ko) 2009-03-25 2015-10-15 삼성전자 주식회사 저항체를 이용한 비휘발성 메모리 장치
CN101923900B (zh) * 2009-06-09 2014-06-11 北京兆易创新科技股份有限公司 一种非易失存储器的擦除方法及装置
KR101710089B1 (ko) * 2010-08-26 2017-02-24 삼성전자주식회사 불휘발성 메모리 장치, 그것의 동작 방법, 그리고 그것을 포함하는 메모리 시스템
CN103561321B (zh) * 2013-10-15 2017-01-18 深圳创维数字技术有限公司 一种防止Android智能机顶盒非正常刷机的方法及装置
KR102452993B1 (ko) 2016-03-25 2022-10-12 에스케이하이닉스 주식회사 반도체 메모리 장치 및 이의 동작 방법

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0559213B1 (en) * 1992-03-05 1999-09-15 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device
JP2667617B2 (ja) * 1992-03-05 1997-10-27 株式会社東芝 不揮発性半導体記憶装置
JPH06275086A (ja) * 1993-03-24 1994-09-30 Mitsubishi Electric Corp 不揮発性半導体記憶装置
JPH10326493A (ja) * 1997-05-23 1998-12-08 Ricoh Co Ltd 複合化フラッシュメモリ装置
JP3920501B2 (ja) 1999-04-02 2007-05-30 株式会社東芝 不揮発性半導体記憶装置及びそのデータ消去制御方法
KR20010004269A (ko) * 1999-06-28 2001-01-15 김영환 플래쉬 메모리 셀 어레이 구조 및 데이터 기록 방법
KR100318324B1 (ko) * 1999-10-19 2001-12-22 박종섭 이피롬 어드레스 발생회로
KR100383774B1 (ko) * 2000-01-26 2003-05-12 삼성전자주식회사 공통 인터페이스 방식의 메모리 장치들을 구비한 시스템
KR100414146B1 (ko) * 2000-06-27 2004-01-13 주식회사 하이닉스반도체 플래쉬 메모리 소자의 소거 방법
JP3802763B2 (ja) * 2001-01-29 2006-07-26 シャープ株式会社 不揮発性半導体メモリ装置およびその消去方法
US6549467B2 (en) 2001-03-09 2003-04-15 Micron Technology, Inc. Non-volatile memory device with erase address register
KR100685643B1 (ko) * 2002-07-06 2007-02-22 주식회사 하이닉스반도체 플래시 메모리의 소거 방법
JP4615241B2 (ja) * 2003-04-08 2011-01-19 三星電子株式会社 マルチチップでマルチセクタ消去動作モードを実行する半導体メモリチップ及びマルチチップパッケージ、及びマルチセクタ消去方法
JP2005135544A (ja) * 2003-10-31 2005-05-26 Matsushita Electric Ind Co Ltd 半導体記録媒体及び半導体記録媒体のデータ消去方法
JP2005302230A (ja) * 2004-04-15 2005-10-27 Toshiba Corp 不揮発性半導体記憶装置
US7110301B2 (en) * 2004-05-07 2006-09-19 Samsung Electronics Co., Ltd. Non-volatile semiconductor memory device and multi-block erase method thereof
KR100634433B1 (ko) * 2004-09-13 2006-10-16 삼성전자주식회사 불 휘발성 반도체 메모리 장치 및 그것의 멀티-블록 소거방법
JP2006039966A (ja) * 2004-07-27 2006-02-09 Toshiba Corp メモリカードおよびメモリカードに搭載されるカード用コントローラ並びにメモリカードの処理装置
KR100725980B1 (ko) * 2005-07-23 2007-06-08 삼성전자주식회사 비휘발성 메모리에 저장된 데이터를 독출하는 속도를개선할 수 있는 반도체 장치와 그 개선방법
TWI286318B (en) * 2005-10-04 2007-09-01 Elite Semiconductor Esmt An erase method to reduce erase time and to prevent over-erase

Also Published As

Publication number Publication date
CN101154457A (zh) 2008-04-02
US7684254B2 (en) 2010-03-23
JP2008090995A (ja) 2008-04-17
KR100769771B1 (ko) 2007-10-23
US20080084766A1 (en) 2008-04-10

Similar Documents

Publication Publication Date Title
KR100463197B1 (ko) 멀티-페이지 프로그램 동작, 멀티-페이지 읽기 동작,그리고 멀티-블록 소거 동작을 갖는 낸드 플래시 메모리장치
US7417899B2 (en) Method of verifying flash memory device
JP5285102B2 (ja) 半導体記憶装置
KR20140046979A (ko) 불휘발성 반도체 메모리 디바이스 및 데이터 독출 방법
JPH0628899A (ja) 不揮発性半導体記憶装置
US8605512B2 (en) Nonvolatile semiconductor memory device and method of operating a nonvolatile memory device
CN110914908A (zh) 半导体存储装置
TW201812750A (zh) 半導體記憶裝置及記憶體系統
JP2013125576A (ja) 不揮発性半導体記憶装置
KR20100033816A (ko) 비휘발성 메모리 장치의 프로그램 방법
US9514826B2 (en) Programming method for NAND-type flash memory
US8233327B2 (en) Method of programming nonvolatile memory device
CN112102866B (zh) 快闪存储器及其控制方法
TWI459389B (zh) 半導體記憶體裝置、記憶體裝置讀取程式以及方法
CN104123965A (zh) 闪存器件及其中闪存单元块的擦除方法
JP2006024347A (ja) ビットスキャニングプログラムを実行する不揮発性メモリ装置
JP2009048750A (ja) 不揮発性半導体記憶装置
CN101174456A (zh) 非易失性存储器件和从其读取信息的方法
JP5467938B2 (ja) 半導体メモリ
US20130166853A1 (en) Semiconductor memory device and operating method thereof
US8296499B2 (en) Flash memory device and program method thereof
KR100732257B1 (ko) 페이지 버퍼 및 이를 이용한 플래쉬 메모리 소자의 소거검증 방법
KR100568117B1 (ko) 가속화된 비트 스캐닝 프로그램을 수행하는 불휘발성메모리 장치
KR20120005836A (ko) 반도체 메모리 장치 및 그 소거 방법
JP2007250175A (ja) 不揮発性メモリ装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20141029

WD01 Invention patent application deemed withdrawn after publication