CN103117088B - 半导体器件及其操作方法 - Google Patents

半导体器件及其操作方法 Download PDF

Info

Publication number
CN103117088B
CN103117088B CN201210415393.3A CN201210415393A CN103117088B CN 103117088 B CN103117088 B CN 103117088B CN 201210415393 A CN201210415393 A CN 201210415393A CN 103117088 B CN103117088 B CN 103117088B
Authority
CN
China
Prior art keywords
algorithm
reset
rom
semiconductor devices
response
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210415393.3A
Other languages
English (en)
Other versions
CN103117088A (zh
Inventor
姜泰圭
宋尚炫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN103117088A publication Critical patent/CN103117088A/zh
Application granted granted Critical
Publication of CN103117088B publication Critical patent/CN103117088B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/20—Initialising; Data preset; Chip identification
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/22—Safety or protection circuits preventing unauthorised or accidental access to memory cells
    • G11C16/225—Preventing erasure, programming or reading when power supply voltages are outside the required ranges
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/32—Timing circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Read Only Memory (AREA)
  • Stored Programmes (AREA)

Abstract

本发明涉及一种半导体器件及其操作方法。半导体器件包括：ROM，所述ROM用于储存编程算法、擦除算法、读取算法以及复位算法，并且输出与选中的算法相对应的ROM数据；编程计数器，所述编程计数器用于将ROM地址输出到ROM，以便顺序操作选中的算法；内部电路，所述内部电路用于响应于根据所述ROM数据的多个内部电路控制信号，而执行与所述选中的算法相对应的操作；以及复位电路，所述复位电路用于通过响应于从外部输入的复位命令，而将编程计数器初始化来停止运行的算法的进程，并执行复位算法。

Description

半导体器件及其操作方法
相关申请的交叉引用
本申请基于并要求2011年10月27日向韩国知识产权局提交的申请号为10-2011-0110582的韩国专利申请的优先权，其全部内容通过引用合并于此。
技术领域
本发明总体而言涉及一种半导体器件及其操作方法，更具体而言，涉及一种能在输入复位命令时防止超规格（over-spec）的半导体器件及其操作方法。
背景技术
半导体器件包括用于控制包括在其中的电路的操作的微控制器。
微控制器响应于输入到半导体器件的操作命令而控制内部电路的操作。当半导体器件响应于外部命令执行操作时，半导体器件可以接收来自用户的指示操作停止并返回初始状态的复位命令。在这种情况下，当微控制器在运行操作中执行复位命令时，由于操作错误而会导致半导体器件处于异常状态。
为了防止异常状态，半导体器件可以借助于复位检查码，在运行操作期间识别是否输入复位命令。
例如，当通过外部命令在运行编程操作期间从外部输入复位命令时，执行编程操作直到复位检查码，并且此后执行初始化操作。复位检查码判定是否提供复位命令。
存在多个复位检查码用于编程操作、读取操作以及擦除操作，但是复位检查码的位置可以不同。
因此，当从外部输入复位命令时，复位命令输入时的时刻tRST和最终完成诸如编程操作、读取操作或擦除操作的操作时的时刻并非总是同步的，由此在器件中产生超规格。
发明内容
本发明提供了一种半导体器件及其操作方法，所述半导体器件通过当从外部输入复位命令时，将微控制器内的编程计数器复位并且执行储存在ROM中的算法的复位检查码，使得无论运行操作的状态如何，都具有相同的复位时间。
本发明的一个实施例提供了一种半导体器件，所述半导体器件包括：ROM，所述ROM用于储存编程算法、擦除算法、读取算法以及复位算法，并输出与选中的算法相对应的ROM数据；编程计数器，所述编程计数器用于将ROM地址输出到ROM，以便顺序操作选中的算法；内部电路，所述内部电路响应于根据所述ROM数据的多个内部电路控制信号，而执行与选中的算法相对应的操作；以及复位电路，所述复位电路通过响应于从外部输入的复位命令将编程计数器初始化来停止运行的算法的进程，并执行复位操作。
本发明的另一个实施例提供了一种半导体器件，所述半导体器件包括：微控制器，所述微控制器响应于从外部输入的命令而输出多个内部电路控制信号；内部电路，所述内部电路响应于所述多个内部电路控制信号而执行编程操作、擦除操作或读取操作；以及复位电路，所述复位电路控制微控制器以便停止运行的算法，并在从外部输入复位命令时执行复位算法。
本发明的另一个实施例提供了一种操作半导体器件的方法，所述方法包括以下步骤：响应于从外部输入的操作命令，而执行编程算法、读取算法以及擦除算法中的一种算法；当从外部输入复位命令时，将编程计数器初始化以移动到所述一种算法的第一行语法；经由记录在所述第一行语法中的复位检查码来判定是否输入复位信号；以及当判定出输入复位信号时，执行复位算法。
响应于本发明的各种实施例，当从外部输入复位命令时，储存在ROM中的算法的复位检查码是通过将微控制器内的编程计数器复位来执行的，由此无论运行操作的状态如何都具有相同的时间，由此防止在复位操作中半导体器件的超规格。
可以将一个复位检查码储存在ROM内的算法中，使得可以改善半导体器件的效率，因为可以将用于执行复位操作的多个子例程统一到一个子例程中。
前述概要仅是说明性的，而并非意图以任何方式进行限制。通过参照附图和以下详细的描述，除了上述说明性的方面、实施例以及特点之外，其它方面、实施例以及特点将变得明显。
附图说明
图1是说明根据本发明的一个实施例的半导体器件的框图。
图2是详细说明图1中所示的微控制器的框图。
图3是用于说明图2中示出的微控制器的操作的信号的波形图。
图4是说明根据本发明的一个实施例的半导体器件的操作的流程图。
具体实施方式
在下文中，将参照附图详细地描述本发明的实施例。然而，本发明不限定于以下公开的实施例，并且可以采用不同的方式实施。提供实施例仅出于说明的目的，并且用于使本领域的技术人员完全理解本发明的范围。
图1是说明根据本发明的一个实施例的半导体器件的框图。
参见图1，半导体器件包括存储器单元阵列110、页缓冲器单元120、Y译码器130、电源140、X译码器150以及微控制器160。
存储器单元阵列110包括可以储存数据的多个存储器单元。
页缓冲器单元120包括与存储器单元阵列110的多个位线连接的多个页缓冲器。每个页缓冲器暂时地储存经由Y译码器130传送来的编程数据，响应于页缓冲器控制信号PB_SIG而在编程操作中控制相应的位线的电位，在读取操作中感测相应位线的电位，暂时地储存读取数据，然后将储存的数据输出到Y译码器130。
Y译码器130响应于Y译码器控制信号YDEC_SIG，在编程操作中将经由数据线输入的编程数据传送到与列地址相对应的页缓冲器，并且在读取操作中将从页缓冲器传送来的读取数据输出到数据线。
电源140响应于电源控制信号HG_SIG，而产生每种操作所需的操作电压（例如，编程电压Vpgm、读取电压Vread以及通过电压Vpass）。
X译码器150响应于X译码器控制信号XDEC_SIG，将电源140中所产生的操作电压传送到存储器单元阵列110的字线WL<n:0>。
存储器单元阵列110、页缓冲器单元120、Y译码器130、电源140以及X译码器150是在半导体器件中执行内部操作的电路，并且它们可以被定义为内部电路。
微控制器160响应于从外部输入的命令，产生并输出页缓冲器控制信号PB_SIG、Y译码器控制信号YDEC_SIG、电源控制信号HG_SIG以及X译码器控制信号XDEC_SIG。当从外部输入复位命令时，通过将包括在微控制器160中的编程计数器初始化，从在ROM中储存有复位语法的第一行再次执行算法，使得停止运行操作以执行复位操作。
图2是详细说明图1所示的微控制器的框图。
参见图2，微控制器160包括命令输入单元161、编程计数器162、ROM 163、复位信号发生器164、命令译码器165、输出寄存器166以及胶合逻辑167。
命令输入单元161响应于从外部输入的命令而产生命令信号，并且将产生的命令信号输出到ROM 163。当从外部输入复位命令0xFF时，命令输入单元161输出复位使能信号CI_RESEN到复位信号发生器164。
编程计数器162响应于状态信号PH1，输出在半导体器件的编程操作、读取操作或擦除操作中顺序增加的ROM地址ROMADD<11:0>。编程计数器162响应于编程计数器复位信号PC_RESET而被初始化，并且输出初始ROM地址ROMADD<0>。
ROM 163储存与半导体器件的编程操作、读取操作以及擦除操作相对应的算法，并且在每个算法的第一行语法中记录复位检查码。ROM 163响应于从命令输入单元161输出的命令信号，而执行与编程操作、读取操作以及擦除操作相对应的算法，并响应于从编程计数器162输出的ROM地址ROMADD<11:0>而顺序输出与每个算法的语法相对应的ROM数据ROMDATA<23:0>。
复位信号发生器164响应于复位使能信号CI_RESEN而输出编程计数器复位信号PC_RESET。复位信号发生器164响应于电路初始化信号LOGRST而被初始化，并且响应于测试信号CNFPCRESETDIS，而无论复位使能信号CI_RESEN如何，将编程计数器复位信号PC_RESET去激活。
命令译码器165通过将从ROM 163接收的ROM数据ROMDATA<23:0>译码，来输出多个控制信号CS。
输出寄存器166暂时地储存多个控制信号CS，然后将储存的控制信号CS顺序输出到胶合逻辑167。
参见图1，胶合逻辑167通过利用从输出寄存器166接收的多个控制信号CS，而产生并输出页缓冲器控制信号PB_SIG、Y译码器控制信号YDEC_SIG、电源控制信号HG_SIG、以及X译码器控制信号XDEC_SIG。
图3是用于说明图2示出的微控制器的操作的信号的波形图。
图4是说明根据本发明的一个实施例的半导体器件的操作的流程图。
将参照图1至图4来描述根据本发明的一个实施例的半导体器件的操作。
以下将描述在运行编程操作期间输入复位命令的情况。
具体地，以下将首先描述在输入复位命令之前用于执行编程操作的半导体器件的操作。
在编程操作中，当从外部输入编程命令时，执行储存在ROM 163中的编程算法，使得响应于ROM地址ROMADD<11:0>而顺序输出ROM数据ROMDATA<23:0>。
胶合逻辑（glue logic）167响应于根据ROM数据ROMDATA<23:0>的控制信号CS，而产生并输出与编程操作相对应的页缓冲器控制信号PB_SIG、Y译码器控制信号YDEC_SIG、电源控制信号HG_SIG以及X译码器控制信号XDEC_SIG。
存储器单元阵列110的内部电路、页缓冲器单元120、Y译码器130、电源140以及X译码器150响应于页缓冲器控制信号PB_SIG、Y译码器控制信号YDEC_SIG、电源控制信号HG_SIG以及X译码器控制信号XDEC_SIG，而执行用于将数据编程在存储器单元阵列110中的编程操作。
以下描述用于输入复位命令的步骤S410。
当从外部输入复位命令0XFF时，命令输入单元161输出高电压电平的复位使能信号CI_RESEN。复位信号发生器164响应于高电压电平的复位使能信号CI_RESEN，而以相应的高电压电平输出编程计数器复位信号PC_RESET预定的时间。
以下描述用于将编程计数器复位的步骤S420。
编程计数器162响应于编程计数器复位信号PC_RESET而被初始化，并输出初始ROM地址ROMADD<0>。
以下描述用于移动到算法的第一行语法的步骤S430。
ROM 163响应于从编程计数器162输出的初始ROM地址ROMADD<0>，而移动到记录在运行算法的第一行语法中的复位检查码。
以下描述用于检查复位的步骤S440。
执行与储存在ROM 163中的算法的第一行语法中的复位检查码相对应的复位检查操作。
以下描述用于判定复位的步骤S450。
通过与复位检查码相对应的复位检查操作的执行，来判定是否从外部输入复位命令。
以下描述用于处理算法的步骤S460。
当通过与复位检查码相对应的复位检查操作的执行，判定出未从外部输入复位命令时，从开始处顺序地再次执行运行编程算法。
以下描述用于移动到复位子例程的步骤S470。
当通过与复位检查码相对应的复位检查操作的执行，判定出从外部输入复位命令时，ROM移动到储存有用于复位操作的ROM数据的复位子例程。
以下描述用于执行复位操作的步骤S480。
在移动到复位子例程之后，ROM输出用于复位操作的ROM数据ROMDATA<23:0>。胶合逻辑响应于根据ROM数据ROMDATA<23:0>的控制信号CS，而顺序关断与编程操作相对应的页缓冲器控制信号PB_SIG、Y译码器控制信号YDEC_SIG、电源控制信号HG_SIG以及X译码器控制信号XDEC_SIG，以终止当前运行的编程操作。
如上所述，根据本发明，当在内部操作期间，从外部输入复位命令时，通过初始化编程计数器从算法的第一行语法再次执行复位检查码，由此无论当前运行的操作的状态如何仍具有相同的复位时间。因此，可以防止在复位操作中半导体器件的超规格。
可以将一个复位检查码储存在ROM中所储存的每个算法中，使得可以改善半导体器件的效率，因为可以将用于执行复位操作的多个子例程统一到一个子例程中。
从前文的描述中，将可以理解，出于说明的目的已经描述了本发明的不同实施例，并且在不脱离本发明的范围和精神的情况下可以进行各种修改。因此本发明的不同实施例并不用于限定，而通过所附权利要求来指示真正的范围和精神。

Claims (19)

1.一种半导体器件，包括：
ROM，所述ROM被配置成储存编程算法、擦除算法、读取算法以及复位算法，并且输出与选中的算法相对应的ROM数据；
编程计数器，所述编程计数器被配置成将ROM地址输出到ROM，以便操作选中的算法；
内部电路，所述内部电路被配置成响应于根据所述ROM数据的多个内部电路控制信号，而执行与所述选中的算法相对应的操作；以及
复位电路，所述复位电路被配置成通过响应于从外部输入的复位命令，而将所述编程计数器初始化来停止运行的算法的进程，并执行所述复位算法。
2.如权利要求1所述的半导体器件，其中，在所述编程算法、所述擦除算法以及所述读取算法中的第一行语法中储存有复位检查码。
3.如权利要求1所述的半导体器件，其中，所述复位电路包括复位信号发生器，所述复位信号发生器被配置成响应于所述复位命令而输出编程计数器复位信号。
4.如权利要求3所述的半导体器件，其中，所述编程计数器被配置成响应于所述编程计数器复位信号而输出初始ROM地址。
5.如权利要求1所述的半导体器件，其中，所述ROM被配置成响应于从外部输入的操作命令，而输出与所述编程算法、所述擦除算法或所述读取算法相对应的所述ROM数据。
6.如权利要求5所述的半导体器件，还包括：
命令译码器，所述命令译码器被配置成响应于所述ROM数据，而输出多个控制信号；以及
胶合逻辑，所述胶合逻辑被配置成响应于所述多个控制信号，而输出用于控制所述内部电路的所述多个内部电路控制信号。
7.如权利要求6所述的半导体器件，还包括：
输出寄存器，所述输出寄存器被配置成暂时地储存所述多个控制信号；以及
命令输入单元，所述命令输入单元被配置成产生命令输入以发送到所述ROM。
8.如权利要求1所述的半导体器件，其中，所述内部电路包括：
存储器单元阵列，所述存储器单元阵列包括多个存储器单元；
页缓冲器单元，所述页缓冲器单元被配置成储存编程数据或感测所述多个存储器单元的编程状态，并且与所述存储器单元阵列的位线耦接；
电源，所述电源被配置成产生多个操作电压；以及
X译码器，所述X译码器被配置成选择性地将所述多个操作电压传送到所述存储器单元阵列。
9.如权利要求8所述的半导体器件，其中，所述内部电路还包括Y译码器，所述Y译码器被配置成将编程数据传送到所述页缓冲器，或输出读取数据。
10.如权利要求2所述的半导体器件，其中，所述ROM被配置成当通过所述复位检查码判定出输入所述复位命令时，执行所述复位算法。
11.一种半导体器件，包括：
微控制器，所述微控制器被配置成响应于从外部输入的命令，而输出多个内部电路控制信号；
内部电路，所述内部电路被配置成响应于所述多个内部电路控制信号而执行编程操作、擦除操作或读取操作；以及
复位电路，所述复位电路被配置成控制所述微控制器，以便当从外部输入复位命令时停止运行的算法并执行复位算法，
其中，所述微控制器包括：
ROM，所述ROM被配置成储存编程算法、擦除算法、读取算法以及复位算法，并响应于从外部输入的命令根据ROM地址而输出选中的算法作为ROM数据；
编程计数器，所述编程计数器被配置成产生所述ROM地址；以及
胶合逻辑，所述胶合逻辑被配置成响应于所述ROM数据，而输出用于控制所述内部电路的所述多个内部电路控制信号。
12.如权利要求11所述的半导体器件，还包括：
输出寄存器，所述输出寄存器被配置成暂时地储存所述多个控制信号；以及
命令输入单元，所述命令输入单元被配置成产生命令输入以发送到所述ROM。
13.如权利要求11所述的半导体器件，其中，在所述编程算法、擦除算法以及读取算法中的每个的第一行语法中记录有复位检查码。
14.如权利要求11所述的半导体器件，其中，所述复位电路包括复位信号发生器，所述复位信号发生器被配置成响应于所述复位命令而输出编程计数器复位信号。
15.如权利要求14所述的半导体器件，其中，所述编程计数器响应于所述编程计数器复位信号而输出初始ROM地址。
16.如权利要求11所述的半导体器件，其中，所述内部电路包括：
存储器单元阵列，所述存储器单元阵列包括多个存储器单元；
页缓冲器单元，所述页缓冲器单元被配置成储存编程数据，或感测所述多个存储器单元的编程状态，并与所述存储器单元阵列的位线耦接；
电源，所述电源被配置成产生多个操作电压；以及
X译码器，所述X译码器被配置成选择性地将所述多个操作电压传送到所述存储器单元阵列。
17.如权利要求16所述的半导体器件，其中，所述内部电路还包括Y译码器，所述Y译码器被配置成将编程数据传送到所述页缓冲器，或输出读取数据。
18.如权利要求11所述的半导体器件，其中，所述ROM被配置成当通过所述复位检查码判定出输入所述复位命令时，执行所述复位算法。
19.一种操作半导体器件的方法，所述方法包括以下步骤：
响应于从外部输入的操作命令，而执行储存在ROM中的编程算法、读取算法、擦除算法和复位算法之中的一种算法；
当从外部输入复位命令时，初始化编程计数器，并移动到所述一种算法中的第一行语法；
经由记录在所述第一行语法中的复位检查码，来判定是否输入复位信号；以及
当判定出输入所述复位信号时，根据复位算法对内部电路执行复位操作。
CN201210415393.3A 2011-10-27 2012-10-26 半导体器件及其操作方法 Active CN103117088B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2011-0110582 2011-10-27
KR1020110110582A KR20130046171A (ko) 2011-10-27 2011-10-27 반도체 장치 및 이의 동작 방법

Publications (2)

Publication Number Publication Date
CN103117088A CN103117088A (zh) 2013-05-22
CN103117088B true CN103117088B (zh) 2017-07-28

Family

ID=48172304

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210415393.3A Active CN103117088B (zh) 2011-10-27 2012-10-26 半导体器件及其操作方法

Country Status (3)

Country Link
US (1) US8953397B2 (zh)
KR (1) KR20130046171A (zh)
CN (1) CN103117088B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170120174A (ko) * 2015-03-03 2017-10-30 임머숀 코퍼레이션 웨어러블 장치 표면 햅틱 상호 작용
KR102522154B1 (ko) * 2016-03-15 2023-04-17 에스케이하이닉스 주식회사 반도체 메모리 장치의 컨트롤러 및 이의 동작 방법
KR20190029316A (ko) 2017-09-12 2019-03-20 에스케이하이닉스 주식회사 마이크로 컨트롤러, 이를 포함하는 메모리 시스템 및 이의 동작방법
KR102577268B1 (ko) * 2018-10-15 2023-09-12 에스케이하이닉스 주식회사 메모리 장치 및 이의 동작 방법
CN110908721B (zh) * 2019-11-18 2022-10-14 江苏芯盛智能科技有限公司 Rom数据加载模块、装置及方法
CN112259150B (zh) * 2020-10-20 2023-08-04 深圳市泰祺科技有限公司 一种eeprom存储器编程精度校正电路及方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0668280A (ja) * 1992-03-18 1994-03-11 Nec Corp リセット回路
CN1100553A (zh) * 1993-08-10 1995-03-22 株式会社日立制作所 半导体非易失性存储器件
US7706183B2 (en) * 2005-07-27 2010-04-27 Spansion Llc Read mode for flash memory

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7574611B2 (en) * 2005-11-28 2009-08-11 Atmel Corporation Command decoder for microcontroller based flash memory digital controller system
KR101005188B1 (ko) * 2009-02-26 2011-01-04 주식회사 하이닉스반도체 불휘발성 메모리 소자 및 그 동작 방법
KR101005155B1 (ko) * 2009-05-13 2011-01-04 주식회사 하이닉스반도체 불휘발성 메모리 소자 및 그 테스트 방법
KR20120037188A (ko) 2010-10-11 2012-04-19 에스케이하이닉스 주식회사 집적회로의 리셋 장치 및 리셋 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0668280A (ja) * 1992-03-18 1994-03-11 Nec Corp リセット回路
CN1100553A (zh) * 1993-08-10 1995-03-22 株式会社日立制作所 半导体非易失性存储器件
US7706183B2 (en) * 2005-07-27 2010-04-27 Spansion Llc Read mode for flash memory

Also Published As

Publication number Publication date
US20130107647A1 (en) 2013-05-02
CN103117088A (zh) 2013-05-22
KR20130046171A (ko) 2013-05-07
US8953397B2 (en) 2015-02-10

Similar Documents

Publication Publication Date Title
CN103117088B (zh) 半导体器件及其操作方法
CN1905070B (zh) 能够存储多比特数据和单比特数据的闪存设备
CN107589905B (zh) 存储器系统及其操作方法
CN101847441B (zh) 非易失性半导体存储装置
CN1905069B (zh) 将多级单元快闪存储设备编程的方法和装置
CN101373638B (zh) 控制对包括多级单元的闪存器件的回拷贝操作的方法
CN103177764B (zh) 半导体存储器件及其操作方法
CN110400588A (zh) 存储器装置以及该存储器装置的操作方法
CN100479062C (zh) 页缓冲器电路、快闪存储器器件及其编程操作方法
CN102646447A (zh) 非易失性存储器件、存储控制器及其方法
CN100492542C (zh) 用于验证预先擦除的具有页缓冲器的非易失性存储器装置
CN106157999A (zh) 包括虚设存储单元的半导体存储器件及其操作方法
CN105006250B (zh) 半导体器件、半导体存储器件和存储系统
CN110083554A (zh) 用于配置混合存储器模块的存储器的i/o的设备及方法
CN112732595B (zh) 管理存取存储器子系统中的存储器组件或逻辑组件的模式
KR101044466B1 (ko) 불휘발성 메모리 소자의 프로그램 방법
CN106373610A (zh) 半导体存储器件及其操作方法
CN101154456A (zh) 闪存器件及使用其的擦除方法
CN103578541A (zh) 非易失性半导体存储器装置及其读出方法
CN102201022A (zh) 用于fpga验证的方法和装置
CN104517644A (zh) 非易失性存储器装置及其数据验证方法
CN106373609A (zh) 包括半导体存储装置的存储系统及其操作方法
CN109697028A (zh) 虚拟分区管理
CN109243508A (zh) 半导体存储器装置及其操作方法
KR20080114796A (ko) 메모리 디바이스 분산형 제어기 시스템

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant