KR20120037188A - 집적회로의 리셋 장치 및 리셋 방법 - Google Patents

집적회로의 리셋 장치 및 리셋 방법 Download PDF

Info

Publication number
KR20120037188A
KR20120037188A KR1020100098800A KR20100098800A KR20120037188A KR 20120037188 A KR20120037188 A KR 20120037188A KR 1020100098800 A KR1020100098800 A KR 1020100098800A KR 20100098800 A KR20100098800 A KR 20100098800A KR 20120037188 A KR20120037188 A KR 20120037188A
Authority
KR
South Korea
Prior art keywords
command
reset
algorithm
address
input
Prior art date
Application number
KR1020100098800A
Other languages
English (en)
Inventor
최대일
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020100098800A priority Critical patent/KR20120037188A/ko
Publication of KR20120037188A publication Critical patent/KR20120037188A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/20—Memory cell initialisation circuits, e.g. when powering up or down, memory clear, latent image memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/10—Decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electronic Switches (AREA)

Abstract

본 발명의 실시 예에 따른 집적회로의 리셋 처리 장치는, 실행 명령어가 입력되는 경우, 그 명령어가 어느 알고리즘에 관련되었는지를 판단한 후, 판단된 알고리즘의 저장된 위치에 대한 어드레스 정보를 출력하고, 리셋 명령어가 입력되는 경우, 리셋 명령어 입력을 알리는 제어신호를 출력하는 명령어 인터페이스; 상기 명령어 인터페이스로부터의 제어신호에 응답하여, 상기 리셋 명령어에 관련된 알고리즘의 저장된 위치에 대한 어드레스 정보를 출력하는 리셋 제어부; 상기 명령어 인터페이스 또는 리셋 제어부로부터 입력되는 어드레스 정보를 시작 어드레스로 하여 어드레스 카운팅을 실시하고, 카운팅되는 카운팅 어드레스를 출력하는 어드레스 디코더; 및 상기 실행 명령어 또는 리셋 명령어에 관련된 알고리즘들을 저장하고, 상기 카운팅 어드레스에 따라 선택되는 알고리즘이 실시되게 하는 알고리즘부를 포함한다.

Description

집적회로의 리셋 장치 및 리셋 방법{Reset unit in a intergrated circuit and method of restting the intergrated circuit using the same}
본 발명은 집적회로의 리셋 장치 및 리셋 방법에 관한 것이다.
반도체 메모리 장치와 같이 집적회로는 내부에 포함되는 전자 회로들의 동작 제어를 위한 마이크로프로세서(Micro Processor)를 포함한다.
마이크로프로세서는 집적회로에 입력되는 동작 명령에 따라서, 내부 회로들의 동작을 제어한다. 집적회로는 외부 명령에 의한 동작을 실시하고 있을 때, 사용자로부터 동작을 중단하고 초기화 상태로 돌아가라는 리셋(Reset) 명령을 입력받을 수 있다.
이때, 마이크로프로세서는 현재 진행 중인 동작에 관계없이 리셋 명령을 실행하면 동작 오류로 인해서 집적회로가 비정상적인 상태가 될 수 있다.
이를 방지하기 위해서, 집적회로에 입력되는 동작 명령을 실행하는 알고리즘의 중간 중간에 리셋 명령이 입력되었는지를 확인하는 부분을 삽입하게 된다.
도 1은 집적회로에서 리셋 명령 입력을 확인하는 과정을 설명하기 위한 알고리즘의 한 예를 나타낸다.
도 1을 참조하면, 예를 들어 반도체 메모리 장치와 같은 집적 회로에서 프로그램 명령을 실행하기 위한 알고리즘을 나타낸다.
프로그램 명령에 따른 프로그램 동작을 실시하기 위해서 반도체 메모리 장치의 컨트롤러는 먼저 프로그램할 메모리 셀의 선택을 위한 워드라인 및 비트라인을 선택하는 동작을 실시하도록 제어한다(S110).
워드라인 및 비트라인 선택 동작이 완료된 후, 컨트롤러는 외부로부터 리셋 명령이 입력되어있는 상태인지를 확인한다(S120).
컨트롤러는 외부로부터의 리셋 명령이 입력되지 않은 상태임을 확인한 후에는 동작 전압을 생성하는 동작을 위한 제어를 한다(S130). 그리고 다시 외부로부터 리셋 명령이 입력되었는지를 확인한다(S140).
컨트롤러는 외부에서 리셋 명령이 입력되지 않은 상태라면, 생성된 동작 전압이 워드라인에 인가될 수 있게 하여 프로그램이 실시되게 한다(S150).
컨트롤러는 프로그램이 끝나면, 다시 외부로부터의 리셋 명령이 입력되어 있는지를 확인한다(S160). 그리고 외부로부터의 리셋 명령이 없으면 프로그램 검증을 위한 동작 전압을 생성하게 한다(S170).
이후에 프로그램 검증 동작 및 검증 패스가 되지 않은 경우에 다시 프로그램을 실시하는 알고리즘이 계속 실시된다. 이때 컨트롤러는 각각의 동작이 끝날 때마다 외부로부터의 리셋 명령이 입력되어 있는지를 확인한다.
예를 들어 프로그램이 진행되고 있는 동안 외부로부터 리셋 명령이 입력된다면, 컨트롤러는 이에 대해서 바로 반응할 수 없다. 대신에 프로그램 동작이 끝난 후에 프로그램 검증 전압을 생성하기 전에 리셋 명령이 입력되어 있는지를 확인해서 리셋 명령이 있음을 확인하고 초기화 동작을 실시한다.
상기와 같이 하나의 동작 명령을 실시하기 위해 여러 개의 서브 알고리즘이 실시된다. 그리고 컨트롤러는 서브 알고리즘이 끝날 때마다 외부로부터의 리셋 명령이 있는지를 확인하는 동작을 실시한다.
상기의 방식에 의해서 동작 중간에 리셋 명령 실행이 되지 않기 때문에 예기치 않는 동작 오류를 방지할 수 있다. 그러나 이러한 방법을 사용하기 위해서는 리셋 명령 입력을 확인하기 위한 코드가 서브 알고리즘 사이에 삽입되어야 하고, 리셋 입력 시간에서 리셋 명령 실시까지의 시간이 필요하다.
본 발명의 실시 예에 따른 집적 회로에서는 동작 중에 리셋 명령이 입력되는 경우에, 바로 리셋 동작을 실시할 수 있게 하는 집적회로의 리셋 장치 및 리셋 방법을 제공한다.
본 발명의 실시 예에 따른 집적회로의 리셋 장치는,
실행 명령어가 입력되는 경우, 그 명령어가 어느 알고리즘에 관련되었는지를 판단한 후, 판단된 알고리즘의 저장된 위치에 대한 어드레스 정보를 출력하고, 리셋 명령어가 입력되는 경우, 리셋 명령어 입력을 알리는 제어신호를 출력하는 명령어 인터페이스; 상기 명령어 인터페이스로부터의 제어신호에 응답하여, 상기 리셋 명령어에 관련된 알고리즘의 저장된 위치에 대한 어드레스 정보를 출력하는 리셋 제어부; 상기 명령어 인터페이스 또는 리셋 제어부로부터 입력되는 어드레스 정보를 시작 어드레스로 하여 어드레스 카운팅을 실시하고, 카운팅되는 카운팅 어드레스를 출력하는 어드레스 디코더; 및 상기 실행 명령어 또는 리셋 명령어에 관련된 알고리즘들을 저장하고, 상기 카운팅 어드레스에 따라 선택되는 알고리즘이 실시되게 하는 알고리즘부를 포함한다.
본 발명의 실시 예에 따른 집적회로의 리셋 방법은,
명령어가 입력됨에 따라, 해당 명령어에 관련된 알고리즘의 저장된 어드레스 정보가 제공되는 단계; 상기 어드레스에 응답하여 상기 명령어에 관련된 알고리즘들이 차례로 실시되는 단계; 상기 알고리즘이 실시되는 중에, 리셋 명령어가 입력되는 단계; 상기 리셋 명령어에 관련된 리셋 알고리즘이 저장된 어드레스를 제공하는 단계; 및 상기 리셋 알고리즘이 저장된 어드레스에 응답하여 상기 실시 중이던 알고리즘을 중단하고, 상기 리셋 알고리즘을 실시하는 단계를 포함한다.
본 발명의 실시 예에 따른 집적회로의 리셋 장치 및 리셋 방법에서는 동작 명령을 실시하는 중에 리셋 명령이 입력되는 경우에 바로 리셋 동작을 실시할 수 있어 리셋 동작이 실시될 때까지의 시간을 단축할 수 있다.
도 1은 집적회로에서 리셋 명령 입력을 확인하는 과정을 설명하기 위한 알고리즘의 한 예를 나타낸다.
도 2는 본 발명의 실시 예에 따른 리셋 명령을 처리하는 집적회로를 나타낸다.
도 3은 도 2의 컨트롤러를 나타낸다.
도 4는 본 발명의 실시 예에 따른 리셋 처리 동작을 설명하기 위한 동작 순서도이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예를 설명하기로 한다. 그러나 본 발명은 이하에서 개시되는 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본실시 예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도 2는 본 발명의 실시 예에 따른 리셋 명령을 처리하는 집적회로를 나타낸다.
도 2를 참조하면, 집적회로(200)는 컨트롤러(210) 및 내부회로(220)를 포함한다.
컨트롤러(210)는 집적회로(200)가 장착되는 외부 장치로부터의 요청에 따른 동작 명령을 실시하기 위한 알고리즘을 저장하고 있으며, 저장된 알고리즘에 따라서 내부회로(220)로 제어신호들을 출력한다.
내부회로(220)는 하나 이상의 회로들을 포함하고 있으며 컨트롤러(210)로부터의 제어신호에 응답하여 동작한다.
예를 들어, 집적회로(200)가 반도체 메모리 장치라면 내부 회로(220)는 메모리 셀 어레이, 페이지 버퍼, X 디코더 및 Y 디코더 등을 포함한다.
한편, 컨트롤러(210)는 다음과 같이 구성된다.
도 3은 도 2의 컨트롤러를 나타낸다.
도 3을 참조하면, 컨트롤러(210)는 명령어 인터페이스(310), 어드레스 디코더(320), 알고리즘부(330) 및 리셋 제어부(340)를 포함한다.
명령어 인터페이스(310)는 집적회로(200)가 장착되는 외부장치로부터 입력되는 명령어의 종류를 판단하고, 판단된 명령어에 관련되는 알고리즘이 저장된 위치의 어드레스 정보를 어드레스 디코더(320)로 제공한다. 상기 명령어 인터페이스부(310)가 제공하는 어드레스 정보는 해당 알고리즘이 저장된 위치의 시작 어드레스 정보이다.
또한 명령어 인터페이스(310)는 동작 명령이 실시되는 동안 외부 장치로부터 리셋 명령이 입력되는 것을 확인하여, 리셋 제어부(340)로 이를 알린다.
어드레스 디코더(320)는 명령어 인터페이스(310) 또는 리셋 제어부(340)로부터의 어드레스 정보를 이용해서 실행될 알고리즘이 저장된 첫 번째 어드레스 신호를 출력하고, 이후에 계속하여 어드레스 카운팅을 실시하여 다음번 알고리즘이 저장된 어드레스 신호를 출력한다.
알고리즘부(330)는 어드레스 디코더(320)가 출력하는 어드레스신호에 해당하는 어드레스에 저장된 알고리즘을 실행시킨다.
알고리즘부(330)는 집적회로(200)의 동작을 위한 서브 알고리즘들이 저장되어 있다. 알고리즘부(330)에 저장된 서브 알고리즘들 중 어드레스 디코더(320)에서 선택하는 어드레스에 저장된 서브 알고리즘이 실시된다.
알고리즘부(330)는 예를 들면, 프로그램 동작, 독출동작 등을 위한 알고리즘과 리셋 명령 실행을 위한 리셋 알고리즘 등이 저장되어 있다.
리셋 제어부(340)는 명령어 인터페이스(310)로부터 리셋 명령이 입력되었음 알리는 신호를 입력받으면, 리셋 알고리즘이 저장된 어드레스 정보를 어드레스 디코더(320)로 전송한다.
어드레스 디코더(320)는 현재의 어드레스 신호 출력을 중단하고, 리셋 제어부(340)에서 전송된 어드레스 정보에 따른 어드레스 신호를 출력한다.
알고리즘부(330)는 어드레스 디코더(320)에서 제공하는 어드레스 신호에 다라서 선택되는 리셋 동작 알고리즘을 실시한다.
도 4는 본 발명의 실시 예에 따른 리셋 처리 동작을 설명하기 위한 동작 순서도이다.
도 4를 참조하면, 집적회로(200)에 동작 명령이 입력되면(S420), 명령어 인터페이스(310)는 입력된 명령어의 종류를 판단한다. 그리고 판단된 명령어에 따른 동작을 실시하기 위한 알고리즘이 저장된 어드레스가 선택될 수 있게 어드레스디코더(320)로 제어신호를 출력한다. 상기 제어신호에는 어드레스 디코더(320)가 디코딩해야 하는 어드레스 정보가 포함된다.
어드레스 디코더(320)는 명령어 인터페이스(310)로부터의 제어신호에 따라서 동작 실시를 위한 알고리즘이 저장되어 있는 어드레스를 출력한다. 이에 따라서 알고리즘부(330)의 해당 어드레스에 저장된 알고리즘이 실시되어 동작 명령이 실시된다(S420).
동작을 실시하고 있는 동안, 외부 장치로부터 리셋 명령어가 입력되면(S430), 명령어 인터페이스(310)는 이를 알리는 신호를 리셋 제어부(340)에 입력한다.
리셋 제어부(340)는 리셋 명령이 입력되었다는 명령어 인터페이스(310)로부터의 신호에 따라서 리셋 명령 처리를 위한 알고리즘이 저장된 어드레스가 지정될 수 있게 어드레스디코더(320)로 제어신호를 출력한다.
어드레스 디코더(320)는 리셋 제어부(340)로부터의 제어신호에 따라서, 현재 실행하고 있는 알고리즘이 저장된 어드레스를 변경하여 리셋 명령 실행 알고리즘이 저장된 어드레스를 출력한다(S440). 이에 따라서 리셋 명령 실행 알고리즘이 선택되어 리셋 동작이 실시된다(S450).
리셋 동작이 실시된 후에는, 집적회로의 초기화가 이루어지고, 다음번의 명령어가 입력되기까지 대기상태가 된다.
즉, 동작 명령이 실행중이라 하여도, 리셋 명령이 입력되면 강제적으로 리셋 명령 처리 알고리즘이 저장된 어드레스가 선택되게 하여 리셋 명령이 바로 실시될 수 있게 한다.
상기에서 설명한 본 발명의 기술적 사상은 바람직한 실시 예에서 구체적으로 기술되었으나, 상기한 실시 예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명은 본 발명의 기술분야의 통상의 전문가라면 본 발명의 기술적 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
310 : 명령어 인터페이스 320 : 어드레스 디코더
330 : 알고리즘부 340 : 리셋 제어부

Claims (5)

  1. 실행 명령어가 입력되는 경우, 그 명령어가 어느 알고리즘에 관련되었는지를 판단한 후, 판단된 알고리즘의 저장된 위치에 대한 어드레스 정보를 출력하고, 리셋 명령어가 입력되는 경우, 리셋 명령어 입력을 알리는 제어신호를 출력하는 명령어 인터페이스;
    상기 명령어 인터페이스로부터의 제어신호에 응답하여, 상기 리셋 명령어에 관련된 알고리즘의 저장된 위치에 대한 어드레스 정보를 출력하는 리셋 제어부;
    상기 명령어 인터페이스 또는 리셋 제어부로부터 입력되는 어드레스 정보를 시작 어드레스로 하여 어드레스 카운팅을 실시하고, 카운팅되는 카운팅 어드레스를 출력하는 어드레스 디코더; 및
    상기 실행 명령어 또는 리셋 명령어에 관련된 알고리즘들을 저장하고, 상기 카운팅 어드레스에 따라 선택되는 알고리즘이 실시되게 하는 알고리즘부를 포함하는 집적회로의 리셋 처리 장치.
  2. 제 1항에 있어서,
    상기 어드레스 디코더는,
    상기 명령어 인터페이스보다 상기 리셋 제어부로부터 입력되는 어드레스 정보를 우선적으로 처리하는 것을 특징으로 하는 집적회로의 리셋 처리 장치.
  3. 제 2항에 있어서,
    상기 명령어 인터페이스부는,
    상기 알고리즘부의 동작에 관계없이 리셋 명령어가 입력되는지 여부를 판단하여 상기 리셋 명령어의 입력을 알리는 제어신호를 상기 리셋 제어부로 입력하는 것을 특징으로 하는 집적회로의 리셋 처리 장치.
  4. 명령어가 입력됨에 따라, 해당 명령어에 관련된 알고리즘의 저장된 어드레스 정보가 제공되는 단계;
    상기 어드레스에 응답하여 상기 명령어에 관련된 알고리즘들이 차례로 실시되는 단계;
    상기 알고리즘이 실시되는 중에, 리셋 명령어가 입력되는 단계;
    상기 리셋 명령어에 관련된 리셋 알고리즘이 저장된 어드레스를 제공하는 단계; 및
    상기 리셋 알고리즘이 저장된 어드레스에 응답하여 상기 실시 중이던 알고리즘을 중단하고, 상기 리셋 알고리즘을 실시하는 단계
    를 포함하는 집적회로의 리셋 처리 방법.
  5. 제 4항에 있어서,
    상기 리셋 알고리즘이 실시된 후, 대기 상태로 이동하는 단계를 더 포함하는 집적회로의 리셋 처리 방법.
KR1020100098800A 2010-10-11 2010-10-11 집적회로의 리셋 장치 및 리셋 방법 KR20120037188A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100098800A KR20120037188A (ko) 2010-10-11 2010-10-11 집적회로의 리셋 장치 및 리셋 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100098800A KR20120037188A (ko) 2010-10-11 2010-10-11 집적회로의 리셋 장치 및 리셋 방법

Publications (1)

Publication Number Publication Date
KR20120037188A true KR20120037188A (ko) 2012-04-19

Family

ID=46138437

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100098800A KR20120037188A (ko) 2010-10-11 2010-10-11 집적회로의 리셋 장치 및 리셋 방법

Country Status (1)

Country Link
KR (1) KR20120037188A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8953397B2 (en) 2011-10-27 2015-02-10 SK Hynix Inc. Semiconductor device and method of operating the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8953397B2 (en) 2011-10-27 2015-02-10 SK Hynix Inc. Semiconductor device and method of operating the same

Similar Documents

Publication Publication Date Title
US20210304821A1 (en) Nonvolatile semiconductor memory device which performs improved erase operation
KR100988157B1 (ko) 메모리 디바이스 구성을 검출하기 위한 방법 및 장치와, 메모리 디바이스 구성을 검출하기 위한 방법을 수행하기 위한 명령들을 포함하는 컴퓨터 판독 가능 매체
KR20080083474A (ko) 플래시 메모리를 기반으로 한 메모리 시스템
KR101028594B1 (ko) 프로그래머 장치
JP2005266861A (ja) マイクロコンピュータ及びそのテスト方法
JP2008009721A (ja) 評価システム及びその評価方法
US8953397B2 (en) Semiconductor device and method of operating the same
KR100703164B1 (ko) 데이터 처리장치 및 그 제어방법
US20170194054A1 (en) Eeprom backup method and device
KR20150140921A (ko) 반도체 메모리 장치, 이를 포함하는 메모리 시스템 및 그 동작 방법
KR20120037188A (ko) 집적회로의 리셋 장치 및 리셋 방법
KR20120109848A (ko) 반도체 메모리 시스템 및 그의 데이터 리드 방법
KR20090107689A (ko) 반도체 장치
US9400758B2 (en) Reset method and network device
CN110832412B (zh) 数控装置及信息处理装置
JP2018525712A (ja) プロセッサシステムのプログラムカウンタ構造を保護する方法及び装置並びに中断要求の処理を監視する方法及び装置
KR100525537B1 (ko) 인터럽트를 이용한 응용 프로그램의 에러검출장치 및 방법.
KR20210108466A (ko) 시퀀스 프로세싱 유닛이 있는 메모리 제어 시스템
KR100600303B1 (ko) 플래쉬 메모리 소자의 페이지 프로그램 방법
TW201335844A (zh) 控制器、位址選擇器及替換錯誤指令的方法
JP4757196B2 (ja) メモリシステム、およびその試験方法
JP6133386B2 (ja) 半導体メモリ装置
JP2009093393A (ja) データ処理装置及びデータ処理装置の自己診断方法
JP6326835B2 (ja) 情報処理装置、ｉｃカード、コマンド処理方法、及びコマンド処理プログラム
KR20140125985A (ko) 반도체 장치

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination