KR20220026419A - 집적 회로와 그의 테스트 동작 방법 - Google Patents

집적 회로와 그의 테스트 동작 방법 Download PDF

Info

Publication number
KR20220026419A
KR20220026419A KR1020200107398A KR20200107398A KR20220026419A KR 20220026419 A KR20220026419 A KR 20220026419A KR 1020200107398 A KR1020200107398 A KR 1020200107398A KR 20200107398 A KR20200107398 A KR 20200107398A KR 20220026419 A KR20220026419 A KR 20220026419A
Authority
KR
South Korea
Prior art keywords
counting
test
circuit
value
control value
Prior art date
Application number
KR1020200107398A
Other languages
English (en)
Inventor
정승현
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020200107398A priority Critical patent/KR20220026419A/ko
Priority to US17/150,921 priority patent/US11557363B2/en
Priority to CN202110191686.7A priority patent/CN114113972A/zh
Publication of KR20220026419A publication Critical patent/KR20220026419A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C29/20—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits using counters or linear-feedback shift registers [LFSR]
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318597—JTAG or boundary scan test of memory devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/021—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C2029/1806—Address conversion or mapping, i.e. logical to physical address
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/4402—Internal storage of test result, quality data, chip identification, repair information

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

집적 회로는 테스트 카운팅 회로, 테스트 정보 저장 회로, 시퀀스 제어 회로, 및 구동 회로를 포함할 수 있다. 테스트 카운팅 회로는 카운팅 어드레스 신호를 생성할 수 있다. 테스트 정보 저장 회로는 카운팅 어드레스 신호에 기초하여 테스트 제어 값을 출력할 수 있다. 시퀀스 제어 회로는 출력 시퀀스에 따라 최종 테스트 제어 값이 출력될 수 있다. 구동 회로는 최종 테스트 제어 값에 기초하여 기 설정된 테스트 동작을 수행할 수 있다.

Description

집적 회로와 그의 테스트 동작 방법{INTEGRATED CIRCUIT AND TEST OPERATION METHOD THEREOF}
본 발명은 집적 회로와 그의 테스트 동작 방법에 관한 것으로, 다양한 테스트 시퀀스를 제공하는 집적 회로와 그의 테스트 동작 방법에 관한 것이다.
일반적으로 반도체 장치와 반도체 메모리 장치를 비롯한 집적 회로는 시장에 출고되기 이전에 다양한 테스트 동작이 선행된다. 기존에는 집적 회로에 대한 테스트 동작을 위하여 자동 테스트 장비(Automatic Test Equipment, ATE)를 사용하였다. 자동 테스트 장비는 집적 회로가 양품으로 설계되었는지를 판단하기 위하여 개발된 하나의 단일 제품이다. 자동 테스트 장비는 비교적 고가로 판매되기 때문에 자동 테스트 장비를 이용한 테스트 수행 여부에 따라 집적 회로의 단가는 달라진다. 다시 말하면, 집적 회로를 테스트하는데 있어서 자동 테스트 장비의 사용 시간이 길어지는 경우 그만큼 집적 회로의 단가는 높아질 수밖에 없다.
이러한 문제점을 해결하기 위한 방안으로서 내장형 자체　테스트　회로(built in self test)에 대한 관심이 높아지고 있다. 내장형 자체 테스트 회로는 집적 회로 내부에 탑재되며 자동 테스트 장비의 테스트 동작을 대신 수행하기 위한 구성이다. 내장형 자체 테스트 회로를 이용하게 되면 자동 테스트 장비의 사용 시간을 줄일 수 있기 때문에 집적 회로의 단가를 낮춰 줄 수 있다.
하지만, 내장형 자체 테스트 회로는 일반적으로 회로의 구성이 복잡하고, 회로가 차지하는 면적이 크며, 정형화된 테스트 시퀀스만을 제공해 준다. 회로의 구성이 복잡하다는 것은 그만큼 노이즈에 의한 영향으로 인하여 테스트 결과 값에 오류가 발생할 수 있다는 것을 의미한다. 그리고 회로가 차지하는 면적이 크다는 것은 집적 회로를 설계하는 입장에서 내장형 자체 테스트 회로를 집적 회로 내부에 탑재하는 것이 매우 부담스럽다는 것을 의미한다. 그리고 정형화된 테스트 시퀀스만을 제공한다는 것은 기 설정된 테스트 동작만을 수행할 수밖에 없다는 것을 의미한다. 이하에서는 정형화된 테스트 시퀀스만을 제공하는 집적 회로에 대하여 알아보기로 한다.
도 1 은 기존의 집적 회로의 구성을 보여주기 위한 블록도이다.
도 1 을 참조하면, 집적 회로는 테스트 카운팅 회로(10), 테스트 정보 저장 회로(20), 및 구동 회로(30)를 포함한다.
우선, 테스트 카운팅 회로(10)는 테스트 동작시 순차적으로 카운팅되는 카운팅 어드레스 신호(ADD_C)을 생성하기 위한 구성이다. 다음으로, 테스트 정보 저장 회로(20)는 카운팅 어드레스 신호(ADD_C)에 기초하여 테스트 제어 값(V_CTR)을 출력하기 위한 구성이다. 테스트 정보 저장 회로(20)에 저장되어 있는 테스트 제어 값(V_CTR) 각각은 카운팅 어드레스 신호(ADD_C) 각각에 대응한다. 여기서, 테스트 정보 저장 회로(20)는 롬(ROM)으로 구성되기 때문에 한번 저장된 테스트 제어 값(V_CTR)은 변경이 불가능하다. 다음으로, 구동 회로(30)는 테스트 제어 값(V_CTR)에 기초하여 기 설정된 테스트 동작을 수행하기 위한 구성이다.
다시 말하면, 테스트 카운팅 회로(10)는 카운팅 어드레스 신호(ADD_C)을 순차적으로 출력한다. 그리고 테스트 정보 저장 회로(20)는 카운팅 어드레스 신호(ADD_C)에 대응하는 테스트 제어 값(V_CTR)을 순차적으로 출력한다. 따라서, 구동 회로(30)는 순차적으로 출력되는 테스트 제어 값(V_CTR)에 기초하여 정형화된 테스트 시퀀스에 따른 테스트 동작만을 수행할 수밖에 없다.
본 발명의 일 실시예는 다양한 테스트 시퀀스를 제공할 수 있는 집적 회로와 그의 테스트 동작 방법을 제공하는데 목적이 있다.
본 발명의 일 실시예는 테스트 제어 값에 오류가 발생하는 경우 테스트 제어 값을 타겟 제어 값으로 변경할 수 있는 집적 회로와 그의 테스트 동작 방법을 제공하는데 목적이 있다.
본 발명의 해결과제는 이상에서 언급한 것들에 한정되지 않으며, 언급되지 아니한 다른 해결과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
본 발명의 일 실시예에 따르면, 카운팅 어드레스 신호를 생성하는 테스트 카운팅 회로; 테스트 제어 값이 저장되며 상기 카운팅 어드레스 신호에 기초하여 상기 테스트 제어 값을 출력하는 테스트 정보 저장 회로; 시퀀스 제어 신호에 기초하여 상기 테스트 제어 값의 출력 시퀀스를 변경하고 상기 테스트 제어 값 또는 타겟 제어 값에 기초하여 최종 테스트 제어 값이 출력되도록 하는 시퀀스 제어 회로; 및 상기 최종 테스트 제어 값에 기초하여 기 설정된 테스트 동작을 수행하는 구동 회로를 포함하는 집적 회로가 제공될 수 있다.
본 발명의 일 실시예에 따르면, 테스트 동작을 위한 최종 테스트 제어 값의 출력 시퀀스에 대한 변경 정보를 입력하는 단계; 상기 출력 시퀀스에 따라 테스트 제어 값 또는 타겟 제어 값으로 부터 상기 최종 테스트 제어 값을 생성하는 단계; 및
상기 최종 테스트 제어 값에 기초하여 집적 회로에 대한 테스트를 수행하는 단계를 포함하는 집적 회로의 테스트 동작 방법이 제공될 수 있다.
본 발명의 일 실시예는 테스트 동작시 다양한 테스트 시퀀스를 제공함으로써 테스트 동작에 대한 자유도를 높여줄 수 있는 효과가 있다.
본 발명의 일 실시예는 다양한 테스트 시퀀스에 따른 테스트 결과를 통해 집적 회로의 양품 여부를 보다 정확하게 판단할 수 있는 효과가 있다.
본 발명의 일 실시예는 테스트 제어 값에 오류가 발생하는 경우 테스트 제어 값을 타겟 제어 값으로 변경함으로써 오류가 발생한 테스트 제어 값이 저장된 회로의 수정 및 교환에 대한 문제점을 해소해 수 있는 효과가 있다.
본 발명의 효과는 이상에서 언급된 것들에 한정되지 않으며, 언급되지 아니한 다른 효과들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
도 1 은 기존의 집적 회로의 구성을 보여주기 위한 블록도이다.
도 2 는 본 발명의 일 실시예에 따른 집적 회로의 구성을 보여주기 위한 블록도이다.
도 3 은 본 발명의 일 실시예에 따른 집적 회로의 구성을 보여주기 위한 블록도이다.
도 4 는 도 3 의 집적 회로의 제1 출력 시퀀스와 관련된 동작을 보여주기 위한 동작도이다.
도 5 는 본 발명의 일 실시예에 따른 집적 회로의 구성을 보여주기 위한 블록도이다.
도 6 은 도 5 의 집적 회로의 제2 출력 시퀀스와 관련된 동작을 보여주기 위한 동작도이다.
도 7 은 본 발명의 일 실시예에 따른 집적 회로의 구성을 보여주기 위한 블록도이다.
도 8 은 도 7 의 집적 회로의 제3 출력 시퀀스와 관련된 동작을 보여주기 위한 동작도이다.
도 9 는 도 7 의 집적 회로의 제4 출력 시퀀스와 관련된 동작을 보여주기 위한 동작도이다.
도 10 은 도 2 의 집적 회로의 테스트 동작 방법을 보여주기 위한 순서도이다.
본 발명에 관한 설명은 구조적 내지 기능적 설명을 위한 실시예에 불과하므로, 본 발명의 권리범위는 본문에 설명된 실시예에 의하여 제한되는 것으로 해석되어서는 아니된다. 즉, 실시예는 다양한 변경이 가능하고 여러 가지 형태를 가질 수 있으므로 본 발명의 권리범위는 기술적 사상을 실현할 수 있는 균등물들을 포함하는 것으로 이해되어야 한다. 또한, 본 발명에서 제시된 목적 또는 효과는 특정 실시예가 이를 전부 포함하여야 한다거나 그러한 효과만을 포함하여야 한다는 의미는 아니므로, 본 발명의 권리범위는 이에 의하여 제한되는 것으로 이해되어서는 아니 될 것이다.
한편, 본 출원에서 서술되는 용어의 의미는 다음과 같이 이해되어야 할 것이다.
"제1", "제2" 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위한 것으로, 이들 용어들에 의해 권리범위가 한정되어서는 아니 된다. 예를 들어, 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.
단수의 표현은 문맥상 명백히 다르게 뜻하지 않는 한 복수의 표현을 포함하는 것으로 이해되어야 하고, "포함하다" 또는 "가지다" 등의 용어는 실시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이며, 하나 또는 그 이상의 다른 특징이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
각 단계들에 있어 식별부호(예를 들어, a, b, c 등)는 설명의 편의를 위하여 사용되는 것으로 식별부호는 각 단계들의 순서를 설명하는 것이 아니며, 각 단계들은 문맥상 명백하게 특정 순서를 기재하지 않는 이상 명기된 순서와 다르게 일어날 수 있다. 즉, 각 단계들은 명기된 순서와 동일하게 일어날 수도 있고 실질적으로 동시에 수행될 수도 있으며 반대의 순서대로 수행될 수도 있다.
여기서 사용되는 모든 용어들은 다르게 정의되지 않는 한, 본 발명이 속하는 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가진다. 일반적으로 사용되는 사전에 정의되어 있는 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한 이상적이거나 과도하게 형식적인 의미를 지니는 것으로 해석될 수 없다.
도 2 는 본 발명의 일 실시예에 따른 집적 회로의 구성을 보여주기 위한 블록도이다.
도 2 를 참조하면, 집적 회로는 테스트 카운팅 회로(100), 테스트 정보 저장 회로(200), 시퀀스 제어 회로(300), 및 구동 회로(400)를 포함할 수 있다.
테스트 카운팅 회로(100)는 카운팅 어드레스 신호(ADD_C)를 생성하기 위한 구성일 수 있다. 이후 다시 설명하겠지만, 테스트 카운팅 회로(100)는 시퀀스 제어 회로(300)에서 생성되는 카운팅 제어 신호(CTR_C)에 기초하여 카운팅 동작이 제어될 수 있다.
테스트 정보 저장 회로(200)는 테스트 제어 값(V_OR)이 저장되며 카운팅 어드레스 신호(ADD_C)에 기초하여 테스트 제어 값(V_OR)을 출력하기 위한 구성일 수 있다. 테스트 정보 저장 회로(200)는 롬(ROM)으로 구성될 수 있다. 테스트 정보 저장 회로(200)에 저장되는 테스트 제어 값(V_OR) 각각은 카운팅 어드레스 신호(ADD_C) 각각에 대응할 수 있다. 따라서, 테스트 정보 저장 회로(200)는 카운팅 어드레스 신호(ADD_C) 각각에 대응하는 테스트 제어 값(V_OR)을 출력할 수 있다.
시퀀스 제어 회로(300)는 시퀀스 제어 신호(CTR_MD)에 기초하여 테스트 제어 값(V_OR)의 출력 시퀀스를 변경하기 위한 구성일 수 있다. 그리고 시퀀스 제어 회로(300)는 테스트 제어 값(V_OR) 또는 타겟 제어 값에 기초하여 최종 테스트 제어 값(V_CTR)이 출력되도록 하기 위한 구성일 수 있다. 여기서, 시퀀스 제어 신호(CTR_MD)는 이후 설명될 4 가지 출력 시퀀스에 대응하는 신호일 수 있다. 4 가지 출력 시퀀스에 대한 내용은 아래에서 보다 자세히 알아보기로 한다.
구동 회로(400)는 최종 테스트 제어 값(V_CTR)에 기초하여 기 설정된 테스트 동작을 수행하기 위한 구성일 수 있다. 구동 회로(400)는 반도체 장치와 반도체 메모리 장치에 대응하는 구성 일 수 있다. 구동 회로(400)는 최종 테스트 제어 값(V_CTR)에 기초하여 초기화 동작 등과 같은 기 설정된 테스트 동작을 수행할 수 있다.
본 발명의 일 실시예에 따른 집적 회로는 시퀀스 제어 신호(CTR_MD)에 기초하여 출력 시퀀스를 변경할 수 있다. 따라서, 구동 회로(400)는 다양한 출력 시퀀스를 포함하는 최종 테스트 제어 값(V_CTR)에 기초하여 원하는 테스트 동작을 손쉽게 수행할 수 있다.
한편, 시퀀스 제어 회로(300)는 제1 입력 정보(INF_1)와 제2 입력 정보(INF_2)에 기초하여 이후 설명될 카운팅 동작과 출력 동작 등을 제어할 수 있다. 따라서, 시퀀스 제어 회로(300)는 다양한 출력 시퀀스에 대응하는 최종 테스트 제어 값(V_CTR)을 출력할 수 있다. 이후 설명될 본 발명의 일 실시예에 따른 집적 회로는 시퀀스 제어 신호(CTR_MD)에 기초하여 4 가지의 출력 시퀀스를 제공할 수 있다. 여기서, 시퀀스 제어 신호(CTR_MD)는 4 가지의 출력 시퀀스를 각각 선택하기 위한 코드 타입의 신호로 정의될 수 있다. 다시 말하면, 시퀀스 제어 신호(CTR_MD)는 4 가지 출력 시퀀스 각각에 대응하여 '00', '01', '10', 및 '11'과 같은 코드 타입의 신호로 설정될 수 있다. 그래서 시퀀스 제어 회로(300)는 시퀀스 제어 신호(CTR_MD)에 기초하여 최종 테스트 제어 값(V_CTR)에 대한 4 가지 출력 시퀀스를 제공해 줄 수 있다. 이하, 설명의 편의를 위하여, 4 가지 출력 시퀀스를 '제1 출력 시퀀스', '제2 출력 시퀀스', '제3 출력 시퀀스', 및 '제4 출력 시퀀스'로 정의하여 구분하기로 한다.
이후 설명될 도 3 과 도 4 는 제1 출력 시퀀스에 대한 구성 및 동작에 대한 설명일 수 있다. 여기서, 제1 출력 시퀀스는 제1 입력 정보(INF_1)를 통해 입력되는 타겟 어드레스 값과 카운팅 어드레스 신호(ADD_C)에 기초하여 테스트 제어 값(V_OR) 대신에 제2 입력 정보(INF_2)를 통해 입력되는 타겟 제어 값을 최종 테스트 제어 값(V_CTR)으로 출력하는 출력 시퀀스를 의미할 수 있다.
도 3 은 본 발명의 일 실시예에 따른 집적 회로의 구성을 보여주기 위한 블록도이다.
도 3 을 참조하면, 집적 회로는 테스트 카운팅 회로(100A), 테스트 정보 저장 회로(200A), 시퀀스 제어 회로(300A), 및 구동 회로(400A)를 포함할 수 있다.
테스트 카운팅 회로(100A)는 카운팅 어드레스 신호(ADD_C)를 생성하기 위한 구성일 수 있다. 카운팅 어드레스 신호(ADD_C)는 순차적으로 카운팅되는 어드레스 신호일 수 있다.
테스트 정보 저장 회로(200A)는 테스트 제어 값(V_OR)이 저장되며 카운팅 어드레스 신호(ADD_C)에 기초하여 테스트 제어 값(V_OR)을 출력하기 위한 구성일 수 있다.
시퀀스 제어 회로(300A)는 제1 입력 정보(INF_1)로 타겟 어드레스 값을 입력 받을 수 있고, 제2 입력 정보(INF_2)로 타겟 제어 값을 입력 받을 수 있다. 시퀀스 제어 회로(300A)는 카운팅 어드레스 신호(ADD_C)와 타겟 어드레스 값에 기초하여 테스트 제어 값(V_OR) 대신에 타겟 제어 값을 최종 테스트 제어 값(V_CTR)으로 출력하기 위한 구성일 수 있다. 보다 구체적으로, 시퀀스 제어 회로(300A)는 어드레스 비교 회로(310A)와 선택 출력 회로(320A)를 포함할 수 있다.
어드레스 비교 회로(310A)는 제1 입력 정보(INF_1)를 통해 입력되는 타겟 어드레스 값과 카운팅 어드레스 신호(ADD_C)를 비교하여 선택 제어 신호(CTR_S)를 생성하기 위한 구성일 수 있다. 도면에는 도시되지 않았지만, 어드레스 비교 회로(310A)는 타겟 어드레스 값을 저장하기 위한 래치 회로를 더 포함할 수 있다. 어드레스 비교 회로(310A)는 타겟 어드레스 값과 카운팅 어드레스 신호(ADD_C)가 서로 동일한 경우 기 설정된 논리 레벨 값을 가지는 선택 제어 신호(CTR_S)를 생성할 수 있다.
선택 출력 회로(320A)는 선택 제어 신호(CTR_S)에 기초하여 제2 입력 정보(INF_2)를 통해 입력되는 타겟 제어 값 또는 테스트 제어 값(V_OR)을 선택적으로 출력하기 위한 구성일 수 있다. 도면에는 도시되지 않았지만, 선택 출력 회로(320A)는 타겟 제어 값을 저장하기 위한 래치 회로를 더 포함할 수 있다. 선택 출력 회로(320A)는 선택 제어 신호(CTR_S)에 기초하여 타겟 어드레스 값과 카운팅 어드레스 신호(ADD_C)가 서로 동일한 경우 타겟 제어 값을 최종 테스트 제어 값(V_CTR)으로 출력할 수 있다. 그리고 선택 출력 회로(320A)는 선택 제어 신호(CTR_S)에 기초하여 타겟 어드레스 값과 카운팅 어드레스 신호(ADD_C)가 서로 동일하지 않은 경우 테스트 제어 값(V_OR)을 최종 테스트 제어 값(V_CTR)으로 출력할 수 있다.
한편, 구동 회로(400A)는 최종 테스트 제어 값(V_CTR)에 기초하여 기 설정된 테스트 동작을 수행하기 위한 구성일 수 있다. 즉, 구동 회로(400A)는 최종 테스트 제어 값(V_CTR)에 대한 제1 출력 시퀀스에 따라 테스트 동작을 수행할 수 있다.
도 4 는 도 3 의 집적 회로의 제1 출력 시퀀스와 관련된 동작을 보여주기 위한 동작도이다. 이하, 설명이 편의를 위하여 제1 입력 정보(INF_1)로 입력되는 타겟 어드레스 값은 '003'이라고 가정할 수 있고, 제2 입력 정보(INF_2)로 입력되는 타켓 제어 값은 'DAT_TM'이라고 칭할 수 있다.
도 3 과 도 4 를 참조하면, 테스트 동작시 테스트 카운팅 회로(100A)는 순차적으로 카운팅되는 카운팅 어드레스 신호(ADD_C)를 생성할 수 있다. 즉, 테스트 카운팅 회로(100A)는 '001', '002', '003', '004' 및 '005'로 카운팅되는 카운팅 어드레스 신호(ADD_C)를 생성할 수 있다. 도 4 에서는 설명의 편의를 위하여 5 개의 카운팅 어드레스 신호(ADD_C)를 일례로 하였다. 이어서, 테스트 정보 저장 회로(200A)는 카운팅 어드레스 신호(ADD_C)에 기초하여 테스트 제어 값(V_OR)을 출력할 수 있다. 도 4 에서 볼 수 있듯이, 테스트 제어 값(V_OR)은 카운팅 어드레스 신호(ADD_C)에 기초하여 'DAT_1', 'DAT_2', 'DAT_3', 'DAT_4', 및 'DAT_5'를 출력할 수 있다.
한편, 시퀀스 제어 회로(300A)는 제1 입력 정보(INF_1)로 타겟 어드레스 값인 '003'을 입력 받을 수 있고 제2 입력 정보(INF_2)로 타겟 제어 값인 'DAT_TM'을 입력 받을 수 있다. 이때, 어드레스 비교 회로(310A)는 타겟 어드레스 값과 카운팅 어드레스 신호(ADD_C)을 비교하여 선택 제어 신호(CTR_S)를 생성할 수 있다. 즉, 어드레스 비교 회로(310A)는 카운팅 어드레스 신호(ADD_C)가 타겟 어드레스 값과 동일한 '003'이 되는 경우 선택 제어 신호(CTR_S)를 기 설정된 논리 레벨로 활성화하여 출력할 수 있다. 따라서, 선택 출력 회로(320A)는 선택 제어 신호(CTR_S)에 기초하여 테스트 제어 값(V_OR)인 'DAT_3' 대신에 제2 입력 정보(INF_2)를 통해 입력되는 타겟 제어 값인 'DAT_TM'을 최종 테스트 제어 값(V_CTR)로 출력할 수 있다.
다시 말하면, 선택 출력 회로(320A)는 카운팅 어드레스 신호(ADD_C)가 '001', '002', '004', 및 '005'인 경우 테스트 제어 값(V_OR)인 'DAT_1', 'DAT_2', 'DAT_4', 및 'DAT_5'을 최종 테스트 제어 값(V_CTR)으로 출력할 수 있다. 그리고, 선택 출력 회로(320A)는 카운팅 어드레스 신호(ADD_C)가 '003'인 경우 테스트 제어 값(V_OR) 대신에 타겟 제어 값인 'DAT_TM'을 최종 테스트 제어 값(V_CTR)으로 출력할 수 있다.
정리하면, 본 발명의 일 실시예에 따른 집적 회로는 제1 입력 정보(INF_1)를 통해 입력되는 타겟 어드레스 값과 제2 입력 정보(INF_2)를 통해 입력되는 타겟 제어 값에 기초하여 최종 테스트 제어 값(V_CTR)에 대한 제1 출력 시퀀스를 설정할 수 있다. 여기서, 최종 테스트 제어 값(V_CTR)은 제1 출력 시퀀스에 따라 타겟 어드레스 값인 '003'에 타겟 제어 값인 'DAT_TM'이 출력될 수 있다. 따라서, 구동 회로(400A)는 최종 테스트 제어 값(V_CTR)에 기초하여 제1 출력 시퀀스에 대한 테스트 동작을 수행할 수 있다.
이어서, 위에서 설명하였듯이 도 3 의 테스트 정보 저장 회로(200A)는 롬으로 구성될 수 있다. 롬의 경우 한번 저장된 데이터는 변경이 불가능할 수 있다. 그래서 만약 테스트 정보 저장 회로(200A)에 저장된 테스트 제어 값(V_OR)에 오류가 발생하는 경우 본 발명의 일 실시예는 제1 출력 시퀀스를 통해 오류가 발생한 테스트 제어 값(V_OR)을 타겟 제어 값으로 변경할 수 있다. 결국, 본 발명의 일 실시예는 테스트 제어 값(V_OR)에 오류가 발생하더라도 테스트 정보 저장 회로(200A)에 대한 수정 및 교환 없이 정상적인 테스트 동작을 수행할 수 있다.
이후 설명될 도 5 와 도 6 은 제2 출력 시퀀스에 대한 구성 및 동작에 대한 설명일 수 있다. 여기서, 제2 출력 시퀀스는 제1 입력 정보(INF_1)를 통해 입력되는 타겟 어드레스 값과 카운팅 어드레스 신호(ADD_C)에 기초하여 카운팅 동작을 제어하고 제2 입력 정보(INF_2)를 통해 입력되는 타겟 제어 값을 최종 테스트 제어 값(V_CTR)에 삽입하여 출력하는 출력 시퀀스를 의미할 수 있다.
도 5 는 본 발명의 일 실시예에 따른 집적 회로의 구성을 보여주기 위한 블록도이다.
도 5 를 참조하면, 집적 회로는 테스트 카운팅 회로(100B), 테스트 정보 저장 회로(200B), 시퀀스 제어 회로(300B), 및 구동 회로(400B)를 포함할 수 있다.
테스트 카운팅 회로(100B)는 카운팅 어드레스 신호(ADD_C)를 생성하기 위한 구성일 수 있다. 테스트 카운팅 회로(100B)는 이후 설명될 카운팅 제어 신호(CTR_C)에 기초하여 카운팅 동작에 대한 비활성화 동작과 활성화 동작이 제어될 수 있다.
테스트 정보 저장 회로(200B)는 테스트 제어 값(V_OR)이 저장되며 카운팅 어드레스 신호(ADD_C)에 기초하여 테스트 제어 값(V_OR)을 출력하기 위한 구성일 수 있다.
시퀀스 제어 회로(300B)는 제1 입력 정보(INF_1)로 타겟 어드레스 값을 입력 받을 수 있고, 제2 입력 정보(INF_2)로 타겟 제어 값을 입력 받을 수 있다. 시퀀스 제어 회로(300B)는 카운팅 어드레스 신호(ADD_C)와 타겟 어드레스 값에 기초하여 테스트 카운팅 회로(100B)의 카운팅 동작에 대한 비활성화 동작과 활성화 동작을 제어하기 위한 구성일 수 있다. 그리고 시퀀스 제어 회로(300B)는 타겟 제어 값을 최종 테스트 제어 값(V_CTR)에 삽입하여 출력하기 위한 구성일 수 있다. 보다 구체적으로, 시퀀스 제어 회로(300B)는 어드레스 비교 회로(310B), 카운팅 제어 회로(320B), 및 선택 출력 회로(330B)를 포함할 수 있다.
어드레스 비교 회로(310B)는 제1 입력 정보(INF_1)를 통해 입력되는 타겟 어드레스 값과 카운팅 어드레스 신호(ADD_C)를 비교하여 선택 제어 신호(CTR_S)를 생성하기 위한 구성일 수 있다. 어드레스 비교 회로(310B)는 타겟 어드레스 값과 카운팅 어드레스 신호(ADD_C)가 서로 동일한 경우 기 설정된 논리 레벨 값을 가지는 선택 제어 신호(CTR_S)를 생성할 수 있다.
카운팅 제어 회로(320B)는 선택 제어 신호(CTR_S)에 기초하여 테스트 카운팅 회로(100B)의 카운팅 동작을 제어하기 위한 구성일 수 있다. 카운팅 제어 회로(320B)는 선택 제어 신호(CTR_S)에 기초하여 카운팅 제어 신호(CTR_C)를 생성할 수 있다. 이어서, 테스트 카운팅 회로(100B)는 카운팅 제어 신호(CTR_C)에 기초하여 카운팅 동작에 대한 활성화 동작이 제어되거나 비활성화 동작이 제어될 수 있다. 도 6 에서 다시 설명하겠지만, 카운팅 제어 회로(320B)는 선택 제어 신호(CTR_S)에 기초하여 테스트 카운팅 회로(100B)의 카운팅 동작을 비활성화시킬 수 있다. 그리고 카운팅 제어 회로(320B)는 타겟 제어 값이 최종 테스트 제어 값(V_CTR)으로 출력된 이후 테스트 카운팅 회로(100B)의 카운팅 동작을 활성화시킬 수 있다.
선택 출력 회로(330B)는 카운팅 제어 신호(CTR_C)에 기초하여 제2 입력 정보(INF_2)를 통해 입력되는 타겟 제어 값 또는 테스트 제어 값(V_OR)을 선택적으로 출력하기 위한 구성일 수 있다. 선택 출력 회로(320A)는 선택 제어 신호(CTR_S)에 기초하여 타겟 어드레스 값과 카운팅 어드레스 신호(ADD_C)가 서로 동일한 경우 타겟 제어 값을 최종 테스트 제어 값(V_CTR)에 삽입하여 출력할 수 있다.
한편, 구동 회로(400B)는 최종 테스트 제어 값(V_CTR)에 기초하여 기 설정된 테스트 동작을 수행하기 위한 구성일 수 있다. 즉, 구동 회로(400B)는 최종 테스트 제어 값(V_CTR)에 대한 제2 출력 시퀀스에 따라 테스트 동작을 수행할 수 있다.
도 6 은 도 5 의 집적 회로의 제2 출력 시퀀스와 관련된 동작을 보여주기 위한 동작도이다. 이하, 설명이 편의를 위하여 제1 입력 정보(INF_1)로 입력되는 타겟 어드레스 값은 '003'이라고 가정할 수 있고, 제2 입력 정보(INF_2)로 입력되는 타켓 제어 값은 'DAT_TM'이라고 칭할 수 있다.
도 5 와 도 6 을 참조하면, 테스트 동작시 테스트 카운팅 회로(100B)는 순차적으로 카운팅되는 카운팅 어드레스 신호(ADD_C)를 생성할 수 있다. 이어서, 테스트 정보 저장 회로(200B)는 카운팅 어드레스 신호(ADD_C)에 기초하여 테스트 제어 값(V_OR)을 출력할 수 있다.
한편, 시퀀스 제어 회로(300B)는 제1 입력 정보(INF_1)로 타겟 어드레스 값인 '003'을 입력 받을 수 있고 제2 입력 정보(INF_2)로 타겟 제어 값인 'DAT_TM'을 입력 받을 수 있다. 이때, 어드레스 비교 회로(310B)는 타겟 어드레스 값과 카운팅 어드레스 신호(ADD_C)을 비교하여 선택 제어 신호(CTR_S)를 생성할 수 있다. 즉, 어드레스 비교 회로(310B)는 카운팅 어드레스 신호(ADD_C)가 타겟 어드레스 값과 동일한 '003'이 되는 경우 선택 제어 신호(CTR_S)를 기 설정된 논리 레벨로 활성화하여 출력할 수 있다. 이어서 카운팅 제어 회로(320B)는 선택 제어 신호(CTR_S)에 기초하여 테스트 카운팅 회로(100B)의 카운팅 동작을 비활성화시키기 위한 카운팅 제어 신호(CTR_C)를 생성할 수 있다. 따라서, 테스트 카운팅 회로(100B)는 이전 카운팅 어드레스 신호(ADD_C)와 동일한 '003'을 출력할 수 있다. 그리고 선택 출력 회로(330B)는 카운팅 제어 신호(CTR_C)에 기초하여 테스트 제어 값(V_OR)인 'DAT_3' 대신에 제2 입력 정보(INF_2)를 통해 입력되는 타겟 제어 값인 'DAT_TM'을 최종 테스트 제어 값(V_CTR)에 삽입하여 출력할 수 있다.
다시 말하면, 선택 출력 회로(330B)는 카운팅 어드레스 신호(ADD_C)가 '001', '002', '003', '004', 및 '005'인 경우 테스트 제어 값(V_OR)인 'DAT_1', 'DAT_2', 'DAT_3', 'DAT_4', 및 'DAT_5'을 최종 테스트 제어 값(V_CTR)으로 출력할 수 있다. 한편, 카운팅 제어 회로(320B)는 카운팅 어드레스 신호(ADD_C)가 '003'인 경우 테스트 카운팅 회로(100B)의 카운팅 동작을 비활성화시킬 수 있다. 그래서 테스트 카운팅 회로(100B)는 이전 카운팅 어드레스 신호인 '003'을 유지할 수 있다. 그리고 선택 출력 회로(330B)는 이전 카운팅 어드레스 신호인 '003'에 대응하여 타겟 제어 값인 'DAT_TM'을 최종 테스트 제어 값(V_CTR)에 삽입하여 출력할 수 있다. 이어서, 타겟 제어 값인 'DAT_TM'이 출력된 이후 카운팅 제어 회로(320B)는 테스트 카운팅 회로(100B)의 카운팅 동작을 활성화시키기 위한 카운팅 제어 신호(CTR_C)를 생성할 수 있다.
정리하면, 본 발명의 일 실시예에 따른 집적 회로는 제1 입력 정보(INF_1)을 통해 입력되는 타겟 어드레스 값과 제2 입력 정보(INF_2)을 통해 입력되는 타겟 제어 값에 기초하여 최종 테스트 제어 값(V_CTR)에 대한 제2 출력 시퀀스를 설정할 수 있다. 여기서, 최종 테스트 제어 값(V_CTR)은 제2 출력 시퀀스에 따라 타겟 어드레스 값인 '003'에 타겟 제어 값인 'DAT_TM'이 삽입되어 출력될 수 있다. 따라서, 구동 회로(400B)는 최종 테스트 제어 값(V_CTR)에 기초하여 제2 출력 시퀀스에 대한 테스트 동작을 수행할 수 있다.
이후 설명될 도 7 내지 도 9 는 제3 및 제4 출력 시퀀스에 대한 구성 및 동작에 대한 설명일 수 있다. 본 발명의 일 실시예에 따른 집적 회로는 제1 입력 정보(INF_1)를 통해 입력되는 타겟 어드레스 값과 카운팅 어드레스 신호(ADD_C)에 기초하여 테스트 카운팅 회로(100C)에서 출력되는 카운팅 어드레스 신호(ADD_C)를 제2 입력 정보(INF_2)를 통해 입력되는 변경 어드레스 값으로 변경하여 출력할 수 있다. 여기서, 제3 및 제4 출력 시퀀스는 변경 어드레스 값이 반영된 카운팅 어드레스 신호(ADD_C)에 따라 최종 테스트 제어 값(V_CTR)을 출력하는 출력 시퀀스를 의미할 수 있다.
도 7 은 본 발명의 일 실시예에 따른 집적 회로의 구성을 보여주기 위한 블록도이다.
도 7 을 참조하면, 집적 회로는 테스트 카운팅 회로(100C), 테스트 정보 저장 회로(200C), 시퀀스 제어 회로(300C), 및 구동 회로(400C)를 포함할 수 있다.
테스트 카운팅 회로(100C)는 카운팅 어드레스 신호(ADD_C)를 생성하기 위한 구성일 수 있다. 테스트 카운팅 회로(100C)는 이후 설명될 카운팅 제어 신호(CTR_C)에 기초하여 카운팅 동작이 제어될 수 있다.
테스트 정보 저장 회로(200C)는 테스트 제어 값(V_OR)이 저장되며 카운팅 어드레스 신호(ADD_C)에 기초하여 테스트 제어 값(V_OR)을 출력하기 위한 구성일 수 있다. 여기서, 테스트 제어 값(V_OR)은 구동 회로(400C)에 제공되는 최종 테스트 제어 값(V_CTR)에 대응할 수 있다.
시퀀스 제어 회로(300C)는 제1 입력 정보(INF_1)로 타겟 어드레스 값을 입력 받을 수 있고, 제2 입력 정보(INF_2)로 변경 어드레스 값을 입력 받을 수 있다. 시퀀스 제어 회로(300C)는 카운팅 어드레스 신호(ADD_C)와 타겟 어드레스 값에 기초하여 테스트 카운팅 회로(100C)의 카운팅 동작을 제어할 수 있는 구성일 수 있다. 즉, 시퀀스 제어 회로(300C)는 테스트 카운팅 회로(100C)에서 출력되는 카운팅 어드레스 신호(ADD_C)를 변경 어드레스 값으로 변경하여 출력하기 위한 구성일 수 있다. 보다 구체적으로, 시퀀스 제어 회로(300C)는 어드레스 비교 회로(310C)와 카운팅 제어 회로(320C)를 포함할 수 있다.
어드레스 비교 회로(310C)는 제1 입력 정보(INF_1)를 통해 입력되는 타겟 어드레스 값과 카운팅 어드레스 신호(ADD_C)를 비교하여 선택 제어 신호(CTR_S)를 생성하기 위한 구성일 수 있다. 어드레스 비교 회로(310A)는 타겟 어드레스 값과 카운팅 어드레스 신호(ADD_C)가 서로 동일한 경우 기 설정된 논리 레벨 값을 가지는 선택 제어 신호(CTR_S)를 생성할 수 있다.
카운팅 제어 회로(320C)는 선택 제어 신호(CTR_S)에 기초하여 테스트 카운팅 회로(100B)의 카운팅 동작에 제2 입력 정보(INF_2)를 통해 입력되는 변경 어드레스 값을 반영하기 위한 구성일 수 있다. 카운팅 제어 회로(320C)는 선택 제어 신호(CTR_S)에 기초하여 변경 어드레스 값에 대응하는 카운팅 제어 신호(CTR_C)를 생성할 수 있다. 따라서, 테스트 카운팅 회로(100C)는 카운팅 제어 신호(CTR_C)에 기초하여 변경 어드레스 값이 반영된 카운팅 어드레스 신호(ADD_C)를 생성할 수 있고, 테스트 정보 저장 회로(200C)는 카운팅 어드레스 신호(ADD_C)에 기초하여 테스트 제어 값(V_OR), 즉 최종 테스트 제어 값(V_CTR)을 출력할 수 있다.
한편, 구동 회로(400C)는 최종 테스트 제어 값(V_CTR)에 기초하여 기 설정된 테스트 동작을 수행하기 위한 구성일 수 있다. 즉, 구동 회로(400C)는 최종 테스트 제어 값(V_CTR)에 대한 제3 및 제4 출력 시퀀스에 따라 테스트 동작을 수행할 수 있다.
도 8 은 도 7 의 집적 회로의 제3 출력 시퀀스와 관련된 동작을 보여주기 위한 동작도이다. 이하, 설명이 편의를 위하여 제1 입력 정보(INF_1)로 입력되는 입력되는 타겟 어드레스 값은 '003'이라고 가정할 수 있고, 제2 입력 정보(INF_2)로 입력되는 변경 어드레스 값은 '007'이라고 가정할 수 있다.
도 7 및 도 8 을 참조하면, 테스트 동작시 테스트 카운팅 회로(100C)는 순차적으로 카운팅되는 카운팅 어드레스 신호(ADD_C)를 생성할 수 있다. 이어서, 테스트 정보 저장 회로(200B)는 카운팅 어드레스 신호(ADD_C)에 기초하여 테스트 제어 값(V_OR)을 최종 테스트 제어 값(V_CTR)으로 출력할 수 있다.
한편, 시퀀스 제어 회로(300C)는 제1 입력 정보(INF_1)로 타겟 어드레스 값인 '003'을 입력 받을 수 있고, 제2 입력 정보(INF_2)로 변경 어드레스 값인 '007'을 입력 받을 수 있다. 이때, 어드레스 비교 회로(310C)는 타겟 어드레스 값과 카운팅 어드레스 신호(ADD_C)을 비교하여 선택 제어 신호(CTR_S)를 생성할 수 있다. 즉, 어드레스 비교 회로(310C)는 카운팅 어드레스 신호(ADD_C)가 타겟 어드레스 값과 동일한 '003'이 되는 경우 선택 제어 신호(CTR_S)를 기 설정된 논리 레벨로 활성화하여 출력할 수 있다. 이어서 카운팅 제어 회로(320C)는 선택 제어 신호(CTR_S)에 기초하여 테스트 카운팅 회로(100C)가 변경 어드레스 값인 '007'로 카운팅 될 수 있도록 카운팅 제어 신호(CTR_C)를 생성할 수 있다. 따라서, 테스트 카운팅 회로(100C)는 카운팅 제어 신호(CTR_C)에 기초하여 변경 어드레스 값인 '007'을 출력할 수 있다. 그리고 테스트 정보 저장 회로(200C)는 카운팅 어드레스 신호(ADD_C)인 '007'에 대응하는 테스트 제어 값(V_OR)인 'DAT_7'을 최종 테스트 제어 값(V_CTR)으로 출력할 수 있다.
다시 말하면, 테스트 정보 저장 회로(200C)는 카운팅 어드레스 신호(ADD_C)가 '001', '002', 및 '003'인 경우 테스트 제어 값(V_OR)인 'DAT_1', 'DAT_2', 및 'DAT_3'을 최종 테스트 제어 값(V_CTR)으로 출력할 수 있다. 한편, 카운팅 제어 회로(320C)는 카운팅 어드레스 신호(ADD_C)가 '003'인 경우 테스트 카운팅 회로(100C)에서 출력되는 카운팅 어드레스 신호(ADD_C)를 변경 어드레스 값인 '007'로 변경하여 출력할 수 있다. 따라서, 테스트 정보 저장 회로(200C)는 카운팅 어드레스 신호(ADD_C)인 '007'에 대응하는 테스트 제어 값(V_OR)인 'DAT_7'을 최종 테스트 제어 값(V_CTR)으로 출력할 수 있다. 이어서, 테스트 카운팅 회로(100C)는 변경 어드레스 값인 '007'을 출력한 이후 변경 어드레스 값 다음의 카운팅 어드레스 신호인 '008'을 출력할 수 있다. 따라서, 테스트 정보 저장 회로(200C)는 카운팅 어드레스 신호(ADD_C)인 '008'에 대응하는 테스트 제어 값(V_OR)인 'DAT_8'을 최종 테스트 제어 값(V_CTR)으로 출력할 수 있다.
정리하면, 본 발명의 일 실시예에 따른 집적 회로는 제1 입력 정보(INF_1)을 통해 입력되는 타겟 어드레스 값에 기초하여 제2 입력 정보(INF_2)을 통해 입력되는 변경 어드레스 값에 기초하여 최종 테스트 제어 값(V_CTR)에 대한 제3 출력 시퀀스를 설정할 수 있다. 여기서, 최종 테스트 제어 값(V_CTR)은 제3 출력 시퀀스에 따라 변경 어드레스 값인 '007'에 대응하는 'DAT_7'이 출력될 수 있다. 그리고 최종 테스트 제어 값(V_CTR)은 변경 어드레스 값인 '007' 다음의 카운팅 어드레스 신호인 '008'에 대응하는 'DAT_8'이 출력될 수 있다. 따라서, 구동 회로(400C)는 최종 테스트 제어 값(V_CTR)에 기초하여 제3 출력 시퀀스에 대한 테스트 동작을 수행할 수 있다.
도 9 는 도 7 의 집적 회로의 제4 출력 시퀀스와 관련된 동작을 보여주기 위한 동작도이다. 이하, 설명이 편의를 위하여 제1 입력 정보(INF_1)로 입력되는 입력되는 타겟 어드레스 값은 '003'이라고 가정할 수 있고, 제2 입력 정보(INF_2)로 입력되는 변경 어드레스 값은 '007'이라고 가정할 수 있다.
도 9 는 도 8 과 마찬가지로 최종 테스트 제어 값(V_CTR)이 변경 어드레스 값인 '007'에 대응하는 'DAT_7'이 출력될 수 있다. 그리고 테스트 카운팅 회로(100C)는 변경 어드레스 값인 '007'을 출력한 이후 원래의 카운팅 어드레스 신호(ADD_C)인 '004'를 출력할 수 있다. 따라서, 테스트 정보 저장 회로(200C)는 기존의 카운팅 어드레스 신호(ADD_C)인 '004'에 대응하는 테스트 제어 값(V_OR)인 'DAT_4'을 최종 테스트 제어 값(V_CTR)으로 출력할 수 있다.
정리하면, 본 발명의 일 실시예에 따른 집적 회로는 제1 입력 정보(INF_1)을 통해 입력되는 타겟 어드레스 값에 기초하여 제2 입력 정보(INF_2)을 통해 입력되는 변경 어드레스 값에 기초하여 최종 테스트 제어 값(V_CTR)에 대한 제4 출력 시퀀스를 설정할 수 있다. 여기서, 최종 테스트 제어 값(V_CTR)은 제4 출력 시퀀스에 따라 변경 어드레스 값인 '007'에 대응하는 'DAT_7'이 출력될 수 있다. 그리고 최종 테스트 제어 값(V_CTR)은 변경 어드레스 값인 '007' 다음에 기존의 카운팅 어드레스 신호인 '004'에 대응하는 'DAT_4'가 출력될 수 있다. 따라서, 구동 회로(400C)는 최종 테스트 제어 값(V_CTR)에 기초하여 제4 출력 시퀀스에 대한 테스트 동작을 수행할 수 있다.
도 10 은 도 2 의 집적 회로의 테스트 동작 방법을 보여주기 위한 순서도이다.
도 2 및 도 10 을 참조하면, 집적 회로의 테스트 동작 방법은 출력 시퀀스에 대한 변경 정보를 입력하는 단계(S1100), 최종 테스트 제어 값을 생성하는 단계(S1200), 및 테스트를 수행하는 단계(S1300)를 포함할 수 있다.
출력 시퀀스에 대한 변경 정보를 입력하는 단계(S1100)는 테스트 동작을 위한 최종 테스트 제어 값(V_CTR)의 출력 시퀀스에 대한 변경 정보를 입력하는 단계일 수 있다. 여기서, 변경 정보는 제1 입력 정보(INF_1)와 제2 입력 정보(INF_2)를 의미할 수 있다. 도 3 내지 도 9 에서 설명하였듯이, 본 발명의 일 실시예에 따른 집적 회로는 제1 내지 제4 출력 시퀀스를 포함할 수 있다. 그리고 제1 내지 제4 출력 시퀀스 각각의 변경 정보는 서로 다를 수 있다.
최종 테스트 제어 값을 생성하는 단계(S1200)는 도 2 의 시퀀스 제어 신호(CTR_MD)에 기초하여 설정되는 출력 시퀀스에 따라 최종 테스트 제어 값(V_CTR)을 생성하는 단계일 수 있다. 도 4, 도 6, 도 8, 및 도 9 에서 설명하였듯이, 본 발명의 일 실시예에 따른 집적 회로는 제1 내지 제4 출력 시퀀스 각각에 따라 최종 테스트 제어 값(V_CTR)을 서로 다르게 생성할 수 있다.
다시 말하면, 본 발명의 일 실시예에 따른 집적 회로는 도 4 에서 볼 수 있듯이, 카운팅 어드레스 신호(ADD_C)와 타겟 어드레스 값에 기초하여 테스트 제어 값(V_OR) 대신에 타겟 제어 값(DAT_TM)을 최종 테스트 제어 값(V_CTR)으로 출력할 수 있다. 즉, 최종 테스트 제어 값(V_CTR)은 제1 출력 시퀀스로 출력될 수 있다. 그리고 본 발명의 일 실시예에 따른 집적 회로는 도 6 에서 볼 수 있듯이, 카운팅 어드레스 신호(ADD_C)와 타겟 어드레스 값에 기초하여 카운팅 동작에 대한 활성화 동작과 비활성화 동작을 제어하고 타겟 제어 값(DAT_TM)을 최종 테스트 제어 값(V_CTR)에 삽입하여 출력할 수 있다. 즉, 최종 테스트 제어 값(V_CTR)은 제2 출력 시퀀스로 출력될 수 있다. 그리고 본 발명의 일 실시예에 따른 집적 회로는 도 8 에서 볼 수 있듯이, 카운팅 어드레스 신호(ADD_C)를 변경 어드레스 값으로 변경하여 최종 테스트 제어 값(V_CTR)을 출력하고, 이후 변경 어드레스 값 다음의 카운팅 어드레스 신호에 대응하는 최종 테스트 제어 값(V_CTR)을 출력할 수 있다. 즉, 최종 테스트 제어 값(V_CTR)은 제3 출력 시퀀스로 출력될 수 있다. 그리고 본 발명의 일 실시예에 따른 집적 회로는 도 9 에서 볼 수 있듯이, 카운팅 어드레스 신호(ADD_C)를 변경 어드레스 값으로 변경하여 최종 테스트 제어 값(V_CTR)을 출력하고, 이후 기존 카운팅 어드레스 신호에 대응하는 최종 테스트 제어 값(V_CTR)을 출력할 수 있다. 즉, 최종 테스트 제어 값(V_CTR)은 제4 출력 시퀀스로 출력될 수 있다.
정리하면, 본 발명의 일 실시예에 따른 집적 회로는 제1 내지 제4 출력 시퀀스에 대응하는 최종 테스트 제어 값(V_CTR)을 생성할 수 있다. 따라서, 테스트 동작시 다양한 테스트 시퀀스를 통해 테스트 동작에 대한 자유도를 높여줄 수 있다. 또한, 다양한 테스트 시퀀스에 따른 테스트 결과를 통해 집적 회로의 양품 여부를 보다 정확하게 판단할 수 있다.
본 명세서에서 설명되는 실시예와 첨부된 도면은 본 발명에 포함되는 기술적 사상의 일부를 예시적으로 설명하는 것에 불과하다. 따라서, 본 명세서에 개시된 실시예는 본 발명의 기술적 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이므로, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아님은 자명하다. 본 발명의 명세서 및 도면에 포함된 기술적 사상의 범위 내에서 당업자가 용이하게 유추할 수 있는 변형예와 구체적인 실시예는 모두 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
100 : 테스트 카운팅 회로 200 : 테스트 정보 저장 회로
300 : 시퀀스 제어 회로 400 : 구동 회로

Claims (18)

  1. 카운팅 어드레스 신호를 생성하는 테스트 카운팅 회로;
    테스트 제어 값이 저장되며 상기 카운팅 어드레스 신호에 기초하여 상기 테스트 제어 값을 출력하는 테스트 정보 저장 회로;
    시퀀스 제어 신호에 기초하여 상기 테스트 제어 값의 출력 시퀀스를 변경하고 상기 테스트 제어 값 또는 타겟 제어 값에 기초하여 최종 테스트 제어 값이 출력되도록 하는 시퀀스 제어 회로; 및
    상기 최종 테스트 제어 값에 기초하여 기 설정된 테스트 동작을 수행하는 구동 회로를 포함하는
    집적 회로.
  2. 제1항에 있어서,
    상기 시퀀스 제어 신호에 기초하여 제1 출력 시퀀스로 동작 할 때,
    상기 시퀀스 제어 회로는 상기 카운팅 어드레스 신호와 타겟 어드레스 값에 기초하여 상기 테스트 제어 값 대신에 상기 타겟 제어 값을 상기 최종 테스트 제어 값으로 출력하는 것을 특징으로 하는 집적 회로.
  3. 제2항에 있어서,
    상기 시퀀스 제어 회로는
    상기 타겟 어드레스 값과 상기 카운팅 어드레스 신호를 비교하여 선택 제어 신호를 생성하는 어드레스 비교 회로; 및
    상기 선택 제어 신호에 기초하여 상기 타겟 제어 값 또는 상기 테스트 제어 값을 선택적으로 출력하는 선택 출력 회로를 포함하는
    집적 회로.
  4. 제1항에 있어서,
    상기 시퀀스 제어 신호에 기초하여 제2 출력 시퀀스로 동작 할 때,
    상기 시퀀스 제어 회로는 상기 카운팅 어드레스 신호와 타겟 어드레스 값에 기초하여 상기 테스트 카운팅 회로의 카운팅 동작을 제어하고 상기 타겟 제어 값을 상기 최종 테스트 제어 값에 삽입하여 출력하는 것을 특징으로 하는 집적 회로.
  5. 제4항에 있어서,
    상기 시퀀스 제어 회로는
    상기 타겟 어드레스 값과 상기 카운팅 어드레스 신호를 비교하여 선택 제어 신호를 생성하는 어드레스 비교 회로;
    상기 선택 제어 신호에 기초하여 상기 테스트 카운팅 회로의 카운팅 동작을 제어하는 카운팅 제어 회로; 및
    상기 카운팅 제어 회로에서 생성되는 카운팅 제어 신호에 기초하여 상기 타겟 제어 값 또는 상기 테스트 제어 값을 선택적으로 출력하는 선택 출력 회로를 포함하는
    집적 회로.
  6. 제5항에 있어서,
    상기 카운팅 제어 회로는 상기 선택 제어 신호에 기초하여 상기 테스트 카운팅 회로의 카운팅 동작을 카운팅 동작을 비활성화시키고, 상기 타겟 제어 값이 출력된 이후 상기 테스트 카운팅 회로의 카운팅 동작을 활성화시키는 것을 특징으로 하는 집적 회로.
  7. 제5항에 있어서,
    상기 테스트 카운팅 회로는 상기 카운팅 제어 회로의 카운팅 제어 동작에 따라 이전 카운팅 어드레스 신호를 유지하고, 상기 선택 출력 회로는 상기 이전 카운팅 어드레스 신호에 대응하여 상기 타겟 제어 값을 출력하는 것을 특징으로 하는 집적 회로.
  8. 제1항에 있어서,
    상기 시퀀스 제어 신호에 기초하여 제3 및 제4 출력 시퀀스로 동작 할 때,
    상기 시퀀스 제어 회로는 상기 카운팅 어드레스 신호와 타겟 어드레스 값에 기초하여 상기 테스트 카운팅 회로에서 출력되는 상기 카운팅 어드레스 신호를 변경 어드레스 값으로 변경하여 출력하는 것을 특징으로 하는 집적 회로.
  9. 제8항에 있어서,
    상기 시퀀스 제어 회로는
    상기 타겟 어드레스 값과 상기 카운팅 어드레스 신호를 비교하여 선택 제어 신호를 생성하는 어드레스 비교 회로; 및
    상기 선택 제어 신호에 기초하여 상기 테스트 카운팅 회로의 카운팅 동작에 상기 변경 어드레스 값을 반영하는 카운팅 제어 회로를 포함하는
    집적 회로.
  10. 제9항에 있어서,
    상기 테스트 카운팅 회로는 상기 카운팅 제어 회로에서 생성되는 카운팅 제어 신호에 기초하여 상기 변경 어드레스 값을 출력하는 것을 특징으로 하는 집적 회로.
  11. 제10항에 있어서,
    상기 제3 출력 시퀀스로 동작 할 때,
    상기 테스트 카운팅 회로는 상기 변경 어드레스 값을 출력한 이후 상기 변경 어드레스 값 다음의 카운팅 어드레스 신호를 생성하는 것을 특징으로 하는 집적 회로.
  12. 제10항에 있어서,
    상기 제4 출력 시퀀스로 동작 할 때,
    상기 테스트 카운팅 회로는 상기 변경 어드레스 값을 출력한 이후 기존의 카운팅 어드레스 신호를 생성하는 것을 특징으로 하는 집적 회로.
  13. 테스트 동작을 위한 최종 테스트 제어 값의 출력 시퀀스에 대한 변경 정보를 입력하는 단계;
    상기 출력 시퀀스에 따라 테스트 제어 값 또는 타겟 제어 값으로부터 상기 최종 테스트 제어 값을 생성하는 단계; 및
    상기 최종 테스트 제어 값에 기초하여 집적 회로에 대한 테스트를 수행하는 단계를 포함하는
    집적 회로의 테스트 동작 방법.
  14. 제13항에 있어서,
    상기 입력하는 단계 이전 또는 이후에,
    카운팅 동작을 통해 카운팅 어드레스 신호를 생성하는 단계; 및
    상기 카운팅 어드레스 신호에 기초하여 상기 테스트 제어 값을 출력하는 단계를 더 포함하는
    집적 회로의 테스트 동작 방법.
  15. 제14항에 있어서,
    상기 최종 테스트 제어 값을 생성하는 단계는 상기 카운팅 어드레스 신호와 타겟 어드레스 값에 기초하여 상기 테스트 제어 값 대신에 상기 타겟 제어 값을 상기 최종 테스트 제어 값으로 출력하는 집적 회로의 테스트 동작 방법.
  16. 제14항에 있어서,
    상기 최종 테스트 제어 값을 생성하는 단계는 상기 카운팅 어드레스 신호와 타겟 어드레스 값에 기초하여 상기 카운팅 동작에 대한 활성화 동작과 비활성화 동작을 제어하고 상기 타겟 제어 값을 상기 최종 테스트 제어 값에 삽입하여 출력하는 집적 회로의 테스트 동작 방법.
  17. 제14항에 있어서,
    상기 최종 테스트 제어 값을 생성하는 단계는 상기 카운팅 어드레스 신호를 변경 어드레스 값으로 변경하여 최종 테스트 제어 값을 출력하고, 이후 상기 변경 어드레스 값 다음의 카운팅 어드레스 신호에 대응하는 상기 최종 테스트 제어 값을 출력하는 집적 회로의 테스트 동작 방법.
  18. 제14항에 있어서,
    상기 최종 테스트 제어 값을 생성하는 단계는 상기 카운팅 어드레스 신호를 변경 어드레스 값으로 변경하여 최종 테스트 제어 값을 출력하고, 이후 기존의 카운팅 어드레스 신호에 대응하는 상기 최종 테스트 제어 값을 출력하는 집적 회로의 테스트 동작 방법.
KR1020200107398A 2020-08-25 2020-08-25 집적 회로와 그의 테스트 동작 방법 KR20220026419A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200107398A KR20220026419A (ko) 2020-08-25 2020-08-25 집적 회로와 그의 테스트 동작 방법
US17/150,921 US11557363B2 (en) 2020-08-25 2021-01-15 Integrated circuit and test operation method thereof
CN202110191686.7A CN114113972A (zh) 2020-08-25 2021-02-20 集成电路及其测试操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200107398A KR20220026419A (ko) 2020-08-25 2020-08-25 집적 회로와 그의 테스트 동작 방법

Publications (1)

Publication Number Publication Date
KR20220026419A true KR20220026419A (ko) 2022-03-04

Family

ID=80358906

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200107398A KR20220026419A (ko) 2020-08-25 2020-08-25 집적 회로와 그의 테스트 동작 방법

Country Status (3)

Country Link
US (1) US11557363B2 (ko)
KR (1) KR20220026419A (ko)
CN (1) CN114113972A (ko)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5721799B2 (ko) * 1975-02-01 1982-05-10
KR20030002157A (ko) 2001-06-30 2003-01-08 주식회사 하이닉스반도체 온 칩 테스트 회로
KR102194791B1 (ko) * 2013-08-09 2020-12-28 에스케이하이닉스 주식회사 메모리, 이를 포함하는 메모리 시스템 및 메모리의 동작방법
KR20160119588A (ko) * 2015-04-06 2016-10-14 에스케이하이닉스 주식회사 반도체 메모리 장치
KR20190029316A (ko) 2017-09-12 2019-03-20 에스케이하이닉스 주식회사 마이크로 컨트롤러, 이를 포함하는 메모리 시스템 및 이의 동작방법
KR20220026420A (ko) 2020-08-25 2022-03-04 에스케이하이닉스 주식회사 집적 회로와 그의 테스트 방법

Also Published As

Publication number Publication date
US11557363B2 (en) 2023-01-17
CN114113972A (zh) 2022-03-01
US20220068420A1 (en) 2022-03-03

Similar Documents

Publication Publication Date Title
US5033048A (en) Memory selftest method and apparatus same
US8074159B2 (en) Method and apparatus for detecting communication errors on a bus
KR101456976B1 (ko) 메모리 테스트 디바이스 및 메모리 테스트 방법
US20030200491A1 (en) Method for verifying and improving run-time of a memory test
US20070250746A1 (en) Testing CMOS ternary CAM with redundancy
US20240095436A1 (en) Method and device for automatic verification of pin multiplexing
US6219289B1 (en) Data writing apparatus, data writing method, and tester
US20160293272A1 (en) Method and apparatus for optimized memory test status detection and debug
NL8600217A (nl) Dataverwerkende inrichting bevattende een geheugeninrichting voorzien van een coincidentieschakeling die in een foutherkennings- en een coincidentiemode schakelbaar is.
KR100200481B1 (ko) 테스트 회로
KR20220026419A (ko) 집적 회로와 그의 테스트 동작 방법
US6781398B2 (en) Circuit for testing an integrated circuit
US7363565B2 (en) Method of testing apparatus having master logic unit and slave logic unit
US20030154426A1 (en) Method and apparatus for programmable BIST and an optional error counter
CN110956998A (zh) 一种存储器测试装置与系统
WO2006092953A1 (ja) 試験装置、及び試験方法
US7484147B2 (en) Semiconductor integrated circuit
US20230014084A1 (en) Compilation method, compilation circuit, mode register and memory
US6922650B2 (en) Semiconductor device tester and its method
WO1989009471A2 (en) Memory selftest method and apparatus
US20090070534A1 (en) Memory access monitoring apparatus and related method
US7320096B2 (en) System and method for testing memory at full bandwidth
US5046047A (en) Circuit arrangement for verifying data stored in a random access memory
US20120266034A1 (en) Semiconductor memory device and test method thereof
US11714555B2 (en) Control module and control method thereof for synchronous dynamic random access memory