CN103543779A - 调压器和电压调节系统 - Google Patents

调压器和电压调节系统 Download PDF

Info

Publication number
CN103543779A
CN103543779A CN201310292448.0A CN201310292448A CN103543779A CN 103543779 A CN103543779 A CN 103543779A CN 201310292448 A CN201310292448 A CN 201310292448A CN 103543779 A CN103543779 A CN 103543779A
Authority
CN
China
Prior art keywords
transistor
switch
mode
pressure regulator
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201310292448.0A
Other languages
English (en)
Inventor
李柱盛
许栋勋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN103543779A publication Critical patent/CN103543779A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/021—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J1/00—Circuit arrangements for dc mains or dc distribution networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Power Engineering (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)

Abstract

本发明涉及调压器和电压调节系统。该调压器包括：电源端子，其配置为提供电源电压；输出端子，其配置为输出负载电流；第一晶体管，其连接在电源端子与输出端子之间，在第一模式下通过放大器施加的信号启用该第一晶体管以产生第一电流，并且将第一电流输出至输出端子；以及第二晶体管，其连接在电源端子与输出端子之间，在第二模式下通过放大器施加的信号启用该第二晶体管以产生与第一电流不同的第二电流，并且将第二电流输出至输出端子，其中，在第二模式下启用第一晶体管，在第一模式下禁用第二晶体管。

Description

调压器和电压调节系统
相关申请的交叉引用
本申请要求2012年7月12日提交至韩国知识产权局的韩国专利申请No.10-2012-0076215的优先权，在此通过引用方式将该申请的全部内容并入本文。
技术领域
本发明构思涉及调压器、电压调节系统、存储器芯片和存储设备。
背景技术
随着电子、信息、通信技术的发展，已经提供了多种便携式电子设备。一般来说，通过从安装在内部的电池向便携式电子设备供电来操作该便携式电子设备。因此，最近几年，电池的寿命或持续时间被认为是便携式电子设备性能中的一项重要因素，并且已经在使有限容量的电池的效率最大化方面积极地进行了研究。
在有效率地使用电池容量的方法中，存在以下方法：将便携式电子设备的操作模式分成针对高性能操作的激活模式和用于使功耗最小化的省电模式，并且根据便携式电子设备处于激活模式还是处于省电模式来以不同的方式管理设备的功耗。
发明内容
本发明构思提供了一种具有改进的操作可靠性的调压器。
本发明构思还提供了一种包括这种调压器的电压调节系统，从而改进了操作可靠性并且优化了功耗。
本发明构思还提供了一种包括这种调压器的存储器芯片，从而改进了操作可靠性并且优化了功耗。
本发明构思还提供了一种包括这种调压器的存储设备，从而改进了操作可靠性并且优化了功耗。
本发明构思不限于此，并且通过以下示例性实施例的说明将会描述或清楚本发明构思的其他特征和元件。
根据本发明构思的一个方面，提供了一种调压器，包括：电源端子，其配置为提供电源电压；输出端子，其配置为输出负载电流；以及第一晶体管，其连接在所述电源端子与所述输出端子之间。在第一模式下，通过放大器施加的信号启用所述第一晶体管以产生第一电流，并且所述第一晶体管将所述第一电流输出至所述输出端子。所述调压器还包括第二晶体管，其连接在所述电源端子与所述输出端子之间。在第二模式下，通过所述放大器施加的信号启用所述第二晶体管以产生与所述第一电流不同的第二电流，并且所述第二晶体管将所述第二电流输出至所述输出端子。在所述第二模式下启用所述第一晶体管，在所述第一模式下禁用所述第二晶体管。
在一些实施例中，所述第一晶体管的尺寸与所述第二晶体管的尺寸不同。
在一些实施例中，所述第二晶体管的尺寸大于所述第一晶体管的尺寸。
在一些实施例中，所述第二电流大于所述第一电流。
在一些实施例中，所述第一模式包括省电模式，所述第二模式包括激活模式。
在一些实施例中，所述调压器还包括连接在所述输出端子与所述放大器之间的反馈网络，并且所述第一晶体管和所述第二晶体管并联地连接在所述电源端子与所述输出端子之间。
在一些实施例中，在所述第一模式下所述负载电流是所述第一电流，并且在所述第二模式下所述负载电流是所述第一电流与所述第二电流的总和。
在一些实施例中，所述调压器还包括连接在所述电源端子与所述输出端子之间的第三晶体管，其中，在与所述第一模式和所述第二模式不同的第三模式下，通过所述放大器施加的信号启用所述第三晶体管以产生与所述第一电流和所述第二电流不同的第三电流，并且其中，所述第三晶体管将所述第三电流输出至所述输出端子。
在一些实施例中，在所述第三模式下启用所述第一晶体管，在所述第三模式下启用所述第二晶体管，并且在所述第一模式和所述第二模式下禁用所述第三晶体管。
在一些实施例中，所述第三晶体管的尺寸大于所述第二晶体管的尺寸，并且所述第二晶体管的尺寸大于所述第一晶体管的尺寸。
根据本发明构思的另一个方面，提供了一种调压器，包括：电源端子，其配置为提供电源电压；输出端子，其配置为输出负载电流；第一晶体管，其具有与所述电源端子连接的第一端子、与所述输出端子连接的第二端子和与放大器连接的栅极端子；以及第二晶体管，其具有与所述电源端子连接的第一端子、与所述输出端子连接的第二端子和与第一开关和第二开关的每一个的一端连接的栅极端子，其中，所述第一开关的另一端与所述电源端子连接，所述第二开关的另一端与所述放大器连接。
在一些实施例中，在第一模式下接通所述第一开关，在第二模式下断开所述第一开关，并且其中，所述第二模式与所述第一模式不同。
在一些实施例中，在所述第一模式下断开所述第二开关，在所述第二模式下接通所述第二开关。
在一些实施例中，所述第一模式包括省电模式，所述第二模式包括激活模式。
在一些实施例中，所述第一晶体管和所述第二晶体管包括PMOS晶体管。
在一些实施例中，所述调压器还包括第三晶体管，其具有与所述电源端子连接的第一端子、与所述输出端子连接的第二端子和与第三开关和第四开关的每一个的一端连接的栅极端子，其中，所述第三开关的另一端与所述电源端子连接，所述第四开关的另一端与所述放大器连接。
在一些实施例中，在第一模式下，接通所述第一开关和所述第三开关，并断开所述第二开关和所述第四开关。在与所述第一模式不同的第二模式下，接通所述第二开关和所述第三开关，并断开所述第一开关和所述第四开关。在与所述第一模式和所述第二模式不同的第三模式下，接通所述第二开关和所述第四开关，并断开所述第一开关和所述第三开关。
在一些实施例中，所述第一晶体管的尺寸与所述第二晶体管的尺寸不同。
在一些实施例中，所述第二晶体管的尺寸大于所述第一晶体管的尺寸。
根据本发明构思的再一个方面，提供了一种电压调节系统，包括：负载块，其包括第一负载块和第二负载块，第一负载电流用于驱动所述第一负载块，第二负载电流用于驱动所述第二负载块；以及调压器，其向所述负载块提供所述第一负载电流和所述第二负载电流，其中，所述调压器包括并联地连接在电源端子与所述负载块之间的第一晶体管和第二晶体管，其中，当驱动所述第一负载块时，禁用所述调压器的第二晶体管并启用所述调压器的第一晶体管，以产生所述第一负载电流，并且其中，当驱动所述第二负载块时，启用所述调压器的第一晶体管和第二晶体管以产生所述第二负载电流。
在一些实施例中，所述第一晶体管所产生的第一电流的大小与所述第二晶体管所产生的第二电流的大小不同。
在一些实施例中，所述第二电流的大小大于所述第一电流的大小。
在一些实施例中，所述第二负载电流是所述第一电流和所述第二电流的总和。
在一些实施例中，所述负载块还包括第三负载块，第三负载电流用于驱动所述第三负载块，其中，所述调压器还包括第三晶体管，其并联地连接在所述电源端子与所述负载块之间，其中，当驱动所述第一负载块时，禁用所述调压器的第二晶体管和第三晶体管并启用所述调压器的第一晶体管，以产生所述第一负载电流，其中，当驱动所述第二负载块时，禁用所述调压器的第三晶体管并启用所述调压器的第一晶体管和第二晶体管，以产生所述第二负载电流，并且其中，当驱动所述第三负载块时，启用所述调压器的第一晶体管、第二晶体管和第三晶体管以产生所述第三负载电流。
在一些实施例中，所述第三晶体管所产生的第三电流的大小大于所述第二晶体管所产生的第二电流的大小，并且所述第二晶体管所产生的第二电流的大小大于所述第一晶体管所产生的第一电流的大小。
在一些实施例中，所述第三负载电流是所述第一电流、所述第二电流和所述第三电流的总和。
根据本发明构思的再一个方面，提供了一种存储器芯片，包括：存储器单元阵列，其包括多个存储器单元；以及调压器，其产生负载电流并将所述负载电流提供至所述存储器单元，其中，所述调压器包括：电源端子，其配置为提供电源电压；输出端子，其配置为输出负载电流；第一晶体管，其连接在所述电源端子与所述输出端子之间，其中，在第一模式下，通过放大器施加的信号启用所述第一晶体管以产生第一负载电流，并且其中，所述第一晶体管提供所述第一负载电流以驱动所述多个存储器单元之中的N个存储器单元（N为自然数）；以及第二晶体管，其连接在所述电源端子与所述输出端子之间，其中，在第二模式下，通过所述放大器施加的信号启用所述第二晶体管以产生大于所述第一负载电流的第二负载电流，并且其中，所述第二晶体管提供所述第二负载电流以驱动所述多个存储器单元之中的M个存储器单元（M为大于N的自然数），其中，在所述第二模式下启用所述第一晶体管，并在所述第一模式下禁用所述第二晶体管。
在一些实施例中，所述调压器布置在所述存储器芯片的控制器中。
在一些实施例中，由地址信号决定所述第一模式和所述第二模式。
根据本发明构思的再一个方面，提供了一种存储设备，包括：多个存储器芯片；以及控制器，其产生负载电流并且使用所述负载电流来驱动所述存储器芯片，其中，所述控制器包括调压器，并且所述调压器包括：电源端子，其配置为提供电源电压；输出端子，其配置为输出所述负载电流；第一晶体管，其连接在所述电源端子与所述输出端子之间，其中，在第一模式下，通过放大器施加的信号启用所述第一晶体管以产生第一负载电流，并且其中，所述第一晶体管提供所述第一负载电流以驱动所述多个存储器芯片之中的N个存储器芯片（N为自然数）；以及第二晶体管，其连接在所述电源端子与所述输出端子之间，其中，在第二模式下，通过所述放大器施加的信号启用所述第二晶体管以产生大于所述第一负载电流的第二负载电流，并且其中，所述第二晶体管提供所述第二负载电流以驱动所述多个存储器芯片之中的M个存储器芯片（M为大于N的自然数），其中，在所述第二模式下启用所述第一晶体管，在所述第一模式下禁用所述第二晶体管。
根据本发明构思的再一个方面，提供了一种调压器，包括：电源端子，其配置为提供电源电压；输出端子，其配置为输出负载电流；放大器，其放大所述输出端子的至少一部分电压；第一晶体管，其连接在所述电源端子与所述输出端子之间；以及第二晶体管，其连接在所述电源端子与所述输出端子之间。在第一模式下，通过所述放大器施加的信号启用所述第一晶体管以产生第一电流，并且禁用所述第二晶体管。在第二模式下，通过所述放大器施加的信号启用所述第一晶体管以产生第一电流，并且通过所述放大器施加的信号启用所述第二晶体管以产生第二电流。
在一些实施例中，所述第一晶体管的尺寸与所述第二晶体管的尺寸不同。
在一些实施例中，所述第二电流大于所述第一电流。
在一些实施例中，所述第一模式包括省电模式，而所述第二模式包括激活模式。
在一些实施例中，在所述第一模式下所述负载电流是所述第一电流，并且在所述第二模式下所述负载电流是所述第一电流与所述第二电流的总和。
附图说明
通过对如附图所示出的本发明构思的实施例更加具体的描述，将会清楚本发明构思的前述和其他特征和优点，在全部的不同附图中，相同的附图标记表示相同的部件。附图不一定是按照比例的，而是着重用于示出本发明构思的原理。
图1是根据本发明构思的示例性实施例的电压调节系统的概念框图。
图2和图3是示出根据本发明构思的示例性实施例的图1所示电压调节系统的操作的框图。
图4是根据本发明构思的示例性实施例的图1所示调压器的电路图。
图5和图6是示出根据本发明构思的示例性实施例的图4的调压器的操作的电路图。
图7是示出根据本发明构思的示例性实施例的调压器的性能的示图。
图8是根据本发明构思的示例性实施例的电压调节系统的概念框图。
图9是根据本发明构思的示例性实施例的调压器的电路图。
图10至图12是示出根据本发明构思的示例性实施例的图9的调压器的操作的电路图。
图13是根据本发明构思的示例性实施例的存储器芯片的概念框图。
图14和图15是示出根据本发明构思的示例性实施例的图13的存储器芯片的操作的框图。
图16是根据本发明构思的示例性实施例的存储设备的概念框图。
图17和图18是根据本发明构思的示例性实施例的图16的存储设备的框图。
图19是示出根据本发明构思的示例性实施例的存储系统的概念框图。
具体实施方式
下面，将参考示出了一些示例性实施例的附图，详细描述本发明构思的各个示例性实施例。然而，本发明构思可以按照许多种不同的形式具体实现，并且不应当被解释为限于所述的实施例。
应当理解的是，当某一元件或层被称作“在另一元件或层之上”、“连接到另一元件或层”或“耦接到另一元件或层”时，该元件或层可以直接在另一元件或层之上、直接连接到另一元件或层或直接耦接到另一元件或层，或者也可能存在中间元件或层。相反，当某一元件被称作“直接在另一元件或层之上”、“直接连接到另一元件或层”或“直接耦接到另一元件或层”时，则不存在中间元件或层。在全文中，相同的附图标记表示相同的元件。本文所使用的术语“和/或”包括一个或多个所列相关项目的任意和所有组合。
本文所使用的术语仅用来描述具体实施例而不是用来限制本发明构思。除非文章中明确地指出，否则本文所使用的单数形式“一”、“一个”和“该”旨在也包括复数形式。还应当理解的是，在本说明书中使用的术语“包括”和/或“包括……的”表明存在所陈述的特征、整体、步骤、操作、元件和/或部件，但并不排除存在或增加一种或多种其他特征、整体、步骤、操作、元件、部件和/或它们的组。
应当理解的是，虽然术语第一、第二等在本文中可以用于描述各种元件、部件、区域、层和/或部分，但是这些元件、部件、区域、层和/或部分不应当被该术语所限制。这些术语仅用来将一个元件、部件、区域、层或部分与另一个元件、部件、区域、层或部分区分开。因此，在不脱离本发明构思的教导的情况下，下面论述的第一元件、第一部件、第一区域、第一层或第一部分也可以被称为第二元件、第二部件、第二区域、第二层或第二部分。
为了便于描述，在本文中使用空间关系术语“下方”、“下面”、“下部”、“上面”、“上部”等来描述附图中示出的一个元件或特征与另一个（或多个）元件或特征的关系。应当理解的是，除了附图描绘的方位以外，空间关系术语旨在涵盖设备在使用时或在操作时的不同方位。例如，如果附图中的设备翻转，那么被描述为在其他元件或特征“下方”或“下面”的元件将会取向为在其他元件或特征“上面”。因此，示例性术语“下面”可以涵盖上面和下面两种方位。设备可以指向其他方位（旋转90度或其他方位），并且可以相应地解释本文所使用的空间关系描述用语。
参考作为理想化示例性实施例（和中间结构）的示意性视图的剖视图来描述示例性实施例。因此，例如由于制造技术或公差造成的与所示形状之间的变形是可预期的。因此，示例性实施例不应当被解释为限于本文所示区域的具体形状，而是应当包括例如由制造而产生的形状偏差。因此，附图所示的区域实际上是示意性的，它们的形状不是用来示出最终区域的实际形状，也不是用来限制本发明构思的范围。
图1是根据本发明构思的示例性实施例的电压调节系统的概念框图。
参考图1，电压调节系统1包括负载块200和调压器100。
负载块200可以包括第一负载块210和第二负载块220，其中需要第一负载电流来驱动第一负载块210，并且需要第二负载电流来驱动第二负载块220。在该示例性实施例中，第二负载电流大于第一负载电流。也就是说，需要比驱动第一负载块210更大的电流量来驱动第二负载块220。
在本发明构思的一些实施例中，如图1所示，第一负载块210与第二负载块220可以相互重叠。也就是说，第一负载块210所具有的部件也可以包括在第二负载块220中。它的具体实例如下。
如果第一负载块210是包括多个部件当中的10个部件的块，那么第二负载块220可以是包括第一负载块210所包括的10个部件和第一负载块210所不包括的40个部件的块。在这种情况下，假定需要1倍的负载电流来驱动第一负载块210所包括的10个部件，那么需要5倍的负载电流来驱动第二负载块220所包括的50个部件。后面将对其进行详细描述。
虽然在图1中示出了第一负载块210与第二负载块220相互重叠的情况，但是本发明构思不限于此。在本发明构思的一些实施例中，第一负载块210与第二负载块220可以不相互重叠。也就是说，如果第一负载块210是包括多个部件中的10个部件的块，那么第二负载块220可以是包括第一负载块210所不包括的50个部件的块。此外，在本发明构思的一些其他实施例中，如果第一负载块210是包括10个第一部件的块，那么第二负载块220可以是包括10个不同于第一部件的第二部件的块。在该实施例中，需要比驱动一个第一部件更大的电流量来驱动一个第二部件。
调压器100可以向负载块200提供分别用于驱动负载块200的第一负载块210和第二负载块220的第一负载电流和第二负载电流。在该实施例中，调压器100可以包括并联地连接在电源端子10与负载块200（或调压器100的输出端子40）之间的第一晶体管20和第二晶体管30。第一晶体管20的尺寸与第二晶体管30的尺寸可以彼此不同。因此，第一晶体管20所产生的电流的大小可以不同于第二晶体管30产生的电流的大小。
具体地说，在该示例性实施例中，第一晶体管20的尺寸可以小于第二晶体管30的尺寸。因此，第一晶体管20所产生的电流的大小可以小于第二晶体管30产生的电流的大小。
下面，将参考图2和图3描述根据本发明构思的示例性实施例的图1的电压调节系统的具体操作。
图2和图3是示出根据本发明构思的示例性实施例的图1的电压调节系统100的操作的框图。
首先，参考图2，当需要驱动第一负载块210时，调压器100以第一模式（例如，省电模式）运行。也就是说，调压器100产生用于驱动第一负载块210的第一负载电流Ied1，并且向第一负载块210提供第一负载电流Ied1。此时，禁用调压器100的第二晶体管30而启用第一晶体管20，以产生第一电流I1。所产生的第一电流I1被提供至输出端子40并且作为第一负载电流Ied1被提供至第一负载块210。
然后，参考图3，当需要驱动第二负载块220时，调压器100以第二模式（例如，激活模式）运行。具体地说，调压器100产生用于驱动第二负载块220的第二负载电流Ied2，并且向第二负载块220提供第二负载电流Ied2。以在驱动第二负载块220时第一负载块210也被驱动的示例性实施例为例来进行描述。
为了产生第二负载电流Ied2，可以同时启用调压器100的第一晶体管20和第二晶体管30。具体地说，可以启用第一晶体管20以产生第一电流I1，并且可以也启用第二晶体管30以产生第二电流I2。在该示例性实施例中，第一晶体管20所产生的第一电流I1的大小可以不同于第二晶体管30所产生的第二电流I2的大小。具体地说，第二电流I2的大小可以大于第一电流I1的大小。
第一晶体管20和第二晶体管30分别产生的第一电流I1和第二电流I2可以在输出端子40处结合并作为第二负载电流Ied2提供至第二负载块220。也就是说，第二负载电流Ied2可以是第一电流I1与第二电流I2的总和。
下面，将参考图4详细描述根据本发明构思的示例性实施例的图1的调压器。
图4是根据本发明构思的示例性实施例的图1的调压器100的电路图。
参考图4，调压器100包括第一晶体管20、第二晶体管30、反馈网络55和放大器60。
第一晶体管20可以连接在提供电源VIN的电压的电源端子10与输出负载电流（未示出）的输出端子40之间。具体地说，如图所示，第一晶体管20可以具有与电源端子10连接的第一端子、与输出端子40连接的第二端子以及与放大器60连接的栅极端子。
在第一模式（例如，省电模式）下，根据本示例性实施例，可以通过放大器60施加的信号启用第一晶体管20，从而产生第一电流（未示出）并将第一电流输出至输出端子40。下文将描述第一晶体管20的更具体操作。
第二晶体管30也可以连接在提供电源VIN的电压的电源端子10与输出负载电流（未示出）的输出端子40之间。在本示例性实施例中，如图所示，第二晶体管30可以与第一晶体管20并联地连接在电源端子10与输出端子40之间。具体地说，第二晶体管30可以具有与电源端子10连接的第一端子、与输出端子40连接的第二端子以及与第一开关65和第二开关70的每一个的一端连接的栅极端子。如图所示，第一开关65的一端可以与第二晶体管30的栅极连接，而第一开关65的另一端可以与电源端子10连接。第二开关70的一端可以与第二晶体管30的栅极连接，而第二开关70的另一端可以与放大器60连接。
在该实施例中，第一开关65和第二开关70可以根据调压器100的模式接通/断开。具体地说，可以在第一模式（例如，省电模式）接通第一开关65，并且在第二模式（例如，激活模式）下断开第一开关65。可以在第一模式（例如，省电模式）下断开第二开关70，并且在第二模式（例如，激活模式）下接通第二开关70。在本发明构思的一些实施例中，可以使用除了第一晶体管20和第二晶体管30以外的附加晶体管（未示出）来实现第一开关65和第二开关70，但是本发明构思不限于此。通过切换第一开关65和第二开关70以使第一开关65断开（也就是说，处于断开位置）并且使第二开关70接通（也就是说，处于闭合位置），第二晶体管30在第二模式（例如，激活模式）下可以被放大器60施加的信号启用，从而产生第二电流（未示出）并且将第二电流输出至输出端子40。下文将描述第二晶体管30的更具体操作。
在本发明构思的一些实施例中，如图所示，第一晶体管20和第二晶体管30都可以由PMOS晶体管构成；然而，本发明构思不限于此。
在本发明构思的一些实施例中，第一晶体管20的尺寸可以与第二晶体管30的尺寸不同。具体地说，第二晶体管30的尺寸可以大于第一晶体管20的尺寸。相应的是，虽然未示出，第二晶体管30所产生的第二电流（未示出）的大小可以大于第一晶体管20所产生的第一电流（未示出）的大小。
第一晶体管20和第二晶体管30可以包括在一个调压器100中。也就是说，根据本示例性实施例的调压器100可以包括相互分开并且具有不同尺寸的第一晶体管20和第二晶体管30。
反馈网络55可以包括连接在节点N1处的第一电阻器R1和第二电阻器R2。第一电阻器R1的一端可以与输出端子40连接，而第一电阻器R1的另一端可以连接在节点N1处。第二电阻器R2的一端可以连接在节点N1处，而第二电阻器R2的另一端可以与电源（例如，大地）连接。放大器60接收参考电压VRef和来自反馈网络55的反馈电压并输出信号。
反馈网络55和放大器60可以用于向第一晶体管20和第二晶体管30的栅极端子施加输出端子40的电压。具体地说，反馈网络55的一端可以与输出端子40连接，而反馈网络55的另一端可以与放大器60连接，使得反馈网络55用于向放大器60施加输出端子40的至少一部分电压。此外，在与参考电压VRef比较之后，放大器60可以用于放大反馈网络55所提供的电压。如图所示，可以将放大后的电压提供至第一晶体管20和第二晶体管30的栅极端子。
在图4的配置中，根据本示例性实施例的调压器100可以向输出端子40提供大小彼此不同的第一负载电流和第二负载电流（未示出）。下面，将参考图5和图6更详细地描述根据本发明构思的示例性实施例的图4的调压器100的操作。
图5和图6是示出根据本发明构思的示例性实施例的图4的调压器100的操作的框图。
首先，参考图5，在第一模式（例如，省电模式）下，来自电源VIN的电压通过反馈网络55和放大器60转换和放大，并且从放大器60提供至第一晶体管20的栅极端子。因此，启用第一晶体管20。同时，断开第二开关70，并且转换和放大后的电压没有提供至第二晶体管30的栅极端子（参见虚线）。因为第一开关65被接通并且电源VIN的电压被提供至第二晶体管30的栅极端子，所以禁用第二晶体管30。也就是说，在第一模式（例如，省电模式）下，启用第一晶体管20，而禁用第二晶体管30。
相应的是，第一晶体管20产生第一电流I1并且将第一电流I1提供至输出端子40，但是第二晶体管30不会产生电流。因此，第一电流I1作为第一负载电流Ied1输出至输出端子40。
接下来，参考图6，在第二模式（例如，激活模式）下，来自电源VIN的电压通过反馈网络55和放大器60转换和放大，并且从放大器60提供至第一晶体管20的栅极端子。因此，启用第一晶体管20。此外，接通第二开关70，因此，转换和放大后的电压同样从放大器60提供至第二晶体管30的栅极端子。因此，也启用第二晶体管30（参见虚线）。同时，断开第一开关65，并且电源VIN的电压不会提供至第二晶体管30的栅极端子。也就是说，在第二模式（例如，激活模式）下，同时启用第一晶体管20和第二晶体管30。
相应的是，第一晶体管20产生第一电流I1并且将第一电流I1提供至输出端子40，并且第二晶体管30产生第二电流I2并且将第二电流I2提供至输出端子40。因此，第一电流I1和第二电流I2的总和作为第二负载电流Ied2输出至输出端子40。在该示例性实施例中，因为第二晶体管30的尺寸大于第一晶体管20的尺寸，所以第二晶体管30所产生的第二电流I2的大小会大于第一晶体管20所产生的第一电流I1的大小。
在根据一个（单个调压器100）的模式产生大小不同的第一负载电流Ied1和第二负载电流Ied2的实施例中，可以提高操作可靠性。下面，将参考图7描述根据本发明构思的示例性实施例的调压器100的性能。
图7是示出根据本发明构思的示例性实施例的调压器100的性能的示图。
参考图7，线A是示出常规实施例的输出电压的示图，在常规实施例中，第一调压器产生第一负载电流Ied1，第二调压器产生第二负载电流Ied2，并且第一调压器和第二调压器配置为相互分开。线B是示出本示例性实施例的输出电压的示图，在本示例性实施例中，第一晶体管20产生第一负载电流Ied1，第一晶体管20和第二晶体管30共同产生第二负载电流Ied2，并且第一晶体管20和第二晶体管30配置为集成到一个调压器100中。
参考图7，在线A的实施例中，显示出当便携式电子设备从第一模式（例如，省电模式）过渡到第二模式（例如，激活模式）时，输出电压在较长时间段t2内波动。当第二调压器与第一调压器分开地配置来产生第二负载电流Ied2时，在反馈回路等正常运行之前需要一定量的时间。因此，出现了电压波动的记录期t2。
在线B的实施例中，显示出了当便携式电子设备从第一模式（例如，省电模式）过渡到第二模式（例如，激活模式）时，输出电压仅在相对较短时间段t1内波动。也就是说，如线B的示例性实施例所示，由于输出电压的波动较小，所以与线A所示的常规实施例相比，操作可靠性更高。与线A所示的常规实施例不同的是，因为在一个调压器中产生大小不同的第一负载电流Ied1和第二负载电流Ied2，所以在获得正常操作之前不需要一定的时间。也就是说，在根据本发明构思的示例性实施例的电压调节系统1的情况下，可以提高操作可靠性并且优化功耗。
接下来，将参考图8描述根据本发明构思的另一示例性实施例的电压调节系统。
图8是根据本发明构思的另一示例性实施例的电压调节系统2的概念框图。
参考图8，电压调节系统2包括负载块202和调压器102。
负载块202可以包括第一负载块210、第二负载块220和第三负载块230，其中，需要第一负载电流来驱动第一负载块210，需要第二负载电流来驱动第二负载块220，并且需要第三负载电流来驱动第三负载块230。在该实施例中，第二负载电流可以大于第一负载电流，并且第三负载电流可以大于第二负载电流。也就是说，需要比驱动第一负载块210更大的电流量来驱动第二负载块220，并且需要比驱动第二负载块220更大的电流量来驱动第三负载块230。
在本发明构思的一些实施例中，如图所示，第一负载块210、第二负载块220和第三负载块230可以相互重叠；然而，本发明构思不限于此。在本发明构思的一些其他示例性实施例中，第一负载块210、第二负载块220和第三负载块230可以不相互重叠。
调压器102可以向负载块202提供分别用于驱动负载块202的第一负载块210、第二负载块220和第三负载块230的第一负载电流、第二负载电流和第三负载电流。在该实施例中，调压器102可以包括并联地连接在电源端子10与负载块202（或调压器202的输出端子40）之间的第一晶体管20、第二晶体管30和第三晶体管80。
在本发明构思的一些实施例中，第一晶体管20、第二晶体管30和第三晶体管80的各自尺寸可以彼此不同。相应的是，第一晶体管20、第二晶体管30和第三晶体管80所产生的电流的大小可以彼此不同。
具体地说，在该示例性实施例中，第一晶体管20的尺寸可以小于第二晶体管30的尺寸，第二晶体管30的尺寸可以小于第三晶体管80的尺寸。相应的是，第一晶体管20所产生的电流的大小可以小于第二晶体管30所产生的电流的大小，而第二晶体管30所产生的电流的大小可以小于第三晶体管80所产生的电流的大小。
当驱动第一负载块210时，调压器102在第一模式（例如，省电模式）下运行，在第一模式下，调压器102产生用于驱动第一负载块210的第一负载电流Ied1。调压器102向第一负载块210提供第一负载电流Ied1。然后，当驱动第二负载块220时，调压器102在第二模式（例如，第一激活模式）下运行，在第二模式下，调压器102产生用于驱动第二负载块220的第二负载电流Ied2。调压器102向第二负载块220提供第二负载电流Ied2。然后，当驱动第三负载块230时，调压器102在第三模式（例如，第二激活模式）下运行，在第三模式下，调压器102产生用于驱动第三负载块230的第三负载电流Ied3。调压器102向第三负载块230提供第三负载电流Ied3。以在驱动第三负载块230的同时驱动第一负载块210和第二负载块220的示例性实施例为例来进行描述。
下面，将参考图9详细地描述根据本发明构思的示例性实施例的图8的调压器102。
图9是根据本发明构思的示例性实施例的图8的调压器102的电路图。
参考图9，调压器102包括第一晶体管20、第二晶体管30、第三晶体管80、反馈网络55和放大器60。
如图所示，第一晶体管20、第二晶体管30和第三晶体管80可以并联地连接在提供电源VIN电压的电源端子10与输出负载电流（未示出）的输出端子40之间。
具体地说，第一晶体管20可以具有与电源端子10连接的第一端子、与输出端子40连接的第二端子以及与放大器60连接的栅极端子。第二晶体管30可以具有与电源端子10连接的第一端子、与输出端子40连接的第二端子以及与第一开关65和第二开关70的每一个的一端连接的栅极端子。同时，如图所示，第一开关65的一端可以与第二晶体管30的栅极端子连接，而第一开关65的另一端可以与电源端子10连接。第二开关70的一端可以与第二晶体管30的栅极端子连接，而第二开关70的另一端可以与放大器60连接。第三晶体管80可以具有与电源端子10连接的第一端子、与输出端子40连接的第二端子以及与第三开关85和第四开关90的每一个的一端连接的栅极端子。在该实施例中，如图所示，第三开关85的一端可以与第三晶体管80的栅极端子连接，而第三开关85的另一端可以与电源端子10连接。第四开关90的一端可以与第三晶体管80的栅极端子连接，而第四开关90的另一端可以与放大器60连接。
在该示例性实施例中，第一开关65、第二开关70、第三开关85和第四开关90中的每一个开关都可以根据调压器102的模式被接通/断开。具体地说，在第一模式（例如，省电模式）下，可以接通第一开关65和第三开关85，而可以断开第二开关70和第四开关90。在第二模式（例如，第一激活模式）下，可以接通第二开关70和第三开关85，而可以断开第一开关65和第四开关90。在第三模式（例如，第二激活模式）下，可以接通第二开关70和第四开关90，而可以断开第一开关65和第三开关85。
根据这种配置，可以在第一模式、第二模式和第三模式（例如，省电模式、第一激活模式和第二激活模式）下启用第一晶体管20。可以在第一模式（例如，省电模式）下禁用第二晶体管30，而在第二模式和第三模式（例如，第一激活模式和第二激活模式）下启用第二晶体管30。可以在第一模式和第二模式（例如，省电模式和第一激活模式）下禁用第三晶体管80，而在第三模式（例如，第二激活模式）下启用第三晶体管80。下文将描述根据该示例性实施例的调压器102的具体操作。
在本发明构思的一些实施例中，如图所示，第一晶体管20、第二晶体管30和第三晶体管80中的所有晶体管可以配置为PMOS晶体管；然而，本发明构思不限于此。如图所示，第一晶体管20、第二晶体管30和第三晶体管80可以被包括在一个调压器102中。也就是说，根据该示例性实施例的调压器102可以包括彼此分开并且具有不同尺寸的第一晶体管20、第二晶体管30和第三晶体管80。
反馈网络55和放大器60可以用于向第一晶体管20、第二晶体管30和第三晶体管80的栅极端子施加输出端子40的电压。具体地说，反馈网络55的一端可以与输出端子40连接，而反馈网络55的另一端可以与放大器60连接，使得反馈网络55用于向放大器60施加输出端子40的至少一部分电压。此外，在与参考电压VRef比较之后，放大器60可以用于放大反馈网络55所提供的电压。如图所示，可以基于便携式电子设备的操作模式将放大后的电压提供至第一晶体管20、第二晶体管30和第三晶体管80的栅极端子。
根据该示例性实施例的配置的调压器102可以向输出端子40提供大小不同的第一、第二和第三负载电流（未示出）。下面，将参考图10至图12更详细地描述根据本发明构思的示例性实施例的图9的调压器102的操作。
图10至图12是示出根据本发明构思的示例性实施例的图9的调压器102的操作。
首先，参考图10，在第一模式（例如，省电模式）下，来自电源VIN的电压通过反馈网络55和放大器60转换和放大并提供至第一晶体管20的栅极端子，因此，启用第一晶体管20。同时，第二开关70和第四开关90是断开的（也就是说，处于断开位置），并且来自放大器60的转换和放大后的电压没有提供至第二晶体管30和第三晶体管80的栅极端子（参见虚线）。因为第一开关65和第三开关85是接通的（也就是说，处于闭合位置）并且电源VIN的电压被分别提供至第二晶体管30和第三晶体管80的栅极端子，所以禁用第二晶体管30和第三晶体管80。也就是说，在第一模式（例如，省电模式）下，启用第一晶体管20，而禁用第二晶体管30和第三晶体管80。
相应的是，在第一模式下，第一晶体管20产生第一电流I1并且将第一电流I1提供至输出端子40，但是第二晶体管30和第三晶体管80不会产生电流。因此，在第一模式下，第一电流I1作为第一负载电流Ied1输出至输出端子40。
接下来，参考图11，在第二模式（例如，第一激活模式）下，来自电源VIN的电压通过反馈网络55和放大器60转换和放大并提供至第一晶体管20的栅极端子，因此，启用第一晶体管20。此外，因为第二开关70是接通的（也就是说，处于闭合位置）并且来自放大器60的转换和放大后的电压也提供至第二晶体管30的栅极端子，所以启用第二晶体管30（参见虚线）。然而，因为第四开关90是断开的（也就是说，处于断开位置）并且来自放大器60的转换和放大后的电压没有提供至第三晶体管80的栅极端子，所以禁用第三晶体管80。
同时，第一开关65是断开的（也就是说，处于断开位置），并且电源VIN的电压没有提供至第二晶体管30的栅极端子。然而，第三开关85是接通的（也就是说，处于闭合位置），并且电源VIN的电压提供至第三晶体管80的栅极端子。相应的是，在第二模式（例如，第一激活模式）下，启用第一晶体管20和第二晶体管30，而禁用第三晶体管80。
相应的是，在第二模式下，第一晶体管20产生第一电流I1并且将第一电流I1提供至输出端子40，而第二晶体管30产生第二电流I2并且将第二电流I2提供至输出端子40。然而，在第二模式下，第三晶体管80不会产生电流。因此，在第二模式下，第一电流I1和第二电流I2的总和作为第二负载电流Ied2输出至输出端子40。
在该实施例中，第一晶体管20的尺寸可以小于第二晶体管30的尺寸。相应的是，第一晶体管20所产生的电流的大小可以小于第二晶体管30所产生的电流的大小。
接下来，参考图12，在第三模式（例如，第二激活模式）下，来自电源VIN的电压通过反馈网络55和放大器60转换和放大并提供至第一晶体管20的栅极端子，因此，启用第一晶体管20。此外，因为第二开关70和第四开关90是接通的（也就是说，处于闭合位置）并且来自放大器60的转换和放大后的电压也提供至第二晶体管30和第三晶体管80的栅极端子，所以也启用第二晶体管30和第三晶体管80（参见虚线）。同时，第一开关65和第三开关85是断开的并且电源VIN的电压没有提供至第二晶体管30和第三晶体管80的栅极端子。也就是说，在第三模式（例如，第二激活模式）下，第一晶体管20、第二晶体管30和第三晶体管80中的所有晶体管都被启用。
相应的是，在第三模式下，第一晶体管20产生第一电流I1并且将第一电流I1提供至输出端子40，第二晶体管30产生第二电流I2并且将第二电流I2提供至输出端子40，而第三晶体管80产生第三电流I3并且将第三电流I3提供至输出端子40。因此，第一电流I1、第二电流I2和第三电流I3的总和作为第三负载电流Ied3输出至输出端子40。
在该示例性实施例中，第一晶体管20的尺寸可以小于第二晶体管30的尺寸，而第二晶体管30的尺寸可以小于第三晶体管80的尺寸。相应的是，第一晶体管20所产生的电流的大小可以小于第二晶体管30所产生的电流的大小，而第二晶体管30所产生的电流的大小可以小于第三晶体管80所产生的电流的大小。
在根据一个单调压器102的模式产生大小不同的第一负载电流Ied1、第二负载电流Ied2和第三负载电流Ied3的本示例性实施例中，可以提高操作可靠性。由于上面已经完整阐述了该实施例的详细描述，所以将省略重复的描述。
接下来，将参考图13描述根据本发明构思的示例性实施例的存储器芯片。
图13是根据本发明构思的示例性实施例的存储器芯片1000的概念框图。
参考图13，存储器芯片1000包括存储器单元阵列310、位线（BL）选择电路320、写入驱动器330、读出放大器电路340、数据输入/输出（I/O）缓冲电路350、地址解码器360以及上述调压器100。
存储器单元阵列310中的每一个存储器单元都可以包括存储器元件。具体地说，在该示例性实施例中，存储器单元可以包括非易失性存储器单元。
虽然没有详细地示出存储器单元，但是存储器单元阵列310中的每一个存储器单元都可以包括存储器元件和选择元件。在本发明构思的一些示例性实施例中，存储器元件和选择元件中的每一个元件都可以由晶体管实现。
地址解码器360通过字线WL与存储器单元阵列310连接。地址解码器360对从外部输入的地址信号ADDR解码，并且向所选择的字线提供偏压。此外，地址解码器360产生用于选择位线BL的选择信号Yi并且将选择信号Yi提供至BL选择电路320。
BL选择电路320通过位线BL与存储器单元阵列310连接。BL选择电路320在读取操作和编程操作过程中响应于从地址解码器360提供的选择信号Yi而选择存储器单元阵列310的位线BL。BL选择电路320可以包括多个NMOS晶体管，并且NMOS晶体管可以使位线BL与数据线DL电连接。
写入驱动器330接收来自数据I/O缓冲电路350的将要编入存储器单元阵列310的编程目标存储器单元的数据，并且将相应的写入电流（例如，负载电流）输出至存储器单元阵列310的编程目标存储器单元。在该实施例中，如上文所述，提供至写入驱动器330的写入电流（例如，负载电流）可以是来自调压器100的电流。
在读取操作时，读出放大器电路340读取储存在存储器单元阵列310的存储器单元中的数据并且将数据输出至数据I/O缓冲电路350。此外，在程序校验操作时，读出放大器电路340可以读取储存在存储器单元中的数据以进行程序校验操作。控制器370的控制信号可以控制写入驱动器330和读出放大器电路340的操作。
调压器100可以向写入驱动器330提供输出至存储器单元阵列310的编程目标存储器单元负载电流。也就是说，如果因为在存储器单元阵列310中有许多编程目标存储器单元而需要大量的负载电流，那么调压器100会在第二模式（例如，激活模式）下运行，并且向写入驱动器330提供大量的负载电流。如果因为在存储器单元阵列310中有较少编程目标存储器单元而需要少量的负载电流，那么调压器100会在第一模式（例如，省电模式）下运行，并且向写入驱动器330提供少量的负载电流。在本发明构思的一些实施例中，可以由地址信号ADDR决定调压器100的第一模式（例如，省电模式）和第二模式（例如，激活模式）；然而，本发明构思不限于此。下文将描述调压器100的具体操作。
在本发明构思的一些实施例中，如图所示，调压器100可以布置在存储器芯片1000的控制器370中。然而，本发明构思不限于此，并且与所示的示例性实施例不同的是，调压器100可以配置为与控制器370分开。
下面，将参考图14和图15描述根据本发明构思的示例性实施例的图13的存储器芯片1000的操作。
图14和图15是示出根据本发明构思的示例性实施例的存储器芯片1000的操作的电路图。
首先，参考图14，在需要对存储器单元阵列310的多个存储器单元之中的N个存储器单元（N为自然数）进行驱动的实施例中，调压器100可以在第一模式（例如，省电模式）下运行。相应的是，调压器100可以产生用于驱动N个存储器单元的第一负载电流Ied1并且将第一负载电流Ied1提供至写入驱动器330。在该示例性实施例中，如上文所述，禁用调压器100的第二晶体管30而启用调压器100的第一晶体管20，以产生第一电流I1。所产生的第一电流I1作为第一负载电流Ied1提供至写入驱动器330。
接下来，参考图15，在需要对存储器单元阵列310的多个存储器单元之中的M个存储器单元（M为大于N的自然数）进行驱动的实施例中，调压器100可以在第二模式（例如，激活模式）下运行。相应的是，调压器100可以产生用于驱动M个存储器单元的第二负载电流Ied2并且将第二负载电流Ied2提供至写入驱动器330。在该实施例中，如上文所述，可以同时启用调压器100的第一晶体管20和第二晶体管30以产生第二负载电流Ied2。用于驱动M个存储器单元的第二负载电流Ied2的大小可以大于用于驱动N个存储器单元的第一负载电流Ied1的大小。
附图中已经示出了调压器100，在该调压器100中，尺寸不同的第一晶体管20和第二晶体管30并联地连接在电源端子10与输出端子40之间；然而，本发明构思的存储器芯片1000的配置不限于此。在本发明构思的一些其他实施例中，存储器芯片1000可以包括调压器102，如上文所述，在该调压器102中，尺寸不同的第一晶体管20、第二晶体管30和第三晶体管80并联地连接在电源端子10与输出端子40之间。
接下来，将参考图16描述根据本发明构思的示例性实施例的存储设备。将使用固态盘（SSD）作为存储设备的实例进行下面的描述；然而，本发明构思不限于此。
图16是根据本发明构思的示例性实施例的存储设备2000的概念框图。
参考图16，存储设备2000包括多个存储器芯片2100和控制器2200。存储器芯片可以被分成多组，例如，第一组2100a1至第n组2100an。每一组存储器芯片都可以配置为经由一条共用信道与控制器2200进行通信。例如，存储器芯片经由第一信道CH1至第k信道CHk与控制器2200进行通信。
图16中已经示出了多个存储器芯片与一条信道连接的情况，但是本发明构思不限于此。在本发明构思的一些实施例中，存储设备2000可以被修改成一个存储器芯片与一条信道连接。
存储器芯片2100或存储设备2000可以安装成多种封装类型。例如，存储器芯片2100或存储设备2000可以安装成诸如以下封装：封装件层叠（PoP）、球栅阵列（BGA）、芯片尺寸封装（CSP）、塑料引线芯片载体（PLCC）、塑料双列直插式封装（PDIP）、华夫组件芯片（Die in Waffle Pack）、华夫形式芯片（Die in Wafer Form）、板上芯片（COB）、陶瓷双列直插式封装（CERDIP）、塑料公制四方扁平封装（MQFP）、薄型四方扁平封装（TQFP）、小外形集成电路（SOIC）、收缩型小外形封装（SSOP）、薄型小尺寸封装（TSOP）、薄型四方扁平封装（TQFP）、系统级封装（SIP）、多芯片封装（MCP）、晶片级制造封装（WFP）和/或晶片级处理层叠封装（WSP）。
控制器2200可以与主机和存储器芯片2100连接。响应于来自主机的请求，控制器2200可以配制成对存储器芯片2100进行存取。例如，控制器2200可以配制成控制存储器芯片2100的读取、写入、擦除和后台操作。控制器2200可以配制成提供存储器芯片2100与主机之间的接口。在该实施例中，控制器2200可以配制成驱动用于控制存储器芯片2100的固件。
例如，控制器2200还可以包括已知部件，诸如随机存取存储器（RAM）、处理单元、主机接口和存储器接口。RAM用作处理单元的操作存储器、存储器芯片2100与主机之间的高速缓冲存储器以及存储器芯片2100与主机之间的缓冲存储器中至少一者。处理单元控制控制器2200的所有操作。
主机接口包括用于在主机与控制器2200之间进行数据交换的协议。例如，控制器2200配置为通过例如以下各种接口协议中的至少一种与外部（例如，主机）进行通信：通用串行总线（USB）协议、多媒体卡（MMC）协议、外设互连（PCI）协议、快捷PCI（PCI-E）协议、高技术配置（ATA）协议、串行ATA协议、并行ATA协议、小型计算机系统接口（SCSI）协议、增强小型驱动接口（ESDI）协议以及集成驱动电子设备（IDE）协议。存储器接口与存储器芯片2100连接。例如，存储器接口包括NAND接口或NOR接口。
存储设备2000的控制器2200可以包括根据本发明构思的实施例的调压器100。下面，将参考图17和图18更详细地描述根据本发明构思的示例性实施例的图16的存储设备2000的操作。
图17和图18是示出根据本发明构思的示例性实施例的存储设备2000的操作的框图。
首先，参考图17，在需要对存储器芯片2100之中的N个存储器芯片（N为自然数）进行驱动的情况中，调压器100可以在第一模式（例如，省电模式）下运行。相应的是，调压器100可以产生用于驱动N个存储器芯片的第一负载电流Ied1并且将第一负载电流Ied1提供至N个存储器芯片。在该示例性实施例中，禁用调压器100的第二晶体管30而启用调压器100的第一晶体管20，以产生第一电流I1。所产生的第一电流I1作为第一负载电流Ied1提供至N个存储器芯片。
接下来，参考图18，在需要对存储器芯片2100之中的M个存储器芯片（M为大于N的自然数）进行驱动的实施例中，调压器100可以在第二模式（例如，激活模式）下运行。相应的是，调压器100可以产生用于驱动M个存储器芯片的第二负载电流Ied2并且将第二负载电流Ied2提供至M个存储器芯片。在该实施例中，可以同时启用调压器100的第一晶体管20和第二晶体管30以产生第二负载电流Ied2。用于驱动M个存储器芯片的第二负载电流Ied2的大小可以大于用于驱动N个存储器芯片的第一负载电流Ied1的大小。
附图中已经示出了调压器100，在该调压器100中，尺寸不同的第一晶体管20和第二晶体管30并联地连接在电源端子10与输出端子40之间；然而，本发明构思的存储设备2000的配置不限于此。在本发明构思的一些其他实施例中，存储设备2000可以包括调压器102，如上文所述，在该调压器102中，尺寸不同的第一晶体管20、第二晶体管30和第三晶体管80并联地连接在电源端子10与输出端子40之间。
接下来，将参考图19描述根据本发明构思的示例性实施例的存储系统。
图19是示出根据本发明构思的示例性实施例的存储系统3000的概念框图。
参考图19，存储系统3000包括中央处理单元3100、随机存取存储器（RAM）3200、用户接口3300、电源3400以及如上文所述的存储设备2000。
存储设备2000可以通过系统总线3500与中央处理单元3100、RAM3200、用户接口3300和电源3400电连接。通过用户接口3300提供的数据或经由中央处理单元3100处理的数据储存在存储设备2000中。
控制器2200和存储器芯片2100可以集成在一个半导体器件中。控制器2200和存储器芯片2100可以集成在一个半导体器件中以形成存储卡。例如，控制器2200和存储器芯片2100可以集成在一个半导体器件中以构成诸如以下存储卡：PC卡（个人计算机存储卡国际协会（PCMCIA））、微型闪存（CF）卡、智能媒体卡（SM，SMC）、记忆棒、多媒体卡（MMC，RS-MMC，MMCmicro）、SD卡（SD，miniSD，microSD，SDHC）、通用闪存装置（UFS）等。
存储系统3000可以用作诸如以下电子装置的各种部件之一：计算机、超级移动个人计算机（UMPC）、工作站、上网本、个人数字助理（PDA）、便携式计算机（PC）、网络写字板、无线电话、移动电话、智能电话、电子书、便携式多媒体播放器（PMP）、便携式游戏控制台、导航装置、黑匣子、数字照相机、数字多媒体广播（DMB）播放器、数字音频记录器、数字音频播放器、数字图片记录器、数字图片播放器、数字视频记录器、数字视频播放器、用于在无线环境中传输和接收信息的装置、构成家庭网络的各种电子装置之一、构成计算机网络的各种电子装置之一、构成远程信息处理网络的各种电子装置之一、射频识别（RFID）装置以及构成计算机系统的各种部件之一，但是本发明不限于此。
虽然参考示例性实施例详细示出和描述了本发明构思，但是应当理解，在不脱离权利要求的精神和范围的情况下可以进行各种形式和细节的变化。

Claims (20)

1.一种调压器，包括：
电源端子，其配置为提供电源电压；
输出端子，其配置为输出负载电流；
第一晶体管，其连接在所述电源端子与所述输出端子之间，其中，在第一模式下，通过放大器施加的信号启用所述第一晶体管以产生第一电流，并且其中，所述第一晶体管将所述第一电流输出至所述输出端子；以及
第二晶体管，其连接在所述电源端子与所述输出端子之间，其中，在第二模式下，通过所述放大器施加的信号启用所述第二晶体管以产生与所述第一电流不同的第二电流，并且其中，所述第二晶体管将所述第二电流输出至所述输出端子，
其中，在所述第二模式下启用所述第一晶体管，在所述第一模式下禁用所述第二晶体管。
2.根据权利要求1所述的调压器，其中，所述第一晶体管的尺寸与所述第二晶体管的尺寸不同。
3.根据权利要求2所述的调压器，其中，所述第二晶体管的尺寸大于所述第一晶体管的尺寸。
4.根据权利要求1所述的调压器，其中，所述第二电流大于所述第一电流。
5.根据权利要求1所述的调压器，其中，所述第一模式包括省电模式，所述第二模式包括激活模式。
6.根据权利要求1所述的调压器，还包括连接在所述输出端子与所述放大器之间的反馈网络，
其中，所述第一晶体管和所述第二晶体管并联地连接在所述电源端子与所述输出端子之间。
7.根据权利要求1所述的调压器，其中，在所述第一模式下所述负载电流是所述第一电流，并且在所述第二模式下所述负载电流是所述第一电流与所述第二电流的总和。
8.根据权利要求1所述的调压器，还包括连接在所述电源端子与所述输出端子之间的第三晶体管，其中，在与所述第一模式和所述第二模式不同的第三模式下，通过所述放大器施加的信号启用所述第三晶体管以产生与所述第一电流和所述第二电流不同的第三电流，并且其中，所述第三晶体管将所述第三电流输出至所述输出端子。
9.根据权利要求8所述的调压器，其中，在所述第三模式下启用所述第一晶体管，
在所述第三模式下启用所述第二晶体管，并且
在所述第一模式和所述第二模式下禁用所述第三晶体管。
10.根据权利要求9所述的调压器，其中，所述第三晶体管的尺寸大于所述第二晶体管的尺寸，并且
所述第二晶体管的尺寸大于所述第一晶体管的尺寸。
11.一种调压器，包括：
电源端子，其配置为提供电源电压；
输出端子，其配置为输出负载电流；
第一晶体管，其具有与所述电源端子连接的第一端子、与所述输出端子连接的第二端子和与放大器连接的栅极端子；以及
第二晶体管，其具有与所述电源端子连接的第一端子、与所述输出端子连接的第二端子、以及与第一开关和第二开关的每一个的一端连接的栅极端子，
其中，所述第一开关的另一端与所述电源端子连接，所述第二开关的另一端与所述放大器连接。
12.根据权利要求11所述的调压器，其中，在第一模式下接通所述第一开关，在第二模式下断开所述第一开关，并且其中，所述第二模式与所述第一模式不同。
13.根据权利要求12所述的调压器，其中，在所述第一模式下断开所述第二开关，在所述第二模式下接通所述第二开关。
14.根据权利要求13所述的调压器，其中，所述第一模式包括省电模式，所述第二模式包括激活模式。
15.根据权利要求11所述的调压器，其中，所述第一晶体管和所述第二晶体管包括PMOS晶体管。
16.根据权利要求11所述的调压器，还包括第三晶体管，其具有与所述电源端子连接的第一端子、与所述输出端子连接的第二端子和与第三开关和第四开关的每一个的一端连接的栅极端子，
其中，所述第三开关的另一端与所述电源端子连接，所述第四开关的另一端与所述放大器连接。
17.根据权利要求16所述的调压器，其中，在第一模式下，接通所述第一开关和所述第三开关，并断开所述第二开关和所述第四开关，
其中，在与所述第一模式不同的第二模式下，接通所述第二开关和所述第三开关，并断开所述第一开关和所述第四开关，并且
其中，在与所述第一模式和所述第二模式不同的第三模式下，接通所述第二开关和所述第四开关，并断开所述第一开关和所述第三开关。
18.根据权利要求11所述的调压器，其中，所述第一晶体管的尺寸与所述第二晶体管的尺寸不同。
19.根据权利要求18所述的调压器，所述第二晶体管的尺寸大于所述第一晶体管的尺寸。
20.一种电压调节系统，包括：
负载块，其包括第一负载块和第二负载块，第一负载电流用于驱动所述第一负载块，第二负载电流用于驱动所述第二负载块；以及
调压器，其向所述负载块提供所述第一负载电流和所述第二负载电流，
其中，所述调压器包括并联地连接在电源端子与所述负载块之间的第一晶体管和第二晶体管，
其中，当驱动所述第一负载块时，禁用所述调压器的第二晶体管并启用所述调压器的第一晶体管，以产生所述第一负载电流，并且
其中，当驱动所述第二负载块时，启用所述调压器的第一晶体管和第二晶体管以产生所述第二负载电流。
CN201310292448.0A 2012-07-12 2013-07-12 调压器和电压调节系统 Pending CN103543779A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2012-0076215 2012-07-12
KR1020120076215A KR20140009712A (ko) 2012-07-12 2012-07-12 전압 레귤레이터, 전압 레귤레이팅 시스템, 메모리 칩, 및 메모리 장치

Publications (1)

Publication Number Publication Date
CN103543779A true CN103543779A (zh) 2014-01-29

Family

ID=49913890

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310292448.0A Pending CN103543779A (zh) 2012-07-12 2013-07-12 调压器和电压调节系统

Country Status (3)

Country Link
US (1) US9188999B2 (zh)
KR (1) KR20140009712A (zh)
CN (1) CN103543779A (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9483096B2 (en) * 2013-12-06 2016-11-01 Sandisk Technologies Llc Host interface of a memory device supplied with regulated or non-regulated power based on operating mode of the memory device
JP6082356B2 (ja) * 2014-02-13 2017-02-15 株式会社東芝 半導体装置
US9606558B2 (en) * 2014-03-04 2017-03-28 Qualcomm Technologies International. Ltd. Lower power switching linear regulator
KR20150142853A (ko) * 2014-06-12 2015-12-23 에스케이하이닉스 주식회사 반도체 장치의 내부 전압 생성 회로
JP6663103B2 (ja) * 2015-08-24 2020-03-11 ミツミ電機株式会社 レギュレータ用半導体集積回路
KR102611839B1 (ko) * 2017-01-04 2023-12-07 삼성전자주식회사 반도체 칩 및 이를 포함하는 전자 장치
US10992144B2 (en) * 2017-05-17 2021-04-27 Galley Power LLC Battery balancing and current control with bypass circuit for load switch
KR102593912B1 (ko) 2018-01-09 2023-10-26 삼성전자주식회사 모드 변경이 가능한 전원 회로 및 그것을 포함하는 스마트 카드
TWI693766B (zh) * 2018-04-18 2020-05-11 力旺電子股份有限公司 靜電放電防護裝置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6232753B1 (en) * 1998-12-22 2001-05-15 Stmicroelectronics S.R.L. Voltage regulator for driving plural loads based on the number of loads being driven
US20090153122A1 (en) * 2007-12-13 2009-06-18 Kawagishi Norihiro Dropper-type regulator
US20090322297A1 (en) * 2008-06-30 2009-12-31 Fujitsu Limited Series regulator circuit and semiconductor integrated circuit
US7847530B2 (en) * 2006-08-31 2010-12-07 Ricoh Company, Ltd. Voltage regulator
US20110148386A1 (en) * 2009-12-22 2011-06-23 Fairchild Semiconductor Corporation Fast recovery voltage regulator

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5663919A (en) * 1996-02-28 1997-09-02 Micron Technology, Inc. Memory device with regulated power supply control
JP2001282371A (ja) 2000-03-31 2001-10-12 Seiko Instruments Inc ボルテージレギュレータ
JP3913451B2 (ja) * 2000-08-23 2007-05-09 株式会社東芝 半導体記憶装置
IT1320666B1 (it) * 2000-09-22 2003-12-10 St Microelectronics Srl Circuito di comando di un regolatore di tensione variabile di unamemoria non volatile con decodifica gerarchica di riga.
US6806690B2 (en) 2001-12-18 2004-10-19 Texas Instruments Incorporated Ultra-low quiescent current low dropout (LDO) voltage regulator with dynamic bias and bandwidth
US6535443B1 (en) 2002-06-13 2003-03-18 Dmel Incorporated Reduction of standby current
JP2005107948A (ja) 2003-09-30 2005-04-21 Seiko Instruments Inc ボルテージ・レギュレータ
US7362079B1 (en) 2004-03-03 2008-04-22 Cypress Semiconductor Corporation Voltage regulator circuit
US8026703B1 (en) 2006-12-08 2011-09-27 Cypress Semiconductor Corporation Voltage regulator and method having reduced wakeup-time and increased power efficiency
JP4859754B2 (ja) 2007-05-28 2012-01-25 株式会社リコー 基準電圧発生回路及び基準電圧発生回路を使用した定電圧回路

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6232753B1 (en) * 1998-12-22 2001-05-15 Stmicroelectronics S.R.L. Voltage regulator for driving plural loads based on the number of loads being driven
US7847530B2 (en) * 2006-08-31 2010-12-07 Ricoh Company, Ltd. Voltage regulator
US20090153122A1 (en) * 2007-12-13 2009-06-18 Kawagishi Norihiro Dropper-type regulator
US20090322297A1 (en) * 2008-06-30 2009-12-31 Fujitsu Limited Series regulator circuit and semiconductor integrated circuit
US20110148386A1 (en) * 2009-12-22 2011-06-23 Fairchild Semiconductor Corporation Fast recovery voltage regulator

Also Published As

Publication number Publication date
KR20140009712A (ko) 2014-01-23
US9188999B2 (en) 2015-11-17
US20140016425A1 (en) 2014-01-16

Similar Documents

Publication Publication Date Title
CN103543779A (zh) 调压器和电压调节系统
US10296245B2 (en) Memory system for rebuilding data in memory blocks and operating method thereof
CN102157199B (zh) 非易失性数据存储设备及其编程方法和存储系统
CN108417233A (zh) 存储设备及其写入和读取方法、以及存储系统
US20130128675A1 (en) Nonvolatile memory device, memory system and controller operating method
US8755242B2 (en) High voltage generating circuit and method of operating the same
CN102467968A (zh) 非易失性存储器设备及其读取方法和存储器系统
CN102096647A (zh) 多芯片存储器系统和相关的数据传送方法
CN109410993A (zh) 存储系统及其操作方法
CN101847443A (zh) 非易失性存储器器件和相关的编程方法
CN108388525A (zh) 存储器系统及其操作方法
CN105261386A (zh) 包含三维阵列结构的半导体存储器装置
CN103730151A (zh) 半导体存储器件
CN104103311A (zh) 包括加电复位电路的半导体器件及其操作方法
CN109493910A (zh) 微控制器及其操作方法以及具有该微控制器的存储系统
CN109390019A (zh) 存储系统及其操作方法
CN106981310A (zh) 半导体存储器装置及其操作方法
CN105321562A (zh) 半导体存储器件、包括其的存储系统及其操作方法
US20230147213A1 (en) Verify failbit count circuit, memory device, memory system and method
US20100223412A1 (en) Memory card, memory card reader and memory card system
CN106205712A (zh) 半导体存储器件及其操作方法
CN105280235B (zh) 半导体存储器件、具有其的存储系统及其操作方法
CN106816168A (zh) 半导体存储器件
KR20150118649A (ko) 데이터 스토리지 시스템에서의 스트로브 신호 성형방법 및 그에 따른 스트로브 신호 성형장치
CN106057235A (zh) 电子设备

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20140129