CN109410993A - 存储系统及其操作方法 - Google Patents

存储系统及其操作方法 Download PDF

Info

Publication number
CN109410993A
CN109410993A CN201810357675.XA CN201810357675A CN109410993A CN 109410993 A CN109410993 A CN 109410993A CN 201810357675 A CN201810357675 A CN 201810357675A CN 109410993 A CN109410993 A CN 109410993A
Authority
CN
China
Prior art keywords
page
storage system
programming
order
storage unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810357675.XA
Other languages
English (en)
Other versions
CN109410993B (zh
Inventor
朴岷圭
魏秀珍
俞登觉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN109410993A publication Critical patent/CN109410993A/zh
Application granted granted Critical
Publication of CN109410993B publication Critical patent/CN109410993B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G11C16/28—Sensing or reading circuits; Data output circuits using differential sensing or reference cells, e.g. dummy cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies
    • G11C5/144—Detection of predetermined disconnection or reduction of power supply, e.g. power down or power standby

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computer Security & Cryptography (AREA)
  • Power Engineering (AREA)
  • Read Only Memory (AREA)

Abstract

存储系统及其操作方法。本文所提供的可以是一种存储系统及其操作方法。该存储系统可以包括：控制器，该控制器被配置为响应于来自主机的请求而生成并输出用于编程操作的第一命令，并且当在检测到异常断电之后所述存储系统被通电时，生成并输出用于读取扫描操作的第二命令；以及半导体存储器件，该半导体存储器件被配置为响应于所述第一命令而按照页面执行所述编程操作，响应于所述第二命令而执行所述读取扫描操作，并且在所述读取扫描操作期间使用设定读取电压来按页面执行单次读取操作。

Description

存储系统及其操作方法
技术领域
本公开的各种实施方式涉及电子设备，并且更具体地，涉及包括非易失性存储器件的存储系统及其操作方法。
背景技术
近来，计算环境范例已转变成普适计算，在该普适计算中能够随时随地使用计算机系统。结果，诸如移动电话、数码相机和膝上型计算机这样的便携式电子设备的使用已快速地增加。一般而言，这些便携式电子设备使用包括存储器件(换句话说，数据存储器件)的存储系统。该数据存储器件可以被用作便携式电子设备的主存储器件或辅助存储器件。
因为使用存储器件的数据存储器件没有机械驱动部件，所以它可以提供诸如稳定性和耐久性极好、信息访问速度高和功耗低这样的各种优点。作为具有这些优点的存储系统的示例的数据存储器件包括通用串行总线(USB)存储器件、具有各种接口的存储卡和固态驱动器(SSD)。
发明内容
本公开的各种实施方式涉及一种存储系统及其操作方法，该存储系统可以快速地搜索当该存储系统在该存储系统的操作期间已发生突然断电(SPO)之后被重新通电时要执行恢复操作的擦除页面。
本公开的一个实施方式可以提供一种存储系统，该存储系统包括：控制器，该控制器被配置为响应于来自主机的请求而生成并输出用于编程操作的第一命令，并且当在检测到异常断电之后所述存储系统被通电时，生成并输出用于读取扫描操作的第二命令；以及半导体存储器件，该半导体存储器件被配置为响应于所述第一命令而按照页面执行所述编程操作，响应于所述第二命令而执行所述读取扫描操作，并且在所述读取扫描操作期间使用设定读取电压来按页面执行单次读取操作。
本公开的一个实施方式可以提供一种存储系统，该存储系统包括：半导体存储器件，该半导体存储器件被配置为响应于第一命令而按照页面执行编程操作，并且当所述存储系统在异常断电之后被通电时，响应于第二命令而执行读取扫描操作；突然断电传感器，该突然断电传感器被配置为感测所述异常断电和所述通电；以及命令生成器，该命令生成器被配置为响应于来自主机的请求而生成并输出用于所述编程操作的所述第一命令，并且当在所述异常断电之后所述突然断电传感器感测到所述通电时，生成并输出所述第二命令。所述半导体存储器件可以使用设定读取电压来执行所述读取扫描操作。
本公开的一个实施方式可以提供一种操作存储系统的方法，该方法包括以下步骤：按照页面将随机数据编程到选定存储块；当在感测到突然断电之后所述存储系统被通电时，执行读取扫描操作，所述读取扫描操作包括使用设定读取电压来搜索所述选定存储块的页面中的第一擦除页面；以及从所搜索到的第一擦除页面重新执行在发生所述突然断电时中断的编程。
附图说明
图1是例示了根据本公开的实施方式的存储系统的框图。
图2是例示了图1所示的控制器的框图。
图3是例示了图1所示的半导体存储器件的框图。
图4是例示了图3所示的存储块的电路图。
图5是例示了根据本公开的实施方式的操作存储系统的方法的流程图。
图6和图7是例示了根据本公开的实施方式的设定读取电压的阈值电压分布图。
图8是例示了根据本公开的实施方式的存储系统的示例的框图。
图9是示出了图8的存储系统的应用示例的框图。
图10是例示了包括参照图9所例示的存储系统的计算系统的框图。
具体实施方式
现在将参照附图在下文中更充分地描述示例实施方式；然而，它们可以被以不同的形式具体实现并且不应该被解释为限于本文所阐述的实施方式。相反，这些实施方式被提供为使得本公开将是彻底且完整的，并且将向本领域技术人员充分地传达示例实施方式的范围。
在附图中，为了例示的清楚，可以放大尺寸。将理解的是，当一个元件被称为“在”两个元件“之间”时，该元件可以是这两个元件之间的唯一元件，或者也可以存在一个或更多个中间元件。
在下文中，将参照附图描述实施方式。在本文中参照作为实施方式(和中间结构)的示意例示的截面例示对实施方式进行描述。因此，将预期由于例如制造技术和/或容差而导致的来自例示的形状的变化。因此，实施方式不应该被解释为限于本文所例示的区域的特定形状，而是可以包括例如由制造导致的形状偏差。在附图中，为了清楚，可以放大层和区域的长度和大小。附图中相似的参考标号表示相似的元件。
诸如“第一”和“第二”这样的术语可以用于描述各种组件，但是它们不应该限制所述各种组件。这些术语仅被用于将一个组件和其它组件区分开的目的。例如，在不脱离本公开的精神和范围的情况下，第一组件可以被称为第二组件，并且第二组件可以被称为第一组件等。此外，“和/或”可以包括所提及的组件中的任何一个或组合。
此外，只要在句子中未具体地提及，单数形式就可以包括复数形式。将进一步理解的是，术语“包括”、“包括有”、“包含”和“包含有”当被用在本说明书中时，指定存在所陈述的元件，但是不排除存在或者添加一个或更多个其它元件。
此外，除非另外定义，否则本说明书中使用的包括技术和科学术语的所有术语均具有与由相关领域的技术人员将通常理解的相同的含义。常用词典中定义的术语应该被解释为具有与如将在相关领域的背景下解释的相同的含义，并且除非在本说明书中另外清楚地定义，否则不应该被解释为具有理想的或过分正式的含义。
也应注意，在本说明书中，“连接/联接”指代一个组件不仅直接联接另一组件，而且通过中间组件间接联接另一组件。另一方面，“直接连接/直接联接”指代一个组件在没有中间组件的情况下直接联接另一组件。
图1是例示了根据本公开的实施方式的存储系统300的框图。图2是例示了图1所示的控制器200的框图。
参照图1，存储系统300可以包括半导体存储器件100以及被配置为响应于来自主机的请求而控制半导体存储器件100的操作的控制器200。
半导体存储器件100可以响应于从控制器200接收到的命令CMD和地址ADD而对包括在存储块中的页面的存储单元执行编程操作或读取操作。半导体存储器件100可以将从控制器200输入的数据DATA编程到目标编程页面的存储单元，并且将从存储单元读取的数据DATA输出到控制器200。
参照图2，控制器200可以包括突然断电传感器201、命令和地址生成器202以及页面检测器203。
突然断电传感器201感测在存储系统300中的编程操作期间发生突然断电，并且在存储系统300被通电时生成感测信号。
响应于从突然断电传感器201接收到的感测信号，命令和地址生成器202生成用于对由于突然断电而已中断编程操作的存储块(被称为中断存储块)执行读取扫描操作的命令CMD和地址ADD。可以按照对中断存储块中的页面进行编程操作的相反次序对中断存储块执行读取扫描操作。
此外，命令和地址生成器202可以生成并输出用于从由页面检测器203检测到的半导体存储器件100的选定存储块的第一擦除页面重新开始中断的编程操作的命令CMD和地址ADD。另选地，命令和地址生成器202可以生成并输出用于从继由页面检测器203检测到的半导体存储器件100的选定存储块的第一擦除页面之后的擦除页面起按照顺序重新开始中断的编程操作的命令CMD和地址ADD。
页面检测器203基于通过读取扫描操作从半导体存储器件100读取的数据来在由于突然断电而已中断编程操作的存储块的页面当中检测要在突然断电之后重新开始中断的编程操作的目标编程页面。这里，目标编程页面可以是根据对中断存储块的页面进行读取扫描操作的次序的第一擦除页面。页面检测器203在由于突然断电而已中断编程操作的存储块的页面当中检测没有存储数据的第一页面作为第一擦除页面。
图3是例示了图1所示的半导体存储器件100的框图。图4是例示了图3所示的存储块的电路图。
参照图3，根据本公开的实施方式的半导体存储器件100可以包括：存储器阵列110，该存储器阵列110包括第一存储块MB1至第m存储块MBm；以及外围电路PERI，该外围电路PERI被配置为执行包括在存储块MB1至MBm的选定页面中的存储单元的编程操作和读取操作。外围电路PERI包括控制电路120、电压供应电路130、页面缓冲器组140、列解码器150和输入/输出电路160。
参照图4，每个存储块包括联接在位线BL1至BLk与公共源线CSL之间的多个串ST1至STk。换句话说，串ST1至STk分别联接到位线BL1至BLk并且共同联接到公共源线CSL。每个串(例如，ST1)包括具有联接到公共源线CSL的源极的源极选择晶体管SST、多个存储单元C01至Cn1以及具有联接到对应位线BL1的漏极的漏极选择晶体管DST。存储单元C01至Cn1串联联接在选择晶体管SST和DST之间。源极选择晶体管SST的栅极可以联接到源极选择线SSL。存储单元C01至Cn1的栅极可以分别联接到字线WL0至WLn。漏极选择晶体管DST的栅极可以联接到漏极选择线DSL。
可以将包括在存储块中的存储单元划分成物理页面单元或逻辑页面单元。例如，联接到单条字线(例如，WL0)的存储单元C01至C0k形成单个物理页面PAGE0。每个页面是编程或读取操作的基本单位。
返回参照图3，控制电路120响应于通过输入/输出电路160从外部设备输入的命令CMD而输出电压控制信号VCON以产生执行编程或读取操作所需要的电压，并且根据操作的种类输出用于控制包括在页面缓冲器组140中的页面缓冲器PB1至PBk的PB控制信号PBCON。此外，控制电路120响应于通过输入/输出电路160从外部设备输入的地址信号ADD而输出行地址信号RADD和列地址信号CADD。
电压供应电路130响应于来自控制电路120的电压控制信号VCON而向包括选定存储块的漏极选择线DSL、字线WL0至WLn和源极选择线SSL的局部线供应存储单元的编程操作、读取操作和擦除操作所需要的工作电压。电压供应电路130包括电压产生电路和行解码器。
电压产生电路响应于来自控制电路120的电压控制信号VCON而将存储单元的编程操作、读取操作或擦除操作所需要的工作电压输出到全局线。
行解码器响应于来自控制电路120的行地址信号RADD而将全局线联接到局部线DSL、WL0到WLn和SSL，使得从电压供应电路输出到全局线的工作电压被传输到存储器阵列110中的选定存储块的局部线DSL、WL0至WLn和SSL。
页面缓冲器组140包括通过位线BL1至BLk联接到存储器阵列110的多个页面缓冲器PB1至PBk。页面缓冲器组140的页面缓冲器PB1至PBk响应于控制电路120的PB控制信号PBCON而根据要输入并存储到存储单元C01至C0k的数据来选择性地对位线BL1至BLk进行预充电，或者感测位线BL1至BLk的电压以从存储单元读取数据。
列解码器150响应于从控制电路120输出的列地址信号CADD而选择包括在页面缓冲器组140中的页面缓冲器PB1至PBk。换句话说，列解码器150响应于列地址信号CADD而向页面缓冲器PB1至PBk连续地发送要存储在存储单元中的数据。此外，列解码器150响应于列地址信号CADD而连续地选择页面缓冲器PB1至PBk，使得可以在读取操作期间将锁存到页面缓冲器PB1至PBk的存储单元的数据输出到外部设备。
输入/输出电路160在编程操作期间在控制电路120的控制下向列解码器150发送从外部设备输入并且要存储在存储单元中的数据，使得所述数据被输入到页面缓冲器组140。当列解码器150将从输入/输出电路160提供的数据发送到页面缓冲器组140的页面缓冲器PB1至PBk时，页面缓冲器PB1至PBk中的每一个将对应的输入数据存储到包括在其中的锁存电路。另外，在读取操作期间，输入/输出电路160向外部设备输出通过列解码器150从页面缓冲器组140的页面缓冲器PB1至PBk发送的数据。
当图1的控制器200感测到已涉及突然断电的存储系统300被再次通电时，根据本公开的实施方式的半导体存储器件的外围电路PERI可以对编程操作已被中断的中断存储块执行读取扫描操作。
外围电路PERI在读取扫描操作期间依次读取已经正在执行编程操作的中断存储块的多个页面，并且将所读取的数据输出到图1的控制器200。这里，外围电路PERI使用单个设定读取电压来依次读取页面。在一个实施方式中，设定读取电压是位于多个编程状态中间的阈值电压分布之间的值。
下面将描述在读取扫描操作期间操作半导体存储器件的详细方法。
图5是例示了根据本公开的实施方式的操作存储系统的方法的流程图。
图6和图7是例示了根据本公开的实施方式的设定读取电压的阈值电压分布图。
将参照图1至图7描述根据本公开的实施方式的操作存储系统的方法。
响应于来自主机的请求，控制器200向半导体存储器件100输出与编程操作对应的命令CMD、地址ADD和数据DATA。
在步骤S510处，半导体存储器件100响应于从控制器200接收到的命令CMD、地址ADD和数据DATA而以页面编程方式将数据编程到包括在存储器阵列110中的第一存储块MB1至第m存储块MBm当中的选定存储块(例如，MB1)。控制器200通过使从主机输入且要编程的数据随机化来生成数据DATA，并且将经随机化的数据DATA输出到半导体存储器件100。
下面将详细地描述半导体存储器件100的编程操作。
控制电路120响应于通过输入/输出电路160从控制器200接收到的命令CMD和地址ADD而输出用于控制列解码器150的列地址信号CADD。列解码器150响应于从控制电路120输出的列地址信号CADD而选择包括在页面缓冲器组140中的页面缓冲器PB1至PBk，并且响应于列地址信号CADD而将通过输入/输出电路160输入的数据DATA依次发送到页面缓冲器PB1至PBk。
控制电路120响应于从控制器200接收到的命令CMD而输出用于控制包括在页面缓冲器组140中的页面缓冲器PB1至PBk的PB控制信号PBCON。包括在页面缓冲器组140中的页面缓冲器PB1至PBk中的每一个响应于PB控制信号PBCON而暂时存储通过列解码器150输入的数据DATA，并且响应于暂时存储的数据DATA而控制位线BL1至BLk中的对应一条的电位电平。例如，当暂时存储的数据DATA对应于编程单元时，页面缓冲器PB1至PBk中的每一个对对应的位线施加编程使能电压(例如，0V)。当暂时存储的数据DATA对应于擦除单元时，页面缓冲器PB1至PBk中的每一个对对应的位线施加编程禁止电压(例如，Vcc)。
控制电路120响应于从控制器200接收到的命令CMD而输出电压控制信号VCON以产生执行编程操作所需要的电压，例如，编程电压和通过电压。
电压供应电路130通过响应于控制电路120的电压控制信号VCON而向包括选定存储块(例如，MB1)的漏极选择线DSL、字线WL0至WLn和源极选择线SSL的局部线供应存储单元的编程操作所需要的工作电压来执行编程操作。例如，电压供应电路130通过对字线WL0至WLn中的选定字线(例如，WL0)施加编程电压并且对其它未选字线WL1至WLn施加通过电压来对选定页面PAGE0执行编程操作。
按照页面执行编程操作。在已完成对选定页面的编程操作之后，对后续页面执行编程操作。换句话说，包括在选定存储块中的多个页面被依次选择并编程。
在步骤S520处，控制器200的突然断电传感器201检查在存储系统300中是否已经发生突然断电。
如果存储系统300在已经发生突然断电(即，步骤S520处“是”)之后被通电，则在步骤S530处，控制器200可以控制半导体存储器件100使用设定读取电压来搜索擦除页面。
控制器200的命令和地址生成器202响应于从突然断电传感器201接收到的感测信号而生成用于对由于突然断电而已中断编程操作的中断存储块执行读取扫描操作的命令CMD和地址ADD。
半导体存储器件100响应于命令CMD和地址ADD而执行用于在由于突然断电而已中断编程操作的中断存储块的页面当中搜索要在已经发生突然断电之后重新开始中断的编程操作的第一擦除页面的读取扫描操作。
半导体存储器件100按照从选定存储块(例如，MB1)的第一页面PAGE0到最后页面的顺序执行读取扫描操作。这里，半导体存储器件100在每个页面的读取操作期间使用设定读取电压来执行仅一个读取操作。可以按照对中断存储块中的页面进行编程操作的相反次序对中断存储块执行读取扫描操作。
参照图6，当按照多级单元(MLC)编程方式对存储单元进行编程时，存在编程状态P0至P3的阈值电压分布，其中编程状态P0表示擦除状态。换句话说，存储单元被编程为使得每个存储单元具有四个编程状态中的任何一个。因为在半导体存储器件100的编程操作期间输入的数据DATA被控制器200随机化，所以包括在每个页面PAGE中的存储单元中的每一个被编程为具有包括擦除状态(即，编程状态P0)的四个编程状态P0至P3中的任何一个，并且与每个编程状态对应的存储单元均匀地分布。因此，当以分布在四个编程状态P0至P3中间的编程状态P1和P2的中值电压R2执行读取扫描操作时，编程状态P0和P1的编程单元以及编程状态P2和P3的编程单元在编程页面的情况下被以基本上相等的比例读取。如上所述，编程状态P0和P1的编程单元可以包括编程状态P0的擦除单元。另一方面，当以中值电压R2执行读取扫描操作时，在擦除页面的情况下仅读取编程状态P0的擦除单元。结果，能够检查对应的页面是编程页面还是擦除页面。因此，当按照多级单元(MLC)编程方式对半导体存储器件100进行编程时，在读取扫描操作期间，分布有编程状态的阈值电压分布的中值电压R2被设定为设定读取电压。
如果低于中值电压R2的电压R1被设定为设定读取电压，则处于擦除状态P0的单元当中的由于异常阈值电压分布而具有高于电压R1的阈值电压的单元A被读取为编程状态。因此，会发生读取扫描操作方面的错误。
参照图7，当按照三级单元(TLC)编程方式对存储单元进行编程时，存在编程状态P0至P7的阈值电压分布，其中编程状态P0表示擦除状态。换句话说，存储单元被编程为使得每个存储单元具有八个编程状态中的任何一个。因为在半导体存储器件100的编程操作期间输入的数据DATA被控制器200随机化，所以包括在每个页面PAGE中的存储单元中的每一个被编程为具有包括擦除状态(即，编程状态P0)的八个编程状态P0至P7中的任何一个，并且与每个编程状态对应的存储单元均匀地分布。因此，当以分布在八个编程状态P0至P7中间的编程状态P3和P4的中值电压R4执行读取扫描操作时，编程状态P0至P3的编程单元和编程状态P4和P7的编程单元在编程页面的情况下被以基本上相等的比例读取。如上所述，编程状态P0至P3的编程单元可以包括编程状态P0的擦除单元。另一方面，当以中值电压R4执行读取扫描操作时，在擦除页面的情况下仅读取编程状态P0的擦除单元。结果，能够检查对应的页面是编程页面还是擦除页面。因此，当按照三级单元(TLC)编程方式对半导体存储器件100进行编程时，在读取扫描操作期间，分布有编程状态的阈值电压分布的中值电压R4被设定为设定读取电压。
返回参照图5，控制器200的页面检测器203可以接收作为半导体存储器件100的读取扫描操作的结果的数据DATA，并且检测半导体存储器件100的中断存储块的第一擦除页面。例如，页面检测器203依次接收作为对包括在中断存储块中的页面中的每一个的读取扫描操作的结果的数据DATA，将在输入数据DATA当中的与擦除单元对应的数据DATA的数量为预设值或更大值的第一页面检测为第一擦除页面。
控制器200的命令和地址生成器202基于所检测到的第一擦除页面在由于突然断电而已中断编程操作的中断存储块的页面当中选择要在已经发生突然断电之后重新开始中断的编程操作的目标编程页面，然后生成命令CMD和地址ADD。在步骤S540处，半导体存储器件100响应于命令CMD和地址ADD而从所检测到的第一擦除页面重新开始中断的编程操作。
在本公开的实施方式中，尽管所检测到的第一擦除页面被设定为要在已经发生突然断电之后重新开始中断的编程操作的目标编程页面，然而本公开不限于此。例如，可以将继第一擦除页面之后的页面设定为目标编程页面。
在根据本公开的实施方式的操作存储系统的方法中，当存储系统在已经发生突然断电之后被通电时，在用于检测第一擦除页面的读取扫描操作期间，可以使用设定读取电压通过仅一次读取操作来检测擦除页面。因此，可以提高读取扫描操作的速度。
图8是例示了存储系统1000的示例的框图。
参照图8，存储系统1000包括半导体存储器件100和控制器1100。
半导体存储器件100可以具有与参照图1所描述的半导体存储器件的配置和操作相同的配置和操作。在下文中，将省略重复说明。
控制器1100可以联接到主机Host和半导体存储器件100。控制器1100被配置为响应于来自主机Host的请求而访问半导体存储器件100。例如，控制器1100可以控制半导体存储器件100的读取、写入、擦除和后台操作。控制器1100可以提供主机Host与半导体存储器件100之间的接口。控制器1100被配置为驱动用于控制半导体存储器件100的固件。
控制器1100包括随机存取存储器(RAM)1110、处理单元1120、主机接口1130、存储接口1140和错误校正块1150。RAM 1110被用作处理单元1120的操作存储器、半导体存储器件100与主机Host之间的高速缓存存储器以及半导体存储器件100与主机Host之间的缓冲存储器的至少一种。处理单元1120可以包括图1的突然断电传感器201、命令和地址生成器202和页面检测器203，并且控制控制器1100的总体操作。
主机接口1130可以包括用于执行主机Host与控制器1100之间的数据交换的协议。在实施方式的示例中，控制器1100可以通过诸如下列的各种接口协议中的至少一种与主机Host进行通信：通用串行总线(USB)协议、多媒体卡(MMC)协议、外围组件互连(PCI)协议、快速PCI(PCI-E)协议、高级技术附件(ATA)协议、串行ATA协议、并行ATA协议、小型计算机小接口(SCSI)协议、增强型小型磁盘接口(ESDI)协议和集成驱动电子设备(IDE)协议、专用协议等。
存储接口1140与半导体存储器件100进行接口连接。例如，存储接口包括NAND接口或NOR接口。
错误校正块1150使用纠错码(ECC)来检测并校正从半导体存储器件100接收到的数据中的错误。处理单元1120可以根据来自错误校正块1150的错误检测结果来调整读取电压，并且控制半导体存储器件100执行重新读取。在实施方式的示例中，错误校正块1150可以作为控制器1100的元件来提供。
控制器1100和半导体存储器件100可以被集成到单个半导体器件中。在实施方式的示例中，控制器1100和半导体存储器件100可以被集成到单个半导体器件中以形成存储卡。例如，控制器1100和半导体存储器件100可以被集成到单个半导体器件中并且形成诸如个人计算机存储卡国际协会(PCMCIA)、紧凑闪存卡(CF)、智能媒体卡(SM或SMC)、记忆棒多媒体卡(MMC、RS-MMC或MMCmicro)、SD卡(SD、miniSD、microSD或SDHC)、通用闪速存储器(UFS)等这样的存储卡。
控制器1100和半导体存储器件100可以被集成到单个半导体器件中以形成固态驱动器(SSD)。SSD包括被形成为将数据存储在半导体存储器中的存储器件。当存储系统1000被用作SSD时，可以显著地提高联接到存储系统1000的主机Host的操作速度。
在实施方式中，存储系统1000可以作为诸如下列的电子设备的各种元件中的一个被提供：计算机、超移动PC(UMPC)、工作站、上网本、个人数字助理(PDA)、便携式计算机、web平板、无线电话、移动电话、智能电话、电子书、便携式多媒体播放器(PMP)、游戏机、导航设备、黑匣子、数码相机、三维电视、数字音频记录器、数字音频播放器、数字图片记录器、数字图片播放器、数字视频记录器、数字视频播放器、能够在无线环境中发送/接收信息的设备、用于形成家庭网络的各种设备中的一个、用于形成计算机网络的各种电子设备中的一个、用于形成远程信息处理网络的各种电子设备中的一个、RFID设备、用于形成计算系统的各种元件中的一个等。
在实施方式中，半导体存储器件100或存储系统1000可以被嵌入在各种类型的封装中。例如，半导体存储器件100或存储系统1000可以按照诸如下列的类型来封装：封装上封装(PoP)、球栅阵列(BGA)、芯片级封装(CSP)、塑料引线芯片载体(PLCC)、塑料双列直插式封装(PDIP)、Waffle包式管芯、晶片形式管芯、板上芯片(COB)、陶瓷双列直插式封装(CERDIP)、塑料度量四方扁平封装(MQFP)、薄型四方扁平封装(TQFP)、小外形(SOIC)、收缩小外形封装(SSOP)、薄型小外形(TSOP)、薄型四方扁平封装(TQFP)、系统级封装(SIP)、多芯片封装(MCP)、晶片级制造封装(WFP)、晶片级处理层叠封装(WSP)等。
图9是例示了图8的存储系统的应用示例的框图。
参照图9，存储系统2000包括半导体存储器件2100和控制器2200。半导体存储器件2100包括多个存储芯片。半导体存储芯片被划分成多个组。
参照图9，例示了所述多个组中的每一个通过第一通道CH1至第k通道CHk与控制器2200进行通信。每个半导体存储芯片可以具有与参照图1所描述的半导体存储器件100的实施方式的配置和操作相同的配置和操作。
每个组通过一个公共通道与控制器2200进行通信。控制器2200具有与参照图8所描述的控制器1100的配置相同的配置，并且被配置为通过多个通道CH1至CHk来控制半导体存储器件2100的多个存储芯片。
图10是例示了包括参照图9所例示的存储系统2000的计算系统3000的框图。
参照图10，计算系统3000可以包括中央处理单元3100、RAM 3200、用户接口3300、电源3400、系统总线3500和存储系统2000。
存储系统2000通过系统总线3500电联接到CPU 3100、RAM 3200、用户接口3300和电源3400。通过用户接口3300提供的数据或者由CPU 3100处理的数据被存储在存储系统2000中。
参照图10，半导体存储器件2100被例示为通过控制器2200联接到系统总线3500。然而，半导体存储器件2100可以直接联接到系统总线3500。控制器2200的功能可以由CPU3100和RAM 3200执行。
参照图10，可以提供参照图9所描述的存储系统2000。然而，存储系统2000可以用参照图8所描述的存储系统1000替换。在实施方式中，计算系统3000可以包括参照图8和图9所描述的存储系统1000和2000中的全部。
根据本公开，当存储系统在已经发生存储系统的突然断电之后被重新通电时，使用设定读取电压通过仅一次读取操作来搜索擦除页面。因此，可以提高存储系统的操作速度。
已经在本文中公开了示例性实施方式，并且尽管采用了特定术语，然而所述特定术语仅在通用和描述性意义上使用并将解释，而不旨在为限制性的。在一些情况下，如对于本领域普通技术人员而言将显而易见的是，从本申请的提交时起，除非另外具体地指示，否则可以单独或者与连同其它实施方式一起描述的特征、特性和/或元件相结合地使用结合特定实施方式描述的特征、特性和/或元件。因此，本领域技术人员将理解的是，可以在不脱离如所附的权利要求中阐述的本公开的精神和范围的情况下作出形式和细节上的各种改变。
相关申请的交叉引用
本申请要求于2017年8月18日提交的韩国专利申请No.10-2017-0104902的优先权，该韩国专利申请通过引用方式完整地并入本文中。

Claims (20)

1.一种存储系统，该存储系统包括：
控制器，该控制器被配置为响应于来自主机的请求而生成并输出用于编程操作的第一命令，并且当在检测到异常断电之后所述存储系统被通电时，生成并输出用于读取扫描操作的第二命令；以及
半导体存储器件，该半导体存储器件被配置为响应于所述第一命令而按照页面执行所述编程操作，响应于所述第二命令而执行所述读取扫描操作，并且在所述读取扫描操作期间使用设定读取电压来按页面执行单次读取操作。
2.根据权利要求1所述的存储系统，其中，所述控制器包括：
突然断电传感器，该突然断电传感器被配置为检测所述异常断电；
命令和地址生成器，该命令和地址生成器被配置为响应于来自所述主机的请求而生成所述第一命令和地址，并且响应于所述突然断电传感器的检测信号而生成所述第二命令和地址；以及
页面检测器，该页面检测器被配置为响应于在所述读取扫描操作期间读取的数据而检测第一擦除页面。
3.根据权利要求2所述的存储系统，其中，所述命令和地址生成器生成第三命令和地址，使得从由所述页面检测器检测到的所述第一擦除页面重新开始在所述异常断电期间中断的所述编程操作。
4.根据权利要求2所述的存储系统，其中，所述命令和地址生成器生成第三命令和地址，使得从继由所述页面检测器检测到的所述第一擦除页面之后的擦除页面重新开始在所述异常断电期间中断的所述编程操作。
5.根据权利要求2所述的存储系统，其中，当与擦除单元对应并且被包括于在所述读取扫描操作期间按照所述页面读取的所述数据中的擦除数据的数量是预设值或更大值时，所述页面检测器检测对应的页面作为擦除页面。
6.根据权利要求1所述的存储系统，
其中，所述半导体存储器件包括：
存储单元阵列，该存储单元阵列包括配置有多个页面的多个存储块；以及
外围电路，该外围电路被配置为响应于所述第一命令而执行所述编程操作，并且
其中，所述外围电路接收在所述编程操作期间从所述控制器输入的随机化的数据，并且按照所述页面将所述随机化的数据编程到所述存储块中的选定存储块。
7.根据权利要求6所述的存储系统，其中，所述外围电路按照所述页面在所述编程操作期间将包括在选定页面中的存储单元编程为第一编程状态至第n编程状态，使得所述第一编程状态至所述第n编程状态的所述存储单元均匀地分布。
8.根据权利要求7所述的存储系统，
其中，所述外围电路按照所述页面在所述读取扫描操作期间对包括在所述选定存储块中的页面依次执行读取操作，并且
其中，使用分布在所述第一编程状态至所述第n编程状态中间的编程状态的中值电压作为所述设定读取电压来执行按照所述页面的所述读取操作。
9.一种存储系统，该存储系统包括：
半导体存储器件，该半导体存储器件被配置为响应于第一命令而按照页面执行编程操作，并且当所述存储系统在异常断电之后被通电时，响应于第二命令而执行读取扫描操作；
突然断电传感器，该突然断电传感器被配置为感测所述异常断电和所述通电；以及
命令生成器，该命令生成器被配置为响应于来自主机的请求而生成并输出用于所述编程操作的所述第一命令，并且当在所述异常断电之后所述突然断电传感器感测到所述通电时，生成并输出所述第二命令，
其中，所述半导体存储器件使用设定读取电压来执行所述读取扫描操作。
10.根据权利要求9所述的存储系统，该存储系统还包括：
页面检测器，该页面检测器被配置为根据在所述半导体存储器件的所述读取扫描操作期间读取的数据来检测包括在所述半导体存储器件中的选定存储块的第一擦除页面。
11.根据权利要求10所述的存储系统，其中，所述命令生成器生成第三命令，使得在所述读取扫描操作之后，从由所述页面检测器检测到的所述第一擦除页面重新开始在所述异常断电期间中断的所述编程操作。
12.根据权利要求10所述的存储系统，其中，所述命令生成器生成第三命令，使得在所述读取扫描操作之后，从继由所述页面检测器检测到的所述第一擦除页面之后的擦除页面重新开始在所述异常断电期间中断的所述编程操作。
13.根据权利要求10所述的存储系统，其中，当与擦除单元对应并且被包括于在所述读取扫描操作期间读取的所述数据中的擦除数据的数量是预设值或更大值时，所述页面检测器检测对应的页面作为擦除页面。
14.根据权利要求9所述的存储系统，
其中，所述半导体存储器件包括：
存储单元阵列，该存储单元阵列包括配置有多个页面的多个存储块；以及
外围电路，该外围电路被配置为响应于所述第一命令而执行所述编程操作，并且
其中，所述外围电路接收在所述编程操作期间从控制器输入的随机化的数据，并且按照所述页面将所述随机化的数据编程到所述存储块中的选定存储块。
15.根据权利要求14所述的存储系统，其中，所述外围电路按照所述页面在所述编程操作期间将包括在选定页面中的存储单元编程为第一编程状态至第n编程状态，使得所述第一编程状态至所述第n编程状态的所述存储单元均匀地分布。
16.根据权利要求15所述的存储系统，
其中，所述外围电路按照所述页面在所述读取扫描操作期间对包括在所述选定存储块中的页面依次执行读取操作，并且
其中，使用分布在所述第一编程状态至所述第n编程状态中间的编程状态的中值电压作为所述设定读取电压来执行按照所述页面的所述读取操作。
17.一种操作存储系统的方法，该方法包括以下步骤：
按照页面将随机数据编程到选定存储块；
当在感测到突然断电之后所述存储系统被通电时，执行读取扫描操作，所述读取扫描操作包括使用设定读取电压来搜索所述选定存储块的页面中的第一擦除页面；以及
从所搜索到的第一擦除页面重新执行在发生所述突然断电时中断的编程。
18.根据权利要求17所述的方法，其中，按照页面将随机数据编程到选定存储块的步骤包括以下步骤：依次选择包括在所述选定存储块中的所述页面并且按照所述页面将所述随机数据编程到所选择的页面。
19.根据权利要求18所述的方法，
其中，所述页面被编程为第一编程状态至第n编程状态，并且
其中，所述第一编程状态至所述第n编程状态的存储单元均匀地分布。
20.根据权利要求19所述的方法，其中，所述设定读取电压是分布在所述第一编程状态至所述第n编程状态中间的编程状态的中值电压。
CN201810357675.XA 2017-08-18 2018-04-20 存储系统及其操作方法 Active CN109410993B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020170104902A KR20190019675A (ko) 2017-08-18 2017-08-18 메모리 시스템 및 그의 동작방법
KR10-2017-0104902 2017-08-18

Publications (2)

Publication Number Publication Date
CN109410993A true CN109410993A (zh) 2019-03-01
CN109410993B CN109410993B (zh) 2022-09-16

Family

ID=65361410

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810357675.XA Active CN109410993B (zh) 2017-08-18 2018-04-20 存储系统及其操作方法

Country Status (3)

Country Link
US (1) US10437518B2 (zh)
KR (1) KR20190019675A (zh)
CN (1) CN109410993B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111857564A (zh) * 2019-04-30 2020-10-30 爱思开海力士有限公司 存储器系统及操作存储器系统的方法
CN112447234A (zh) * 2019-09-04 2021-03-05 爱思开海力士有限公司 存储器控制器及其操作方法
CN113138720A (zh) * 2021-04-29 2021-07-20 群联电子股份有限公司 数据存储方法、存储器控制电路单元以及存储器存储装置
CN113495690A (zh) * 2020-03-19 2021-10-12 爱思开海力士有限公司 半导体存储器装置、控制器、存储器系统及其方法
US11915790B2 (en) 2018-12-11 2024-02-27 SK Hynix Inc. Memory system and operating method of the memory system

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10956245B1 (en) * 2017-07-28 2021-03-23 EMC IP Holding Company LLC Storage system with host-directed error scanning of solid-state storage devices
KR102583810B1 (ko) * 2018-05-15 2023-10-05 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작방법
TWI745695B (zh) * 2019-05-22 2021-11-11 慧榮科技股份有限公司 用來進行無預警斷電復原管理之方法、記憶裝置及其控制器以及電子裝置
KR20210157544A (ko) * 2020-06-22 2021-12-29 에스케이하이닉스 주식회사 메모리 시스템, 메모리 컨트롤러 및 메모리 시스템의 동작 방법
KR20220036603A (ko) * 2020-09-16 2022-03-23 에스케이하이닉스 주식회사 반도체 메모리 장치, 컨트롤러 및 이들을 포함하는 메모리 시스템
US11741023B1 (en) * 2022-02-09 2023-08-29 Pixart Imaging Inc. Pointing device and method capable of correcting its USB state by monitoring voltage/state of USB communication interface

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103577121A (zh) * 2013-11-05 2014-02-12 中船重工（武汉）凌久电子有限责任公司 一种基于nand flash的高可靠线性文件存取方法
US20150117107A1 (en) * 2013-10-27 2015-04-30 Fusion-Io, Inc. Read operation for a non-volatile memory
US20150127887A1 (en) * 2013-11-07 2015-05-07 SK Hynix Inc. Data storage system and operating method thereof
US20150262697A1 (en) * 2014-03-14 2015-09-17 Young Bong KIM Storage device and related methods using timer setting
US20170169883A1 (en) * 2015-12-15 2017-06-15 Samsung Electronics Co., Ltd. Methods of operating storage devices

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100830580B1 (ko) 2006-10-20 2008-05-21 삼성전자주식회사 플래시 메모리 장치를 포함한 메모리 시스템의 데이터 복원방법
WO2009067616A1 (en) * 2007-11-20 2009-05-28 Otologics, Llc Implantable electret microphone
US9684520B2 (en) * 2011-10-20 2017-06-20 Smart Modular Technologies, Inc. Computing system with non-disruptive fast memory restore mechanism and method of operation thereof
KR101503822B1 (ko) * 2013-10-14 2015-03-18 주식회사 디에이아이오 비휘발성 메모리 장치
KR102174030B1 (ko) 2014-05-13 2020-11-05 삼성전자주식회사 불휘발성 메모리 장치를 포함하는 저장 장치 및 그것의 읽기 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150117107A1 (en) * 2013-10-27 2015-04-30 Fusion-Io, Inc. Read operation for a non-volatile memory
CN103577121A (zh) * 2013-11-05 2014-02-12 中船重工（武汉）凌久电子有限责任公司 一种基于nand flash的高可靠线性文件存取方法
US20150127887A1 (en) * 2013-11-07 2015-05-07 SK Hynix Inc. Data storage system and operating method thereof
US20150262697A1 (en) * 2014-03-14 2015-09-17 Young Bong KIM Storage device and related methods using timer setting
US20170169883A1 (en) * 2015-12-15 2017-06-15 Samsung Electronics Co., Ltd. Methods of operating storage devices

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11915790B2 (en) 2018-12-11 2024-02-27 SK Hynix Inc. Memory system and operating method of the memory system
US11972839B2 (en) 2018-12-11 2024-04-30 SK Hynix Inc. Memory system and operating method of the memory system
CN111857564A (zh) * 2019-04-30 2020-10-30 爱思开海力士有限公司 存储器系统及操作存储器系统的方法
CN111857564B (zh) * 2019-04-30 2024-04-09 爱思开海力士有限公司 存储器系统及操作存储器系统的方法
CN112447234A (zh) * 2019-09-04 2021-03-05 爱思开海力士有限公司 存储器控制器及其操作方法
CN113495690A (zh) * 2020-03-19 2021-10-12 爱思开海力士有限公司 半导体存储器装置、控制器、存储器系统及其方法
CN113138720A (zh) * 2021-04-29 2021-07-20 群联电子股份有限公司 数据存储方法、存储器控制电路单元以及存储器存储装置
CN113138720B (zh) * 2021-04-29 2023-08-29 群联电子股份有限公司 数据存储方法、存储器控制电路单元以及存储器存储装置

Also Published As

Publication number Publication date
CN109410993B (zh) 2022-09-16
KR20190019675A (ko) 2019-02-27
US20190056887A1 (en) 2019-02-21
US10437518B2 (en) 2019-10-08

Similar Documents

Publication Publication Date Title
CN109410993A (zh) 存储系统及其操作方法
KR101903095B1 (ko) 불휘발성 메모리 장치 및 불휘발성 메모리 장치를 제어하는 컨트롤러의 동작 방법
CN101467214B (zh) 用于在多nand快闪存储器装置的共同操作期间降低峰值功率消耗的设备及方法
CN107068190A (zh) 修正编程电压的存储器设备编程方法
CN107393592A (zh) 半导体存储器件及其操作方法
CN109710451A (zh) 基于nand的存储装置的固件事件跟踪及其执行方法和指令集
US8897092B2 (en) Memory storage device, memory controller and controlling method
CN102005248A (zh) 非易失性存储器件及其驱动方法和具有其的存储器系统
US9030878B2 (en) Semiconductor memory device including a plurality of cell strings, memory system including the same, and control method thereof
CN104424994A (zh) 半导体存储器件及其编程方法
US11269551B2 (en) Semiconductor memory device and method of operating the same
CN109754827A (zh) 半导体存储器装置及其操作方法
CN108932958A (zh) 具有输入缓冲电路的半导体装置和存储器系统
CN110277126A (zh) 存储器装置和具有存储器装置的存储器系统
KR20190018326A (ko) 메모리 시스템 및 그의 동작방법
CN105321562A (zh) 半导体存储器件、包括其的存储系统及其操作方法
CN109493910A (zh) 微控制器及其操作方法以及具有该微控制器的存储系统
KR20170111657A (ko) 반도체 메모리 장치 및 이의 동작 방법
US9367388B2 (en) Memory system including randomizer and derandomizer
CN110045917B (zh) 存储器系统及其操作方法
US20190155700A1 (en) Memory system and method of operating the same
KR20170090269A (ko) 반도체 메모리 장치 및 그것의 동작 방법
US11049575B2 (en) Memory system and method of operating the same
US20240118839A1 (en) Memory system and operating method of memory system
CN117393020A (zh) 半导体存储器设备和操作该半导体存储器设备的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant