CN113495690A - 半导体存储器装置、控制器、存储器系统及其方法 - Google Patents

半导体存储器装置、控制器、存储器系统及其方法 Download PDF

Info

Publication number
CN113495690A
CN113495690A CN202011139381.3A CN202011139381A CN113495690A CN 113495690 A CN113495690 A CN 113495690A CN 202011139381 A CN202011139381 A CN 202011139381A CN 113495690 A CN113495690 A CN 113495690A
Authority
CN
China
Prior art keywords
plane
planes
semiconductor memory
memory device
spo
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011139381.3A
Other languages
English (en)
Inventor
李孝在
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN113495690A publication Critical patent/CN113495690A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0625—Power saving in storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/24—Resetting means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/28—Supervision thereof, e.g. detecting power-supply failure by out of limits supervision
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0653—Monitoring storage devices or systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0656—Data buffering arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Computer Security & Cryptography (AREA)
  • Read Only Memory (AREA)

Abstract

半导体存储器装置、控制器、存储器系统及其方法。一种存储器系统包括半导体存储器装置和控制器。半导体存储器装置包括多个平面，并且在多个平面上执行保护操作和一般操作。控制器通过将响应于在存储器系统中发生的突然断电SPO而生成的突然断电SPO处理命令传输到半导体存储器装置来控制半导体存储器装置的操作。半导体存储器装置被配置为响应于SPO处理命令而中断在多个平面上执行的操作中的一般操作。

Description

半导体存储器装置、控制器、存储器系统及其方法
技术领域
本公开的各种实施方式总体上涉及一种电子装置，更具体地，涉及一种半导体存储器装置、一种控制器以及一种具有该半导体存储器装置和该控制器的存储器系统。
背景技术
能够将半导体存储器装置设计和制造为具有二维结构或三维结构，在二维结构中将串布置在平行于半导体基板的水平方向上，在三维结构中将串布置在半导体基板的垂直方向上。一种三维存储器装置被设计成克服二维存储器装置的集成限制，并且可以包括垂直层叠在半导体基板上的多个存储器单元。
发明内容
本公开的各种实施方式提供了一种具有改善的稳定性的半导体存储器装置和控制器，以及一种具有该半导体存储器装置和该控制器的存储器系统。
本公开的各种实施方式提供了一种操作具有改善的稳定性的半导体存储器装置和控制器以及具有该半导体存储器装置和该控制器的存储器系统的方法。
根据本公开的一个实施方式，一种存储器系统可以包括半导体存储器装置和控制器。半导体存储器装置可以包括多个平面，该半导体存储器装置被配置为在多个平面上执行保护操作和一般操作。控制器可以通过将响应于在存储器系统中发生的突然断电(SPO)而生成的突然断电(SPO)处理命令传输到半导体存储器装置来控制半导体存储器装置的操作。半导体存储器装置可以被配置为响应于SPO处理命令而中断在多个平面上执行的操作中的一般操作。
根据一个实施方式，保护操作可以包括编程操作。
根据一个实施方式，一般操作可以包括擦除操作和读取操作中的一种。
根据一个实施方式，保护操作可以包括单层单元(SLC)编程操作。
根据一个实施方式，一般操作可以包括擦除操作、读取操作、多层单元(MLC)编程操作、三层单元(TLC)编程操作和四层单元(QLC)编程操作中的一种。
根据一个实施方式，半导体存储器装置可以通过响应于SPO处理命令而识别在多个平面中的执行一般操作的平面来中断一般操作。半导体存储器装置可以生成用于中断所识别的平面的操作的内部控制信号。
根据本公开的另一实施方式，一种在控制器的控制下操作的半导体存储器装置可以包括多个平面、通过行线联接到多个平面的多个行解码器、通过位线联接到多个平面的多个页缓冲器组以及控制多个行解码器和多个页缓冲器组在多个平面上执行保护操作和一般操作的控制逻辑。控制逻辑可以被配置为响应于从控制器接收的SPO处理命令而控制多个行解码器和多个页缓冲器组中断在多个平面上执行的操作中的一般操作。
根据一个实施方式，控制逻辑可以包括命令解码器、平面操作状态存储部和控制信号发生器。命令解码器可以对SPO处理命令进行解码并且生成指示应该中断在执行一般操作的平面上的操作的命令解码信号。平面操作状态存储部可以存储多个平面中的每一个的当前操作状态。控制信号发生器可以基于多个平面中的每一个的当前操作状态和命令解码信号来识别执行一般操作的平面，并且生成用于中断所识别的平面的操作的内部控制信号。
根据一个实施方式，控制信号发生器可以包括平面重置确定器和单个平面重置控制器。平面重置确定器可以通过接收指示多个平面中的每一个的当前操作状态的信息来生成关于执行一般操作的平面的识别信息。单个平面重置控制器可以基于针对执行一般操作的平面的识别信息而生成用于中断所识别的平面的操作的内部控制信号。
根据一个实施方式，控制信号发生器可以包括平面重置确定器、整体平面重置控制器和单个平面重置控制器。通过接收指示多个平面中的每一个的当前操作状态的信息，平面重置确定器可以在多个平面中不存在执行保护操作的平面的情况下生成重置启用信号，并且在多个平面中存在执行保护操作的平面的情况下生成执行一般操作的平面的识别信息。整体平面重置控制器可以响应于重置启用信号而生成用于中断多个平面的所有操作的第一控制信号。单个平面重置控制器可以基于执行一般操作的平面的识别信息而生成用于中断所识别的平面的操作的第二控制信号。
根据本公开的另一实施方式，可以提供一种操作控制半导体存储器装置的操作的控制器的方法。根据该操作方法，可以感测包括半导体存储器装置和控制器的存储器系统中的突然断电(SPO)，可以感测半导体存储器装置的操作状态，并且可以基于操作状态生成指示发生了SPO的SPO处理命令并且将其传输到半导体存储器装置。
根据一个实施方式，响应于半导体存储器装置处于忙碌状态，执行生成和传输SPO处理命令的步骤。
根据本公开的另一实施方式，可以提供一种操作半导体存储器装置的方法，该半导体存储器装置在多个平面上执行一般操作和保护操作。根据该操作方法，可以接收突然断电(SPO)处理命令，可以选择多个平面中的一个，并且可以基于所选择的平面的操作状态来确定是否中断所选择的平面的操作。
根据一个实施方式，确定是否中断所选择的平面的操作的步骤可以包括检测到由所选择的平面执行的保护操作的步骤，以及确定不中断所选择的平面的保护操作的步骤。
根据一个实施方式，确定是否中断所选择的平面的操作的步骤可以包括检测到由所选择的平面执行的一般操作的步骤，以及确定中断所选择的平面的一般操作的步骤。
根据一个实施方式，操作半导体存储器装置的方法还可以包括生成用于中断所选择的平面的一般操作的内部控制信号的步骤。
根据一个实施方式，保护操作可以包括编程操作。
根据一个实施方式，一般操作可以包括擦除操作和读取操作中的一种。
根据一个实施方式，保护操作可以包括单层单元(SLC)编程操作。
根据一个实施方式，一般操作可以包括擦除操作、读取操作、多层单元(MLC)编程操作、三层单元(TLC)编程操作和四层单元(QLC)编程操作中的一种。
根据本公开的另一实施方式，可以提供一种操作半导体存储器装置的方法，该半导体存储器装置在多个平面上执行一般操作和保护操作。根据该操作方法，可以接收突然断电(SPO)处理命令，可以确定在多个平面中是否存在执行保护操作的平面，并且可以基于确定结果中断多个平面中的至少一个平面的操作。
根据一个实施方式，中断包括响应于多个平面执行一般操作而中断多个平面的所有操作。
根据一个实施方式，当确定在多个平面中存在执行保护操作的平面时，中断可以包括选择多个平面中的一个平面的步骤，以及基于所选择的平面的操作状态确定是否中断所选择的平面的操作的步骤。
根据一个实施方式，基于所选择的平面的操作状态确定是否中断所选择的平面的操作的步骤可以包括检测到由所选择的平面执行的保护操作的步骤和确定不中断所选择的平面的保护操作的步骤。
根据一个实施方式，基于所选择的平面的操作状态确定是否中断所选择的平面的操作的步骤可以包括检测到由所选择的平面执行的一般操作的步骤和确定中断所选择的平面的一般操作的步骤。
根据一个实施方式，操作半导体存储器装置的方法还可以包括生成用于中断所选择的平面的一般操作的内部控制信号的步骤。
根据一个实施方式，保护操作可以包括编程操作。
根据一个实施方式，一般操作可以包括擦除操作和读取操作中的一种。
根据一个实施方式，保护操作可以包括单层单元(SLC)编程操作。
根据一个实施方式，一般操作可以包括擦除操作、读取操作、多层单元(MLC)编程操作、三层单元(TLC)编程操作和四层单元(QLC)编程操作中的一种。
根据本公开的另一实施方式，可以提供一种存储器装置的操作方法。根据该操作方法，分别执行被包括在其中的一个或更多个平面上的存储器操作，响应于来自控制器的命令而中断除了编程操作之外的存储器操作。存储器操作至少包括对单层单元(SLC)的编程操作。
附图说明
从下面参照附图对本发明具体实施方式的详细描述中，本发明的这些和其它特征和优点对于本发明领域的技术人员来说将变得显而易见。
图1是示出存储器系统的示图；
图2是示出控制器1200和半导体存储器装置1100之间交换的信号的示图；
图3是示出图1和图2所示的半导体存储器装置的详细示图；
图4是示出多平面结构的示图；
图5是示出图4所示的存储器块的示图；
图6是示出图5的三维结构的存储器块的一个实施方式的示图；
图7是示出图5的三维结构的存储器块的另一实施方式的示图；
图8是示出根据本公开的一个实施方式的存储器系统的操作的示图；
图9是示出根据本公开的一个实施方式的操作控制器的方法的流程图；
图10是示出图3所示的控制逻辑300的一个实施方式的框图；
图11是示出图10所示的控制信号发生器350a的一个实施方式的框图；
图12A和图12B是示出根据本公开的一个实施方式的选择性地中断半导体存储器装置1100中所包括的多个平面的操作的示图；
图13是示出根据本公开的一个实施方式的操作半导体存储器装置1100的方法的流程图；
图14是示出图10所示的控制信号发生器350b的另一实施方式的框图；
图15A和图15B是示出根据本公开的一个实施方式的完全或选择性地中断半导体存储器装置1100中所包括的多个平面的操作的示图；
图16是示出根据本公开的另一实施方式的操作半导体存储器装置1100的方法的流程图；
图17是示出包括图3所示的半导体存储器装置的存储器系统的框图；
图18是示出图17所示的存储器系统的应用示例的框图；
图19是示出包括参照图18描述的存储器系统的计算系统的框图。
具体实施方式
在本公开的以下实施方式的上下文中公开了本公开的特定结构特征和功能特征。然而，本公开可以以不同于本文公开的方式来配置、布置或执行。因此，本公开不限于任何特定实施方式或任何特定细节。此外，在整个说明书中，对“一个实施方式”或“另一实施方式”等的引用不一定仅指一个实施方式，并且对任何这样的短语的不同引用不一定指同一实施方式。此外，不定冠词(即“一”或“一个”)的使用表示一个或更多个，除非清楚地表明仅指一个。类似地，当在本文中使用时，术语“包括”、“包含”和“具有”等并不排除除了所述及的元件之外的一个或更多个其它元件的存在或添加。
应当理解，附图是所描述的装置的简化示意图示，并且可能不包括众所周知的细节，以避免模糊本发明的特征。
还应注意，在不脱离本发明的范围的情况下，一个实施方式中存在的特征可以与另一实施方式的一个或更多个特征共同使用。
还应注意，在各个附图中，相同的附图标记表示相同的元件。
图1是示出存储器系统1000的示图。
参照图1，存储器系统1000可以包括用于存储数据的半导体存储器装置1100和响应于主机Host的控制而控制半导体存储器装置1100的控制器1200。
主机Host可以使用各种通信方法中的至少一种来与存储器系统1000通信，所述通信方法例如为通用串行总线(USB)、串行AT附件(SATA)、串行附接SCSI(SAS)、高速芯片间(HSIC)、小型计算机系统接口(SCSI)、外围组件互连(PCI)、高速PCI(PCIe)、高速非易失性存储器(NVMe)、通用闪存存储(UFS)、安全数字(SD)、多媒体卡(MMC)、嵌入式MMC(eMMC)、双列直插式存储器模块(DIMM)、注册DIMM(RDIMM)和减载DIMM(LRDIMM)。
半导体存储器装置1100可以是当供电被阻断时丢失存储的数据的易失性存储器装置，或者即使当供电被阻断时也保持存储的数据的非易失性存储器装置。控制器1200可以控制半导体存储器装置1100执行编程操作、读取操作或擦除操作。例如，在编程操作期间，半导体存储器装置1100可以从控制器1200接收命令、地址和数据，并且执行编程操作。在读取操作期间，半导体存储器装置1100可以从控制器1200接收命令和地址，并且将读取数据输出到控制器1200。半导体存储器装置1100可以包括用于输入和输出数据的输入/输出电路。
控制器1200可以控制存储器系统1000的一般操作以及主机和半导体存储器装置1100之间的数据交换。例如，控制器1200可以响应于来自主机的请求而控制半导体存储器装置1100对数据进行编程、读取或擦除。此外，控制器1200可以从主机接收数据和逻辑地址，并且将逻辑地址转换成指示半导体装置1100的实际存储数据的区域的物理地址。
控制器1200可以根据从主机接收的多个请求而生成命令。更具体地，半导体存储器装置1100可以包括多个平面(plane)，并且控制器1200可以基于从主机接收的多个请求来控制包括多个平面的半导体存储器装置1100的平面交织操作(plane interleavingoperation)。控制器1200可以基于从主机接收的多个读取请求而生成读取命令以交织和读取不同平面的数据，并且可以将所生成的读取命令传输到半导体存储器装置1100。
图2是示出控制器1200和半导体存储器装置1100之间交换的信号的示图。参照图2，控制器1200和半导体存储器装置1100可以通过焊盘DQ[7:0]来交换命令、数据或地址。半导体存储器装置1100可以分别通过焊盘CE#、WE#、RE#、ALE#、CLE#和WP#接收芯片启用信号CE、写入启用信号WE、读取启用信号RE、地址锁存启用信号ALE、命令锁存启用信号CLE和写入保护信号WP。此外，半导体存储器装置1100可以通过焊盘RB#输出就绪/忙碌RB信号。当半导体存储器装置1100包括多个平面时，半导体存储器装置1100可以输出分别对应于这些平面的多个就绪/忙碌信号。
图3是示出图1和图2所示的半导体存储器装置1100的详细示图。
参照图3，半导体存储器装置1100可以是易失性存储器装置或非易失性存储器装置。尽管图3示出了作为一个实施方式的非易失性存储器装置，但本公开的实施方式不限于此。
半导体存储器装置1100可以包括其中存储数据的存储器单元阵列100。半导体存储器装置1100可以包括外围电路200，其被配置为执行将数据存储在存储器单元阵列100中的编程操作、输出存储的数据的读取操作和擦除存储的数据的擦除操作。半导体存储器装置1100可以包括控制逻辑300，其用于响应于图2所示的控制器1200的控制而控制外围电路200。此外，半导体存储器装置1100可以包括指示半导体存储器装置1100的操作状态的状态寄存器400。
存储器单元阵列100可以包括其中存储数据的多个存储器单元。例如，存储器单元阵列100可以包括一个或更多个平面，并且每一个平面可以包括一个或更多个存储器块。每一个存储器块可以包括多个存储器单元。包括多个平面的结构可以被称为多平面结构。存储器块可以存储用户数据和用于执行半导体存储器装置1100的操作的各种类型的信息。存储器块可以具有二维结构或三维结构。为了提高集成密度，已经主要使用三维结构的存储器块。二维存储器块可以具有与基板平行布置的存储器单元，并且三维存储器块可以包括在基板的垂直方向上层叠的存储器单元。
存储器单元阵列100可以具有二维阵列结构或三维阵列结构。在下文中，将描述三维阵列结构作为一个实施方式。然而，本公开的实施方式不限于三维阵列结构。本公开的实施方式不仅可以应用于其中电荷存储层包括导电浮置栅极(FG)的闪存存储器装置，而且可以应用于其中电荷存储层包括绝缘层的电荷撷取闪存(CTF)存储器装置。
根据一个实施方式，存储器单元阵列100的操作可以包括单层单元(SLC)方法，其中一个存储器单元存储一个数据位。另选地，存储器单元阵列100的操作可以包括其中一个存储器单元存储至少两个数据位的方法。例如，存储器单元阵列100可以使用多层单元(MLC)方法(其中一个存储器单元存储两个数据位)、三层单元(TLC)方法(其中一个存储器单元存储三个数据位)或四层单元(QLC)方法(其中一个存储器单元存储四个数据位)来进行操作。
控制逻辑300可以控制外围电路200执行编程操作、读取操作和擦除操作。例如，外围电路200可以包括电压发生电路210、行解码器220、页缓冲器组230、列解码器240、输入/输出电路250和电流感测电路260。
电压发生电路210可以响应于从控制逻辑300输出的操作信号OP_CMD而生成被施加以执行编程操作、读取操作和擦除操作的各种操作电压Vop。例如，控制逻辑300可以控制电压发生电路210生成包括编程电压、验证电压、通过电压、读取电压和擦除电压的各种电压。
电压发生电路210可以将各种操作电压Vop施加到行解码器220，并且行解码器220可以响应于行地址RADD而将操作电压Vop传输到与存储器单元阵列100的存储器块中的选定存储器块联接的局部线(local line)LL。局部线LL可以包括局部字线、局部漏极选择线和局部源极选择线。此外，局部线LL可包括联接到存储器块的诸如源极线的各种线。
页缓冲器组230可以联接到与存储器单元阵列100的存储器块联接的位线BL1至BLI。页缓冲器组230可以包括分别联接到位线BL1至BLI的多个页缓冲器PB1至PBI。页缓冲器PB1到PBI可以响应于从控制逻辑300接收的页缓冲器控制信号PBSIGNALS而操作。例如，页缓冲器PB1至PBI可以临时存储通过位线BL1至BLI接收的数据，或者在读取操作或验证操作期间感测位线BL1至BLI的电压或电流。
列解码器240可以响应于列地址CADD而在输入/输出电路250和页缓冲器组230之间传输数据。例如，列解码器240可以通过数据线DL与页缓冲器PB1至PBI交换数据，或者通过列线CL与输入/输出电路250交换数据。
输入/输出电路250可以通过输入/输出焊盘DQ从图1所示的控制器1200接收命令CMD、地址ADD和数据，并且可以通过输入/输出焊盘DQ将读取数据输出到控制器1200。例如，输入/输出电路250可以将从控制器1200接收的命令CMD和地址ADD传输到控制逻辑300，或者可以与列解码器240交换数据。
电流感测电路260可以在读取操作或验证操作期间响应于允许位VRY_BIT<#>而生成参考电流，并且将从页缓冲器组230接收的感测电压VPB与由参考电流生成的参考电压进行比较，以输出通过信号PASS或失败信号FAIL。
控制逻辑300可以响应于通过焊盘CE#、WE#、RE#、ALE#、CLE#和WP#接收的信号而接收命令CMD和地址ADD。控制逻辑300可以响应于命令CMD和地址ADD通过输出操作信号OP_CMD、行地址RADD、页缓冲器控制信号PBSIGNALS和允许位VRY_BIT<#>来控制外围电路200。控制逻辑300可以响应于通过信号PASS或失败信号FAIL而确定验证操作是通过还是失败。
状态寄存器400可以基于从控制逻辑300接收的就绪/忙碌信号RB来存储指示半导体存储器装置1100是处于就绪状态还是忙碌状态的数据。该数据可以作为就绪/忙碌信号通过焊盘RB#而被传输到控制器1200。当存储器单元阵列100具有包括多个平面的多平面结构时，状态寄存器400可以输出对应于每个平面的就绪/忙碌信号。
图4是示出多平面结构的示图。参照图4，半导体存储器装置1100具有多平面结构，多平面结构包括多个平面，例如，第一平面P1、第二平面P2、第三平面P3和第四平面P4。注意，图4示出了四个平面作为示例，并且平面的数量可以变化。
第一平面P1、第二平面P2、第三平面P3和第四平面P4可以分别联接到行解码器RD1至RD4，并且分别联接到页缓冲器组PBG1至PBG4。第一平面P1、第二平面P2、第三平面P3和第四平面P4可以彼此独立操作。例如，第一平面P1可以通过联接到第一行解码器RD1和第一页缓冲器组PBG1进行操作，第二平面P2可以通过联接到第二行解码器RD2和第二页缓冲器组PBG2进行操作，第三平面P3可以通过联接到第三行解码器RD3和第三页缓冲器组PBG3进行操作，并且第四平面P4可以通过联接到第四行解码器RD4和第四页缓冲器组PBG4进行操作。第一行解码器RD1、第二行解码器RD2、第三行解码器RD3和第四行解码器RD4以及第一页缓冲器组PBG1、第二页缓冲器组PBG2、第三页缓冲器组PBG3和第四页缓冲器组PBG4全部可以由图3所示的控制逻辑300控制。第一平面P1、第二平面P2、第三平面P3和第四平面P4可以同时进行操作。
在作为示例描述的读取操作期间，第一行解码器RD1、第二行解码器RD2、第三行解码器RD3和第四行解码器RD4中的每一个可以接收行地址，并且响应于所接收的行地址而将读取电压施加到从第一平面P1、第二平面P2、第三平面P3和第四平面P4中的每一个选择的存储器块。第一页缓冲器组PBG1、第二页缓冲器组PBG2、第三页缓冲器组PBG3和第四页缓冲器组PBG4可以感测联接到第一平面P1、第二平面P2、第三平面P3和第四平面P4的位线的电压或电流，以读取数据并临时存储读取数据。当第一平面P1、第二平面P2、第三平面P3和第四平面P4的全部感测操作完成时，临时存储在第一页缓冲器组PBG1、第二页缓冲器组PBG2、第三页缓冲器组PBG3和第四页缓冲器组PBG4中的读取数据可以通过如图3所示的输入/输出电路250而顺序输出。例如，在首先输出第一页缓冲器组PBG1的读取数据之后，可以顺序输出第二页缓冲器组PBG2、第三页缓冲器组PBG3和第四页缓冲器组PBG4的读取数据。
多个平面中的每一个可以包括多个存储器块。可以执行其中同时对多个平面执行操作的多平面操作以并行处理对各个存储器块的操作。根据一个实施方式，平面可以是当执行编程操作、读取操作或擦除操作时访问的存储器区域的单位。因此，在其中半导体存储器装置1100包括多个平面的多平面结构中，可以对被包括在不同平面中的块或页同时执行擦除操作、读取操作或编程操作。
图5是示出图4所示的存储器块的示图。
参照图5，图4所示的多个存储器块BLK1至BLK6可以具有相同的配置。因此，将描述第一存储器块BLK1作为示例。
第一存储器块BLK1可以包括联接在位线BL1至BLI和源极线SL之间的多个单元串ST。例如，多个单元串ST可以分别联接到位线BL1至BLI，并且可以共同联接到源极线SL。因为多个单元串ST具有彼此相似的配置，所以将多个单元串ST中的联接到第一位线BL1的单元串ST作为示例描述如下。
单元串ST可以包括串联联接在源极线SL和第一位线BL1之间的源极选择晶体管SST、第一存储器单元F1至第n存储器单元Fn以及漏极选择晶体管DST，其中n是正整数。源极选择晶体管SST和漏极选择晶体管DST的数量不限于图5中所示的数量。源极选择晶体管SST可以联接在源极线SL和第一存储器单元F1之间。第一存储器单元F1至第n存储器单元Fn可以串联联接在源极选择晶体管SST和漏极选择晶体管DST之间。漏极选择晶体管DST可以联接在第n存储器单元Fn和第一位线BL1之间。虽然图5中未示出，但是还可以将虚设单元联接在存储器单元F1至Fn与源极选择晶体管SST或漏极选择晶体管DST之间。
被包括在不同单元串ST中的源极选择晶体管SST的栅极可以联接到源极选择线SSL，被包括在不同单元串ST中的第一存储器单元F1至第n存储器单元Fn的栅极可以联接到第一字线WL1至第n字线WLn，并且被包括在不同单元串ST中的漏极选择晶体管DST的栅极可以联接到漏极选择线DSL。联接到字线WL1到WLn中的每一个的一组存储器单元可以被称为页PG。例如，被包括在不同单元串ST中的存储器单元F1至Fn中的联接到第一字线WL1的一组第一存储器单元F1可以是单个物理页PPG。可以以物理页PPG为单位来执行编程操作和读取操作。
图6是示出图5的三维结构的存储器块的一个实施方式的示图。
参照图6，具有三维结构的第一存储器块BLK1可以具有垂直于基板(Z方向)的I形形状，并且包括布置在位线BL和源极线SL之间的多个单元串ST。另选地，可以形成阱来代替源极线SL。这种结构可以称为位成本可缩减(Bit Cost Scalable，BiCS)结构。例如，当源极线SL在基板的顶部的水平方向上形成时，具有BiCS结构的单元串ST可以在源极线SL的顶部的垂直方向(Z方向)上形成。
更具体地，单元串ST可以布置在第一方向(X方向)或第二方向(Y方向)上。单元串ST可以包括层叠在彼此之上并且彼此分离的源极选择线SSL、字线WL和漏极选择线DSL。源极选择线SSL、字线WL和漏极选择线DSL的数量不限于图6所示的数量，并且可以根据每个半导体存储器装置1100的设计而变化。单元串ST可以包括垂直穿过源极选择线SSL、字线WL和漏极选择线DSL的垂直沟道层CH，以及与垂直沟道层CH的在漏极选择线DSL的顶部上方突出的顶部接触并且在第二方向(Y方向)上延伸的位线BL。存储器单元可以形成在字线WL和垂直沟道层CH之间。还可以在位线BL和垂直沟道层CH之间形成接触插塞CT。
图7是示出图5的三维结构的存储器块的另一实施方式的示图。
参照图7，具有三维结构的第一存储器块BLK1可以具有垂直于基板(Z方向)的U形形状，并且包括成对联接在位线BL和源极线SL之间的源极串ST_S和漏极串ST_D。源极串ST_S和漏极串ST_D可以通过管式栅极(pipe gate)PG彼此联接以形成U形结构。管式栅极PG可以形成在管线PL中。更具体地，源极串ST_S可以垂直形成在源极线SL和管线PL之间，并且漏极串ST_D可以垂直形成在位线BL和管线PL之间。这种结构可以被称为管状位成本可缩减(P-BiCS)结构。
更具体地，漏极串ST_D和源极串ST_S可以布置在第一方向(X方向)和第二方向(Y方向)上，并且漏极串ST_D和源极串ST_S可以交替布置在第二方向(Y方向)上。漏极串ST_D可以包括层叠在彼此之上并且彼此分离的字线WL和漏极选择线DSL，以及垂直穿透字线WL和漏极选择线DSL的漏极垂直沟道层D_CH。源极串ST_S可以包括层叠在彼此之上并且彼此分离的字线WL和源极选择线SSL，以及垂直穿透字线WL和源极选择线SSL的源极垂直沟道层S_CH。漏极垂直沟道层D_CH和源极垂直沟道层S_CH可以通过管线PL中的管式栅极PG彼此联接。位线BL可以与漏极垂直沟道层D_CH的在漏极选择线DSL上方突出的顶部接触，并且在第二方向(Y方向)上延伸。
除了参照图5至图7描述的结构之外，第一存储器块BLK1可以具有各种结构。
图8是示出根据本公开的一个实施方式的存储器系统的操作的示图。
当存储器系统1000用于诸如移动装置的系统中时，可能出现供电突然停止的现象，即突然断电(SPO)。突然断电(即SPO)可以指供应到存储器系统的电力被突然阻断的现象。当在对半导体存储器装置1100的预定存储器块的编程操作期间出现SPO时，控制器1200可以将SPO处理命令CMDSPO传输到半导体存储器装置1100。SPO处理命令CMDSPO可以向半导体存储器装置1100通知存储器系统1000发生突然断电。响应于SPO处理命令CMDSPO，半导体存储器装置1100可以中断在发生SPO时正在对多个平面执行的多个操作中的除了执行保护操作的平面之外的平面的操作。
图9是示出根据本公开的一个实施方式的操作控制器的方法的详细流程图。
参照图9，根据本公开的一个实施方式的操作控制器1200的方法可以包括以下步骤：感测存储器系统1000的SPO(S110)、感测半导体存储器装置1100的操作状态(S130)、确定半导体存储器装置1100是否处于忙碌状态(S150)以及将SPO处理命令CMDSPO传输到半导体存储器装置1100(S170)。
在步骤S110，控制器1200可以感测存储器系统1000中的SPO。例如，当提供给存储器系统1000的电源电压突然降低时，控制器1200可以确定发生了SPO。除了在步骤S110中描述的方法之外，控制器1200可以通过各种方法感测存储器系统1000中的SPO。
在步骤S130，控制器1200可以感测半导体存储器装置1100的操作状态。更具体地，控制器1200可以感测半导体存储器装置1100是处于指示半导体存储器装置1100当前正在操作的忙碌状态，还是处于指示半导体存储器装置1100当前保持空闲的就绪状态。例如，控制器1200可以通过参照图2描述的就绪/忙碌信号RB来感测半导体存储器装置1100的当前操作状态。
在步骤S150，控制器1200可以基于步骤S130的感测结果来确定半导体存储器装置1100当前是否处于忙碌状态。在将半导体存储器装置1100确定为处于忙碌状态时(S150：是)，处理流程可以前进到步骤S170，并且控制器1200可以将SPO处理命令CMDSPO传输到半导体存储器装置1100。然后，半导体存储器装置1100可以基于所接收的SPO处理命令CMDSPO而中断在平面上发生的多个操作中的除保护操作之外的平面的所有操作。
在将半导体存储器装置1100确定为未处于忙碌状态时(S150：否)，其可以指被包括在半导体存储器装置1100中的多个平面都不执行操作的状态。因此，因为半导体存储器装置1100不必中断预定操作，所以可以不执行任何动作。
根据相关技术中的示例，当在存储器系统1000中发生SPO时，将重置命令传输到半导体存储器装置1100，以中断对整个基板上的多个平面的操作。因此，即使在发生SPO时也应当执行的基本操作甚至也可能被中断。因此，当存储器系统1000在SPO之后导通时，控制器1200可能控制存储器系统1000再次执行该基本操作。因此，由控制器1200操作的固件的设计可能是复杂的。
根据相关技术中的另一示例，当在存储器系统1000中出现SPO时，没有附加命令传输到半导体存储器装置1100，并且半导体存储器装置1100可以完成当前正在执行的操作。因此，因为还执行了除了即使在发生SPO时也应该执行的基本操作之外的操作，所以在SPO之后半导体存储器装置1100消耗的电力可能增加。因此，在基本操作完成之前，存储器系统1000的供电可能被完全阻断。在存储器系统1000和其中包括的半导体存储器装置1100的供电在发生SPO之后并且在半导体存储器装置1100执行的基本操作完成之前被完全阻断的情况下，基本操作也可能停止。因此，当此后存储器系统1000接通时，发生错误的可能性会增大。因为控制器1200的固件应该被设计成能够处理上述错误，所以设计和制造存储器系统1000的成本会增加。
根据本公开的一个实施方式的操作控制器1200的方法，当在存储器系统1000中出现SPO时，控制器1200可以确定半导体存储器装置1100当前是否正在操作(S130和S150)，并且将SPO处理命令CMDSPO传输到半导体存储器装置1100。半导体存储器装置1100可以响应于SPO处理命令CMDSPO而中断除了即使在发生SPO时也应继续进行的保护操作之外的操作。因此，当在存储器系统1000中发生SPO时，半导体存储器装置1100的多个平面上的操作中的保护操作可以继续进行，并且可以中断除保护操作之外的操作。因此，可以减少执行除了基本操作之外的操作消耗的电力。因此，可以提高存储器系统1000的稳定性。
图10是示出图3所示的控制逻辑300的一个实施方式的框图。
参照图10，控制逻辑300可以包括命令解码器310、平面操作状态存储部330和控制信号发生器350。
命令解码器310可以基于通过焊盘CLE#接收的命令锁存启用信号CE来接收传输到焊盘DQ[7:0]的命令。命令解码器310可以对接收到的命令进行解码以生成命令解码信号CDS，并且将所生成的命令解码信号CDS传输到控制信号发生器350和平面操作状态存储部330。更具体地，当命令解码器310接收到的命令是SPO处理命令CMDSPO时，命令解码信号CDS可以指示在存储器系统1000中发生了SPO。
平面操作状态存储部330可以响应于接收到的命令解码信号CDS而将平面操作状态信息PSI传输到控制信号发生器350。平面操作状态信息PSI可以指示半导体存储器装置1100中所包括的多个平面中的每一个的操作状态。更具体地，平面操作状态信息PSI可以指示多个平面中的每一个当前是否正在操作，并且还可以指示当前操作的平面执行哪个操作。同时，平面操作状态存储部330可以生成关于平面P1、P2、P3和P4中的每一个的就绪/忙碌信号RB并且将其传输到状态寄存器400。
控制信号发生器350可以基于接收到的命令解码信号CDS和平面操作状态信息PSI来生成用于分别用于控制在多个平面P1、P2、P3和P4上的操作的操作控制信号OCS1、OCS2、OCS3和OCS4。可以将操作控制信号OCS1、OCS2、OCS3和OCS4传输到图3所示的外围电路200，以控制被包括在存储器单元阵列100中的相应平面上的操作。第一操作控制信号OCS1可以控制第一平面P1上的操作。第二操作控制信号OCS2可以控制第二平面P2上的操作。第三操作控制信号OCS3可以控制第三平面P3上的操作。第四操作控制信号OCS4可以控制第四平面P4上的操作。
根据一个实施方式，控制信号发生器350可以基于平面操作状态信息PSI而生成针对执行保护操作的平面的操作控制信号，以保持执行保护操作。此外，控制信号发生器350可以生成针对执行除保护操作之外的操作的平面的操作控制信号，以立即中断该除保护操作之外的操作。
此外，当预定平面完成操作时，控制信号发生器350可以生成平面操作完成信息PCI并且将其传输到平面操作状态存储部330。平面操作状态存储部330可以基于平面操作完成信息PCI而更新预定平面的操作状态。例如，当接收到指示第一平面P1已经完成操作的平面操作完成信息PCI时，平面操作状态存储部330可以将第一平面P1的操作状态更新为就绪状态。因此，平面操作状态存储部330可以生成指示第一平面P1当前处于就绪状态的就绪/忙碌信号RB，并且将其传输到状态寄存器400。
图11是示出图10所示的控制信号发生器350a的一个实施方式的框图。参照图11，控制信号发生器350a可以包括平面重置确定器351和单个平面重置控制器353。平面重置确定器351可以包括其操作和功能所需的所有电路、系统、软件、固件和装置。
平面重置确定器351可以从命令解码器310接收命令解码信号CDS。当命令解码器310接收到的命令是SPO处理命令CMDSPO时，从命令解码器310输出的命令解码信号CDS可以是指示除了执行保护操作的平面之外的平面上的操作将被中断的信号。
平面重置确定器351可以从平面操作状态存储部330接收平面操作状态信息PSI。平面重置确定器351可以基于平面操作状态信息PSI来确定当前正在执行的操作将被中断的平面。平面重置确定器351可以生成指示所确定的平面的重置平面信息RPI并且将其传输到单个平面重置控制器353。更具体地，平面重置确定器351可以根据平面执行的操作是否是保护操作来生成重置平面信息RPI。例如，参照平面操作状态信息PSI，当第二平面P2执行保护操作时，平面重置确定器351可以不生成关于第二平面P2的重置平面信息RPI。在另一示例中，参照平面操作状态信息PSI，当第三平面P3执行除保护操作之外的一般操作时，平面重置确定器351可以生成关于第三平面P3的重置平面信息RPI。因此，重置平面信息RPI可以包括识别(identifying)应该中断操作的平面的信息。
单个平面重置控制器353可以响应于重置平面信息RPI而生成作为用于控制平面重置当前执行的操作的操作控制信号OCS的平面重置信号PRS，并且将其传输到所确定的平面Ps。例如，当接收到对应于第三平面P3的重置平面信息RPI时，单个平面重置控制器353可以生成作为操作控制信号OCS3的平面重置信号PRS并且将其传输到第三平面P3。在将平面重置信号PRS传输到第三平面P3时，当前在第三平面P3上执行的操作可以被中断。由此，单个平面重置控制器353可以生成指示第三平面P3上的操作已经被中断的平面操作完成信息PCI，并且可以将所生成的平面操作完成信息PCI传输到平面操作状态存储部330。
在根据本公开的一个实施方式的半导体存储器装置1100中，可以响应于当发生SPO时接收的SPO处理命令CMDSPO而中断由多个平面执行的操作中的除保护操作之外的操作。因此，当发生SPO时，可以减少执行除基本操作之外的一般操作所消耗的电力。因此，可以提高存储器系统1000的稳定性。
根据本公开的保护操作可以是即使在发生SPO时也不应停止的操作。根据一个实施方式，利用数据对存储器块进行编程的操作可以是应该保持的操作。因此，利用数据对存储器块进行编程的操作可以被包括在保护操作中。数据的读取操作或存储器块的擦除操作可以对应于未被包括在保护操作中的一般操作。
根据另一实施方式，使用一些存储器块作为SLC缓冲器的编程方法可以包括利用数据对SLC缓冲器进行编程的SLC编程操作以及利用存储在SLC缓冲器中的数据对MLC块、TLC块或QLC块进行编程的数据迁移操作(data migration operation)。
更具体地，根据一个实施方式的半导体存储器装置1100的单层单元(SLC)块可以用作SLC缓冲器。半导体存储器装置1100可以首先执行利用在编程操作期间接收的编程数据对SLC块进行编程的SLC编程操作，并且然后可以将被编程到SLC块中的数据移动和写入到一般存储器块(即，MLC块、TLC块或QLC块)。SLC块可以被称为SLC缓冲器。将被编程到SLC缓冲器中的数据移动和写入到其它一般存储器块(即，MLC块、TLC块或QLC块)的操作可以被称为SLC缓冲器的数据迁移操作。在使用SLC缓冲器对数据进行编程的半导体存储器装置1100中，即使在出现SPO时也可以保持SLC编程的执行。因此，SLC编程操作可以被包括在保护操作中。将被编程到SLC缓冲器中的数据移动和写入MLC块、TLC块或QLC块的操作可以分别被称为MLC编程操作、TLC编程操作或QLC编程操作。
与SLC编程操作相反，SLC缓冲器的数据迁移操作中所包括的MLC编程操作、TLC编程操作或QLC编程操作可能需要相对较长的时间来完成该操作，并且比SLC编程操作消耗更多的电力。因此，MLC编程操作、TLC编程操作或QLC编程操作可以对应于未被包括在保护操作中的一般操作。在另一示例中，数据的读取操作或存储器块的擦除操作可以对应于未被包括在保护操作中的一般操作。
然而，作为示例，仅将上述操作分类为保护操作和一般操作。因此，应当理解，被包括在保护操作中的操作可以根据需要进行各种改变。
图12A和图12B是示出根据本公开的一个实施方式的选择性地中断半导体存储器装置1100中所包括的多个平面的操作的示图。
参照图12A，第一平面P1可以执行编程操作，第二平面P2可以执行擦除操作，第三平面P3可以执行读取操作，并且第四平面P4可以执行擦除操作。在图12A所示的示例中，编程操作可以被包括在保护操作中，并且擦除操作和读取操作可以被包括在一般操作中而不是保护操作中。
平面操作状态存储部330可以向控制信号发生器350传输指示平面P1、P2、P3和P4中的每一个当前正在执行什么操作的平面操作状态信息PSI。也就是说，平面操作状态信息PSI可以指示第一平面P1正在执行编程操作，第二平面P2正在执行擦除操作，第三平面P3正在执行读取操作，并且第四平面P4正在执行擦除操作。
平面重置确定器351可以参照平面操作状态信息PSI来确定是否中断在平面P1、P2、P3和P4中的每一个上的操作。更具体地，平面重置确定器351可以确定不中断而是保持执行执行保护操作的第一平面P1的操作。此外，平面重置确定器351可以确定中断执行一般操作的第二平面P2、第三平面P3和第四平面P4的操作。因此，平面重置确定器351可以生成识别操作将被中断的第二平面P2、第三平面P3和第四平面P4的重置平面信息RPI，并且将其传输到单个平面重置控制器353。单个平面重置控制器353可以基于重置平面信息RPI生成作为分别用于控制第二平面P2、第三平面P3和第四平面P4以重置正在执行的操作的操作控制信号OCS2、OCS3和OCS4的平面重置信号PRS，并且将所生成的平面重置信号PRS传输到第二平面P2、第三平面P3和第四平面P4。
更具体地，单个平面重置控制器353可以生成用于控制第二平面P2以重置第二平面P2的操作的第二平面重置信号PRS_2，并且将其传输到第二行解码器RD2和第二页缓冲器组PBG2。因此，可以中断第二平面P2上的擦除操作。此外，单个平面重置控制器353可以分别生成用于控制第三平面P3和第四平面P4以重置第三平面P3和第四平面P4的操作的第三平面重置信号PRS_3和第四平面重置信号PRS_4，并且分别将其传输到第三行解码器RD3和第四行解码器RD4以及第三页缓冲器组PBG3和第四页缓冲器组PBG4。因此，可以中断第三平面P3上的读取操作和第四平面P4上的擦除操作。
参照图12B，第一平面P1可以执行擦除操作，第二平面P2可以执行编程操作，第三平面P3可以执行读取操作，并且第四平面P4可以执行擦除操作。
因此，平面操作状态存储部330可以将指示平面P1、P2、P3和P4中的每一个当前正在执行什么操作的平面操作状态信息PSI传输到控制信号发生器350。
平面重置确定器351可以确定中断第一平面P1、第三平面P3和第四平面P4的操作。因此，平面重置确定器351可以生成识别操作将被中断的第一平面P1、第三平面P3和第四平面P4的重置平面信息RPI，并且将其传输到单个平面重置控制器353。单个平面重置控制器353可以基于重置平面信息RPI生成用于控制第一平面P1、第三平面P3和第四平面P4重置其执行的操作的第一平面重置信号PRS_1、第三平面重置信号PRS_3和第四平面重置信号PRS_4，并且分别将所生成的第一平面重置信号PRS_1、第三平面重置信号PRS_3和第四平面重置信号PRS_4传输到第一平面P1、第三平面P3和第四平面P4。因此，可以中断第一平面P1上的擦除操作、第三平面P3上的读取操作和第四平面P4上的擦除操作。
图13是示出根据本公开的一个实施方式的操作半导体存储器装置1100的方法的流程图。在下文中，将参照图10、图11和图12A进行描述。
根据本公开的一个实施方式的操作半导体存储器装置1100的方法，控制逻辑300的命令解码器310可以接收SPO处理命令CMDSPO(S210)。命令解码器310可以将通过对SPO处理命令CMDSPO进行解码而生成的命令解码信号CDS传输到控制信号发生器350和平面操作状态存储部330。平面操作状态存储部330可以响应于接收到的命令解码信号CDS而将平面操作状态信息PSI传输到控制信号发生器350。
控制信号发生器350的平面重置确定器351可以选择多个平面中的一个(S220)。控制信号发生器350可以基于从平面操作状态存储部330接收的平面操作状态信息PSI来确定所选择的平面(例如，参照图12A描述的示例中的第一平面P1)是否正在执行保护操作(S230)。
当所选择的平面执行保护操作时(S230：是)，处理流程可以前进到步骤S250，而不中断所选择的平面的操作。在步骤S250，确定当前选择的平面是否是最后的平面。因为当前选择的第一平面P1不是最后的平面(S250：否)，所以处理流程可以前进到步骤S260，选择下一个平面(即，第二平面P2)，并且然后可以前进到步骤S230。
因为在所选择的第二平面P2上执行一般操作，而不是保护操作(S230：否)，所以所选择的平面的操作被中断(S240)。在步骤S240，平面重置确定器351可以生成指示所选择的平面(例如，第二平面P2)的操作应当被中断的重置平面信息RPI，并且将其传输到单个平面重置控制器353。单个平面重置控制器353可以生成用于控制第二平面P2重置第二平面P2正在执行的操作的第二平面重置信号PRS_2，并且将其传输到第二平面P2。上述过程对第三平面P3和第四平面P4重复执行。
图14是示出图10所示的控制信号发生器350b的另一实施方式的框图。参照图14，控制信号发生器350b可以包括平面重置确定器352、整体平面重置控制器354和单个平面重置控制器356。平面重置确定器352可以包括其操作和功能所需的所有电路、系统、软件、固件和装置。
平面重置确定器352可以从命令解码器310接收命令解码信号CDS。当命令解码器310接收的命令是SPO处理命令CMDSPO时，从命令解码器310输出的命令解码信号CDS可以是指示除了执行保护操作的平面之外的平面的操作将被中断的信号。
平面重置确定器352可以从平面操作状态存储部330接收平面操作状态信息PSI。平面重置确定器352可以基于平面操作状态信息PSI来确定在多个平面P1、P2、P3和P4中是否存在执行保护操作的平面。
当在多个平面P1、P2、P3和P4中不存在执行保护操作的平面时，平面重置确定器352可以生成重置启用信号ENR并且将其传输到整体平面重置控制器354。整体平面重置控制器354可以响应于重置启用信号ENR而生成用于控制所有平面进行重置的整体平面重置信号RSA，并且将其传输到第一平面P1、第二平面P2、第三平面P3和第四平面P4。在将整体平面重置信号RSA传输到第一平面P1、第二平面P2、第三平面P3和第四平面P4时，在第一平面P1、第二平面P2、第三平面P3和第四平面P4上执行的操作可以被中断。因此，整体平面重置控制器354可以生成指示第一平面P1、第二平面P2、第三平面P3和第四平面P4上的操作已经被中断的平面操作完成信息PCI，并且可以将平面操作完成信息PCI传输到平面操作状态存储部330。
当在多个平面P1、P2、P3和P4中存在执行保护操作的平面时，平面重置确定器352可以确定中断除了执行保护操作的平面之外的平面上的操作。平面重置确定器352可以生成指示操作被确定为将被中断的平面的重置平面信息RPI，并且将重置平面信息RPI传输到单个平面重置控制器356。单个平面重置控制器356可以响应于重置平面信息RPI而生成用于控制平面重置当前执行的操作的平面重置信号PRS，并且将其传输到所确定的平面Ps。例如，当接收到对应于第三平面P3的重置平面信息RPI时，单个平面重置控制器356可以生成平面重置信号PRS，并且将其传输到第三平面P3。在将平面重置信号PRS传输到第三平面P3时，当前在第三平面P3上执行的操作可以被中断。因此，单个平面重置控制器356可以生成指示第三平面P3上的操作已经被中断的平面操作完成信息PCI，并且将其传输到平面操作状态存储部330。图14所示的单个平面重置控制器356可以与图11所示的单个平面重置控制器353以基本相同的方式操作。
图15A和图15B是示出根据本公开的一个实施方式的完全或选择性地中断半导体存储器装置1100中所包括的多个平面的操作的示图。
参照图15A，第一平面P1可以执行读取操作，第二平面P2可以执行擦除操作，第三平面P3可以执行读取操作，并且第四平面P4可以执行擦除操作。在图15A所示的示例中，编程操作可以被包括在保护操作中，并且擦除操作和读取操作可以被包括在一般操作中而不是保护操作中。
平面操作状态存储部330可以将指示平面P1、P2、P3和P4中的每一个当前正在执行什么操作的平面操作状态信息PSI传输到控制信号发生器350。换句话说，平面操作状态信息PSI可以是指示第一平面P1正在执行读取操作、第二平面P2正在执行擦除操作、第三平面P3正在执行读取操作和第四平面P4正在执行擦除操作的信息。
平面重置确定器352可以通过参照平面操作状态信息PSI来确定是否中断在平面P1、P2、P3和P4中的每一个上的操作。在第一平面P1、第二平面P2、第三平面P3和第四平面P4中不存在执行保护操作的平面。因此，平面重置确定器352可以生成重置启用信号ENR并且将其传输到整体平面重置控制器354。整体平面重置控制器354可以响应于重置启用信号ENR而生成用于控制所有平面进行重置的整体平面重置信号RSA，并且将其传输到第一平面P1、第二平面P2、第三平面P3和第四平面P4。更具体地，可以将整体平面重置信号RSA传输到第一行解码器RD1、第二行解码器RD2、第三行解码器RD3和第四行解码器RD4，以及第一页缓冲器组PBG1、第二页缓冲器组PBG2、第三页缓冲器组PBG3和第四页缓冲器组PBG4。因此，可以中断第一平面P1、第二平面P2、第三平面P3和第四平面P4的所有操作。
参照图15B，第一平面P1可以执行编程操作，第二平面P2可以执行读取操作，第三平面P3可以执行编程操作，并且第四平面P4可以执行擦除操作。
平面操作状态存储部330可以将指示平面P1、P2、P3和P4中的每一个当前正在执行什么操作的平面操作状态信息PSI传输到控制信号发生器350。
平面重置确定器352可以通过参照平面操作状态信息PSI来确定是否中断在平面P1、P2、P3和P4中的每一个上的操作。在第一平面P1、第二平面P2、第三平面P3和第四平面P4中存在执行保护操作的平面。因此，平面重置确定器352可以生成识别第一平面P1、第二平面P2、第三平面P3和第四平面P4中执行一般操作但不执行保护操作的第二平面P2和第四平面P4的重置平面信息RPI，并且可以将所生成的重置平面信息RPI传输到单个平面重置控制器356。单个平面重置控制器356可以响应于重置平面信息RPI而生成控制第二平面P2和第四平面P4重置当前正在执行的操作的平面重置信号PRS，并且可以将所生成的平面重置信号PRS传输到第二平面P2和第四平面P4。
更具体地，单个平面重置控制器356可以生成用于控制第二平面P2重置其操作的第二平面重置信号PRS_2，并且将所生成的第二平面重置信号PRS_2传输到第二行解码器RD2和第二页缓冲器组PBG2。单个平面重置控制器356可以生成用于控制第四平面P4重置其操作的第四平面重置信号PRS_4，并且将所生成的第四平面重置信号PRS_4传输到第四行解码器RD4和第四页缓冲器组PBG4。因此，可以中断第二平面P2的读取操作和第四平面P4的擦除操作。
图16是示出根据本公开的另一实施方式的操作半导体存储器装置1100的方法的流程图。在下文中，将参照图14、图15A和图15B进行描述。
根据本公开的实施方式的操作半导体存储器装置1100的方法，控制逻辑300的命令解码器310可以接收SPO处理命令CMDSPO(S310)。命令解码器310可以对接收到的SPO处理命令CMDSPO进行解码以生成命令解码信号CDS，并且将所生成的命令解码信号CDS传输到控制信号发生器350b和平面操作状态存储部330。平面操作状态存储部330可以响应于接收到的命令解码信号CDS而将平面操作状态信息PSI传输到控制信号发生器350b。
控制信号发生器350b的平面重置确定器352可以确定在多个平面中是否存在执行保护操作的平面(S330)。当在多个平面中不存在执行保护操作的平面时(S330：否)，可以中断所有平面的操作(S370)。在步骤S370，平面重置确定器352可以生成重置启用信号ENR并且将其传输到整体平面重置控制器354。整体平面重置控制器354可以生成用于控制所有平面进行重置的整体平面重置信号RSA，并且可以将所生成的整体平面重置信号RSA传输到第一平面P1、第二平面P2、第三平面P3和第四平面P4。因此，可以中断第一平面P1、第二平面P2、第三平面P3和第四平面P4的操作，如参照图15A所述。
当在多个平面中存在执行保护操作的平面时(S330：是)，可以中断除了执行保护操作的平面之外的平面的操作(S350)。图16的步骤S350可以通过图13所示的步骤S220、S230、S240、S250和S260来执行。由此，平面重置确定器352可以按照从第一平面P1到第四平面P4的顺序确定第一平面P1、第二平面P2、第三平面P3和第四平面P4中的每一个是否执行保护操作，并且可以生成关于执行一般操作而不是保护操作的平面的重置平面信息RPI。单个平面重置控制器356可以基于重置平面信息RPI生成用于中断执行一般操作的平面的操作的平面重置信号PRS，并且可以将所生成的平面重置信号PRS传输到对应平面。根据图15B中所示的一个实施方式，可以将第二平面重置信号PRS_2和第四平面重置信号PRS_4传输到除了执行保护操作的第一平面P1和第三平面P3之外的平面(即，第二平面P2和第四平面P4)。因此，可以中断第二平面P2和第四平面P4的操作。
图17是示出包括图3所示的半导体存储器装置的存储器系统的框图。
参照图17，存储器系统1000可以包括半导体存储器装置1100和控制器1200。半导体存储器装置1100可以是参照图3描述的半导体存储器装置。在下文中，将省略重复的描述。
控制器1200可以联接到主机Host和半导体存储器装置1100。控制器1200可以被配置为响应于来自主机Host的请求而访问半导体存储器装置1100。例如，控制器1200可以被配置为控制半导体存储器装置1100的读取操作、写入操作、擦除操作和后台操作。控制器1200可以被配置为在半导体存储器装置1100和主机Host之间提供接口。控制器1200可以被配置为驱动用于控制半导体存储器装置1100的固件。
控制器1200可以包括随机存取存储器(RAM)1210、处理单元1220、主机接口1230、存储器接口1240和纠错块1250。RAM 1210可以用作处理单元1220的操作存储器、半导体存储器装置1100和主机Host之间的高速缓存存储器以及半导体存储器装置1100和主机Host之间的缓冲存储器。处理单元1220可以控制控制器1200的一般操作。此外，控制器1200可以在写入操作期间临时地存储从主机Host提供的编程数据。
主机接口1230可以包括用于在主机Host和控制器1200之间交换数据的协议。例如，控制器1200可以通过各种接口协议中的一种或更多种与主机Host通信，所述各种接口协议例如为通用串行总线(USB)协议、多媒体卡(MMC)协议、外围组件互连(PCI)协议、高速PCI(PCI-E)协议、高级技术附件(ATA)协议、串行ATA协议、并行ATA协议、小型计算机系统接口(SCSI)协议、增强型小型磁盘接口(ESDI)协议、集成驱动电子装置(IDE)协议和私有协议等。
存储器接口1240可以与半导体存储器装置1100进行接口连接。例如，存储器接口可以包括NAND接口或NOR接口。
纠错块1250可以使用纠错码(ECC)来检测并且纠正从半导体存储器装置1100接收的数据中的错误。处理单元1220可以根据纠错块1250的错误检测结果来调整读取电压，并且控制半导体存储器装置1100执行重新读取。根据一个实施方式，纠错块1250可以设置为控制器1200的组件中的一个。
控制器1200和半导体存储器装置1100可以集成到单个半导体装置中。根据一个实施方式，控制器1200和半导体存储器装置1100可以集成到单个半导体装置中以构成存储卡。例如，控制器1200和半导体存储器装置1100可以集成到单个半导体装置中以构成例如PC卡(个人计算机存储卡国际协会(PCMCIA))，紧凑型闪存(CF)卡，智能媒体卡(SM或SMC)，记忆棒，多媒体卡(MMC、RS-MMC或MMCmicro)，SD卡(SD、miniSD、microSD或SDHC)或通用闪存存储(UFS)的存储卡。
控制器1200和半导体存储器装置1100可以集成到单个半导体装置中以形成固态驱动器(SSD)。固态驱动器(SSD)可以包括被配置为在半导体存储器中存储数据的存储装置。当存储器系统1000用作固态驱动器(SSD)时，联接到存储器系统1000的主机Host的操作速度可以显著增高。
在另一示例中，存储器系统1000可以被设置为电子装置的各种元件中的一种，电子装置例如为计算机、超移动PC(UMPC)、工作站、上网本、个人数字助理(PDA)、便携式计算机、网络平板电脑、无线电话、移动电话、智能电话、电子书、便携式多媒体播放器(PMP)、游戏控制台、导航装置、黑匣子、数码相机、三维电视、数字音频记录器、数字音频播放器、数字图像记录器、数字图像播放器、数字视频记录器、数字视频播放器、能够在无线环境中发送/接收信息的装置、用于形成家庭网络的各种电子装置中的一种、用于形成计算机网络的各种电子装置中的一种、用于形成远程信息处理网络的各种电子装置中的一种、RFID装置或用于形成计算系统的各种元件中的一种。
根据一个实施方式，半导体存储器装置1100或存储器系统1000可以被嵌入各种形式的封装。例如，半导体存储器装置1100或存储器系统1000可以被嵌入例如以下封装：层叠式封装(PoP)、球栅阵列(BGA)、芯片级封装(CSP)、塑料引线芯片载体(PLCC)、塑料双列直插式封装(PDIP)、Waffle裸片封装、晶圆裸片形式、板载芯片(COB)、陶瓷双列直插式封装(CERDIP)、塑料度量四方扁平封装(MQFP)、薄四方扁平封装(TQFP)、小外形集成电路(SOIC)、收缩小外形封装(SSOP)、薄小外形封装(TSOP)、系统级封装(SIP)、多芯片封装(MCP)、晶圆级制造封装(WFP)或晶圆级处理层叠封装(WSP)。
图18是示出图17所示的存储器系统的应用示例的框图。
参照图18，存储器系统2000可以包括半导体存储器装置2100和控制器2200。半导体存储器装置2100可以包括多个半导体存储器芯片。可以将多个半导体存储器芯片分成多个组。
图18示出了多个组可以分别通过第一信道CH1至第k信道CHk与控制器2200通信。每一个半导体存储器芯片可以与上面参照图3描述的半导体存储器装置1100以基本相同的方式进行配置和操作。
每个组可以被配置成通过单个公共信道与控制器2200通信。控制器2200可以与参照图17描述的控制器1200以基本相同的方式配置，并且被配置为通过多个第一信道CH1至第k信道CHk来控制半导体存储器装置2100的多个存储器芯片。
图19是示出包括参照图18描述的存储器系统的计算系统的框图。
计算系统3000可以包括中央处理单元3100、随机存取存储器(RAM)3200、用户接口3300、电源3400、系统总线3500和存储器系统2000。
存储器系统2000可以通过系统总线3500电联接到中央处理单元3100、RAM3200、用户接口3300和电源3400。通过用户接口3300提供的数据或由中央处理单元3100处理的数据可以存储在存储器系统2000中。
图19示出了半导体存储器装置2100通过控制器2200联接到系统总线3500。然而，半导体存储器装置2100可以直接联接到系统总线3500。控制器2200的功能可以由中央处理单元3100和RAM 3200执行。
参照图19，示出了设置参照图18描述的存储器系统2000。然而，存储器系统2000可以被替换为参照图17描述的存储器系统1000。作为一个实施方式的示例，计算系统3000可以包括上面参照图17和图18描述的存储器系统1000和2000两者。
根据本公开的实施方式，可以提高半导体存储器装置、控制器以及具有该半导体存储器装置和该控制器的存储器系统的稳定性。
提供本说明书和附图中公开的实施方式是为了帮助本领域普通技术人员更清楚地理解本公开，而不是为了限制本公开的范围。对于本领域技术人员来说显而易见的是，在不脱离本公开的精神或范围的情况下，可以对本公开的上述实施方式进行各种修改。因此，本公开旨在覆盖所有这些修改，只要这些修改落入所附权利要求及其等同物的范围内。
相关申请的交叉引用
本申请要求2020年3月19日在韩国知识产权局提交的韩国专利申请No.10-2020-0034029的优先权，其全部内容通过引用并入本文。

Claims (24)

1.一种存储器系统，该存储器系统包括：
半导体存储器装置，所述半导体存储器装置包括多个平面，所述半导体存储器装置被配置为在所述多个平面上执行保护操作和一般操作；以及
控制器，所述控制器被配置为通过将响应于在所述存储器系统中发生的突然断电SPO而生成的突然断电SPO处理命令传输到所述半导体存储器装置来控制所述半导体存储器装置的操作，并且
其中，所述半导体存储器装置被配置为响应于所述SPO处理命令而中断在所述多个平面上执行的操作中的所述一般操作。
2.根据权利要求1所述的存储器系统，其中，所述保护操作包括编程操作。
3.根据权利要求1所述的存储器系统，其中，所述一般操作包括擦除操作和读取操作中的一种。
4.根据权利要求1所述的存储器系统，其中，所述半导体存储器装置通过响应于所述SPO处理命令而识别所述多个平面中的执行所述一般操作的平面并且生成用于中断所识别的平面的操作的内部控制信号来中断所述一般操作。
5.一种通过控制器的控制而操作的半导体存储器装置，该半导体存储器装置包括：
多个平面；
多个行解码器，所述多个行解码器通过行线联接到所述多个平面；
多个页缓冲器组，所述多个页缓冲器组通过位线联接到所述多个平面；以及
控制逻辑，所述控制逻辑控制所述多个行解码器和所述多个页缓冲器组在所述多个平面上执行保护操作和一般操作，
其中，所述控制逻辑被配置为响应于从所述控制器接收的SPO处理命令而控制所述多个行解码器和所述多个页缓冲器组中断在所述多个平面上执行的操作中的所述一般操作。
6.根据权利要求5所述的半导体存储器装置，其中，所述控制逻辑包括：
命令解码器，所述命令解码器被配置为对所述SPO处理命令进行解码，并且生成指示应该中断在执行所述一般操作的平面上的操作的命令解码信号；
平面操作状态存储部，所述平面操作状态存储部被配置为存储所述多个平面中的每一个的当前操作状态；以及
控制信号发生器，所述控制信号发生器被配置为基于所述多个平面中的每一个的所述当前操作状态和所述命令解码信号来识别执行所述一般操作的平面，并且生成用于中断所识别的平面的操作的内部控制信号。
7.根据权利要求6所述的半导体存储器装置，其中，所述控制信号发生器包括：
平面重置确定器，所述平面重置确定器被配置为通过接收指示所述多个平面中的每一个的所述当前操作状态的信息来生成针对所述执行所述一般操作的平面的识别信息；以及
单个平面重置控制器，所述单个平面重置控制器被配置为基于针对所述执行所述一般操作的平面的所述识别信息而生成所述用于中断所识别的平面的操作的内部控制信号。
8.根据权利要求6所述的半导体存储器装置，其中，所述控制信号发生器包括：
平面重置确定器，所述平面重置确定器被配置为通过接收指示所述多个平面中的每一个的所述当前操作状态的信息，在所述多个平面中不存在执行所述保护操作的平面的情况下生成重置启用信号，并且在所述多个平面中存在执行所述保护操作的平面的情况下生成所述执行所述一般操作的平面的识别信息；
整体平面重置控制器，所述整体平面重置控制器被配置为响应于所述重置启用信号而生成用于中断所述多个平面的所有操作的第一控制信号；以及
单个平面重置控制器，所述单个平面重置控制器被配置为基于所述执行所述一般操作的平面的所述识别信息而生成用于中断所识别的平面的操作的第二控制信号。
9.一种操作控制半导体存储器装置的操作的控制器的方法，该方法包括以下步骤：
感测包括所述半导体存储器装置和所述控制器的存储器系统中的突然断电SPO；
感测所述半导体存储器装置的操作状态；以及
基于所述操作状态，生成指示发生了所述SPO的SPO处理命令，并且将所述SPO处理命令传输到所述半导体存储器装置。
10.根据权利要求9所述的方法，其中，响应于所述半导体存储器装置处于忙碌状态，执行生成和传输所述SPO处理命令的步骤。
11.一种操作半导体存储器装置的方法，所述半导体存储器装置在多个平面上执行一般操作和保护操作，所述方法包括以下步骤：
接收突然断电SPO处理命令；
选择所述多个平面中的一个；以及
基于所选择的平面的操作状态来确定是否中断所述所选择的平面的操作。
12.根据权利要求11所述的方法，其中，确定是否中断所述所选择的平面的操作的步骤包括以下步骤：
检测到由所述所选择的平面执行的所述保护操作；以及
确定不中断所述所选择的平面的所述保护操作。
13.根据权利要求11所述的方法，其中，确定是否中断所述所选择的平面的操作的步骤包括以下步骤：
检测到由所述所选择的平面执行的所述一般操作；以及
确定中断所述所选择的平面的所述一般操作。
14.根据权利要求13所述的方法，该方法还包括以下步骤：生成用于中断所述所选择的平面的所述一般操作的内部控制信号。
15.根据权利要求11所述的方法，其中，所述保护操作包括编程操作。
16.根据权利要求11所述的方法，其中，所述一般操作包括擦除操作和读取操作中的一种。
17.一种操作半导体存储器装置的方法，该半导体存储器装置在多个平面上执行一般操作和保护操作，所述方法包括以下步骤：
接收突然断电SPO处理命令；
确定在所述多个平面中是否存在执行所述保护操作的平面；以及
基于确定结果而中断所述多个平面中的至少一个平面的操作。
18.根据权利要求17所述的方法，其中，中断所述多个平面中的至少一个平面的操作的步骤包括以下步骤：响应于所述多个平面执行所述一般操作而中断所述多个平面的所有操作。
19.根据权利要求17所述的方法，其中，当确定在所述多个平面中存在所述执行所述保护操作的平面时，中断所述多个平面中的至少一个平面的操作的步骤包括以下步骤：
选择所述多个平面中的一个；以及
基于所选择的平面的操作状态来确定是否中断所述所选择的平面的操作。
20.根据权利要求19所述的方法，其中，基于所述所选择的平面的操作状态来确定是否中断所述所选择的平面的操作的步骤包括以下步骤：
检测到由所述所选择的平面执行的所述保护操作；以及
确定不中断所述所选择的平面的所述保护操作。
21.根据权利要求19所述的方法，其中，基于所述所选择的平面的操作状态来确定是否中断所述所选择的平面的操作的步骤包括以下步骤：
检测到由所述所选择的平面执行的所述一般操作；以及
确定中断所述所选择的平面的所述一般操作。
22.根据权利要求21所述的方法，该方法还包括以下步骤：生成用于中断所述所选择的平面的所述一般操作的内部控制信号。
23.根据权利要求17所述的方法，其中，所述保护操作包括编程操作。
24.根据权利要求17所述的方法，其中，所述一般操作包括擦除操作和读取操作中的一种。
CN202011139381.3A 2020-03-19 2020-10-22 半导体存储器装置、控制器、存储器系统及其方法 Pending CN113495690A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020200034029A KR20210117609A (ko) 2020-03-19 2020-03-19 반도체 메모리 장치, 컨트롤러 및 이들을 포함하는 메모리 시스템
KR10-2020-0034029 2020-03-19

Publications (1)

Publication Number Publication Date
CN113495690A true CN113495690A (zh) 2021-10-12

Family

ID=77748020

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011139381.3A Pending CN113495690A (zh) 2020-03-19 2020-10-22 半导体存储器装置、控制器、存储器系统及其方法

Country Status (3)

Country Link
US (1) US11340802B2 (zh)
KR (1) KR20210117609A (zh)
CN (1) CN113495690A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230046535A1 (en) * 2021-08-12 2023-02-16 Micron Technology, Inc. Completion flag for memory operations
US11669451B2 (en) * 2021-09-01 2023-06-06 Micron Technology, Inc. Multi-plane switching of non-volatile memory

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050099857A1 (en) * 2003-10-14 2005-05-12 Yolanda Yuan Functional register decoding system for multiple plane operation
US20150106557A1 (en) * 2008-06-18 2015-04-16 Super Talent Technology Corp. Virtual Memory Device (VMD) Application/Driver for Enhanced Flash Endurance
KR20150066890A (ko) * 2013-12-09 2015-06-17 삼성전자주식회사 멀티 칩 패키지에 적합한 반도체 메모리 장치
US20160011779A1 (en) * 2014-07-10 2016-01-14 Ji-Sang LEE Nonvolatile memory device, memory controller, and operating method of the same
US20180349240A1 (en) * 2017-05-31 2018-12-06 Western Digital Technologies, Inc. Power fail handling using stop commands
US20190051336A1 (en) * 2017-08-14 2019-02-14 SK Hynix Inc. Memory system and method for operating the same
CN109410993A (zh) * 2017-08-18 2019-03-01 爱思开海力士有限公司 存储系统及其操作方法
US20190188126A1 (en) * 2017-12-20 2019-06-20 SK Hynix Inc. Memory system and method of operating the same
US20190278705A1 (en) * 2018-03-08 2019-09-12 SK Hynix Inc. Memory controller and memory system having the same
CN110600069A (zh) * 2018-06-12 2019-12-20 爱思开海力士有限公司 具有存储装置和存储器控制器的存储器系统及其操作方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102155042B1 (ko) 2013-09-02 2020-09-11 에스케이하이닉스 주식회사 반도체 메모리 장치, 그것의 동작 방법 및 그것을 포함하는 메모리 시스템
KR20180027035A (ko) 2016-09-05 2018-03-14 에스케이하이닉스 주식회사 반도체 메모리 장치 및 이의 동작 방법
US10901898B2 (en) 2018-02-14 2021-01-26 Samsung Electronics Co., Ltd. Cost-effective solid state disk data-protection method for power outages

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050099857A1 (en) * 2003-10-14 2005-05-12 Yolanda Yuan Functional register decoding system for multiple plane operation
US20150106557A1 (en) * 2008-06-18 2015-04-16 Super Talent Technology Corp. Virtual Memory Device (VMD) Application/Driver for Enhanced Flash Endurance
KR20150066890A (ko) * 2013-12-09 2015-06-17 삼성전자주식회사 멀티 칩 패키지에 적합한 반도체 메모리 장치
US20160011779A1 (en) * 2014-07-10 2016-01-14 Ji-Sang LEE Nonvolatile memory device, memory controller, and operating method of the same
US20180349240A1 (en) * 2017-05-31 2018-12-06 Western Digital Technologies, Inc. Power fail handling using stop commands
US20190051336A1 (en) * 2017-08-14 2019-02-14 SK Hynix Inc. Memory system and method for operating the same
CN109410993A (zh) * 2017-08-18 2019-03-01 爱思开海力士有限公司 存储系统及其操作方法
US20190188126A1 (en) * 2017-12-20 2019-06-20 SK Hynix Inc. Memory system and method of operating the same
US20190278705A1 (en) * 2018-03-08 2019-09-12 SK Hynix Inc. Memory controller and memory system having the same
CN110600069A (zh) * 2018-06-12 2019-12-20 爱思开海力士有限公司 具有存储装置和存储器控制器的存储器系统及其操作方法

Also Published As

Publication number Publication date
US20210294503A1 (en) 2021-09-23
KR20210117609A (ko) 2021-09-29
US11340802B2 (en) 2022-05-24

Similar Documents

Publication Publication Date Title
CN109410993B (zh) 存储系统及其操作方法
TWI610170B (zh) 半導體記憶體裝置、其讀取方法以及具有該半導體記憶體裝置的資料儲存裝置
KR102532084B1 (ko) 데이터 저장 장치 및 동작 방법, 이를 포함하는 스토리지 시스템
US11269551B2 (en) Semiconductor memory device and method of operating the same
KR20130056004A (ko) 불휘발성 메모리 장치 및 불휘발성 메모리 장치를 제어하는 컨트롤러의 동작 방법
US10748626B2 (en) Data storage device and operating method thereof
US11474890B2 (en) Memory system and method of operating memory system
CN111177039A (zh) 数据存储设备、其操作方法及包括其的存储系统
CN110045917B (zh) 存储器系统及其操作方法
US11340802B2 (en) Semiconductor memory device, controller, memory system and method thereof
CN111338839A (zh) 控制器、包括该控制器的存储器系统及其操作方法
US11056177B2 (en) Controller, memory system including the same, and method of operating the memory system
KR101617613B1 (ko) 결함있는 메모리 셀의 어드레스를 저장하는 치환정보 저장회로
US20210375378A1 (en) Memory device and method of operating the same
US8055958B2 (en) Replacement data storage circuit storing address of defective memory cell
CN114267387A (zh) 控制器及半导体存储装置的操作方法以及存储系统
US8995213B2 (en) Nonvolatile memory device and operating method thereof
KR20190006680A (ko) 데이터 저장 장치 및 그것의 동작 방법
CN114758690A (zh) 存储器设备、存储器系统和操作存储器设备的方法
JP2023076806A (ja) 半導体装置内の信号干渉を減らすための装置及び方法
KR20230018873A (ko) 메모리 시스템 및 그 동작 방법
KR20220150147A (ko) 메모리 장치 및 그 동작 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination