CN114758690A - 存储器设备、存储器系统和操作存储器设备的方法 - Google Patents

存储器设备、存储器系统和操作存储器设备的方法 Download PDF

Info

Publication number
CN114758690A
CN114758690A CN202110907573.2A CN202110907573A CN114758690A CN 114758690 A CN114758690 A CN 114758690A CN 202110907573 A CN202110907573 A CN 202110907573A CN 114758690 A CN114758690 A CN 114758690A
Authority
CN
China
Prior art keywords
read operation
memory
read
memory device
channel initialization
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110907573.2A
Other languages
English (en)
Inventor
金钟旭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN114758690A publication Critical patent/CN114758690A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4072—Circuits for initialization, powering up or down, clearing memory or presetting
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4085—Word line control circuits, e.g. word line drivers, - boosters, - pull-up, - pull-down, - precharge
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/20—Initialising; Data preset; Chip identification
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/32—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G11C16/3427—Circuits or methods to prevent or reduce disturbance of the state of a memory cell when neighbouring cells are read or written
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1045—Read-write mode select circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/20—Memory cell initialisation circuits, e.g. when powering up or down, memory clear, latent image memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/564—Miscellaneous aspects
    • G11C2211/5642—Multilevel memory with buffers, latches, registers at input or output

Abstract

描述了存储器设备、存储器系统和操作存储器设备的方法。存储器设备包括：存储器单元阵列，包括多个平面；外围电路，被配置成对多个平面中的每个平面中包括的多个存储器块之中的被选择的存储器块执行读取操作，读取操作包括通道初始化操作；以及控制逻辑，被配置成控制外围电路来执行包括通道初始化操作的读取操作，并且控制逻辑基于读取操作的读取模式来设置通道初始化操作的激活时间。

Description

存储器设备、存储器系统和操作存储器设备的方法
相关申请的交叉引用
本申请要求于2021年1月11日在韩国知识产权局提交的韩国专利申请号10-2021-0003585的优先权，该申请的整体公开内容通过引用并入本文。
技术领域
本公开涉及存储器设备、包括存储器设备的存储器系统、以及操作存储器设备的方法，并且更具体地，涉及能够改善读取扰动现象的存储器设备、包括该存储器设备的存储器系统、以及操作该存储器设备的方法。
背景技术
最近，用于计算机环境的范式已经被转变为普适的计算，这使得计算机系统能够随时随地被使用。因此，诸如移动电话、数字相机和笔记本计算机的便携式电子设备的使用迅速增加。这样的便携式电子设备一般使用存储器系统(即，数据存储设备)，存储器系统使用存储器设备。数据存储设备被用作便携式电子设备的主存储设备或辅助存储设备。
使用存储器设备的数据存储设备具有如下优点：稳定性和耐久性优异(因为没有机械驱动器)、信息的访问速度非常快、并且功耗低。作为具有这样的优点的存储器系统的示例，数据存储设备包括通用串行总线(USB)存储器设备、具有各种接口的存储器卡、固态驱动器(SSD)等。
发明内容
根据本公开的一个实施例，一种存储器设备可以包括：存储器单元阵列，包括多个平面；外围电路，被配置成对多个平面中的每个平面中包括的多个存储器块之中的被选择的存储器块执行读取操作，读取操作包括通道初始化操作；以及控制逻辑，被配置成控制外围电路来执行包括通道初始化操作的读取操作，并且控制逻辑基于读取操作的读取模式来设置通道初始化操作的激活时间。
根据本公开的一个实施例，一种操作存储器设备的方法可以包括：基于从存储器设备外部接收的命令来确定读取操作的读取模式；基于确定的读取模式，设置通道初始化操作的激活时间；在设置的激活时间期间，执行对被选择的存储器块的通道初始化操作；以及在执行通道初始化操作之后，向被选择的存储器块施加读取电压。
根据本公开的一个实施例，一种存储器系统可以包括：存储器设备，包括多个半导体存储器；以及存储器控制器，被配置成：基于从存储器系统外部接收的读取命令，来控制对存储器设备的读取操作。存储器控制器可以基于读取命令，来确定读取操作是交织读取操作、高速缓存读取操作还是正常读取操作，并且可以根据确定结果来设置读取操作的通道初始化操作的激活时间。
附图说明
图1是图示根据本公开的一个实施例的存储器系统的图。
图2是图示图1的存储器设备的图。
图3是图示图2的存储器块的图。
图4是图示依照本公开的三维配置中的存储器块的一个实施例的图。
图5是图示依照本公开的三维配置中的存储器块的另一实施例的图。
图6是图示根据本公开的一个实施例的对存储器系统的读取操作的流程图。
图7A和图7B是图示根据本公开的一个实施例的对存储器系统的读取操作的电压波形图。
图8是图示存储器系统的另一实施例的图。
图9是图示包括图2中所示的存储器设备的存储器系统的另一实施例的图。
图10是图示包括图2中所示的存储器设备的存储器系统的另一实施例的图。
图11是图示包括图2中所示的存储器设备的存储器系统的另一实施例的图。
图12是图示包括图2中所示的存储器设备的存储器系统的另一实施例的图。
具体实施方式
根据本说明书或申请中公开的概念的实施例的具体结构或功能描述被图示，仅用于描述根据本公开的概念的实施例。根据本公开的概念的实施例可以以各种形式被实施，并且不应当被解释为限于本说明书或申请中描述的实施例。
在下文中，参考附图描述本公开的实施例，以便足够详细地描述，以使得本领域普通技术人员实现本公开的技术思想。
本公开的实施例可以提供根据读取模式来调整串的通道初始化时段的存储器设备、包括该存储器设备的存储器系统、以及操作该存储器设备的方法。
根据本技术，通过基于读取模式在读取操作期间调整通道初始化时段，可以改善读取扰动现象，并且可以改善读取操作速度。
图1是图示根据本公开的一个实施例的存储器系统的图。
参考图1，存储器系统1000包括在其中存储数据的存储器设备1100，并且包括存储器控制器1200，存储器控制器1200在主机2000的控制下控制存储器设备1100。
主机2000可以通过使用接口协议与存储器系统1000通信，接口协议诸如是外围部件互连-快速(PCI-E)、高级技术附件(ATA)、串行ATA(SATA)、并行ATA(PATA)或串行附接SCSI(SAS)。此外，主机2000与存储器系统1000之间的接口协议不限于上述示例，并且可以是诸如以下的其他接口协议中的一种：通用串行总线(USB)、多媒体卡(MMC)、增强型小型盘接口(ESDI)和集成驱动电子器件(IDE)。
存储器控制器1200可以总体控制存储器系统1000的操作，并且控制主机2000与存储器设备1100之间的数据交换。例如，存储器控制器1200可以根据主机2000编程或读取数据的请求来控制存储器设备1100。根据一个实施例，存储器设备1100可以包括双倍数据速率同步动态随机存取存储器(DDR SDRAM)、低功率双倍数据速率4(LPDDR4)SDRAM、图形双倍数据速率(GDDR)SDRAM、低功率DDR(LPDDR)、Rambus动态随机存取存储器(RDRAM)或闪存存储器。
存储器设备1100可以在存储器控制器1200的控制下执行编程、读取或擦除操作。
根据本公开的一个实施例的存储器设备1100可以基于从存储器控制器1200接收的读取命令，来设置与读取模式相对应的通道初始化时段的激活时间，并且在读取操作期间，在所设置的通道初始化时段中，执行去除被选择的存储器块的通道中保持的热空穴的通道初始化操作。例如，存储器设备1100可以基于指示单平面读取操作的读取命令，将通道初始化时段设置成第一时间，并且可以基于指示多平面读取操作的读取命令，将通道初始化时段设置成比第一时间长的第二时间。
图2是图示图1的存储器设备的图。
参考图2，存储器设备1100可以包括在其中存储数据的存储器单元阵列100。存储器设备1100可以包括外围电路200，外围电路200被配置成执行：用于在存储器单元阵列100中存储数据的编程操作、用于输出所存储的数据的读取操作、以及用于擦除所存储的数据的擦除操作。存储器设备1100可以包括控制逻辑300，控制逻辑300根据图1的存储器控制器1200的控制来控制外围电路200。控制逻辑300可以作为硬件、软件、或硬件和软件的组合来被实现。例如，控制逻辑300可以是依照算法进行操作的控制逻辑电路和/或执行控制逻辑代码的处理器。
在一个实施例中，存储器单元阵列100可以包括多个平面P0和P1。在图2中，示出了第一平面P0和第二平面P1，但是本公开不限于两个平面，并且存储器单元阵列100可以包括两个或更多平面。多个平面P0和P1中的每个平面可以包括多个存储器块110(MB1至MBk)(k是正整数)。局部线LL和位线BLs可以连接到存储器块110(MB1至MBk)中的每个存储器块。例如，局部线LL可以包括第一选择线、第二选择线、以及布置在第一选择线与第二选择线之间的多个字线。此外，局部线LL可以包括布置在第一选择线与字线之间以及在第二选择线与字线之间的虚设线。这里，第一选择线可以是源极选择线，并且第二选择线可以是漏极选择线。例如，局部线LL可以包括字线、漏极选择线和源极选择线、以及源极线。例如，局部线LL还可以包括虚设线。例如，局部线LL还可以包括管道线。局部线LL可以分别连接到存储器块110(MB1至MBk)，并且位线BL1到BLn(其中N是正整数)可以共同连接到存储器块110(MB1至MBk)。存储器块110(MB1至MBk)可以以二维或三维结构来被实现。例如，在二维结构的存储器块110中，存储器单元可以被布置在平行于衬底的方向上。例如，在三维结构的存储器块110中，存储器单元可以被堆叠在垂直于衬底的方向上。在单平面读取操作期间，可以选择多个平面P0和P1中的一个平面，并且可以执行读取操作，并且在多平面读取操作期间，可以选择多个平面P0和P1中的至少两个平面，并且可以执行读取操作。例如，当存储器单元阵列包括四个平面时，在单平面读取操作期间，可以选择一个平面，并且可以执行读取操作，并且在多平面读取操作期间，可以一起选择至少两个平面，并且可以执行读取操作。在多平面读取操作期间，对被选择的平面中的每个被选择的平面的读取操作可以彼此重叠。
外围电路200可以在控制逻辑300的控制下，执行对被选择的存储器块110的编程、读取和擦除操作。例如，外围电路200可以包括电压生成电路210、行解码器220、页缓冲器组230、列解码器240、输入/输出电路250、通过/失败确定器(通过/失败检查电路)260、以及源极线驱动器270。
电压生成电路210可以响应于操作信号OP_CMD，来生成在编程、读取和擦除操作中使用的各种操作电压Vop。此外，电压生成电路210可以响应于操作信号OP_CMD来使局部线LL选择性地放电。例如，电压生成电路210可以在控制逻辑300的控制下，生成编程电压、验证电压、通过电压、导通电压、读取电压、源极线电压等。
行解码器220可以响应于行地址RADD，将操作电压Vop传送给连接到被选择的平面的被选择的存储器块110的局部线LL。
页缓冲器组230可以包括连接到位线BLs的多个页缓冲器。页缓冲器组230可以响应于页缓冲器控制信号PBSIGNALS来操作。例如，页缓冲器组230可以在编程操作期间临时存储要被编程和通过数据线DL接收的数据，或者可以在读取操作或验证操作期间，通过感测位线BLs的电压或电流来读取数据。
列解码器240可以响应于列地址CADD，在输入/输出电路250与页缓冲器组230之间传送数据。例如，列解码器240可以通过数据线DL与页缓冲器组交换数据，或者可以通过列线CL与输入/输出电路250交换数据。
输入/输出电路250可以将从图1的存储器控制器1200接收的命令CMD和地址ADD传送给控制逻辑300，或者可以与列解码器240交换数据DATA。
在读取操作或验证操作期间，通过/失败确定器260可以响应于允许位VRY_BIT<#>来生成基准电流，将从页缓冲器组230接收的感测电压VPB与由基准电流生成的基准电压进行比较，并且输出通过信号PASS或失败信号FAIL。
源极线驱动器270可以通过源极线SL连接到存储器单元阵列100中包括的存储器单元，并且可以控制源极节点的电压。例如，在读取操作或验证操作期间，源极线驱动器270可以将存储器单元的源极节点电连接到接地节点。此外，在编程操作期间，源极线驱动器270可以向存储器单元的源极节点施加接地电压。在擦除操作期间，源极线驱动器270可以向存储器单元的源极节点施加擦除电压。源极线驱动器270可以从控制逻辑300接收源极线控制信号CTRL_SL，并且可以基于源极线控制信号CTRL_SL来控制源极节点的电压。
控制逻辑300可以响应于命令CMD和地址ADD，输出操作信号OP_CMD、地址RADD、页缓冲器控制信号PBSIGNALS和允许位VRY_BIT<#>，以控制外围电路200。此外，控制逻辑300可以响应于通过信号PASS或失败信号FAIL来确定验证操作是通过还是失败。
当从图1的存储器控制器1200接收到读取命令CMD时，控制逻辑300可以基于读取命令CMD来确定读取模式，并且可以根据确定的读取模式来设置通道初始化时段的激活时间。
控制逻辑300可以包括操作模式确定电路310和通道初始化时段设置电路320。操作模式确定电路310可以从图1的存储器控制器1200接收与读取操作相对应的读取命令CMD，并且可以通过基于所接收的读取命令CMD来确定要被执行的读取操作是单平面读取操作还是多平面读取操作，来生成和输出读取模式信号Read_mode。通道初始化时段设置电路320可以基于读取模式信号Read_mode来设置通道初始化时段的激活时间。例如，当读取模式信号Read_mode指示单平面读取操作时，通道初始化时段设置电路320可以将通道初始化时段的激活时间设置成第一时间，第一时间是基准时间，并且当读取模式信号Read_mode指示多平面读取操作，通道初始化时段设置电路320可以将通道初始化时段的激活时间设置成比第一时间长的第二时间。此外，当读取模式信号Read_mode指示多平面读取操作时，并且随着被选择的平面的数目增加，通道初始化时段设置电路320可以将第二时间设置成增加。例如，在其中三个平面被一起选择的多平面读取操作期间，通道初始化时段的激活时间可以被设置成比在其中两个平面被一起选择的多平面读取操作期间的通道初始化时段的激活时间长，并且在其中四个平面被一起选择的多平面读取操作期间，通道初始化时段的激活时间可以被设置成比在其中三个平面被一起选择的多平面读取操作期间的通道初始化时段的激活时间长。
图3是图示图2的存储器块的图。
参考图3，存储器块110可以连接到在第一选择线与第二选择线之间彼此平行布置的多个字线。这里，第一选择线可以是源极选择线SSL，并且第二选择线可以是漏极选择线DSL。例如，存储器块110可以包括多个串ST，该多个串ST连接在位线BL1至BLn与源极线SL之间。位线BL1至BLn可以分别连接到串ST，并且源极线SL可以共同连接到串ST。由于串ST彼此可以相同，因此作为一个示例，将具体描述连接到第一位线BL1的串ST。
串ST可以包括串联连接在源极线SL与第一位线BL1之间的：源极选择晶体管SST、多个存储器单元F1至F16和漏极选择晶体管DST。一个串ST可以包括源极选择晶体管SST和漏极选择晶体管DST中的至少一个或多个，并且可以包括多于图中所示数目的存储器单元F1至F16。
源极选择晶体管SST的源极可以连接到源极线SL，并且漏极选择晶体管DST的漏极可以连接到第一位线BL1。存储器单元F1至F16可以串联连接在源极选择晶体管SST与漏极选择晶体管DST之间。不同串ST中包括的源极选择晶体管SST的栅极可以连接到源极选择线SSL，漏极选择晶体管DST的栅极可以连接到漏极选择线DSL，并且存储器单元F1至F16的栅极可以连接到多个字线WL1至WL16。不同串ST中包括的存储器单元之中的、连接到相同字线的存储器单元的组可以被称为页PPG。因此，存储器块110可以包括字线WL1至WL16的数目的页PPG。
一个存储器单元可以存储1位数据。这通常被称为单级单元(SLC)。在该情况下，一个物理页PPG可以存储一个逻辑页(LPG)数据。一个逻辑页(LPG)数据可以包括与一个物理页PPG中包括的单元相同数目的数据位。此外，一个存储器单元可以存储两位或更多位数据。这通常被称为多级单元(MLC)。在该情况下，一个物理页PPG可以存储两个或更多逻辑页(LPG)数据。
图4是图示依照本公开的三维配置中的存储器块的一个实施例的图。
由于图2的第一平面P0和第二平面P1具有类似结构，因此第一平面P0作为一个示例被描述。
参考图4，第一平面P0可以包括多个存储器块110(MB1至MBk)。存储器块110可以包括多个串ST11至ST1n和ST21至ST2n。作为一个实施例，多个串ST11至ST1n和ST21至ST2n中的每个串可以被形成为‘U’形。在第一存储器块MB1中，可以在行方向(X方向)上布置n个串。在图4中，在列方向(Y方向)上布置了两个串，但是这是为了便于描述，并且可以在列方向(Y方向)上布置三个或更多串。
多个串ST11至ST1n和ST21至ST2n中的每个串可以包括至少一个源极选择晶体管SST、第一存储器单元MC1至第n存储器单元MCn、管道晶体管PT和至少一个漏极选择晶体管DST。
源极选择晶体管SST和漏极选择晶体管DST以及存储器单元MC1至MCn可以具有类似结构。例如，源极选择晶体管SST和漏极选择晶体管DST以及存储器单元MC1至MCn中的每一者可以包括通道膜、隧穿绝缘膜、电荷俘获膜和阻挡绝缘膜。例如，可以在每个串中提供用于提供通道膜的柱。例如，可以在每个串中提供柱，该柱用于提供通道膜、隧穿绝缘膜、电荷俘获膜和阻挡绝缘膜中的至少一者。
每个串的源极选择晶体管SST可以连接在源极线SL与存储器单元MC1至MCp之间。
作为一个实施例，布置在相同行中的串的源极选择晶体管可以连接到在行方向上延伸的源极选择线，并且布置在不同行中的串的源极选择晶体管可以连接到不同的源极选择线。在图4中，第一行的串ST11至ST1n的源极选择晶体管可以连接到第一源极选择线SSL1。第二行的串ST21至ST2n的源极选择晶体管可以连接到第二源极选择线SSL2。
作为另一实施例，串ST11至ST1n和ST21至ST2n的源极选择晶体管可以共同连接到一个源极选择线。
每个串的第一存储器单元MC1至第n存储器单元MCn可以连接在源极选择晶体管SST与漏极选择晶体管DST之间。
第一存储器单元MC1至第n存储器单元MCn可以被划分为第一存储器单元MC1至第p存储器单元MCp以及第p+1存储器单元MCp+1至第n存储器单元MCn，其中p是正整数，使得p大于或等于1并且小于或等于n-1。第一存储器单元MC1至第p存储器单元MCp可以被依次布置在垂直方向(Z方向)上，并且可以串联连接在源极选择晶体管SST与管道晶体管PT之间。第p+1存储器单元MCp+1至第n存储器单元MCn可以被依次布置在垂直方向(Z方向)上，并且可以串联连接在管道晶体管PT与漏极选择晶体管DST之间。第一存储器单元MC1至第p存储器单元MCp和第p+1存储器单元MCp+1至第n存储器单元MCn可以通过管道晶体管PT彼此连接。每个串的第一存储器单元MC1至第n存储器单元MCn的栅极可以分别连接到第一字线WL1至第n字线WLn。
作为一个实施例，第一存储器单元MC1至第n存储器单元MCn中的至少一个存储器单元可以被用作虚设存储器单元。当提供虚设存储器单元时，可以稳定地控制对应串的电压或电流。每个串的管道晶体管PT的栅极可以连接到管道线PL。
每个串的漏极选择晶体管DST可以连接在位线与存储器单元MCp+1至MCn之间。布置在行方向上的串可以连接到在行方向上延伸的漏极选择线。第一行的串ST11至ST1n的漏极选择晶体管可以连接到第一漏极选择线DSL1。第二行的串ST21至ST2n的漏极选择晶体管可以连接到第二漏极选择线DSL2。
布置在列方向上的串可以连接到在列方向上延伸的位线。在图4中，第一列的串ST11和ST21可以连接到第一位线BL1。第n列的串ST1n和ST2n可以连接到第n位线BLn。
在行方向上布置的串之中，连接到相同字线的存储器单元可以配置一个页。例如，第一行的串ST11至ST1n之中的、连接到第一字线WL1的存储器单元可以配置一个页。第二行的串ST21至ST2n之中的、连接到第一字线WL1的存储器单元可以配置另一页。布置在一个行方向上的串将通过选择漏极选择线DSL1和DSL2中的任一个漏极选择线来被选择。被选择的串的一个页将通过选择字线WL1至WLn中的任一个字线来被选择。
图5是图示依照本公开的三维配置中的存储器块的另一实施例的图。
由于图2的第一平面P0和第二平面P1具有类似结构，因此第一平面P0作为一个示例被描述。
参考图5，存储器单元阵列100可以包括多个存储器块110(MB1至MBk)。存储器块110可以包括多个串ST11’至ST1n’和ST21’至ST2n’。多个串ST11’至ST1n’和ST21’至ST2n’中的每个串可以沿着垂直方向(Z方向)延伸。在存储器块110中，可以在行方向(X方向)上布置n个串。在图5中，在列方向(Y方向)上布置了两个串，但是这是为了便于描述，并且可以在列方向(Y方向)上布置三个或更多串。
多个串ST11’至ST1n’和ST21’至ST2n’中的每个串可以包括至少一个源极选择晶体管SST、第一存储器单元MC1至第n存储器单元MCn、和至少一个漏极选择晶体管DST。
每个串的源极选择晶体管SST可以连接在源极线SL与存储器单元MC1至MCn之间。布置在相同行中的串的源极选择晶体管可以连接到相同的源极选择线。布置在第一行中的串ST11’至ST1n’的源极选择晶体管可以连接到第一源极选择线SSL1。布置在第二行中的串ST21’至ST2n’的源极选择晶体管可以连接到第二源极选择线SSL2。作为另一实施例，串ST11’至ST1n’和ST21’至ST2n’的源极选择晶体管可以共同连接到一个源极选择线。
每个串的第一存储器单元MC1至第n存储器单元MCn可以彼此串联连接在源极选择晶体管SST与漏极选择晶体管DST之间。第一存储器单元MC1至第n存储器单元MCn的栅极可以分别连接到第一字线WL1至第n字线WLn。
作为一个实施例，第一存储器单元MC1至第n存储器单元MCn中的至少一个存储器单元可以被用作虚设存储器单元。当提供虚设存储器单元时，可以稳定地控制对应串的电压或电流。因此，可以改善存储在存储器块110中的数据的可靠性。
每个串的漏极选择晶体管DST可以连接在位线与存储器单元MC1至MCn之间。布置在行方向上的串的漏极选择晶体管DST可以连接到在行方向上延伸的漏极选择线。第一行的串ST11’至ST1n’的漏极选择晶体管DST可以连接到第一漏极选择线DSL1。第二行的串ST21’至ST2n’的漏极选择晶体管DST可以连接到第二漏极选择线DSL2。
即，除了从每个串中排除管道晶体管PT之外，图5的存储器块110可以具有与图4的存储器块110的等效电路类似的等效电路。
图4和图5的多个存储器块MBl至MBk可以共享源极线SL。
图6是图示根据本公开的一个实施例的对存储器系统的读取操作的流程图。
图7A和图7B是图示根据本公开的一个实施例的对存储器系统的读取操作的电压波形图。
参考图1至图7B描述根据本公开的一个实施例的对存储器系统的读取操作，如下。
在步骤S610中，当从主机2000输入读取命令Read CMD时，存储器控制器1200响应于读取命令Read CMD来生成用于控制对存储器设备1100的读取操作的命令CMD，并且通过将与读取命令ReadCMD一起接收的地址转换为存储器设备1100的地址，来生成经转换的地址ADD。存储器控制器1200将对应于读取操作的命令CMD和经转换的地址ADD输出给存储器设备1100。
在步骤S620中，存储器设备1100的控制逻辑300基于从存储器控制器1200接收的命令CMD来确定读取模式。例如，控制逻辑300的操作模式确定电路310可以从存储器控制器1200接收对应于读取操作的命令CMD，并且通过基于所接收的命令CMD来确定要被执行的读取操作是单平面读取操作还是多平面读取操作，来生成读取模式信号Read_mode。
在步骤S630中，控制逻辑300根据所确定的读取模式来设置通道初始化时段。例如，控制逻辑300的通道初始化时段设置电路320可以：在读取模式信号Read_mode指示单平面读取操作时，将通道初始化时段的激活时间设置成作为基准时间的图7B的第一时间B；并且在读取模式信号Read_mode指示多平面读取操作时，将通道初始化时段的激活时间设置成图7A的第二时间A。此外，当读取模式信号Read_mode指示多平面读取操作时，并且随着被选择的平面的数目增加，通道初始化时段设置电路320可以将第二时间设置成增加。例如，在其中三个平面被一起选择的多平面读取操作期间，通道初始化时段的激活时间可以被设置成比在其中两个平面被一起选择的多平面读取操作期间的通道初始化时段的激活时间长，并且在其中四个平面被一起选择的多平面读取操作期间，通道初始化时段的激活时间可以被设置成比在其中三个平面被一起选择的多平面读取操作期间的通道初始化时段的激活时间长。
在步骤S640中，对被选择的平面的被选择的存储器块执行读取操作。
读取操作被描述如下。
多个存储器块可以被设计为共享字线和源极线。相应地，在对多个存储器块之中的被选择的存储器块的编程、读取或擦除操作期间，操作电压可能被施加到未被选择的存储器块的字线和源极选择线，并且因此热空穴可能出现并且保持在未被选择的存储器块中包括的存储器串的通道中。在读取操作期间，通道中保持的热空穴可能引起读取扰动现象。相应地，在读取操作期间，在通道初始化时段中，可以执行去除通道中保持的热空穴的通道初始化操作。
响应于操作信号OP_CMD，电压生成电路210在由通道初始化时段设置电路320设置的通道初始化时段期间，生成和输出导通电压Vturn_on，并且行解码器220将由电压生成电路210生成的导通电压Vturn_on施加到被选择的存储器块(例如，MB1)的源极选择线SSL、漏极选择线DSL和所有字线WL1至WL16。相应地，被选择的存储器块MB1的源极选择晶体管SST、多个存储器单元F1至F16以及漏极选择晶体管DST导通，并且被选择的存储器块MB1的通道电连接到接地电压电平的源极线SL。因此，被选择的存储器块MB1的通道中的热空穴被去除。
在对存储器设备1100的读取操作期间，多平面读取操作的消耗电流量可以大于单平面读取操作的消耗电流量。相应地，在多平面读取操作期间，存储器系统的功率电压可能下降，并且当功率电压下降时，在读取操作中的通道初始化时段期间，通道中的热空穴可能不能被顺利去除。相应地，在多平面读取操作期间(图7A的(A))，通道初始化时段可以被设置成比第一时间B长的第二时间A，第一时间B是单平面读取操作的通道初始化时段的时间，并且可以执行对被选择的平面的被选择的存储器块的存储器串的通道进行初始化的操作，以改善读取扰动现象。
另一方面，当通道初始化时段增长时，整体读取操作速度变慢的问题出现。相应地，在单平面读取操作期间(图7B的(B))，通道初始化时段可以被设置成比第二时间A短的图7B的第一时间B，并且可以执行对被选择的平面的被选择的存储器块的存储器串的通道进行初始化的操作，以改善读取操作速度。
在通道初始化时段之后，响应于操作信号OP_CMD，电压生成电路210生成读取电压Vread和通过电压Vpass。行解码器220将由电压生成电路210生成的读取电压Vread施加到多个字线之中的被选择的字线Sel_WL，并且将由电压生成电路210生成的通过电压Vpass施加到多个字线之中的未被选择的字线Unsel_WL。
在读取电压Vread被施加的同时，页缓冲器组230感测对应位线BLs的电位电平或电流量，感测被选择的页中包括的存储器单元中编程的数据，并且临时存储该数据。临时存储的数据通过列解码器240和输入/输出电路250被输出给存储器控制器1200。
在施加读取电压Vread达预定时间之后，响应于操作信号OP_CMD，电压生成电路210生成均衡电压Veq。行解码器220将由电压生成电路210生成的均衡电压Veq施加到被选择的字线Sel_WL，并且然后在一定时间段之后，使被选择的字线Sel_WL和未被选择的字线Unsel_WL放电。均衡电压Veq可以处于与通过电压Vpass相同的电位电平。相应地，被选择的字线Sel_WL和未被选择的字线Unsel_WL可以在相同的放电时间期间从相同电位电平放电到相同电平。如本文中关于参数使用的词语“预定”(诸如，预定时间)意指参数的值在参数被用在处理或算法中之前被确定。对于一些实施例，参数的值在处理或算法开始之前被确定。在其他实施例中，参数的值在处理或算法期间被确定，但是在参数被用在处理或算法中之前被确定。
根据上述本公开的实施例，可以通过以下方式来执行读取操作：在对被选择的存储器块的读取操作中，在单平面读取操作期间将通道初始化时段设置成相对较短，并且在多平面读取操作期间将通道初始化时段设置成相对较长。相应地，可以通过在通道初始化时段中有效去除被选择的存储器块的通道中的热空穴，来改善读取扰动现象，并且可以改善读取操作速度变慢的问题。
图8是图示依照本公开的存储器系统的另一实施例的图。
参考图8，存储器系统1000包括存储器设备1100和存储器控制器1200。存储器系统1000还可以包括缓冲存储器(未示出)。存储器设备1100包括多个半导体存储器1110。多个半导体存储器1110可以被划分为多个存储器组GR1至GRi，其中i是正整数。例如，多个半导体存储器1110中的每个半导体存储器可以被配置为存储器芯片。
在图8中，多个存储器组GR1至GRi分别通过第一信道CH1至第i信道CHi与存储器控制器1200通信。半导体存储器1110中的每个半导体存储器可以包括：在其中存储数据的存储器单元阵列100；外围电路200，其执行在存储器单元阵列100中存储数据的编程操作、输出所存储的数据的读取操作、和擦除所存储的数据的擦除操作；以及控制逻辑300，其在存储器控制器1200的控制下控制外围电路200。
存储器控制器1200连接在主机2000与存储器设备1100之间。存储器控制器1200可以响应于来自主机2000的请求来访问存储器设备1100。例如，响应于从主机2000接收的请求，存储器控制器1200可以控制对存储器设备1100的诸如读取操作、编程操作、擦除操作或读取回收操作的后台操作。存储器控制器1200可以提供在存储器设备1100与主机2000之间的接口。存储器控制器1200可以驱动用于控制存储器设备1100的固件。
存储器控制器1200可以包括读取模式确定器1210和通道初始化时段设置部件1220。读取模式确定器1210基于从主机2000接收的读取命令来确定读取操作模式。例如，当接收到从主机2000接收的读取命令时，基于所接收的读取命令，读取模式确定器1210确定存储器设备1100是以正常读取方法执行读取操作，还是存储器设备1100以交织读取操作或高速缓存读取操作执行读取操作。例如，交织读取方法是其中对存储器设备1100中包括的多个存储器组GR1至GRi中的每个存储器组的读取操作重叠的读取方法。例如，对存储器组GR1中包括的一个半导体存储器1110的读取操作和对存储器组GRi中包括的一个半导体存储器1110的读取操作可以同时被执行，或者可以在一些时段中部分重叠地被执行。在一个实施例中，高速缓存读取操作的高速缓存读取方法可以被执行，使得在读取操作期间的读取存储器单元阵列中存储的数据并且将数据存储在被选择的半导体存储器1110的页缓冲器组中的第一操作、以及将页缓冲器组中存储的数据传输给存储器控制器1200的操作被同时执行，或者可以被执行，使得一些时段重叠。
基于由读取模式确定器1210确定的读取操作模式，通道初始化时段设置部件1220设置被选择的半导体存储器1110的通道初始化时段的时间。例如，当对被选择的半导体存储器1110的读取操作被确定为交织读取方法或高速缓存读取方法时，通道初始化时段设置部件1220将被选择的半导体存储器1110的通道初始化时段的时间设置成如图7A中所示的第一时间A。另一方面，当对被选择的半导体存储器1110的读取操作被确定为正常读取(其中正常读取意指不是交织读取并且不是高速缓存读取)操作时，通道初始化时段设置部件1220将被选择的半导体存储器1110的通道初始化时段的时间设置成如图7B中所示的第二时间B。
在对存储器设备1100的读取操作之中，与正常读取操作方法相比较，交织读取方法或高速缓存读取方法可以消耗更大的电流量。相应地，在交织读取方法或高速缓存读取方法的读取操作期间，如图7A中所示，可以将通道初始化时段设置成相对较长，以改善读取扰动现象。另一方面，在正常读取操作方法的读取操作期间，如图7B中所示，可以将通道初始化时段设置成相对较短，以改善操作速度。
在读取操作期间，关于设置的通道初始化时段的信息可以被传输给存储器设备1100的被选择的半导体存储器1110，并且基于关于通道初始化时段的信息，半导体存储器1110可以在设置的时间期间执行读取操作的通道初始化操作。
存储器控制器1200和存储器设备1100可以被集成到一个半导体设备中。作为一个示例性实施例，存储器控制器1200和存储器设备1100可以被集成到一个半导体设备中并且配置存储器卡。例如，存储器控制器1200和存储器设备1100可以被集成到一个半导体设备中并且可以配置诸如以下的存储器卡：PC卡(个人计算机存储器卡国际协会(PCMCIA))、紧凑型闪存卡(CF)、智能媒体卡(SM或SMC)、记忆棒、多媒体卡(MMC、RS-MMC或微型MMC)、SD卡(SD、迷你SD、微型SD或SDHC)或通用闪存存储(UFS)。
存储器控制器1200和存储器设备1100可以被集成到一个半导体设备中，并且可以配置半导体驱动器(固态驱动器(SSD))。半导体驱动器(SSD)包括将数据存储在半导体存储器中的存储设备。当存储器系统1000被用作半导体驱动器(SSD)时，连接到存储器系统1000的主机2000的操作速度显著改善。
作为另一示例，存储器系统1000被提供为电子设备的各种部件中的一种部件，该电子设备诸如是计算机、超移动PC(UMPC)、工作站、上网本、个人数字助理(PDA)、便携式计算机、web平板计算机、无线电话、移动电话、智能电话、电子书、便携式多媒体播放器(PMP)、便携式游戏机、导航设备、黑匣子、数字相机、三维电视、数字录音机、数字音频播放器、数字图片记录器、数字图片播放器、数字视频记录器和数字视频播放器、能够在无线环境中发射和接收信息的设备、配置家庭网络的各种电子设备之一、配置计算机网络的各种电子设备之一、配置远程信息处理网络的各种电子设备之一、RFID设备或配置计算系统的各种部件之一。
作为实施例的一个示例，存储器设备1100或存储器系统1000可以作为各种类型的封装被安装。例如，存储器设备1100或存储器系统1000可以以诸如以下的方法来被封装和安装：封装上封装(PoP)、球栅阵列(BGA)、芯片级封装(CSP)、塑料引线芯片载体(PLCC)、塑料双列直插式封装(PDIP)、华夫包装中的裸片、晶片形式的裸片、板上芯片(COB)、陶瓷双列直插式封装(CERDIP)、塑料公制四方平坦包装(MQFP)、薄型四方平坦包装(TQFP)、小外形(SOIC)、收缩小外形封装(SSOP)、薄型小外形(TSOP)、系统级封装(SIP)、多芯片封装(MCP)、晶片级制造封装(WFP)或晶片级处理的堆叠封装(WSP)。
图9是图示包括图2中所示的存储器设备的存储器系统的另一实施例的图。
参考图9，存储器系统30000可以被实现为蜂窝电话、智能电话、平板PC、个人数字助理(PDA)或无线通信设备。存储器系统30000可以包括存储器设备1100和存储器控制器1200，存储器控制器1200能够控制存储器设备1100的操作。在处理器3100的控制下，存储器控制器1200可以控制对存储器设备1100的数据访问操作，例如，编程操作、擦除操作或读取操作。
在存储器控制器1200的控制下，被编程在存储器设备1100中的数据可以通过显示器3200来被输出。
无线电收发器3300可以通过天线ANT发射和接收无线电信号。例如，无线电收发器3300可以将通过天线ANT接收的无线电信号转换为可以由处理器3100处理的信号。因此，处理器3100可以处理从无线电收发器3300输出的信号，并且将经处理的信号传输给存储器控制器1200或显示器3200。存储器控制器1200可以将由处理器3100处理的信号编程到存储器设备1100。此外，无线电收发器3300可以将从处理器3100输出的信号转换为无线电信号，并且通过天线ANT将经转换的无线电信号输出给外部设备。输入设备3400可以是能够输入用于控制处理器3100的操作的控制信号或要由处理器3100处理的数据的设备。输入设备3400可以被实现为诸如触摸板或计算机鼠标的指向设备、小键盘或键盘。处理器3100可以控制显示器3200的操作，使得通过显示器3200输出从存储器控制器1200输出的数据、从无线电收发器3300输出的数据、或从输入设备3400输出的数据。
根据一个实施例，能够控制存储器设备1100的操作的存储器控制器1200可以被实现为处理器3100的一部分，并且也可以被实现为与处理器3100分离的芯片。
图10是图示包括图2中所示的存储器设备的存储器系统的另一实施例的图。
参考图10，存储器系统40000可以被实现为个人计算机(PC)、平板PC、上网本、电子阅读器、个人数字助理(PDA)、便携式多媒体播放器(PMP)、MP3播放器，或MP4播放器。
存储器系统40000可以包括存储器设备1100和存储器控制器1200，存储器控制器1200能够控制对存储器设备1100的数据处理操作。
根据通过输入设备4200输入的数据，处理器4100可以通过显示器4300来输出存储在存储器设备1100中的数据。例如，输入设备4200可以被实现为诸如触摸板或计算机鼠标的指向设备、小键盘或键盘。
处理器4100可以控制存储器系统40000的整体操作，并且可以控制存储器控制器1200的操作。根据一个实施例，能够控制存储器设备1100的操作的存储器控制器1200可以被实现为处理器4100的一部分，或可以被实现为与处理器4100分离的芯片。
图11是图示包括图2中所示的存储器设备的存储器系统的另一实施例的图。
参考图11，存储器系统50000可以被实现为图像处理设备，例如，数字相机、被提供有数字相机的便携式电话、被提供有数字相机的智能电话、或被提供有数字相机的平板PC。
存储器系统50000包括存储器设备1100和存储器控制器1200，存储器控制器1200能够控制对存储器设备1100的数据处理操作，例如，编程操作、擦除操作或读取操作。
存储器系统50000的图像传感器5200可以将光学图像转换成数字信号。经转换的数字信号可以被传输给处理器5100或存储器控制器1200。在处理器5100的控制下，经转换的数字信号可以通过显示器5300被输出，或通过存储器控制器1200被存储在存储器设备1100中。此外，在处理器5100或存储器控制器1200的控制下，存储在存储器设备1100中的数据可以通过显示器5300被输出。
根据一个实施例，能够控制存储器设备1100的操作的存储器控制器1200可以被实现为处理器5100的一部分，或者可以被实现为与处理器5100分离的芯片。
图12是图示包括图2中所示的存储器设备的存储器系统的另一实施例的图。
参考图12，存储器系统70000可以被实现为存储器卡或智能卡。存储器系统70000可以包括存储器设备1100、存储器控制器1200和卡接口7100。
存储器控制器1200可以控制在存储器设备1100与卡接口7100之间的数据交换。根据一个实施例，卡接口7100可以是安全数字(SD)卡接口或多媒体卡(MMC)接口，但不限于此。
卡接口7100可以根据主机60000的协议，通过接口进行在主机60000与存储器控制器1200之间的数据交换。根据一个实施例，卡接口7100可以支持通用串行总线(USB)协议和芯片间(IC)-USB协议。这里，卡接口可以指代：能够支持由主机60000使用的协议的硬件、安装在该硬件中的软件、或信号传输方法。
当存储器系统70000连接到主机60000(诸如，PC、平板PC、数字相机、数字音频播放器、移动电话、控制台视频游戏硬件、或数字机顶盒)的主机接口6200时，在微处理器6100的控制下，主机接口6200可以通过卡接口7100和存储器控制器1200，执行与存储器设备1100的数据通信。
尽管本公开的详细描述描述了具体实施例，但是在不脱离本公开的范围和技术精神的情况下，各种改变和修改是可能的。因此，本公开的范围不应当限于上述实施例，并且应当由本公开的权利要求的等同物以及所附权利要求来确定。
尽管已经参考有限的实施例和附图描述了本公开，但是本公开不限于上述实施例，并且本公开所属领域的技术人员可以根据所公开的描述做出各种改变和修改。

Claims (16)

1.一种存储器设备，包括：
存储器单元阵列，包括多个平面；
外围电路，被配置成：对所述多个平面中的每个平面中包括的多个存储器块之中的被选择的存储器块执行读取操作，所述读取操作包括通道初始化操作；以及
控制逻辑，被配置成：控制所述外围电路来执行包括所述通道初始化操作的所述读取操作，
其中所述控制逻辑基于所述读取操作的读取模式，来设置所述通道初始化操作的激活时间。
2.根据权利要求1所述的存储器设备，其中基于所述读取操作的所述读取模式，来执行单平面读取操作和多平面读取操作中的一者。
3.根据权利要求2所述的存储器设备，其中当所述读取操作是所述多平面读取操作时，所述控制逻辑将所述通道初始化操作的所述激活时间设置成第一时间，并且
当所述读取操作是所述单平面读取操作时，所述控制逻辑将所述通道初始化操作的所述激活时间设置成比所述第一时间短的第二时间。
4.根据权利要求3所述的存储器设备，其中当所述读取操作是所述多平面读取操作时，所述第一时间被设置成随着在所述读取操作期间从所述多个平面之中选择的平面的数目增加而增加。
5.根据权利要求1所述的存储器设备，其中所述控制逻辑包括：
操作模式确定电路，被配置成：基于从所述存储器设备外部接收的命令，来确定所述读取模式；以及
通道初始化时段设置电路，被配置成：基于所述操作模式确定电路的确定结果，来设置所述通道初始化操作的所述激活时间。
6.根据权利要求1所述的存储器设备，其中所述通道初始化操作是通过向所述被选择的存储器块的字线和选择线施加导通电压，来将所述被选择的存储器块的通道和源极线电连接的操作。
7.根据权利要求6所述的存储器设备，其中在所述通道初始化操作之后，读取电压和通过电压被施加到所述被选择的存储器块的所述字线。
8.根据权利要求7所述的存储器设备，其中所述外围电路包括：
电压生成电路，被配置成：生成所述导通电压、所述读取电压和所述通过电压；以及
行解码器，被配置成：将所述导通电压、所述读取电压和所述通过电压选择性地施加到所述被选择的存储器块的所述选择线和所述字线。
9.一种操作存储器设备的方法，所述方法包括：
基于从所述存储器设备外部接收的命令，确定读取操作的读取模式；
基于确定的所述读取模式，设置通道初始化操作的激活时间；
在设置的所述激活时间期间，执行对被选择的存储器块的所述通道初始化操作；以及
在执行所述通道初始化操作之后，将读取电压施加到所述被选择的存储器块。
10.根据权利要求9所述的方法，其中确定所述读取模式包括：确定所述命令是对应于单平面读取操作还是多平面读取操作。
11.根据权利要求10所述的方法，其中设置所述通道初始化操作的所述激活时间包括：当所述命令对应于所述多平面读取操作时，将所述激活时间设置成第一时间，并且当所述命令对应于所述单平面读取操作时，将所述激活时间设置成比所述第一时间短的第二时间。
12.根据权利要求11所述的方法，其中当所述命令对应于所述多平面读取操作时，随着在所述读取操作期间选择的平面的数目增加，所述第一时间被增加和设置。
13.根据权利要求9所述的方法，其中通过在所述通道初始化操作期间向所述被选择的存储器块的字线和选择线施加导通电压，将所述被选择的存储器块的通道和源极线电连接。
14.一种存储器系统，包括：
存储器设备，包括多个半导体存储器；以及
存储器控制器，被配置成：基于从所述存储器系统外部接收的读取命令，来控制对所述存储器设备的读取操作，
其中所述存储器控制器基于所述读取命令，来确定所述读取操作是交织读取操作、高速缓存读取操作还是正常读取操作，其中所述正常读取操作不同于所述交织读取操作或所述高速缓存读取操作，并且所述存储器控制器根据确定结果来设置所述读取操作的通道初始化操作的激活时间。
15.根据权利要求14所述的存储器系统，其中当所述读取操作被确定为所述交织读取操作或所述高速缓存读取操作时，所述存储器控制器将所述通道初始化操作的所述激活时间设置成第一时间，并且
当所述读取操作被确定为所述正常读取操作时，所述通道初始化操作的所述激活时间被设置成比所述第一时间短的第二时间。
16.根据权利要求14所述的存储器系统，其中在所述通道初始化操作期间，通过向被选择的存储器块的字线和选择线施加导通电压，在所述存储器设备中包括的所述多个半导体存储器之中的、在所述读取操作期间被选择的半导体存储器将所述被选择的存储器块的通道和源极线电连接。
CN202110907573.2A 2021-01-11 2021-08-09 存储器设备、存储器系统和操作存储器设备的方法 Pending CN114758690A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020210003585A KR20220101502A (ko) 2021-01-11 2021-01-11 메모리 장치, 이를 포함하는 메모리 시스템 및 그것의 동작 방법
KR10-2021-0003585 2021-01-11

Publications (1)

Publication Number Publication Date
CN114758690A true CN114758690A (zh) 2022-07-15

Family

ID=82322008

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110907573.2A Pending CN114758690A (zh) 2021-01-11 2021-08-09 存储器设备、存储器系统和操作存储器设备的方法

Country Status (3)

Country Link
US (1) US11694740B2 (zh)
KR (1) KR20220101502A (zh)
CN (1) CN114758690A (zh)

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5228130A (en) 1988-09-14 1993-07-13 National Semiconductor Corporation Multi-channel peripheral interface using selectively flaggable channel register sets for concurrent write in response to any selected channel register write instruction
US6154821A (en) * 1998-03-10 2000-11-28 Rambus Inc. Method and apparatus for initializing dynamic random access memory (DRAM) devices by levelizing a read domain
US6785765B1 (en) 2000-06-30 2004-08-31 Micron Technology, Inc. Status register to improve initialization of a synchronous memory
US6445624B1 (en) 2001-02-23 2002-09-03 Micron Technology, Inc. Method of synchronizing read timing in a high speed memory system
US7036004B2 (en) 2001-07-25 2006-04-25 Micron Technology, Inc. Power up initialization for memory
US7640424B2 (en) 2005-10-13 2009-12-29 Sandisk Corporation Initialization of flash storage via an embedded controller
US20070214347A1 (en) 2006-03-13 2007-09-13 Rothman Michael A Method and apparatus for performing staged memory initialization
US8140937B2 (en) 2008-01-04 2012-03-20 International Business Machines Corporation Memory initialization time reduction
KR101036720B1 (ko) 2009-02-02 2011-05-24 주식회사 하이닉스반도체 불휘발성 메모리 소자의 동작 방법
KR102572610B1 (ko) 2016-05-17 2023-09-01 에스케이하이닉스 주식회사 반도체 메모리 장치 및 이의 동작 방법
KR102409798B1 (ko) * 2018-01-08 2022-06-16 에스케이하이닉스 주식회사 메모리 시스템 및 그것의 동작 방법
KR102569177B1 (ko) * 2018-11-29 2023-08-23 에스케이하이닉스 주식회사 컨트롤러, 이를 포함하는 메모리 시스템 및 메모리 시스템의 동작 방법
JP2021047963A (ja) * 2019-09-19 2021-03-25 キオクシア株式会社 メモリシステム
KR20210092060A (ko) 2020-01-15 2021-07-23 에스케이하이닉스 주식회사 메모리 장치 및 이의 동작 방법

Also Published As

Publication number Publication date
KR20220101502A (ko) 2022-07-19
US11694740B2 (en) 2023-07-04
US20220223190A1 (en) 2022-07-14

Similar Documents

Publication Publication Date Title
CN110400588B (zh) 存储器装置以及该存储器装置的操作方法
CN110047549B (zh) 存储器系统及其操作方法
US11468921B2 (en) Memory system capable of improving stability of a data read operation of interface circuit, and method of operating the memory system
CN110322918B (zh) 存储器件和操作该存储器件的方法
CN111145812A (zh) 存储器装置及其操作方法
CN110729016B (zh) 存储器装置、存储器系统及操作该存储器装置的方法
CN110120240B (zh) 存储器系统及其操作方法
US10998056B1 (en) Memory system and operating method thereof
US11056177B2 (en) Controller, memory system including the same, and method of operating the memory system
CN110021330B (zh) 存储器系统及其操作方法
US11462272B2 (en) Memory device and operating method thereof
US20210375378A1 (en) Memory device and method of operating the same
CN111857564B (zh) 存储器系统及操作存储器系统的方法
US11694740B2 (en) Memory device, memory system including memory device, and method of operating memory device
CN112017716A (zh) 存储器装置、包括其的存储器系统及存储器系统操作方法
US11955181B2 (en) Memory system and method of operating the same
CN111798908B (zh) 存储器装置及其操作方法
US20210118517A1 (en) Memory device
US20220342602A1 (en) Controller and method of operating the same
CN111681699A (zh) 存储器装置及操作存储器装置的方法
CN113470716A (zh) 半导体存储器设备及其操作方法
CN111798908A (zh) 存储器装置及其操作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination