CN113470716A - 半导体存储器设备及其操作方法 - Google Patents

Abstract

本公开的实施例涉及半导体存储器设备及其操作方法。半导体存储器设备包括存储器单元阵列和外围电路。存储器单元阵列包括至少两个平面。外围电路在单平面操作期间对至少两个平面的所选平面执行存储器操作，并且对至少两个平面的未被选择的平面执行虚设操作。

Description

半导体存储器设备及其操作方法

相关申请的交叉引用

本申请根据35U.S.C.§119(a)要求于2020年3月30日提交的韩国专利申请号10-2020-0038131的优先权，其以全部内容通过引用并入本文。

技术领域

本文所描述的一个或多个实施例涉及半导体存储器设备以及用于操作半导体存储器设备的方法。

背景技术

技术已发展为允许几乎在任何地方、任何时间使用计算系统。普遍使用的计算系统包括便携式电子设备。便携式电子设备的示例包括移动电话、数码相机和笔记本计算机。

可以用作便携式电子设备的主存储器或辅助存储器的一种类型的存储设备是半导体存储器设备。半导体存储器设备由于没有机械驱动部件而具有出色的稳定性、耐久性、信息访问速度和功耗。包括半导体存储器的设备的示例包括通用串行总线(USB)存储器、具有各种接口的存储器卡以及固态驱动装置(SSD)。

存储器设备可以被分类为易失性存储器设备或非易失性存储器设备。非易失性存储器设备具有相对较慢的写入和读取速度，但是即使其电源中断或关闭也可以保留所存储的数据。当其电源中断或关闭时，易失性存储器设备丢失所存储的数据。存储器设备的示例包括只读存储器(ROM)、掩码ROM(MROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦除和可编程ROM(EEPROM)、闪存、相变RAM(PRAM)、磁性RAM(MRAM)、电阻式RAM(RRAM)和铁电型RAM(FRAM)。例如，闪存可以被分类为NOR型闪存和NAND型闪存。

发明内容

实施例提供了包括多个平面的半导体存储器设备以及半导体存储器设备的操作方法，半导体存储器设备具有与所选平面的数目无关的均一的操作电压特性。

根据本公开的一个方面，提供了半导体存储器设备，该半导体存储器设备包括：存储器单元阵列，其包括至少两个平面；以及外围电路，该外围电路被配置为在单平面操作期间对至少两个平面中的所选平面执行存储器操作，并且对至少两个平面中的未被选择的平面执行虚设操作。

根据本公开的另一方面，提供了半导体存储器设备，该半导体存储器设备包括：存储器单元阵列，其包括第一平面和第二平面，其中第一平面和第二平面中的每个平面均包括虚设块(dummy block)和多个正常块(normal block)；以及外围电路，其被配置为在单平面操作中，同时对所选第一平面的多个正常块中的所选正常块执行存储器操作，以及对未被选择的第二平面的虚设块执行虚设操作，并且在多平面操作中，同时对第一平面的所选正常块执行存储器操作，以及对第二平面的多个正常块中的所选正常块中的每个正常块执行存储器操作。

根据本公开的又一方面，提供了用于操作半导体存储器设备的方法，方法包括：基于与多个平面中的一些平面的存储器操作相对应的命令，选择一些平面的正常块；并且同时对正常块执行存储器操作，以及对多个平面中除一些平面之外的其他平面的虚设块执行虚设操作。

根据本公开的又一方面，提供了用于控制半导体存储器的方法，方法包括：对存储器单元阵列的第一平面执行存储器操作；以及对存储器单元阵列的第二平面执行虚设操作，其中第一平面是所选平面，并且第二平面是未被选择的平面，并且其中存储器操作和虚设操作中的至少一个操作在针对存储器单元阵列的单平面操作期间被执行，存储器操作包括读取操作、编程操作和擦除操作中的一者。

附图说明

现在将在下文中参考附图来更全面地描述示例实施例；然而，它们可以以不同的形式体现，并且不应被解释为限于本文中阐述的实施例。相反，提供这些实施例使得本公开将是彻底和完整的，并且将示例实施例的范围完全传达给本领域技术人员。

在附图中，为了图示清楚，尺寸可能被放大。将理解，当一个元素被称为在两个元素“之间”时，它可以是两个元素之间的唯一元素，或者也可以存在一个或多个中间元素。贯穿附图，相同的附图标记指代相同的元素。

图1图示了存储器系统的一个实施例。

图2图示了半导体存储器设备的一个实施例。

图3图示了存储器单元阵列的一个实施例。

图4图示了在第一平面中所包括的存储器块的一个实施例。

图5图示了存储器块的一个实施例。

图6图示了三维存储器块的一个实施例。

图7至图9图示了指示单平面操作和多平面操作中的操作电压特性的电压波形的实施例。

图10图示了用于操作半导体存储器设备的方法的一个实施例。

图11和图12图示了数据段的实施例。

图13图示了根据一个实施例的对未被选择的平面的虚设块执行的虚设操作。

图14图示了存储器系统的一个实施例。

图15图示了存储器系统的一个实施例。

图16图示了存储器系统的一个实施例。

图17图示了存储器系统的一个实施例。

具体实施方式

本文所公开的具体结构或功能描述仅是例示性的，以描述本公开的实施例。本公开的实施例可以以各种形式来实现，并且不能被解释为限于本文中阐述的实施例。

在下文中，将参考附图来详细描述本公开的各种实施例，以使得本领域技术人员能够容易地实现本公开的技术精神。

图1图示了存储器系统1000的一个实施例，存储器系统1000包括存储器设备1100和控制器1200。存储器设备1100包括多个半导体存储器设备100，多个半导体存储器设备100可以被划分为多个组GR1至GRn。在该实施例中，多个组GR1至GRn分别通过第一至第n信道CH1至CHn而与控制器1200通信。例如，将参考图2来描述半导体存储器设备100的实施例。

组GR1至GRn中的每个组通过信道中的相应的一个信道而与控制器1200通信。控制器1200通过多个信道CH1至CHn来控制存储器设备1100的多个半导体存储器设备100。半导体存储器设备100中的每个半导体存储器设备可以包括具有多个存储器块的多个平面。半导体存储器设备100可以执行在多个平面中选择一个平面并操作所选平面的单平面操作，以及同时选择多个平面并操作所选平面的多平面操作。在多平面操作中，两个或更多个所选平面的操作时段可以彼此重叠。

根据一个实施例，半导体存储器设备100可以控制在单平面操作中待对未被选择的平面中所包括的虚设块执行的虚设操作。因此，在一个实施例中，半导体存储器设备100在单平面操作和多平面操作中可以具有相似的操作电压特性。

控制器1200被耦合在主机1400和存储器设备1100之间。控制器1200响应于来自主机1400的请求而访问存储器设备1100。例如，控制器1200可以响应于从主机1400接收的请求来控制存储器设备1100的各种操作(例如，读取、写入、擦除和后台操作)。控制器1200可以用作存储器设备1100和主机1400之间的接口，并且可以驱动用于控制存储器设备1100的固件或其他指令。

主机1400控制存储器系统1000，并且可以包括便携式电子设备(例如，计算机、PDA、PMP、MP3播放器、相机、摄录像机和移动电话)。主机1400可以通过一个或多个对应命令来请求存储器系统1000的各种操作(例如，写入操作、读取操作、擦除操作和/或其他操作)。

在一个实施例中，控制器1200和存储器设备1100可以被集成到一个半导体设备中。例如，控制器1200和存储器设备1100可以被集成到一个半导体设备中而构成存储器卡。示例包括PC卡(个人计算机存储器卡国际协会(PCMCIA))、紧凑型闪存(CF)卡、智能媒体卡(SM或SMC)、记忆棒、多媒体卡(MMC、RS-MMC或MMCmicro)、SD卡(SD、miniSD、microSD或SDHC)或通用闪存(UFS)。

在一个实施例中，控制器1200和存储器设备1100可以被集成到一个半导体设备中来构成半导体驱动装置(固态驱动装置(SSD))。半导体驱动装置SSD包括被配置为将数据存储在半导体存储器中的存储设备。当存储器系统1000被用作半导体驱动装置(SDD)时，可以显著改进与存储器系统1000耦合的主机1400的操作速度。

在一个实施例中，存储器系统1000可以被提供作为电子设备的各种组件之一。示例包括计算机、超移动PC(UMPC)、工作站、上网本、个人数字助理(PDA)、便携式计算机、Web平板电脑、无线电话、移动电话、智能电话、电子书、便携式多媒体播放器(PMP)、便携式游戏机、导航系统、黑匣子、数码相机、3维电视、数字录音机、数字音频播放器、数字图片记录器、数字图片播放器、数字视频记录器、数字视频播放器、能够在无线环境中发射/接收信息的设备、构成家庭网络的各种电子设备之一、构成计算机网络的各种电子设备之一、构成远程信息处理网络的各种电子设备之一、RFID设备或构成计算系统的各种组件之一。

存储器设备1100或存储器系统1000可以以各种形式被封装。示例包括叠层封装(PoP)、球栅阵列(BGA)、芯片级封装(CSP)、塑料引线芯片载体(PLCC)、塑料双列直插式封装(PDIP)、Waffle封装式管芯、晶片形式的管芯、板载芯片(COB)、陶瓷双列直插式封装(CERDIP)、塑料公制四方扁平封装(PMQFP)、薄型四方扁平封装(TQFP)、小尺寸集成电路(SOIC)、收缩小尺寸封装(SSOP)、薄型小尺寸封装(TSOP)、系统级封装(SIP)、多芯片封装(MCP)、晶片级预制封装(WFP)或晶片级加工堆叠封装(WSP)。

图2图示了图1所示的半导体存储器设备100的一个实施例。参考图2，半导体存储器设备100可以包括存储数据的存储器单元阵列10。半导体存储器设备100可以包括外围电路200，外围电路200被配置为执行用于将数据存储在存储器单元阵列10中的编程操作、用于输出所存储的数据的读取操作以及用于擦除所存储的数据的擦除操作。编程操作、读取操作或擦除操作可以被定义为一般操作或存储器操作。

半导体存储器设备100可以包括控制逻辑300，控制逻辑300在控制器(例如，图1中的1200)的控制下控制外围电路200。控制逻辑300可以响应于从控制器(例如，图1中的1200)接收的设置参数或设置特征而控制外围电路200执行单平面操作或多平面操作。在单平面操作中对在所选平面中所包括的所选存储器块的一般操作中，控制逻辑300可以控制外围电路200与一般操作一起执行对未被选择的平面中所包括的虚设块的虚设操作。

存储器单元阵列10可以包括多个存储器块MB1至MBk 11(k是正整数)。局部线LL和位线BL1至BLm(m是正整数)可以耦合至存储器块MB1至MBk 11。例如，局部线LL可以包括第一选择线、第二选择线和布置在第一选择线和第二选择线之间的多个字线。而且，局部线LL可以包括布置在第一选择线和字线之间以及第二选择线和字线之间的虚设线。第一选择线可以是源极选择线，并且第二选择线可以是漏极选择线。例如，局部线LL可以包括字线、漏极和源极选择线以及源极线SL。在一个实施例中，局部线LL可以进一步包括虚设线。例如，局部线LL可以进一步包括管线。

局部线LL可以分别耦合至存储器块MB1至MBk 11。位线BL1至BLm可以共同地耦合至存储器块MB1至MBk 11。存储器块MB1至MBk 11可以以二维或三维结构实现。在一个示例中，可以在具有二维结构的存储器块11中沿与衬底平行的方向布置存储器单元。在另一示例中，可以在具有三维结构的存储器块11中沿垂直于衬底的方向布置存储器单元。

存储器单元阵列10可以包括至少两个平面。将参考图3来描述包括至少两个平面的示例。

外围电路200可以被配置为在控制逻辑300的控制下对所选存储器块11执行各种操作(例如，编程、读取和擦除操作)。例如，外围电路200可以包括电压发生电路210、行解码器220、页面缓冲器组230、列解码器240、输入/输出电路250、通过/失败检查电路260和源极线驱动器270。

电压发生电路210可以响应于操作信号OP_CMD而针对编程、读取和擦除操作生成各种操作电压Vop。另外，电压发生电路210可以响应于操作信号OP_CMD而将局部线LL选择性地放电。例如，电压发生电路210可以在控制逻辑300的控制下生成编程电压、验证电压、通过电压和选择晶体管操作电压。

行解码器220可以响应于行解码器控制信号AD_signals而将操作电压Vop传送到与所选存储器块11耦合的局部线LL。例如，行解码器220可以响应于行解码器控制信号AD_signals，将由电压发生电路210生成的操作电压(例如，编程电压、验证电压、读取电压、通过电压等)选择性地施加到局部线LL中的字线。

例如，在编程电压施加操作中，行解码器220可以响应于行解码器控制信号AD_signals而将由电压发生电路210生成的编程电压施加到局部线LL中的所选字线，并且可以将由电压发生电路210生成的通过电压施加到其他未被选择的字线。在读取操作中，行解码器220可以响应于行解码器控制信号AD_signals而将由电压发生电路210生成的读取电压施加至逻辑线LL中的所选字线，并且可以将由电压发生电路210生成的通过电压施加到其他未被选择的字线。

行解码器220可以在单平面操作中控制在未被选择的平面中所包括的虚设块的字线。例如，行解码器220可以在单平面操作期间，在对所选平面的所选存储器块的编程操作中，将编程电压施加到未被选择的平面中包括的虚设块的字线。例如，行解码器220可以在单平面操作期间，在对所选平面的所选存储器块的读取操作中，将读取电压施加到未被选择的平面的虚设块的字线。例如，在单平面操作期间，行解码器220可以在对所选平面的所选存储器块的擦除操作中，使得未被选择的平面的虚设块的字线浮置。

页面缓冲器组230可以包括与位线BL1至BLm耦合的多个页面缓冲器PB1至PBm231。页面缓冲器PB1至PBm 231可以响应于页面缓冲器控制信号PBSIGNALS而操作。例如，页面缓冲器PB1至PBm 231可以临时存储在编程操作中待被编程的数据，或者可以在读取或验证操作中感测位线BL1至BLm的电压或电流。另外，页面缓冲器PB1至PBm 231可以在擦除操作中使得位线BL1至BLm浮置，或向位线BL1至BLm施加擦除电压。

另外，页面缓冲器PB1至PBm 231可以在单平面操作中控制未被选择的平面中包括的虚设块的位线BL1至BLm。例如，在单平面操作期间，页面缓冲器PB1至PBm 231可以在对所选平面的所选存储器块的编程操作中，将编程禁止电压(例如，电源电压Vcc)施加到未被选择的平面中的虚设块的位线BL1至BLm。例如，在单平面操作期间，页面缓冲器PB1至PBm 231可以在对所选平面的所选存储器块的读取操作中，将接地电压(例如，0V)施加到未被选择的平面中的位线BL1至BLm。在一个情况下，在单平面操作期间，页面缓冲器PB1至PBm 231可以在对所选平面的所选存储器块的擦除操作中，将未被选择的平面中的虚设块的位线BL1至BLm浮置，或者将擦除电压施加到未被选择的平面中虚设块的位线BL1至BLm。

列解码器240可以响应于列地址CADD而在输入/输出电路250和页面缓冲器组230之间传送数据。例如，列解码器240可以通过数据线DL而与页面缓冲器231交换数据，或者可以通过列线CL而与输入/输出电路250交换数据。

输入/输出电路250可以将从控制器(例如，图1中的1200)接收的设置参数或设置特征、命令CMD和地址ADD传送到控制逻辑300。另外，输入/输出电路250可以与列解码器240交换数据DATA。

在验证操作中，通过/失败检查电路260可以响应于允许比特VRY_BIT<#>来生成参考电流，并且可以通过将从页面缓冲器组230接收的感测电压VPB与由参考电流生成的参考电压进行比较来生成通过信号PASS或失败信号FAIL。而且，在一个实施例中，通过/失败检查电路260可以总是在单平面操作中生成并输出与未被选择的平面相对应的通过/失败信号PASS/FAIL作为通过信号PASS。

源极线驱动器270可以通过源极线SL耦合到在存储器单元阵列10中所包括的存储器单元，并且可以控制向源极线SL施加的电压。源极线驱动器270可以从控制逻辑300接收源极线控制信号CTRL_SL，并且可以基于源极线控制信号CTRL_SL来控制向源极线SL施加的源极线电压(例如，擦除电压)。

此外，源极线驱动器270可以在单平面操作中控制未被选择的平面中的虚设块的源极线SL。例如，在单平面操作期间，源极线驱动器270可以在对所选平面的所选存储器块的编程操作中，将电源电压Vcc施加到未被选择的平面中的虚设块的源极线。例如，源极线驱动器270可以在单平面操作期间，在对所选平面的所选存储器块的读取操作中，将接地电压(例如，0V)施加到在未被选择的平面中所包括的源极线。在一个实施例中，在单平面操作期间，源极线驱动器270可以在对所选平面的所选存储器块的擦除操作中，将擦除电压施加到未被选择的平面中的虚设块的源极线SL。

控制逻辑300可以响应于命令CMD和地址ADD，通过输出操作信号OP_CMD、行解码器控制信号AD_signals、页面缓冲器控制信号PBSIGNALS、源极线控制信号CTRL_SL和允许比特VRY_BIT<#>来控制外围电路200执行操作(例如，编程操作、读取操作、擦除操作等)。此外，控制逻辑300可以控制外围电路200，使得半导体存储器设备100响应于设置参数或设置特征而以单平面操作或多平面操作进行操作。另外，在单平面操作中，控制逻辑300可以控制外围电路200对未被选择的平面中所包括的虚设块执行虚设操作。

图3图示了存储器单元阵列10的一个实施例，存储器单元阵列10可以包括至少两个平面：第一平面Plane 0和第二平面Plane 1。在另一实施例中，存储器单元阵列10可以包括不同数目的平面(例如，四个或更多平面)。

第一平面Plane 0可以包括多个存储器块MB1至MBj。多个存储器块MB1至MBj中的至少一个存储器块MB1可以被定义为虚设块DB。其他存储器块MB2至MBj可以被定义为正常块。

第二平面Plane 1可以包括多个存储器块MBj+1至MBk。多个存储器块MBj+1中的至少一个存储器块MBj+1可以被定义为虚设块DB。其他存储器块MBj+2至MBk可以被定义为正常块。在一个实施例中，第一平面Plane 0和第二平面Plane 1可以包括相同数目的存储器块。第一平面Plane 0和第二平面Plane 1可以彼此相邻。

第一平面Plane 0中的正常块MB2至MBj和第二平面Plane 1中的正常块MBj+2至MBk是如下的存储器块：其在半导体存储器设备的正常操作中被选择，以在其上执行编程操作、读取操作或擦除操作。

在第二平面Plane 1的单平面操作中，对第一平面Plane 0中的虚设块MB1执行虚设操作。例如，可以在对第二平面Plane 1的所选存储器块的操作中，对第一平面Plane 0的虚设块MB1执行虚设操作。可以在第一平面Plane 0的单平面操作中，对第二平面Plane 1中的虚设块MBj+1执行虚设操作。例如，在对第一平面Plane 0的所选存储器块的操作中，对第二平面Plane 1的虚设块MBj+1执行虚设操作。

图4图示了在图3所示的第一平面Plane 0中包括的存储器块的一个实施例。第一平面Plane 0和第二平面Plane 1(例如，图3所示)中的存储器块可以具有相同的结构。将作为代表性示例来描述第一平面Plane 0的结构。

参考图4，第一平面Plane 0中的多个存储器块MB1至MBj可以沿方向Y彼此间隔开，位线BL1至BLm在方向Y上延伸。例如，第一至第j存储器块MB1至MBj可以沿第二方向Y彼此间隔开，并且可以包括沿第三方向Z堆叠的多个存储器单元。第一至第j存储器块MB1至MBj中的一个或多个存储器块的配置示例将参考图5和图6来描述。

图5图示了存储器块11的一个实施例，存储器块11可以表示图4所示的存储器块。参考图5，在存储器块11中，彼此平行布置的多个字线WL1至WL16可以被耦合在第一选择线和第二选择线之间。第一选择线可以是源极选择线SSL，第二选择线可以是漏极选择线DSL。在一个示例中，存储器块11可以包括在位线BL1至BLm与源极线SL之间被耦合的多个串ST。位线BL1至BLm可以分别被耦合到串ST，并且源极线SL可以共同地耦合到串ST。串ST可以彼此相同地配置。因此，作为示例，将详细描述耦合到第一位线BL1的串ST。

串ST可以包括串联耦合在源极线SL和第一位线BL1之间的源极选择晶体管SST、多个存储器单元MC1至MC16和漏极选择晶体管DST。在一个串ST中可以包括至少一个源极选择晶体管SST和至少一个漏极选择晶体管DST。在一个实施例中，在一个串ST中可以包括数目大于存储器单元MC1至MC16的数目的若干存储器单元。

选择晶体管SST可以具有耦合至源极线SL的源极，并且漏极选择晶体管DST可以具有耦合至第一位线BL1的漏极。存储器单元MC1至MC16可以串联耦合在源极选择晶体管SST和漏极选择晶体管DST之间。不同串ST中的源极选择晶体管SST的栅极可以耦合至源极选择线SSL，不同串ST中的漏极选择晶体管DST的栅极可以耦合至漏极选择线DSL，并且不同串ST中的存储器单元MC1至MC16的栅极可以耦合到多个字线WL1至WL16。在不同串ST中的存储器单元中的、耦合到同一字线的存储器单元组被称为物理页面PPG。因此，在存储器块11中可以包括数目与字线WL1至WL16的数目相对应的物理页面PPG。

一个存储器单元可以存储一比特的数据，因此可以被称为单级单元(SLC)。一个物理页面PPG可以存储一个逻辑页面(LPG)数据。一个LPG数据可以包括与一个物理页面PPG中的单元的数目相对应的数据比特。附加地，一个存储器单元可以存储两比特或更多比特的数据，因此可以被称为多级单元(MLC)。一个物理页面PPG可以存储两个或更多个LPG数据。

图6图示了三维配置的存储器块的一个实施例。参考图6，第一平面Plane 0可以包括多个存储器块MB1至MBj11。存储器块11中的每个存储器块可以包括多个串ST11至ST1m和ST21至ST2m。多个串ST11至ST1m和ST21至ST2m中的每个串可沿竖直方向(Z方向)延伸。在存储器块11中，可以在行方向(X方向)上布置m个串。尽管在图6中图示了在列方向(Y方向)上布置两个串的情况，但是在一个实施例中，可以在列方向(Y方向)上布置不同数目(例如，三个或更多串)。

多个串ST11至ST1m和ST21至ST2m中的每个串可以包括至少一个源极选择晶体管SST、第一至第n存储器单元MC1至MCn以及至少一个漏极选择晶体管DST。

每个串的源极选择晶体管SST可以被耦合在源极线SL和存储器单元MC1至MCn之间。布置在同一行上的串的源极选择晶体管可以被耦合到相同的源极选择线。布置在第一行上的串ST11至ST1m的源极选择晶体管可以被耦合到第一源极选择线SSL1。布置在第二行上的串ST21至ST2m的源极选择晶体管可以被耦合到第二源极选择线SSL2。在一个实施例中，串ST11至ST1m和ST21至ST2m的源极选择晶体管可以共同地耦合到一个源极选择线。

每个串的第一至第n存储器单元MC1至MCn可以在源极选择晶体管SST和漏极选择晶体管DST之间彼此串联耦合。第一至第n存储器单元MC1至MCn的栅极可以分别耦合至第一至第n字线WL1至WLn。

在一个实施例中，第一至第n存储器单元MC1至MCn中的至少一个存储器单元可以用作虚设存储器单元。在这种情况下，可以稳定地控制对应串的电压或电流。因此，可以改进在存储器块11中存储的数据的可靠性。

每个串的漏极选择晶体管DST可以被耦合在位线与存储器单元MC1至MCn之间。沿行方向布置的串的漏极选择晶体管DST可以被耦合至沿行方向延伸的漏极选择线。在第一行上布置的串ST11至ST1m的漏极选择晶体管DST可以被耦合至第一漏极选择线DSL1。在第二行上布置的串ST21至ST2m的漏极选择晶体管DST可以被耦合至第二漏极选择线DSL2。

在多个存储器块MB1至MBk中，一个存储器块可以与另一存储器块共享字线WL1至WLn。共享字线WL1和WLn的存储器块可以被认为是共享存储器块。

图7至图9图示了电压波形图的实施例，电压波形图指示单平面操作和多平面操作中的操作电压特性之间的差异。在这些实施例中的一个或多个中，如图2所示，多个平面可以共享电压发生电路210和行解码器220。因此，在编程操作和读取操作中，多个平面中的每个平面通过行解码器220来接收由电压发生电路210生成的操作电压Vop。

图7图示了与从多个平面中选择一个平面、然后对所选平面执行操作的单平面操作相对应的第一曲线。在这种情况下，由电压发生电路210生成的编程电压可以仅被提供给所选平面的所选存储器块。图7还包括与同时选择多个平面、然后对所选平面执行操作的多平面操作相对应的第二曲线。在这种情况下，由电压发生电路210生成的编程电压可以被提供给多个所选平面中的每个所选平面的所选存储器块。

因此，在多平面操作中针对所选存储器块的字线的加载值可以相对大于在单平面操作中针对所选存储器块的字线的加载值。结果，编程电压在多平面操作中达到目标电平的时间可以比编程电压在单平面操作中达到目标电平的时间更长。因此，单平面操作和多平面操作中的编程操作特性可以彼此不同。

图8图示了与在多个平面中选择一个平面、然后对所选平面执行操作的单平面操作相对应的第一曲线。在这种情况下，由电压发生电路210生成的读取电压仅被提供给所选平面的所选存储器块。图8还包括与多平面操作相对应的第二曲线，多平面操作是同时选择多个平面、然后对所选平面执行操作。在这种情况下，由电压发生电路210生成的读取电压被提供给多个所选平面中的每个所选平面的所选存储器块。

因此，在多平面操作中针对所选存储器块的字线的加载值可以相对大于在单平面操作中针对所选存储器块的字线的加载值。结果，读取电压在多平面操作中达到目标电平的时间比读取电压在单平面操作中达到目标电平的时间长。因此，单平面操作和多平面操作中的读取操作特性可以彼此不同。

在一个实施例中，多个平面可以共享图2所示的源极线驱动器270。因此，多个平面中的每个平面可以通过源极线SL来接收在擦除操作中由源极线驱动器270生成的擦除电压。

图9包括与在多个平面之中选择一个平面、然后对所选平面进行操作的单平面操作相对应的第一曲线。在这种情况下，由源极线驱动器270生成的擦除电压仅被提供给所选平面的所选存储器块。图9包括与同时选择多个平面并对所选平面进行操作的多平面操作相对应的第二曲线。在这种情况下，由源极线驱动器270生成的擦除电压被提供给多个所选平面中的每个所选平面的所选存储器块。

因此，在多平面操作中针对所选存储器块的源极线SL的加载值可以相对大于在单平面操作中针对所选存储器块的源极线SL的通过值。结果，擦除电压在多平面操作中达到目标电平的时间可以比擦除电压在单平面操作中达到目标电平的时间更长。因此，单平面操作和多平面操作中的擦除操作特性可以彼此不同。

图10图示了用于操作半导体存储器设备的方法的一个实施例，并且图11和图12图示了数据段的示例。可以参考图1至图12来描述方法实施例。此外，在该实施例中，存储器单元阵列可以包括两个平面，并且在单平面操作中对从两个平面中选择的一个平面执行操作。另外，在多平面操作中对存储器单元阵列中的两个平面两者执行操作。

在操作S1010中，半导体存储器设备100从控制器1200接收一个或多个数据段。一个数据段可以利用设置参数、地址ADD、数据DATA以及与编程操作、读取操作或擦除操作相对应的命令CMD来进行配置。这样的数据段的一个示例在图11中示出。当命令CMD对应于读取操作或擦除操作时，数据段可以不包括数据DATA或可以包括无效数据。设置参数可以是与半导体存储器设备100的参数设置操作相对应的命令，并且可以包括指示半导体存储器设备100的操作将作为单平面操作来执行还是作为多平面操作来执行的信息。

另一数据段可以利用设置特征、地址ADD、数据DATA以及与编程操作、读取操作或擦除操作相对应的命令CMD来进行配置。这样的数据段的示例在图12中示出。当命令CMD对应于读取操作或擦除操作时，数据段可以不包括数据DATA或可以包括无效数据。设置特征可以是模式命令，模式命令指示半导体存储器设备100的操作将作为单平面操作或多平面操作来执行。

在操作S1020中，半导体存储器设备100的控制逻辑300根据所接收的数据段的设置参数或设置特征来确定操作是单平面操作还是多平面操作。当在S1020中确定操作是单平面操作时(是)，则在操作S1030中，控制逻辑300可以基于设置参数或设置特征来选择未被选择的平面(例如，第二平面Plane 1)的虚设块MBj+1。

在操作S1040中，控制逻辑300响应于所接收的数据段中的地址ADD和命令CMD而对所选平面(例如，第一平面Plane 0)的所选存储器块(例如，MB2)执行编程操作、读取操作或擦除操作。

在编程操作中，与所选存储器块MB2相对应的页面缓冲器PB1至PBm 231接收并临时存储待被编程的数据DATA，并且可以基于临时存储的数据DATA来调整与所选存储器块MB2耦合的位线BL1至BLm的电位电平。电压发生电路210响应于操作信号OP_CMD而生成并输出编程电压和通过电压。行解码器220响应于行解码器控制信号AD_signals，通过将(由电压发生电路210生成的)编程电压和通过电压施加到第一平面Plane 0的所选存储器块MB2的字线来执行编程操作。

在读取操作中，电压发生电路210响应于操作信号OP_CMD而生成并输出读取电压和通过电压。行解码器220响应于行解码器控制信号AD_signals而将(由电压发生电路210生成的)读取电压和通过电压施加到第一平面Plane 0的所选存储器块MB2的字线。与所选存储器块MB2相对应的页面缓冲器PB1至PBm 231通过感测所选存储器块MB2的位线BL1至BLm的电压或电流来执行读取操作。

在擦除操作中，源极线驱动器270将擦除电压施加到第一平面Plane 0的所选存储器块MB2的源极线SL。与所选存储器块MB2相对应的页面缓冲器PB1至PBm 231将擦除电压施加至所选存储器块MB2的位线BL1至BLm，或将所选存储器块MB2的位线BL1至BLm浮置。

在第一平面Plane 0的所选存储器块MB2的上述操作中，控制逻辑300控制外围电路200来对未被选择的平面(例如，第二平面Plane1)的虚设块MBj+1执行虚设操作。例如，当对所选存储器块的编程操作被执行时，外围电路200对虚设块MBj+1执行虚设编程操作；当对所选存储器块MB2的读取操作被执行时，外围电路200对虚设块MBj+1执行虚设读取操作；并且当对所选存储器块MB2的擦除操作被执行时，外围电路200对虚设块MBj+1执行虚设擦除操作。

当在操作S1020中确定操作是多平面操作时(否)，在操作S1050中，控制逻辑300基于设置参数或设置特征来控制外围电路200对第一平面Plane 0的所选存储器块(例如，MB2)和第二平面Plane 1的所选存储器块(例如，MBk)执行编程操作、读取操作和擦除操作。

在编程操作中，与所选存储器块MB2相对应的页面缓冲器PB1至PBm 231接收并临时存储待被编程的数据DATA，并且可以基于临时存储的数据DATA来调整与所选存储器块MB2耦合的位线BL1至BLm的电位电平。附加地，与所选存储器块MBk相对应的页面缓冲器PB1至PBm 231接收并临时存储待被编程的数据DATA，并且可以基于临时存储的数据DATA来调整与所选存储器块MBk耦合的位线BL1至BLm的电位电平。

电压发生电路210响应于操作信号OP_CMD而生成并输出编程电压和通过电压。通过响应于行解码器控制信号AD_signals而将(由电压发生电路210生成的)编程电压和通过电压施加到第一平面Plane0的所选存储器块MB2的字线以及第二平面Plane 1的所选存储器块MBk的字线中的每个字线，行解码器220同时对存储器块MB2和存储器块MBk分别执行编程操作。

在读取操作中，电压发生电路210响应于操作信号OP_CMD而生成并输出读取电压和通过电压。行解码器220响应于行解码器控制信号AD_signals，将(由电压发生电路210生成的)读取电压和通过电压施加到第一平面Plane 0的所选存储器块MB2的字线和第二平面Plane 1的所选存储器块MBk的字线中的每个字线。与所选存储器块MB2相对应的页面缓冲器PB1至PBm 231通过感测所选存储器块MB2的位线BL1至BLm的电压或电流来执行读取操作。与所选存储器块MBk相对应的页面缓冲器PB1至PBm 231通过感测所选存储器块MBk的位线BL1至BLm的电压或电流来执行读取操作。

在擦除操作中，源极线驱动器270将擦除电压施加到第一平面Plane 0的所选存储器块MB2的源极线SL和第二平面Plane 1的所选存储器块MBk的源极线SL。与所选存储器块MB2相对应的页面缓冲器PB1至PBm 231将擦除电压施加到所选存储器块MB2的位线BL1至BLm，或使所选存储器块MB2的位线BL1至BLm浮置。与所选存储器块MBk相对应的页面缓冲器PB1至PBm 231将擦除电压施加至所选存储器块MBk的位线BL1至BLm，或使所选存储器块MBk的位线BL1至BLm浮置。

在上述实施例中，在与选择一个平面相对应的单平面操作中，对未被选择的平面执行虚设操作。在一个实施例中，当存储器单元阵列包括至少三个平面时，在对至少一个所选平面的一般操作中，可以对所有平面中的所有未被选择的平面执行虚设操作。

图13图示了对未被选择的平面的虚设块执行虚设操作的一个示例。可以参考图2、图3和图13来描述对虚设块的虚设操作。

在虚设编程操作中，编程电压被施加到虚设块的字线WL。例如，图2的电压发生电路210可以在单平面操作期间，在对所选平面的编程操作中以及在对未被选择的平面的虚设编程操作中生成编程电压。行解码器220可以将编程电压同时施加到所选平面的所选存储器块的字线和未被选择的平面的虚设块的字线。

附加地，与未被选择的平面的虚设块相对应的页面缓冲器PB1至PBm 231可以将编程禁止电压(例如，Vcc)施加到虚设块的位线BL1至BLm。因此，尽管编程电压被施加到字线，但是编程禁止电压被施加到位线BL1至BLm，使得未被选择的平面的虚设块未被编程。源极线驱动器270可以将电源电压Vcc施加到虚设块的源极线SL。附加地，通过/失败检查电路260在对虚设块的虚设编程操作期间，在编程状态检查操作中始终输出通过信号PASS。

在虚设读取操作或虚设验证操作中，读取电压或验证电压可以被施加到虚设块的字线WL。例如，图2的电压发生电路210可以在单平面操作期间，在对所选平面的读取操作或验证操作以及对未被选择的平面的虚设读取操作或虚设验证操作中，生成读取电压或验证电压。行解码器220可以将读取电压或验证电压同时施加到所选平面的所选存储器块的字线和未被选择的平面的虚设块的字线。

附加地，与未被选择的平面的虚设块相对应的页面缓冲器PB1至PBm 231通过将0V施加到虚设块的位线BL1至BLm来防止虚设块的单元电流流动。另外，与未被选择的平面的虚设块相对应的页面缓冲器PB1至PBm 231可以被设置为使得针对虚设读取操作的虚设数据(例如，“1”)被存储。虚设数据可以在虚设读取操作之后的数据输出操作中被输出。附加地，源极线驱动器270可以通过向虚设块的源极线SL施加0V来防止单元电流流动。

在虚设擦除操作中，擦除电压被施加到虚设块的源极线SL。例如，图2的源极线驱动器270通过在单平面操作期间，在对所选平面的擦除操作以及对未被选择的平面的虚设擦除操作中生成擦除电压，将擦除电压同时施加到所选平面的所选存储器块的源极线SL和未被选择的平面的虚设块的源极线SL。

与未被选择的平面的虚设块相对应的页面缓冲器PB1至PBm 231可以将擦除电压施加到虚设块的位线BL1至BLm，或使虚设块的位线BL1至BLm浮置。

行解码器220使未被选择的平面的虚设块的字线浮置。因此，即使当擦除电压被施加到未被选择的平面的虚设块的源极线SL和位线BL1至BLm时，虚设块也不会被擦除。附加地，在一个实施例中，通过/失败检查电路260可以在对虚设块的虚设擦除操作期间，始终在擦除状态检查操作中输出通过信号PASS。

如上所述，根据一个或多个实施例，可以在单平面操作中同时执行对所选平面的所选存储器块的操作和对未被选择的平面的虚设块的虚设操作。所选平面和未被选择的平面可以在单平面操作中同时操作，使得可以获得与多平面操作相似的操作电压特性。

图14图示了可以例如与蜂窝电话、智能电话、平板PC、个人数字助理(PDA)或无线通信设备相对应地实现的存储器系统30000的一个实施例。

参考图14，存储器系统30000可以包括：存储器设备、和能够控制存储器设备1100的操作的控制器(例如，图1的存储器设备1100和控制器1200)。控制器1200可以在处理器3100的控制下，控制存储器设备1100的数据访问操作(例如，编程操作、擦除操作、读取操作等)。

在控制器1200的控制下，在存储器设备1100中编程的数据可以通过显示器3200来输出。

无线电收发机3300可以通过天线ANT来发射/接收无线电信号。例如，无线电收发机3300可以将通过天线ANT接收的无线电信号改变为可以由处理器3100处理的信号。因此，处理器3100可以处理从无线电收发机3300输出的信号，并将经处理的信号发射至控制器1200或显示器3200。控制器1200可以将由处理器3100处理的信号发射到存储器设备1100。

此外，无线电收发机3300可以将从处理器3100输出的信号改变为无线电信号，并且通过天线ANT将经改变的无线电信号输出至外部设备。输入设备3400能够输入用于控制处理器3100的操作的控制信号或待由处理器3100处理的数据。输入设备可以包括诸如触摸板或计算机鼠标、小键盘或键盘的指点设备。处理器3100可以控制显示器3200的操作，使得从控制器1200输出的数据、从无线电收发机3300输出的数据或从输入设备3400输出的数据通过显示器3200而被输出。

在一些实施例中，能够控制存储器设备1100的操作的控制器1200可以被实现为处理器3100的一部分，或者可以被实现为与处理器3100分离的芯片。

图15图示了存储器系统40000的一个实施例，存储器系统40000例如可以与个人计算机(PC)、平板PC、上网本、电子阅读器、个人数字助理(PDA)、便携式多媒体播放器(PMP)、MP3播放器或MP4播放器相对应地实现。

参考图15，存储器系统40000可以包括存储器设备和能够控制存储器设备1100的数据处理操作的控制器(例如，图1的存储器设备1100和控制器1200)。处理器4100可以根据通过输入设备4200输入的数据，通过显示器4300来输出在存储器设备1100中存储的数据。例如，输入设备4200可以被实现为诸如触摸板或计算机鼠标、小键盘或键盘的指点设备。

处理器4100可以控制存储器系统40000的整体操作，并且可以控制控制器1200的操作。在一些实施例中，能够控制存储器设备1100的操作的控制器1200可以被实现为处理器4100的一部分，或者可以实现为与处理器4100分离的芯片。

图16图示了存储器系统50000的一个实施例，存储器系统50000例如可以与图像处理设备(例如，数码相机、附接有数码相机的移动终端、附接有数码相机的智能电话或附接有数码相机的平板PC)相对应地实现。

存储器系统50000可以包括存储器设备和能够控制存储器设备1100的数据处理操作(例如，编程操作、擦除操作或读取操作)的控制器(例如，图1的存储器设备1100和控制器1200)。在操作中，存储器系统50000的图像传感器5200可以将光学图像转换为数字信号，并且经转换的数字信号可以被发射到处理器5100或控制器1200。在处理器5100的控制下，经转换的数字信号可以通过显示器5300输出，或可以通过控制器1200而被存储在存储器设备1100中。附加地，在存储器设备1100中存储的数据可以在处理器5100或控制器1200的控制下通过显示器5300输出。

在一些实施例中，能够控制存储器设备1100的操作的控制器1200可以被实现为处理器5100的一部分，或者可以被实现为与处理器5100分离的芯片。

图17图示了存储器系统70000的一个实施例，存储器系统70000例如可以被实现为存储器卡或智能卡。存储器系统70000可以包括存储器设备和控制器(例如，图1的存储器设备1100和控制器1200)以及卡接口7100。控制器1200可以控制存储器设备1100和卡接口7100之间的数据交换。在一些实施例中，卡接口7100可以是安全数字(SD)卡接口、多媒体卡(MMC)接口或另一类型的接口。

卡接口7100可以根据主机60000的协议在主机60000和控制器1200之间接口数据交换。在一些实施例中，卡接口7100可以支持通用串行总线(USB)协议和芯片内(IC)-USB协议。卡接口7100可以包括能够支持由主机60000所使用的协议的硬件、嵌入在硬件中的软件或信号传输方案。

当存储器系统70000被耦合到主机60000(例如，PC、平板电脑、数码相机、数字音频播放器、蜂窝电话、视频游戏机或数字机顶盒)的主机接口6200时，主机接口6200可以在微处理器6100的控制下，通过卡接口7100和控制器1200来执行与存储器设备1100的数据通信。

根据一个或多个前述实施例，半导体存储器设备包括多个平面，不论所选平面的数目如何，多个平面均实现均一的操作电压特性。

尽管已参考本公开的某些实施例示出和描述了本公开，但是本领域技术人员将理解，在不脱离如所附权利要求书及其等同物所限定的本公开的精神和范围的情况下，可以在形式和细节上进行各种改变。因此，本公开的范围不应当限于上述实施例，而不仅应当由所附权利要求书而且还应当由其等同物来确定。

在上述实施例中，可以选择性地执行所有步骤或可以省略部分步骤。在每个实施例中，步骤不一定根据所描述的顺序来执行，并且可以被重新布置。在本说明书和附图中公开的实施例仅是用于便于理解本公开的示例，并且本公开不限于此。即，对于本领域技术人员显而易见的是，可以基于本公开的技术范围进行各种修改。

同时，已在附图和说明书中描述了本公开的各种实施例。尽管此处使用了特定术语，但是这些术语仅是为了解释本公开的实施例。因此，本公开不限于上述实施例，并且在本公开的精神和范围内可以存在许多变化。对于本领域技术人员应显而易见的是，除了本文所公开的实施例之外，还可以基于本公开的技术范围进行各种修改。

Claims (20)

1.一种半导体存储器设备，包括：

存储器单元阵列，包括至少两个平面；以及

外围电路，被配置为：在单平面操作期间对所述至少两个平面中的所选平面执行存储器操作，并且对所述至少两个平面中的未被选择的平面执行虚设操作。

2.根据权利要求1所述的半导体存储器设备，还包括：

控制逻辑，被配置为基于设置特征或设置参数，控制所述外围电路执行所述单平面操作或多平面操作，其中所述多平面操作包括对所述存储器单元阵列中的所述至少两个平面同时执行所述存储器操作。

3.根据权利要求1所述的半导体存储器设备，其中所述至少两个平面中的每个平面包括多个正常块和至少一个虚设块。

4.根据权利要求3所述的半导体存储器设备，其中在所述单平面操作期间，所述外围电路在对所述所选平面执行的编程操作中，对所述未被选择的平面执行虚设编程操作。

5.根据权利要求4所述的半导体存储器设备，其中所述外围电路在对所述未被选择的平面执行的所述虚设编程操作中，向所述未被选择的平面的所述虚设块的字线施加编程电压和通过电压。

6.根据权利要求4所述的半导体存储器设备，其中所述外围电路在对所述未被选择的平面的所述虚设编程操作中，向所述未被选择的平面的所述虚设块的位线施加编程禁止电压，并且向所述未被选择的平面的所述虚设块的源极线施加电源电压。

7.根据权利要求3所述的半导体存储器设备，其中在所述单平面操作期间，所述外围电路在对所述所选平面执行的读取操作中，对所述未被选择的平面执行虚设读取操作。

8.根据权利要求7所述的半导体存储器设备，其中所述外围电路在对所述未被选择的平面执行的所述虚设读取操作中，向所述未被选择的平面的所述虚设块的所述字线施加读取电压和通过电压。

9.根据权利要求7所述的半导体存储器设备，其中所述外围电路在对所述未被选择的平面执行的所述虚设读取操作中，向所述未被选择的平面的所述虚设块的所述位线和所述源极线施加参考电压。

10.根据权利要求3所述的半导体存储器设备，其中在所述单平面操作期间，所述外围电路在对所述所选平面执行的擦除操作中，对所述未被选择的平面执行虚设擦除操作。

11.根据权利要求10所述的半导体存储器设备，其中所述外围电路在对所述未被选择的平面执行的所述虚设擦除操作中，向所述未被选择的平面的所述虚设块的所述源极线和所述位线施加擦除电压。

12.根据权利要求10所述的半导体存储器设备，其中所述外围电路在对所述未被选择的平面执行的所述虚设擦除操作中，将所述未被选择的平面的所述虚设块的所述字线浮置。

13.一种半导体存储器设备，包括：

存储器单元阵列，包括第一平面和第二平面，其中所述第一平面和所述第二平面中的每个平面包括多个正常块和虚设块；以及

外围电路，被配置为：在单平面操作中，对所选第一平面的所述多个正常块中的所选正常块执行存储器操作，并且同时对未被选择的第二平面的所述虚设块执行虚设操作；并且在多平面操作中，对所述第一平面的所述所选正常块执行所述存储器操作，并且同时对所述第二平面的所述多个正常块中的所选正常块中的每个正常块执行存储器操作。

14.根据权利要求13所述的半导体存储器设备，其中所述外围电路：

在所述单平面操作期间，在对所述所选第一平面的所述所选正常块执行的编程操作中，对所述未被选择的第二平面的所述虚设块执行虚设编程操作；并且

在所述虚设编程操作中，向所述虚设块的字线施加编程电压和通过电压，向所述虚设块的源极线施加电源电压，并且向所述虚设块的位线施加编程禁止电压。

15.根据权利要求13所述的半导体存储器设备，其中所述外围电路：

在所述单平面操作期间，在对所述所选第一平面的所述所选正常块的读取操作中，对所述未被选择的第二平面的所述虚设块执行虚设读取操作；并且

在所述虚设读取操作中，向所述虚设块的字线施加读取电压和通过电压，并且向所述虚设块的位线和源极线施加参考电压。

16.根据权利要求13所述的半导体存储器设备，其中所述外围电路：

在所述单平面操作期间，在对所述所选第一平面的所述所选正常块的擦除操作中，对所述未被选择的第二平面的所述虚设块执行虚设擦除操作；并且

在所述虚设擦除操作中，在所述虚设块的字线被浮置的状态中，向所述虚设块的位线和源极线施加擦除电压。

17.一种用于操作半导体存储器设备的方法，所述方法包括：

基于与多个平面中的一些平面的存储器操作相对应的命令，选择所述一些平面的正常块；以及

同时执行对所述正常块的所述存储器操作、以及对所述多个平面中的除所述一些平面之外的另一平面的虚设块的虚设操作。

18.根据权利要求17所述的方法，还包括：

在对所述正常块的所述存储器操作期间执行的编程操作中，通过向所述虚设块的字线施加编程电压和通过电压、向所述虚设块的源极线施加电源电压、以及向所述虚设块的位线施加编程禁止电压，执行虚设编程操作。

19.根据权利要求17所述的方法，还包括：

通过向所述正常块的字线施加读取电压和通过电压，执行虚设读取操作，以及

在对所述正常块的所述存储器操作期间执行的读取操作中，向所述虚设块的位线和源极线施加参考电压。

20.根据权利要求17所述的方法，还包括：

在对所述正常块的所述存储器操作期间执行的擦除操作中，在所述虚设块的字线被浮置的状态中，通过向所述虚设块的位线和源极线施加擦除电压，执行虚设擦除操作。

Images