CN114078525A - 存储器装置及其操作方法 - Google Patents

存储器装置及其操作方法 Download PDF

Info

Publication number
CN114078525A
CN114078525A CN202110318367.8A CN202110318367A CN114078525A CN 114078525 A CN114078525 A CN 114078525A CN 202110318367 A CN202110318367 A CN 202110318367A CN 114078525 A CN114078525 A CN 114078525A
Authority
CN
China
Prior art keywords
voltage
memory
erase
program
program operation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110318367.8A
Other languages
English (en)
Inventor
李熙烈
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN114078525A publication Critical patent/CN114078525A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3404—Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2216/00—Indexing scheme relating to G11C16/00 and subgroups, for features not directly covered by these groups
    • G11C2216/12—Reading and writing aspects of erasable programmable read-only memories
    • G11C2216/16—Flash programming of all the cells in an array, sector or block simultaneously
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2216/00—Indexing scheme relating to G11C16/00 and subgroups, for features not directly covered by these groups
    • G11C2216/12—Reading and writing aspects of erasable programmable read-only memories
    • G11C2216/28—Floating gate memory programmed by reverse programming, e.g. programmed with negative gate voltage and erased with positive gate voltage or programmed with high source or drain voltage and erased with high gate voltage

Landscapes

  • Read Only Memory (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本发明提供一种存储器装置及其操作方法。所述存储器装置包括：存储块，所述存储块包括多个存储单元；以及外围电路，所述外围电路用于对所述存储块执行编程操作和擦除操作。通过使用空穴注入法来执行所述编程操作，并且通过使用电子充电法来执行所述擦除操作。在所述编程操作中当所述多个存储单元中的至少一些存储单元中的每一个的阈值电压降低到低于设定电平时，所述多个存储单元被编程，并且在所述擦除操作中当所述多个存储单元中的每一个的阈值电压增大到所述设定电平或更高电平时，所述多个存储单元被擦除。

Description

存储器装置及其操作方法
技术领域
本公开总体上涉及一种电子装置，更具体地涉及一种存储器装置及其操作方法。
背景技术
最近的计算机环境的典范已经转变为能够随时随地使用计算系统的普适计算。这促进了诸如移动电话、数码相机、笔记本电脑等便携式电子装置越来越多的使用。这种便携式电子装置通常可以包括使用存储器装置(即，数据存储装置)的存储器系统。数据存储装置用作便携式电子装置的主存储器装置或辅助存储器装置。
由于没有机械驱动部件，所以使用存储器装置的数据存储装置具有优异的稳定性和持久性、高信息存取速度和低功耗。在具有这些优点的示例性存储器系统中，数据存储装置包括通用串行总线(USB)存储器装置、具有各种接口的存储卡、固态驱动器(SSD)等。
通常，有两种类型的存储器装置：易失性存储器装置和非易失性存储器装置。
非易失性存储器装置具有较慢的写入速度和读取速度，但即使在电源中断时仍会保留存储的数据。因此，无论是否供电，非易失性存储器装置都用于存储要保留的数据。存储器装置的示例可以包括只读存储器(ROM)、掩模ROM(MROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)、闪存、相变RAM(PRAM)、磁性RAM(MRAM)、电阻RAM(RRAM)、铁电RAM(FRAM)等。闪存可以是NOR型闪存或NAND型闪存。
发明内容
实施方式提供了一种存储器装置及其操作方法，在存储器装置的编程操作中所述存储器装置对存储单元进行编程使得存储单元的阈值电压小于设定电平，并且在存储器装置的擦除操作中所述存储器装置擦除存储单元使得存储单元的阈值电压为设定电平或更高电平。
根据本公开的一个方面，提供了一种存储器装置，所述存储器装置包括：存储块，所述存储块包括多个存储单元；以及外围电路，所述外围电路被配置为对所述存储块执行编程操作和擦除操作，其中通过使用空穴注入法来执行所述编程操作，并且通过使用电子充电法来执行所述擦除操作，其中，在所述编程操作中当所述多个存储单元中的至少一些存储单元中的每一个的阈值电压降低到低于设定电平时，所述多个存储单元被编程，并且在所述擦除操作中当所述多个存储单元中的每一个的阈值电压增大到所述设定电平或更高电平时，所述多个存储单元被擦除。
根据本公开的另一方面，提供了一种操作存储器装置的方法，该方法包括：通过使用空穴注入法在与存储块中的选定字线联接、处于擦除状态的存储单元中的每一个的阈值电压降低到小于设定电平时对所述存储单元进行编程，其中，处于所述擦除状态的所述存储单元中的每一个具有大于或等于所述设定电平的阈值电压。
根据本公开的又一方面，提供了一种操作存储器装置的方法，该方法包括：通过使用电子充电法在与存储块中的至少一条选定字线联接、处于编程状态的存储单元中的每一个的阈值电压增大到设定电平或更高电平时对所述存储单元进行擦除，其中，处于所述编程状态的所述存储单元中的每一个具有小于所述设定电平的阈值电压。
附图说明
下面参照附图描述本发明的实施方式；然而，本发明可以以不同的形式实施，因此不应被解释为局限于本文阐述的实施方式。相反，提供这些实施方式是为了使本公开彻底和完整，并且向本领域技术人员充分传达实施方式的范围。
在附图中，为了图示清楚，可能放大尺寸。应当理解，当一个元件被称为在两个元件“之间”时，其可以是两个元件之间的唯一元件，或者也可以存在一个或更多个中间元件。相同的附图标记始终表示相同的元件。此外，在整个说明书中，对“一个实施方式”、“另一实施方式”等的引用不一定仅针对一个实施方式，并且对任何这样的短语的不同引用不一定针对相同的实施方式。本文使用的术语“实施方式”不一定是指所有的实施方式。
图1是示出根据本公开的一个实施方式的存储器系统的图。
图2是示出诸如图1所示的存储器装置的图。
图3是示出诸如图2所示的存储块中的代表性存储块的图。
图4是示出三维配置的存储块的一个实施方式的图。
图5是示出根据本公开的一个实施方式的存储单元的擦除状态和编程状态的阈值电压分布图。
图6是示出根据本公开的第一实施方式的存储器装置的编程操作的流程图。
图7是示出根据本公开的第一实施方式的存储器装置的编程操作的信号波形图。
图8是示出根据本公开的第二实施方式的存储器装置的编程操作的流程图。
图9是示出根据本公开的第二实施方式的存储器装置的编程操作的信号波形图。
图10是示出根据本公开的一个实施方式的存储器装置的擦除操作的流程图。
图11是示出根据本公开的一个实施方式的存储器装置的擦除操作的信号波形图。
图12是示出存储器系统的另一实施方式的图。
图13是示出存储器系统的另一实施方式的图。
图14是示出存储器系统的另一实施方式的图。
图15是示出存储器系统的另一实施方式的图。
具体实施方式
本文公开的具体结构描述和功能描述是为了描述本公开的实施方式而提供的。然而，本发明可以以各种形式实现，并且不限于本文阐述的实施方式。
下面参照附图详细描述本公开的实施方式，以使本领域技术人员能够实践和容易地实现本发明。
图1是示出根据本公开的一个实施方式的存储器系统的图。
参照图1，存储器系统1000可以包括被配置为存储数据的存储器装置1100和被配置为在主机2000的控制下控制存储器装置1100的存储器控制器1200。
主机2000可以通过使用接口协议来与存储器系统1000通信，该接口协议例如为高速外围组件互连(PCI-E)、高级技术附件(ATA)、串行ATA(SATA)、并行ATA(PATA)或串行连接SCSI(SAS)。也可以使用各种其它接口协议中的任何一种，例如通用串行总线(USB)、多媒体卡(MMC)、增强小型磁盘接口(ESDI)和/或电子集成驱动器(IDE)。更一般地，可以使用任何合适的接口协议。
存储器控制器1200可以控制存储器系统1000的整体操作，并且控制主机2000和存储器装置1100之间的数据交换。例如，存储器控制器1200可以根据主机2000的请求控制存储器装置1100进行编程或读取数据。在编程操作中，存储器控制器1200可以向存储器装置1100发送对应于编程操作的命令CMD、地址ADD和待编程数据DATA。此外，在读取操作中，存储器控制器1200可以接收和临时存储从存储器装置1100读取的数据DATA，并且将临时存储的数据DATA发送到主机2000。
存储器装置1100可以在存储器控制器1200的控制下执行编程操作、读取操作或者擦除操作。根据本公开的一个实施方式的存储器装置1100可以在编程操作中通过使用空穴注入法将存储单元的阈值电压控制为小于设定电平，并且在擦除操作中通过使用电子充电法将存储单元的阈值电压控制为所述设定电平或更高电平。也就是说，在本公开的一个实施方式中，处于擦除状态的存储单元的阈值电压高于处于编程状态的存储单元的阈值电压。
在一些实施方式中，存储器装置1100可以包括双倍数据速率同步动态随机存取存储器(DDR SDRAM)、第四代低功耗双数据速率(LPDDR4)SDRAM、图形双倍数据速率(GDDR)SDRAM、低功耗DDR(LPDDR)、Rambus动态随机存取存储器(RDRAM)或闪存。
图2是示出图1所示的存储器装置的图。
参照图2，存储器装置1100可以包括存储数据的存储单元阵列100。存储器装置1100可以包括外围电路200，其被配置为执行用于在存储单元阵列100中存储数据的编程操作、用于输出存储的数据的读取操作和用于擦除存储的数据的擦除操作。存储器装置1100可以包括控制逻辑300，其在存储器控制器1200(如图1所示)的控制下控制外围电路200。
存储单元阵列100可以包括多个存储块MB1至MBk 110(k是2以上的正整数)。本地线LL和位线BL1至BLm(m是2以上的正整数)可以联接到存储块MB1至MBk 110中的每一个。例如，本地线LL可以包括第一选择线、第二选择线以及布置在第一选择线和第二选择线之间的多条字线。此外，本地线LL可以包括布置在第一选择线和字线之间以及第二选择线和字线之间的虚设线。第一选择线可以是源极选择线，并且第二选择线可以是漏极选择线。例如，本地线LL可以包括字线、漏极选择线、源极选择线以及源极线SL。例如，本地线LL还可以包括虚设线。例如，本地线LL还可以包括管线。本地线LL可以联接到存储块MB1至MBk 110中的每一个，并且位线BL1至BLm可以共同联接到存储块MB1至MBk 110。存储块MB1至MBk110可以实现为二维结构或三维结构。例如，在具有二维结构的存储块110中，存储单元可以沿平行于基板的方向布置。例如，在具有三维结构的存储块110中，存储单元可以在垂直于基板的方向上层叠。
外围电路200可以在控制逻辑300的控制下执行选定存储块110的编程操作、读取操作和擦除操作。例如，外围电路200可以包括电压产生电路210、行解码器220、页缓冲器组230、列解码器240、输入/输出电路250、通过/失败检查电路260和源极线驱动器270。
电压产生电路210可以响应于操作信号OP_CMD而产生用于编程操作、读取操作和擦除操作的各种操作电压Vop。此外，电压产生电路210可以响应于操作信号OP_CMD而选择性地使本地线LL放电。例如，电压产生电路210可以在控制逻辑300的控制下在编程操作中产生第一编程操作电压、第二编程操作电压、选择线操作电压等。电压产生电路210可以在控制逻辑300的控制下在擦除操作中产生擦除电压、通过电压、选择线操作电压等。
行解码器220可以响应于行解码器控制信号AD_signals，将操作电压Vop传输到与选定存储块110联接的本地线。例如，在编程操作中，行解码器220可以响应于行解码器控制信号AD_signals，将由电压产生电路210产生的第一编程操作电压施加到选定存储块的字线，并且将由电压产生电路210产生的第二编程操作电压施加到选定存储块的字线中的选定字线。此外，在编程操作中，行解码器220可以响应于行解码器控制信号AD_signals，将由电压产生电路210产生的选择线操作电压施加到选定存储块的漏极选择线中的选定漏极选择线。此外，在擦除操作中，行解码器220可以响应于行解码器控制信号AD_signals，将擦除电压施加到选定存储块的选定字线并且将通过电压施加到其它未选字线。
页缓冲器组230可以包括联接到位线BL1至BLm的多个页缓冲器PB1至PBm231，所述页缓冲器PB1至PBm 231可以响应于页缓冲器控制信号PBSIGNALS而操作。例如，在编程操作中，页缓冲器PB1至PBm 231可以临时存储待编程数据，并且基于临时存储的待编程数据来控制位线BL1至BLm的电势水平。例如，页缓冲器PB1至PBm 231可以基于临时存储的待编程数据，将编程允许电压施加到位线BL1至BLm中的选定位线，并且将编程禁止电压施加到未选位线。
此外，在擦除操作中，页缓冲器PB1至PBm 231可以将擦除允许电压施加到位线BL1至BLm中的选定位线，并且将擦除禁止电压施加到未选位线。
此外，在读取操作或编程验证操作中，页缓冲器PB1至PBm可以感测位线BL1至BLm的电压或电流。
列解码器240可以响应于列地址CADD在输入/输出电路250和页缓冲器组230之间传输数据。例如，列解码器240可以通过数据线DL与页缓冲器231交换数据，或者通过列线CL与输入/输出电路250交换数据。
在读取操作或编程验证操作中，通过/失败检查电路260可以响应于允许位VRY_BIT<#>而产生参考电流，并且通过将从页缓冲器组230接收的感测电压VPB与由参考电流产生的参考电压进行比较来输出通过信号PASS或失败信号FAIL。感测电压VPB可以是基于在编程验证操作中被确定为通过的存储单元的数量来控制的电压。
源极线驱动器270可以通过源极线SL联接到存储单元阵列100中包括的存储单元，并且控制施加到源极线SL的电压。源极线驱动器270可以从控制逻辑300接收源极线控制信号CTRL_SL，并且基于源极线控制信号CTRL_SL而控制施加到源极线SL的源极线电压。
控制逻辑300可以通过响应于命令CMD和地址ADD输出操作信号OP_CMD、行解码器控制信号AD_signals、页缓冲器控制信号PBSIGNALS和允许位VRY_BIT<#>来控制外围电路200。控制逻辑300可以在编程操作中控制外围电路200以通过使用空穴注入法而在存储单元的阈值电压小于设定电平时对存储单元进行编程，并且在擦除操作中控制外围电路200以通过使用电子充电法而在存储单元的阈值电压为设定电平或更高电平时擦除存储单元。
图3是示出图2所示的存储块中的代表性存储块的图。
参照图3，在存储块110中，彼此平行布置的多条字线可以联接在第一选择线和第二选择线之间。第一选择线可以是源极选择线SSL，并且第二选择线可以是漏极选择线DSL。更具体地，存储块110可以包括联接在位线BL1至BLm和源极线SL之间的多个串ST。位线BL1至BLm可以分别联接到串ST，并且源极线SL可以共同联接到串ST。串ST中的每一个可以相同地配置，因此，以联接到第一位线BL1的串ST作为示例进行详细描述。
串ST可以包括联接在源极线SL和第一位线BL1之间的源极选择晶体管SST、多个存储单元F1至F16和漏极选择晶体管DST。一个串ST中可以包括至少一个源极选择晶体管SST和至少一个漏极选择晶体管DST，并且一个串ST中可以包括16个以上存储单元F1至F16，如图所示。
源极选择晶体管SST的源极可以联接到源极线SL，并且漏极选择晶体管DST的漏极可以联接到第一位线BL1。存储单元F1至F16可以串联联接在源极选择晶体管SST和漏极选择晶体管DST之间。包括在不同串ST中的源极选择晶体管SST的栅极可以联接到源极选择线SSL，包括在不同串ST中的漏极选择晶体管DST的栅极可以联接到漏极选择线DSL，并且包括在不同串ST中的存储单元F1至F16的栅极可以联接到多条字线WL1至WL16。包括在不同串ST中的存储单元中的联接到相同字线的一组存储单元可以称为页PPG。因此，存储块110中可以包括与字线WL1至WL16数量相同的页PPG。
图4是示出三维配置的存储块的一个实施方式的图。
参照图4，存储单元阵列100可以包括多个存储块MB1至MBk 110。存储块110可以包括多个串ST11至ST1m和ST21至ST2m。在一个实施方式中，多个串ST11至ST1m和ST21至ST2m中的每一个可以形成为“I”形或“U”形。在第一存储块MB1中，m个串可以布置在行方向(X方向)上。尽管图4中示出了两个串布置在列方向(Y方向)上的情况，但这是为了清楚起见；可以在列方向(Y方向)上布置三个或更多个串。
多个串ST11至ST1m和ST21至ST2m中的每一个可以包括至少一个源极选择晶体管SST、第一存储单元MC1至第n存储单元MCn和至少一个漏极选择晶体管DST。
每个串的源极选择晶体管SST可以联接在源极线SL和存储单元MC1至MCn之间。布置在相同行上的串的源极选择晶体管可以联接到相同的源极选择线。布置在第一行上的串ST11至ST1m的源极选择晶体管可以联接到第一源极选择线SSL1。布置在第二行上的串ST21至ST2m的源极选择晶体管可以联接到第二源极选择线SSL2。在另一实施方式中，串ST11至ST1m和ST21至ST2m的源极选择晶体管可以共同联接到一条源极选择线。
每个串的第一存储单元MC1到第n存储单元MCn可以在源极选择晶体管SST和漏极选择晶体管DST之间彼此串联联接。第一存储单元MC1至第n存储单元MCn的栅极可以分别联接到第一字线WL1至第n字线WLn。
在一个实施方式中，第一存储单元MC1至第n存储单元MCn中的至少一个可以用作虚设存储单元。当提供虚设存储单元时，能够稳定地控制对应串的电压或电流。因此，能够提高存储在存储块110中的数据的可靠性。
每个串的漏极选择晶体管DST可以联接在位线和存储单元MC1至MCn之间。布置在行方向上的串的漏极选择晶体管DST可以联接到在行方向上延伸的漏极选择线。第一行上的串ST11至ST1m的漏极选择晶体管DST可以联接到第一漏极选择线DSL1。第二行上的串ST21至ST2m的漏极选择晶体管DST可以联接到第二漏极选择线DSL2。
图5是示出根据本公开的一个实施方式的存储单元的擦除状态和编程状态的阈值电压分布图。
参照图5，被编程的存储单元(即，处于编程状态(Program)的存储单元)具有低于设定电平(Vread)的阈值电压分布。例如，处于编程状态的存储单元可以具有低于0V的负阈值电压值。
此外，被擦除的存储单元(即，处于擦除状态(Erase)的存储单元)具有设定电平(即，Vread)或更高电平的阈值电压分布。例如，处于擦除状态的存储单元可以具有正阈值电压值。
例如，处于编程状态的存储单元可以处于存储有数据“0”的状态，而处于擦除状态的存储单元可以处于存储有数据“1”的状态。
图6是示出根据本公开的第一实施方式的存储器装置的编程操作的流程图。
图7是示出根据本公开的第一实施方式的存储器装置的编程操作的信号波形图。
下面参照图2至图7描述根据本公开的第一实施方式的存储器装置的编程操作。
在操作S610中，存储器装置1100接收用于多个存储块MB1至MBk中的选定存储块的编程命令CMD。存储器装置1100可以连同编程命令CMD接收待编程数据DATA和地址ADD。选定存储块(例如，MB1)是其中存储单元处于擦除状态的擦除存储块。当存储单元的阈值电压为设定电平(Vread)或更高电平时，擦除这些存储单元。
存储器装置1100的控制逻辑300响应于编程命令CMD控制外围电路200以通过使用热空穴注入法来对选定存储块MB1执行编程操作。
在操作S620中，外围电路200将第一编程操作电压Vc施加到选定存储块MB1的选定字线Sel WL(例如，WL1)。
例如，电压产生电路210响应于操作信号OP_CMD产生第一编程操作电压Vc。第一编程操作电压Vc可以大于处于擦除状态的存储单元的阈值电压Vth和待施加到选定位线SelBL的编程允许电压Va之和。
行解码器220响应于行解码器控制信号AD_signals，将由电压产生电路210产生的第一编程操作电压Vc施加到选定存储块MB1的选定字线Sel WL(WL1)。
在操作S630中，外围电路200将编程允许电压Va施加到选定存储块MB1的位线BL1至BLm中的联接到将要在编程状态中进行编程的存储单元的选定位线Sel_BL，并且将编程禁止电压施加到未选位线Unsel BL。编程允许电压Va大于编程禁止电压。编程允许电压Va例如可以是电源电压Vcc。编程禁止电压可以是接地电压Vss。
例如，页缓冲器组230的页缓冲器PB1至PBm 231响应于页缓冲器控制信号PBSIGNALS临时存储待编程数据DATA，基于临时存储的待编程数据将编程允许电压Va施加到选定位线Sel BL，并且将编程禁止电压Vss施加到未选位线Unsel BL。
此外，外围电路200将第一编程操作电压Vc施加到选定存储块MB1的未选字线Unselect WL(例如，WL2至WLn)，并且将选择线操作电压Vb施加到选定漏极选择线Sel DSL。选择线操作电压Vb可以大于漏极选择晶体管DST的阈值电压Vth和编程允许电压Va之和。因此，采用编程允许电压Va对选定存储块MB1中包括的多个串ST中的对应于选定位线Sel BL的串的沟道进行充电。
例如，电压产生电路210响应于操作信号OP_CMD产生第一编程操作电压Vc和选择线操作电压Vb，并且行解码器220响应于行解码器控制信号AD_signals将由电压产生电路210产生的第一编程操作电压Vc施加到选定存储块MB1的未选字线Unsel WLs(WL2至WLn)，并且将选择线操作电压Vb施加到选定漏极选择线Sel DSL。
将无源操作电压Ve连续地施加到未选漏极选择线Unsel DSL和源极选择线SSL，并且相应地，联接到未选漏极选择线Unsel DSL的漏极选择晶体管DST和联接到源极选择线SSL的源极选择晶体管SST保持截止状态。无源操作电压Ve可以低于漏极选择晶体管DST和源极选择晶体管SST的阈值电压Vth。
在操作S640中，在将编程允许电压Va施加到对应于选定位线Sel BL的串ST的沟道之后，外围电路200将第二编程操作电压Vd施加到选定字线Sel WL1。第二编程操作电压Vd可以低于处于擦除状态的存储单元的阈值电压Vth。因此，由于施加到漏极和栅极的电势之间的差异，在联接到选定位线Sel BL和选定字线Sel WL(WL1)的选定存储单元MC1的沟道中产生栅极感应漏极泄漏(GIDL)热空穴。
在操作S650中，通过施加到选定字线Sel WL(WL1)的第二编程操作电压Vd，将在选定存储单元MC1的下沟道中产生的热空穴引入到选定存储单元MC1的电荷存储层。因此，选定存储单元MC1的阈值电压降低，从而将选定存储单元MC编程到其中选定存储单元MC1的阈值电压低于设定电平Vread的状态。
当如上所述完成联接到选定字线的存储单元的编程操作时，可以执行联接到下一条字线的存储单元的编程操作。也就是说，能够通过顺序地选择选定存储块的字线来使用上述空穴注入法执行编程操作。
图8是根据本公开的第二实施方式的存储器装置的编程操作的流程图。
图9是根据本公开的第二实施方式的存储器装置的编程操作的信号波形图。
下文参照图2至图5、图8和图9来描述根据本公开的第二实施方式的存储器装置的编程操作。
在操作S810中，存储器装置1100接收多个存储块MB1至MBk中的选定存储块的编程命令CMD。存储器装置1100可以连同编程命令CMD接收待编程数据DATA以及地址ADD。选定存储块(例如，MB1)是被擦除的存储块(即，处于存储单元已被擦除的状态)。当被擦除的存储块中的存储单元的阈值电压为设定电平Vread或更高电平时，擦除这些存储单元。
存储器装置1100的控制逻辑300响应于编程命令CMD控制外围电路200以通过使用热空穴注入法来对选定存储块MB1执行编程操作。
在操作S820中，外围电路200将第一编程操作电压Vc施加到选定存储块MB1的选定字线(例如，WL1)。
例如，电压产生电路210响应于操作信号OP_CMD产生第一编程操作电压Vc。第一编程操作电压Vc可以大于处于擦除状态的存储单元的阈值电压Vth和待施加到选定位线SelBL的编程允许电压Va之和。
行解码器220响应于行解码器控制信号AD_signals，将由电压产生电路210产生的第一编程操作电压Vc施加到选定存储块MB1的选定字线Sel WL(WL1)。
在操作S830中，外围电路200使对应于选定存储块MB1的选定位线Sel BL的串ST的沟道预充电。
例如，外围电路200将编程允许电压Va施加到位线BL1至BLm中的联接到将要在编程状态中进行编程的存储单元的选定位线Sel BL，并且将编程禁止电压Vss施加到未选位线Unsel BL。编程允许电压Va例如可以是电源电压Vcc。编程禁止电压可以是接地电压Vss。此外，外围电路200将选择线操作电压Vb施加到选定漏极选择线Sel DSL。选择线操作电压Vb可以大于漏极选择晶体管DST的阈值电压Vth和编程允许电压Va之和。因此，采用编程允许电压Va对选定存储块MB1中包括的多个串ST中的对应于选定位线Sel BL的串ST的沟道进行预充电。
例如，页缓冲器组230的页缓冲器PB1至PBm 231响应于页缓冲器控制信号PBSIGNALS临时存储待编程数据DATA，基于临时存储的待编程数据将编程允许电压Va施加到选定位线Sel BL，并且将编程禁止电压Vss施加到未选位线Unsel BL。
例如，电压产生电路210响应于操作信号OP_CMD而产生选择线操作电压Vb，并且行解码器220响应于行解码器控制信号AD_signals将由电压产生电路210产生的选择线操作电压Vb施加到选定漏极选择线Sel DSL。此外，行解码器220可以响应于行解码器控制信号AD_signals而将由电压产生电路210产生的选择线操作电压Vb施加到未选漏极选择线Unsel DSL，从而将编程禁止电压Vss施加到对应于未选位线Unsel BL的串ST的沟道。
在使对应于选定位线Sel BL的串ST的沟道预充电之后，外围电路200可以通过将无源操作电压Ve施加到选定漏极选择线Sel DSL来浮置对应于选定位线Sel BL的串ST的沟道。
将无源操作电压Ve连续地施加到源极选择线SSL，并且相应地，联接到源极选择线SSL的源极选择晶体管SST保持截止状态。无源操作电压Ve可以低于漏极选择晶体管DST和源极选择晶体管SST的阈值电压Vth。
在操作S840中，通过将第一编程操作电压Vc施加到未选字线Unsel WLs(例如，WL2至WLn)并且将第二编程操作电压Vd施加到选定字线Sel WL(WL1)，在联接到选定字线SelWL(WL1)的选定存储单元MC1的下沟道中产生热空穴。
例如，通过施加到未选字线Unsel WLs(WL2至WLn)的第一编程操作电压Vc，使对应于选定位线Sel BL的串的沟道升压。在将第二编程电压Vd施加到选定字线Sel WL(WL1)时，由于施加到漏极和栅极的电势之间的差异，在联接到选定字线Sel WL(WL1)的选定存储单元MC1的沟道中产生栅极感应漏极泄漏(GIDL)热空穴。
未选漏极选择线Unsel DSL保持施加有由电压产生电路210产生的选择线操作电压Vb的状态，因此，能够防止当编程禁止电压Vss施加到对应于未选位线Unsel BL的串ST的沟道时沟道升压的现象。
在操作S850中，通过施加到选定字线Sel WL(WL1)的第二编程操作电压Vd，将在选定存储单元MC1的下沟道中产生的热空穴引入到选定存储单元MC1的电荷存储层。因此，选定存储单元MC1的阈值电压降低，从而将选定存储单元MC编程到其中选定存储单元MC1的阈值电压低于设定电平Vread的状态。
当如上所述完成联接到选定字线的存储单元的编程操作时，可以执行联接到下一条字线的存储单元的编程操作。也就是说，能够通过顺序地选择选定存储块的字线来使用上述空穴注入法执行编程操作。
图10是示出根据本公开的一个实施方式的存储器装置的擦除操作的流程图。
图11是示出根据本公开的一个实施方式的存储器装置的擦除操作的信号波形图。
参照图2至图5、图10和图11，下面描述根据本公开的一个实施方式的存储器装置的擦除操作。
在操作S1010中，存储器装置1100接收用于多个存储块MB1至MBk中的选定存储块的擦除命令CMD。存储器装置1100可以连同擦除命令CMD接收地址ADD。选定存储块(例如，MB1)是被编程的存储块(即，其至少一些存储单元处于已编程状态)。当存储单元的阈值电压小于设定电平(即，Vread)时，存储单元处于编程状态。也就是说，被编程的存储块已经经历了通过使用参照图6或图8描述的空穴注入法执行的编程操作。
存储器装置1100的控制逻辑300响应于擦除命令CMD控制外围电路200以通过使用电子充电法来对选定存储块MB1执行擦除操作。
在操作S1020中，外围电路200将擦除允许电压(例如，接地电压Vss)施加到位线BL1至BLm中的选定位线Sel BL，并且将擦除禁止电压Va施加到未选位线Unsel BL。擦除禁止电压Va可以等于编程操作中使用的编程允许电压。擦除禁止电压Va大于擦除允许电压Vss。
例如，响应于页缓冲器控制信号PBSIGNALS，页缓冲器组230的页缓冲器PB1至PBm231将擦除允许电压Vss施加到选定位线Sel BL，并且将擦除禁止电压Va施加到未选位线Unsel BL。
将选择线操作电压Vb施加到对应于选定位线Sel BL的选定漏极选择线Sel DSL，从而将擦除允许电压Vss施加到对应于选定位线Sel BL的串的沟道。
在操作S1030中，外围电路200将擦除电压Vera施加到选定字线Sel WL，然后增加存储单元的阈值电压，从而擦除联接到选定位线Sel B1和选定字线Sel WL的存储单元。将通过电压Vpass施加到未选字线Unsel WLs。
例如，电压产生电路210响应于操作信号OP_CMD产生擦除电压Vera。行解码器220响应于行解码器控制信号AD_signals，将由电压产生电路210产生的擦除电压Vera施加到选定存储块MB1的选定字线Sel WL。
将具有高正电势的擦除电压Vera施加到与选定位线Sel BL和选定字线Sel WL联接的存储单元的栅极，并且将擦除允许电压Vss施加到与选定位线Sel BL和选定字线SelWL联接的存储单元的沟道。因此，在将沟道的电子引入到存储单元的电荷存储层时，存储单元的阈值电压增加，并且当存储单元的阈值电压增加时，存储单元被擦除。
如上所述，在根据本公开的一个实施方式的存储器装置的擦除操作中，可以以单元为单位选择性地擦除选定存储块中的存储单元。
此外，在另一实施方式中，可以同时擦除选定存储块中的存储单元。例如，通过向选定存储块的位线BL1至BLm施加擦除允许电压并且向选定存储块的字线WL1至WLn施加擦除电压，可以同时擦除选定存储块中的存储单元。
此外，在另一实施方式中，可以以页为单位擦除选定存储块中的存储单元。例如，通过向选定存储块的位线BL1至BLm施加擦除允许电压，并且向选定存储块的字线WL1至WLn中的选定字线施加擦除电压，可以同时擦除选定存储块中的存储单元。
图12是示出存储器系统的另一实施方式的示意图。
参照图12，存储器系统30000可以实现为蜂窝电话、智能电话、平板PC、个人数字助理(PDA)或无线通信装置。存储器系统30000可以包括存储器装置1100和能够控制存储器装置1100的操作的存储器控制器1200。存储器控制器1200可以在处理器3100的控制下控制存储器装置1100的数据存取操作，例如编程操作、擦除操作、读取操作等。
在存储器控制器1200的控制下，可以通过显示器3200输出在存储器装置1100中编程的数据。
无线电收发器3300可以通过天线ANT发送/接收无线电信号。例如，无线电收发器3300可以将通过天线ANT接收的无线电信号转换成能够由处理器3100处理的信号。因此，处理器3100可以处理从无线电收发器3300输出的信号，并且将经处理的信号发送到存储器控制器1200或显示器3200。存储器控制器1200可以将经处理的信号发送到存储器装置1100。此外，无线电收发器3300可以将从处理器3100输出的信号转换成无线电信号，并且通过天线ANT将无线电信号输出到外部装置。输入装置3400是能够输入用于控制处理器3100的操作的控制信号或待由处理器3100处理的数据的装置，并且可以实现为定点装置，例如触摸板或计算机底座、小键盘或键盘。处理器3100可以控制显示器3200的操作，使得从存储器控制器1200输出的数据、从无线电收发器3300输出的数据或者从输入装置3400输出的数据能够通过显示器3200输出。
在一些实施方式中，能够控制存储器装置1100的操作的存储器控制器1200可以实现为处理器3100的一部分，或者实现为与处理器3100分离的芯片。此外，存储器控制器1200可以采用图1所示的存储器控制器1200来实现，并且存储器装置1100可以采用图2所示的存储器装置1100来实现。
图13是示出存储器系统的另一实施方式的示意图。
参照图13，存储器系统40000可以实现为个人计算机(PC)、平板PC、电子书、电子阅读器、个人数字助理(PDA)、便携式多媒体播放器(PMP)、MP3播放器或MP4播放器。
存储器系统40000可以包括存储器装置1100和能够控制存储器装置1100的数据处理操作的存储器控制器1200。
处理器4100可以根据通过输入装置4200输入的数据，通过显示器4300来输出存储在存储器装置1100中的数据。例如，输入装置4200可以实现为定点装置，例如触摸板或计算机鼠标、小键盘或键盘。
处理器4100可以控制存储器系统40000的整体操作，并且控制存储器控制器1200的操作。在一些实施方式中，能够控制存储器装置1100的操作的存储器控制器1200可以实现为处理器4100的一部分，或者实现为与处理器4100分离的芯片。此外，存储器控制器1200可以采用图1所示的存储器控制器1200来实现，并且存储器装置1100可以采用图2所示的存储器装置1100来实现。
图14是示出存储器系统的另一实施方式的示意图。
参照图14，存储器系统50000可以实现为图像处理装置，例如，数码相机、附接有数码相机的移动终端、附接有数码相机的智能电话或者附接有数码相机的平板PC。
存储器系统50000可以包括存储器装置1100和能够控制存储器装置1100的数据处理操作(例如，编程操作、擦除操作或读取操作)的存储器控制器1200。
存储器系统50000的图像传感器5200可以将光学图像转换成数字信号，并且该数字信号可以被传输到处理器5100或存储控制器1200。在处理器5100的控制下，数字信号可以通过显示器5300输出，或者通过存储器控制器1200存储在存储器装置1100中。此外，存储在存储器装置1100中的数据可以在处理器5100或存储控制器1200的控制下通过显示器5300输出。
在一些实施方式中，能够控制存储器装置1100的操作的存储器控制器1200可以实现为处理器5100的一部分，或者实现为与处理器5100分离的芯片。此外，存储器控制器1200可以采用图1所示的存储器控制器1200来实现，并且存储器装置1100可以采用图2所示的存储器装置1100来实现。
图15是示出存储器系统的另一实施方式的示意图。
参照图15，存储器系统70000可以实现为存储卡或智能卡。存储器系统70000可以包括存储器装置1100、存储器控制器1200和卡接口7100。
存储器控制器1200可以控制存储器装置1100和卡接口7100之间的数据交换。在一些实施方式中，卡接口7100可以是安全数字(SD)卡接口或多媒体卡(MMC)接口，但是本发明不限于此。此外，存储器控制器1200可以采用图1所示的存储器控制器1200来实现，并且存储器装置1100可以采用图2所示的存储器装置1100来实现。
卡接口7100可以是根据主机60000的协议在主机60000和存储器控制器1200之间执行数据交换的接口。在一些实施方式中，卡接口7100可以支持通用串行总线(USB)协议和芯片间(IC)-USB协议。卡接口7100可以是指能够支持主机60000使用的协议的硬件、嵌入硬件的软件或者信号传输方案。
当存储器系统70000联接到主机60000(例如，PC、平板PC、数码相机、数字音频播放器、蜂窝电话、控制台视频游戏硬件或数字机顶盒)的主机接口6200时，主机接口6200可以在微处理器6100的控制下通过卡接口7100和存储器控制器1200执行与存储器装置1100的数据通信。
根据本公开的实施方式，存储器装置能够通过在编程操作中使用空穴注入法而将存储单元的阈值电压控制为小于设定电平，并且通过在擦除操作中使用电子充电法而将存储单元的阈值电压控制为设定电平或更高电平。
虽然已经参照本发明的某些实施方式示出和描述了本发明，但是本领域技术人员应当理解，在不脱离由所附权利要求及其等同物限定的本发明的精神和范围的情况下，可以对任何实施方式进行形式和细节上的各种改变。因此，本发明的范围不限于所公开的实施方式，而是覆盖落入权利要求范围内的所有变化(包括其等同物)。
在上述实施方式中，不一定需要执行所有步骤；在某些情况下，可以省略一个或更多个步骤。类似地，这些步骤不必按所描述的顺序执行；在一些情况下，可以重新排列顺序。更一般地，本文公开的实施方式仅仅是便于理解本发明的示例，而非限制本发明。也就是说，对于本领域技术人员显而易见的是，能够基于本公开的技术范围进行各种变型。
此外，尽管本文使用了特定术语，但是它们仅用于解释本公开的实施方式。因此，本发明不受任何这样的术语或任何特定细节的限制。本发明包括权利要求(包括其等同物)范围内的所有布置和配置。
相关申请的交叉引用
本申请要求于2020年8月10日提交的韩国专利申请10-2020-0100169的优先权，其全部内容通过引用结合于此。

Claims (20)

1.一种存储器装置，所述存储器装置包括：
存储块，所述存储块包括多个存储单元；以及
外围电路，所述外围电路被配置为对所述存储块执行编程操作和擦除操作，其中通过使用空穴注入法来执行所述编程操作，并且通过使用电子充电法来执行所述擦除操作，
其中，在所述编程操作中当所述多个存储单元中的至少一些存储单元中的每一个的阈值电压降低到低于设定电平时，所述多个存储单元被编程，并且在所述擦除操作中当所述多个存储单元中的每一个的阈值电压增大到所述设定电平或更高电平时，所述多个存储单元被擦除。
2.根据权利要求1所述的存储器装置，其中，所述外围电路包括：
电压产生电路，所述电压产生电路被配置为在所述编程操作中将第一编程操作电压或第二编程操作电压施加到与所述存储块联接的多条字线；以及
页缓冲器组，所述页缓冲器组被配置为在所述编程操作中将编程禁止电压或编程允许电压施加到与所述存储块连接的位线。
3.根据权利要求2所述的存储器装置，
其中，所述电压产生电路在所述编程操作中将所述第一编程操作电压施加到所述多条字线中的选定字线，并且
其中，在所述第一编程操作电压施加到所述选定字线之后，所述页缓冲器组通过将所述编程允许电压施加到所述位线中的选定位线来增加与所述选定位线相对应的串的沟道的电势水平，并且将所述编程禁止电压施加到所述位线中的未选位线。
4.根据权利要求3所述的存储器装置，其中，在所述沟道的电势水平增加之后，所述电压产生电路通过将低于所述第一编程操作电压的所述第二编程操作电压施加到所述选定字线，从而在所述串中的存储单元中的联接到所述选定字线的存储单元的沟道中产生热空穴。
5.根据权利要求4所述的存储器装置，其中，当通过由所述第二编程操作电压引入到电荷存储层的所述热空穴降低所述存储单元的阈值电压时，对联接到所述选定字线的所述存储单元进行编程。
6.根据权利要求1所述的存储器装置，其中，所述外围电路包括：
电压产生电路，所述电压产生电路被配置为在所述擦除操作中将擦除电压或通过电压施加到与所述存储块联接的多条字线；以及
页缓冲器组，所述页缓冲器组被配置为在所述擦除操作中将擦除禁止电压或擦除允许电压施加到与所述存储块联接的多条位线。
7.根据权利要求6所述的存储器装置，
其中，所述电压产生电路在所述擦除操作中将所述擦除电压施加到所述多条字线中的选定字线，并且将所述通过电压施加到所述多条字线中的未选字线，
其中，所述页缓冲器组在所述擦除操作中将所述擦除允许电压施加到所述位线中的选定位线，并且将所述擦除禁止电压施加到所述位线中的未选位线，并且
其中，所述擦除电压高于所述通过电压，并且所述擦除禁止电压高于所述擦除允许电压。
8.根据权利要求7所述的存储器装置，
其中，在所述擦除操作中，通过所述擦除电压和所述擦除允许电压将电子引入到与所述选定字线和所述选定位线联接的存储单元的电荷存储层，并且
其中，当所述存储单元的阈值电压增加时，擦除与所述选定字线和所述选定位线联接的所述存储单元。
9.一种操作存储器装置的方法，所述方法包括：
通过使用空穴注入法在与存储块中的选定字线联接、处于擦除状态的存储单元中的每一个的阈值电压降低到小于设定电平时对所述存储单元进行编程，
其中，处于所述擦除状态的所述存储单元中的每一个具有大于或等于所述设定电平的阈值电压。
10.根据权利要求9所述的方法，其中，通过使用所述空穴注入法对所述存储单元进行编程包括：
将第一编程操作电压施加到与所述存储块联接的多条字线中的所述选定字线；
将编程允许电压施加到所述存储块的位线中的选定位线，并且将编程禁止电压施加到所述位线中的未选位线；以及
在将所述第一编程操作电压施加到所述多条字线中的未选字线之后，将第二编程操作电压施加到所述选定字线。
11.根据权利要求10所述的方法，其中，所述第一编程操作电压的电势高于所述存储单元的阈值电压与所述编程允许电压之和。
12.根据权利要求10所述的方法，其中，所述第二编程操作电压低于所述存储单元的阈值电压。
13.根据权利要求10所述的方法，其中，通过所述编程允许电压对所述存储块中的多个串中的对应于所述选定位线的选定串的沟道进行充电。
14.根据权利要求13所述的方法，其中，当在施加到所述选定字线的所述第一编程操作电压改变为所述第二编程操作电压的同时，在所述选定串中的所述存储单元中的与所述选定字线联接的选定存储单元的下沟道中形成热空穴。
15.根据权利要求14所述的方法，其中，当通过由所述第二编程操作电压引入到电荷存储层的所述热空穴降低所述选定存储单元的所述阈值电压时，对所述选定存储单元进行编程。
16.根据权利要求14所述的方法，其中，在施加到所述选定字线的所述第一编程操作电压改变为所述第二编程操作电压的时段中，将所述编程禁止电压施加到所述存储块中的所述多个串中的对应于所述未选位线的未选串的沟道。
17.一种操作存储器装置的方法，所述方法包括：
通过使用电子充电法在与存储块中的至少一条选定字线联接、处于编程状态的存储单元中的每一个的阈值电压增大到设定电平或更高电平时对所述存储单元进行擦除，
其中，处于所述编程状态的所述存储单元中的每一个具有小于所述设定电平的阈值电压。
18.根据权利要求17所述的方法，其中，通过使用所述电子充电法来擦除所述存储单元包括：
将擦除允许电压施加到所述存储块的多条位线中的选定位线；以及
将擦除电压施加到与所述存储块联接的多条字线中的所述至少一条选定字线，并且
其中，当所述存储单元的阈值电压通过引入到电荷存储层的电子而降低时，擦除与所述选定位线和所述至少一条选定字线联接的存储单元。
19.根据权利要求18所述的方法，其中，将高于所述擦除允许电压的擦除禁止电压施加到所述多条位线中的未选位线。
20.根据权利要求18所述的方法，其中，将通过电压施加到所述多条字线中的未选字线。
CN202110318367.8A 2020-08-10 2021-03-25 存储器装置及其操作方法 Pending CN114078525A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2020-0100169 2020-08-10
KR1020200100169A KR20220019573A (ko) 2020-08-10 2020-08-10 메모리 장치 및 이의 동작 방법

Publications (1)

Publication Number Publication Date
CN114078525A true CN114078525A (zh) 2022-02-22

Family

ID=80115197

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110318367.8A Pending CN114078525A (zh) 2020-08-10 2021-03-25 存储器装置及其操作方法

Country Status (3)

Country Link
US (1) US11715524B2 (zh)
KR (1) KR20220019573A (zh)
CN (1) CN114078525A (zh)

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002230982A (ja) 2001-02-01 2002-08-16 Mitsubishi Electric Corp 不揮発性半導体記憶装置
US20080205140A1 (en) * 2007-02-26 2008-08-28 Aplus Flash Technology, Inc. Bit line structure for a multilevel, dual-sided nonvolatile memory cell array
US7830713B2 (en) * 2007-03-14 2010-11-09 Aplus Flash Technology, Inc. Bit line gate transistor structure for a multilevel, dual-sided nonvolatile memory cell NAND flash array
US7688612B2 (en) * 2007-04-13 2010-03-30 Aplus Flash Technology, Inc. Bit line structure for a multilevel, dual-sided nonvolatile memory cell array
US7492636B2 (en) * 2007-04-27 2009-02-17 Macronix International Co., Ltd. Methods for conducting double-side-biasing operations of NAND memory arrays
US7852680B2 (en) 2008-01-22 2010-12-14 Macronix International Co., Ltd. Operating method of multi-level memory cell
US8295087B2 (en) * 2008-06-16 2012-10-23 Aplus Flash Technology, Inc. Row-decoder and select gate decoder structures suitable for flashed-based EEPROM operating below +/− 10v BVDS
US8335108B2 (en) * 2008-11-14 2012-12-18 Aplus Flash Technology, Inc. Bit line gate transistor structure for a multilevel, dual-sided nonvolatile memory cell NAND flash array
KR101666942B1 (ko) * 2010-08-18 2016-10-18 삼성전자주식회사 비휘발성 메모리 장치의 프로그램 방법과, 상기 방법을 수행할 수 있는 장치들
KR102505929B1 (ko) * 2018-04-25 2023-03-06 에스케이하이닉스 주식회사 메모리 장치 및 이의 동작 방법

Also Published As

Publication number Publication date
KR20220019573A (ko) 2022-02-17
US20220044732A1 (en) 2022-02-10
US11715524B2 (en) 2023-08-01

Similar Documents

Publication Publication Date Title
KR102505929B1 (ko) 메모리 장치 및 이의 동작 방법
CN110047549B (zh) 存储器系统及其操作方法
KR102635466B1 (ko) 메모리 장치 및 그것의 동작 방법
CN111402944B (zh) 具有改进的编程和擦除操作的存储器装置及其操作方法
CN110729016B (zh) 存储器装置、存储器系统及操作该存储器装置的方法
CN110120240B (zh) 存储器系统及其操作方法
CN113129972A (zh) 存储器装置及其操作方法
US11462272B2 (en) Memory device and operating method thereof
US11636906B2 (en) Memory device and method of applying operating voltage
KR20190084518A (ko) 메모리 시스템 및 그것의 동작 방법
KR102461751B1 (ko) 메모리 장치 및 이의 동작 방법
US11715524B2 (en) Memory device and operating method thereof
US11880582B2 (en) Memory device having improved program and erase operations and operating method of the memory device
US11508439B2 (en) Memory device having a control logic to control program operations and method of operating the same
CN112309469B (zh) 存储器装置及其操作方法
US11735271B2 (en) Memory device and method of operating the memory device
CN112309469A (zh) 存储器装置及其操作方法
CN117316242A (zh) 存储器设备及其操作方法
CN113470716A (zh) 半导体存储器设备及其操作方法
CN111681699A (zh) 存储器装置及操作存储器装置的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination