CN110021330B - 存储器系统及其操作方法 - Google Patents

存储器系统及其操作方法 Download PDF

Info

Publication number
CN110021330B
CN110021330B CN201811109639.8A CN201811109639A CN110021330B CN 110021330 B CN110021330 B CN 110021330B CN 201811109639 A CN201811109639 A CN 201811109639A CN 110021330 B CN110021330 B CN 110021330B
Authority
CN
China
Prior art keywords
memory
time
initial
voltage
page
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811109639.8A
Other languages
English (en)
Other versions
CN110021330A (zh
Inventor
安致昱
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN110021330A publication Critical patent/CN110021330A/zh
Application granted granted Critical
Publication of CN110021330B publication Critical patent/CN110021330B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5671—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge trapping in an insulator
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0466—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/32—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/563—Multilevel memory reading aspects

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)

Abstract

本发明提供了一种存储器系统及操作该存储器系统的方法。该存储器系统包括：存储器装置，包括配置有多个页面的多个存储块，该存储器装置以页面为单位执行读取操作；以及存储器控制器，配置为控制存储器装置执行读取操作，其中存储器装置被控制为使得用于多个页面中首先选择的页面的导通电压的第一初始导通时间与用于随后选择的页面的导通电压的第二导通时间彼此不同。

Description

存储器系统及其操作方法
相关申请的交叉引用
本申请要求于2018年1月8日提交的、申请号为10-2018-0002351的韩国专利申请的优先权，其全部内容通过引用并入本文。
技术领域
本公开的各个实施总体涉及一种存储器系统及其操作方法。特别地，实施例涉及一种能够防止用于存储数据的存储器装置中的读取干扰现象的存储器系统及存储器系统的操作方法。
背景技术
近来，计算机环境范例已经转变到普适计算，这使得能够在任何地点和任何时间使用计算系统。因此，诸如移动电话、数码相机、笔记本电脑的便携式电子装置的使用已经增长。这些便携式电子装置通常可包括使用存储器装置，即数据存储装置的存储器系统。数据存储装置可用作便携式电子装置的主存储器装置或辅助存储器装置。
因为没有机械驱动部件，所以作为存储器装置的数据存储装置具有优异的稳定性和耐用性、高信息存取速度以及低功耗。具有这些优点的数据存储装置的示例包括通用串行总线(USB)存储器装置、具有各种接口的存储卡以及固态驱动器(SSD)等。
发明内容
实施例提供了一种能够在读取操作中通过有效地去除保留在所选择的存储块的沟道中的空穴来提高电特性的存储器系统及存储器系统的操作方法。
根据本公开的方面，提供了一种存储器系统，包括：存储器装置，包括配置有多个页面的多个存储块，该存储器装置以页面为单位执行读取操作；以及存储器控制器，配置为控制存储器装置执行读取操作，其中存储器装置被控制为使得用于多个页面中首先选择的页面的导通电压的第一初始导通时间与用于随后选择的页面的导通电压的第二初始导通时间彼此不同。
根据本公开的方面，提供了一种存储器系统，包括：存储器装置，包括多个页面；以及存储器控制器，配置为响应于来自主机的请求而控制存储器装置执行读取操作，其中存储器装置执行读取操作，使得多个页面中首先选择的页面的初始导通时间比随后选择的页面的初始导通时间长。
根据本公开的方面，提供了一种操作存储器系统的方法，该方法包括：选择待执行读取操作的存储块和存储块中的多个页面中的一个页面；当所选择的页面是首先选择的页面时，将初始导通时间设置为第一时间；当所选择的页面是随后选择的页面时，将初始导通时间设置为第二时间；并且向所选择的页面施加导通电压该第一时间或第二时间。
根据本公开的方面，提供了一种存储器系统，包括：存储器装置，包括具有多个页面的存储块；以及控制器，配置为控制存储器装置以页面为单位对存储块执行读取操作，其中在读取操作期间，存储器装置在读取多个页面中首先选择的页面时向存储块施加导通电压的时间比在读取多个页面中随后选择的页面时向存储块施加导通电压的时间长。
附图说明
在下文中将参照附图更详细地描述各个实施例；然而，本发明的元件和特征可被配置或布置成不同于本文所示和所述的元件和特征。因此，本发明不限于本文阐述的实施例。相反地，提供这些实施例以使本公开彻底且充分，并且将实施例的范围全面地传达给本领域技术人员。
在附图中，为了说明清楚，可放大图的尺寸。将理解的是，当元件被称为在两个元件“之间”时，该元件可以是这两个元件之间的唯一元件，或者也可存在一个或多个中间元件。相同的附图标记始终表示相同的元件。
图1是示出根据本公开的实施例的存储器系统的示图。
图2是示出图1的示例性存储器装置的示图。
图3是示出图2的示例性存储块的示图。
图4是示出三维配置的存储块的实施例的示图。
图5是示出三维配置的存储块的另一实施例的示图。
图6是示出根据本公开的实施例的存储器系统的读取操作的流程图。
图7A和图7B是示出根据本公开的实施例的存储器系统的读取操作的电压波形图。
图8是示出包括图2所示的存储器装置的存储器系统的另一实施例的示图。
图9是示出包括图2所示的存储器装置的存储器系统的另一实施例的示图。
图10是示出包括图2所示的存储器装置的存储器系统的另一实施例的示图。
图11是示出包括图2所示的存储器装置的存储器系统的另一实施例的示图。
具体实施方式
在以下详细描述中，仅通过说明的方式示出和描述了本公开的实施例。如本领域技术人员将认识到的，在不脱离本公开的精神或范围的情况下，所述实施例可以不同的方式修改。因此，附图和描述被认为在本质上是说明性的而非限制性的。在整个本公开中，对“实施例”等的参考不一定仅针对一个实施例，并且对“实施例”等的不同参考不一定针对相同的实施例。
在整个说明书中，当元件被称为“连接”或“联接”到另一元件时，该元件可以直接连接或联接到另一元件，或者利用一个或多个置于其间的中间元件而间接连接或联接到另一元件。另外，除非上下文另外明确表示，否则当元件被称为“包括”一个或多个所陈述的部件时，这表示该元件可进一步包括一个或多个未陈述的部件。
图1是示出根据本公开的实施例的存储器系统的示图。
参照图1，存储器系统1000可包括用于存储数据的存储器装置1100和用于在主机2000的控制下控制存储器装置1100的存储器控制器1200。
主机2000可通过使用诸如以下的接口协议与存储器系统1000进行通信：高速外围组件互连(PCI-E)、高级技术附件(ATA)、串行ATA(SATA)、并行ATA(PATA)或串列SCSI(SAS)。主机2000与存储器系统1000之间的接口协议不限于上述示例，并且可以是诸如通用串行总线(USB)、多媒体卡(MMC)、增强型小型磁盘接口(ESDI)和电子集成驱动器(IDE)的其它接口协议中的一种。
存储器控制器1200可控制存储器系统1000的全部操作，并且控制主机2000与存储器装置1100之间的数据交换。例如，存储器控制器1200可响应于来自主机2000的请求，通过控制存储器装置1100来编程或读取数据。而且，存储器控制器1200可存储存储器装置1100中的主存储块和子存储块的信息，并且选择存储器装置1100，以根据为编程操作加载的数据量而对主存储块或子存储块执行编程操作。在一些实施例中，存储器装置1100可包括双倍数据速率同步动态随机存取存储器(DDR SDRAM)、低功率双倍数据速率4(LPDDR4)SDRAM、图形双倍数据速率(GDDR)SDRAM、低功率DDR(LPDDR)、Rambus动态随机存取存储器(RDRAM)和/或闪速存储器。
存储器控制器1200可配置为包括初始导通设置部件1210。当从主机2000接收到读取命令时，初始导通设置部件1210可根据所选择的页面的读取顺序，设置存储器装置1100中的多个存储块中待执行读取操作的所选择的存储块的初始导通时间。例如，初始导通设置部件1210可在对所选择的存储块的读取操作期间在对首先选择的页面的读取操作中设置第一初始导通时间，并且在对其它页面的读取操作中设置第二初始导通时间。优选地，第一初始导通时间比第二初始导通时间长。初始导通设置部件1210可具有用于第一初始导通时间和第二初始导通时间中的每一个的部分(section)，该部分可分别设置为第一初始导通时间和第二初始导通时间。初始导通设置部件1210设置上述第一初始导通时间，并且在第一初始导通时间期间，通过向所选择的存储块的字线和选择线施加导通电压来控制存储器装置1100以去除保留在所选择的存储块的沟道中的热空穴。
存储器装置1100可在存储器控制器1200的控制下执行编程操作、读取操作或擦除操作。
图2是示出图1的存储器装置的示图。
参照图2，存储器装置1100可包括存储数据的存储器单元阵列100。存储器装置1100可包括外围电路200，外围电路200被配置成执行用于将数据存储在存储器单元阵列100中的编程操作、用于输出所存储的数据的读取操作和用于擦除所存储的数据的擦除操作。存储器装置1100可包括控制逻辑300，控制逻辑300在存储器控制器(图1的1200)的控制下控制外围电路200。
存储器单元阵列100可包括多个存储块MB1至MBk(k为正整数)110。局部线LL和位线BL1至BLn(n为正整数)可联接到存储块MB1至MBk 110。例如，局部线LL可包括第一选择线、第二选择线以及布置在第一选择线和第二选择线之间的多个字线。而且，局部线LL可进一步包括布置在第一选择线和字线之间以及布置在第二选择线和字线之间的虚设线。此处，第一选择线可以是源极选择线，并且第二选择线可以是漏极选择线。例如，局部线LL可包括字线、漏极选择线、源极选择线以及源极线SL。例如，局部线LL可进一步包括虚设线。例如，局部线LL可进一步包括管线。局部线LL可分别联接到存储块MB1至MBk 110，位线BL1至BLn可共同联接到存储块MB1至MBk 110。存储块MB1至MBk 110可被实施成二维或三维结构。例如，存储器单元可在具有二维结构的存储块110中沿平行于衬底的方向布置。例如，存储器单元可在具有三维结构的存储块110中沿垂直于衬底的方向布置。
外围电路200可配置为在控制逻辑300的控制下执行对所选择的存储块110的编程操作、读取操作和擦除操作。例如，在控制逻辑300的控制下，外围电路200可将验证电压和通过电压提供给第一选择线、第二选择线和字线，选择性地使第一选择线、第二选择线和字线放电，并且验证联接到字线之中所选择的字线的存储器单元。例如，外围电路200可包括电压生成电路210、行解码器220、页面缓冲器组230、列解码器240、输入/输出电路250、通过/失败检查电路260和源极线驱动器270。
电压生成电路210可响应于操作信号OP_CMD而生成用于编程操作、读取操作和擦除操作的各种操作电压Vop。而且，电压生成电路210可响应于操作信号OP_CMD而选择性地使局部线LL放电。例如，在控制逻辑300的控制下，电压生成电路210可生成编程电压、验证电压、通过电压、导通电压、读取电压、擦除电压、源极线电压等。
行解码器220可响应于行地址RADD将操作电压Vop传送到与所选择的存储块110联接的局部线LL。
页面缓冲器组230可包括联接到位线BL1至BLn的多个页面缓冲器PB1至PBn 231。页面缓冲器PB1至PBn 231可响应于页面缓冲器控制信号PBSIGNALS进行操作。例如，在读取操作或验证操作中，页面缓冲器PB1至PBn 231可临时存储通过位线BL1至BLn接收的数据，或者感测位线BL1至BLn的电压或电流。
列解码器240可响应于列地址CADD在输入/输出电路250和页面缓冲器组230之间传送数据。例如，列解码器240可通过数据线DL与页面缓冲器231交换数据，或者通过列线CL与输入/输出电路250交换数据。
输入/输出电路250可将从存储器控制器(图1的1200)接收的命令CMD和地址ADD传送到控制逻辑300，或者与列解码器240通信数据DATA。
在读取操作和验证操作中，通过/失败检查电路260可响应于权限位VRY_BIT<#>生成参考电流，并且通过将从页面缓冲器组230接收的感测电压VPB与由参考电流产生的参考电压进行比较来输出通过信号PASS或失败信号FAIL。
源极线驱动器270可通过源极线SL联接到存储器单元阵列100中的存储器单元，并且控制源极节点的电压。作为示例，在读取操作或验证操作中，源极线驱动器270可将存储器单元的源极节点电联接到接地节点。而且，在编程操作中，源极线驱动器270可将接地电压施加到存储器单元的源极节点。在擦除操作中，源极线驱动器270可将擦除电压施加到存储器单元的源极节点。源极线驱动器270可从控制逻辑300接收源极线控制信号CTRL_SL，并且基于源极线控制信号CTRL_SL来控制源极节点的电压。
控制逻辑300可通过响应于命令CMD和地址ADD输出操作信号OP_CMD、行地址RADD、源极线控制信号CTRL_SL、页面缓冲器控制信号PBSIGNALS、权限位VRY_BIT<#>和列地址CADD来控制外围电路200。而且，控制逻辑300可响应于通过信号PASS或失败信号FAIL来确定验证操作已经通过还是失败。
根据本公开的实施例的存储器装置1100通过以页面为单位顺序地选择和读取多个页面来执行对所选择的存储块的读取操作。在图1的初始导通设置部件1210的控制下，存储器装置1100通过将初始导通时间设置为第一时间来对首先选择的页面执行读取操作，并且通过将初始导通时间设置为比第一时间短的第二时间来对随后选择的页面执行读取操作。
图3是示出图2的示例性存储块的示图。
参照图3，在存储块110中，平行布置的多个字线可联接在第一选择线和第二选择线之间。此处，第一选择线可以是源极选择线SSL，第二选择线可以是漏极选择线DSL。更具体地，存储块110可包括联接在位线BL1至BLn与源极线SL之间的多个串ST。位线BL1至BLn可分别联接到串ST，并且源极线SL可共同联接到串ST。串ST可彼此相同地配置，因此，将作为示例详细描述联接到第一位线BL1的串ST。
串ST可包括彼此串联联接在源极线SL和第一位线BL1之间的源极选择晶体管SST、例如F1至F16的多个存储器单元以及漏极选择晶体管DST。一个串ST中可包括至少一个源极选择晶体管SST和至少一个漏极选择晶体管DST，该串ST中包括的存储器单元可多于附图中所示的16个存储器单元F1至F16。
源极选择晶体管SST的源极可联接到源极线SL，漏极选择晶体管DST的漏极可联接到第一位线BL1。存储器单元F1至F16可串联联接在源极选择晶体管SST和漏极选择晶体管DST之间。不同串ST中的源极选择晶体管SST的栅极可联接到源极选择线SSL，不同串ST中的漏极选择晶体管DST的栅极可联接到漏极选择线DSL，不同串ST中的存储器单元F1至F16的栅极可联接到多个字线WL1至WL16。不同串ST中联接到相同字线的一组存储器单元可以是一个物理页面PPG。因此，存储块110中可包括分别对应于字线WL1至WL16的物理页面PPG。
一个存储器单元(F1至F16中的每一个)可存储一位数据。这通常被称为单层单元(SLC)。在这种情况下，一个物理页面PPG可存储一个逻辑页面(LPG)数据。一个LPG数据可包括数据位，该数据位的数量对应于一个物理页面PPG中的单元的数量。另外，一个存储器单元可存储两位或更多位数据。这通常被称为多层单元。在这种情况下，一个物理页面PPG可存储两个或多个LPG数据。
图4是示出三维配置的存储块的实施例的示图。
参照图4，存储器单元阵列100可包括多个存储块MB1至MBk110。存储块110可包括多个串ST11至ST1m和ST21至ST2m。在实施例中，多个串ST11至ST1m和ST21至ST2m中的每一个可形成为“U”形。在存储块110中，可在行方向(X方向)上布置m个串。在图4中，示出了在列方向(Y方向)上布置两个串。然而，这是为了清楚；可在列方向(Y方向)上布置三个或更多个串。
多个串ST11至ST1m和ST21至ST2m中的每一个可包括至少一个源极选择晶体管SST、第一至第n存储器单元MC1至MCn、管道晶体管PT以及至少一个漏极选择晶体管DST。
源极选择晶体管SST和漏极选择晶体管DST以及存储器单元MC1至MCn可具有彼此相似的结构。例如，源极选择晶体管SST和漏极选择晶体管DST以及存储器单元MC1至MCn中的每一个可包括沟道层、隧道绝缘层、电荷俘获层和阻挡绝缘层。例如，可在每一个串中设置用于提供沟道层的柱(pillar)。例如，可在每一个串中设置用于提供沟道层、隧道绝缘层、电荷俘获层和阻挡绝缘层中的至少一个的柱。
每一个串的源极选择晶体管SST可联接在源极线SL与存储器单元MC1至MCp之间。
在实施例中，布置在相同行中的串的源极选择晶体管可联接到在行方向上延伸的源极选择线，布置在不同行中的串的源极选择晶体管可联接到不同的源极选择线。在图4中，第一行中的串ST11至ST1m的源极选择晶体管可联接到第一源极选择线SSL1。第二行中的串ST21至ST2m的源极选择晶体管可联接到第二源极选择线SSL2。
在另一实施例中，单元串ST11至ST1m和ST21至ST2m的源极选择晶体管可共同联接到一个源极选择线。
每一个串的第一至第n存储器单元MC1至MCn可联接在源极选择晶体管SST和漏极选择晶体管DST之间。
第一至第n存储器单元MC1至MCn可被划分成第一至第p存储器单元MC1至MCp与第p+1至第n存储器单元MCp+1至MCn。第一至第p存储器单元MC1至MCp可被顺序地布置在垂直方向(Z方向)上，并且彼此串联联接在源极选择晶体管SST和管道晶体管PT之间。第p+1至第n存储器单元MCp+1至MCn可被顺序地布置在垂直方向(Z方向)上，并且彼此串联联接在管道晶体管PT和漏极选择晶体管DST之间。第一至第p存储器单元MC1至MCp和第p+1至第n存储器单元MCp+1至MCn可通过管道晶体管PT彼此联接。每一个串的第一至第n存储器单元MC1至MCn的栅极可分别联接到第一至第n字线WL1至WLn。
在实施例中，第一至第n存储器单元MC1至MCn中的至少一个可用作虚设存储器单元。当设置虚设存储器单元时，可以稳定地控制对应串的电压或电流。每一个串的管道晶体管PT的栅极可联接到管线PL。
每一个串的漏极选择晶体管DST可联接到位线和存储器单元MCp+1至MCn。布置在行方向上的串可联接到在行方向上延伸的漏极选择线。第一行中的串ST11至ST1m的漏极选择晶体管可联接到第一漏极选择线DSL1。第二行中的串ST21至ST2m的漏极选择晶体管可联接到第二漏极选择线DSL2。
布置在列方向上的串可联接到在列方向上延伸的位线。在图4中，第一列中的串ST11和ST21可联接到第一位线BL1。第m列中的串ST1m和ST2m可联接到第m位线BLm。
布置在行方向上的串中联接到相同字线的存储器单元可构成一个页面。例如，第一行中的串ST11至ST1m之中的、联接到第一字线WL1的存储器单元可构成一个页面。第二行中的串ST21至ST2m之中的、联接到第一字线WL1的存储器单元可构成另一页面。当选择了漏极选择线DSL1和DSL2中的任何一个时，可选择布置在一个行方向上的串。当选择了字线WL1至WLn中的任何一个时，可选择所选择的串之中的一个页面。
图5是示出三维配置的存储块的另一实施例的示图。
参照图5，存储器单元阵列100可包括多个存储块MB1至MBk110。存储块110可包括多个串ST11'至ST1m'和ST21'至ST2m'。多个串ST11'至ST1m'和ST21'至ST2m'中的每一个可沿垂直方向(Z方向)延伸。在存储块110中，可在行方向(X方向)上布置m个串。在图5中，示出了在列方向(Y方向)上布置两个串。然而，这是为了清楚；可在列方向(Y方向)上布置三个或更多个串。
多个串ST11'至ST1m'和ST21'至ST2m'中的每一个可包括至少一个源极选择晶体管SST、第一至第n存储器单元MC1至MCn以及至少一个漏极选择晶体管DST。
每一个串的源极选择晶体管SST可联接在源极线SL与存储器单元MC1至MCn之间。布置在相同行中的串的源极选择晶体管可联接到相同的源极选择线。布置在第一行中的串ST11'至ST1m'的源极选择晶体管可联接到第一源极选择线SSL1。布置在第二行中的串ST21'至ST2m'的源极选择晶体管可联接到第二源极选择线SSL2。在另一实施例中，串ST11'至ST1m'和ST21'至ST2m'的源极选择晶体管可共同联接到一个源极选择线。
每一个串的第一至第n存储器单元MC1至MCn可彼此串联联接在源极选择晶体管SST和漏极选择晶体管DST之间。第一至第n存储器单元MC1至MCn的栅极可分别联接到第一至第n字线WL1至WLn。
在实施例中，第一至第n存储器单元MC1至MCn中的至少一个可用作虚设存储器单元。当设置虚设存储器单元时，可以稳定地控制对应串的电压或电流。因此，可提高存储在存储块110中的数据的可靠性。
每一个串的漏极选择晶体管DST可联接在位线和存储器单元MC1至MCn之间。布置在行方向上的串的漏极选择晶体管DST可联接到在行方向上延伸的漏极选择线。第一行中的串ST11'至ST1m'的漏极选择晶体管DST可联接到第一漏极选择线DSL1。第二行中的串ST21'至ST2m'的漏极选择晶体管DST可联接到第二漏极选择线DSL2。
也就是说，除了从每一个串中除去了管道晶体管PT以外，图5的存储块110可具有与图4的存储块110相似或等效的电路。
图4和图5中描述的多个存储块MB1至MBk 110可共用源极线SL。因此，在对多个存储块MB1至MBk 110中所选择的存储块的擦除操作中，通过施加到源极线SL的擦除电压，可能会将热空穴引入到未选择的存储块的沟道中。
图6是示出根据本公开的实施例的存储器系统的读取操作的流程图。
图7A和图7B是示出根据本公开的实施例的存储器系统的读取操作的电压波形图。
下面将参照图1至图7描述根据本公开的实施例的存储器系统的读取操作。
1)输入读取命令(步骤S610)
如果从主机2000输入读取命令Read CMD，则存储器控制器1200响应于读取命令Read CMD生成用于控制存储器装置1100的读操作的命令CMD，并且通过将与读取命令ReadCMD一起接收的地址转换成存储器装置1100的地址来生成转换地址ADD。
2)选择页面(步骤S620)
存储器装置1100响应于从存储器控制器1200接收的命令CMD和地址ADD，选择多个存储块MB1至MBk 110中的一个存储块(例如，MB1)，并且选择待执行所选择的存储块的第一读取操作的页面。在读取操作中，存储器装置1100通过顺序地选择所选择的存储块中的多个页面来执行读取操作。在第一读取操作中选择的页面可以是与源极选择线SSL相邻的物理页面PPG或者是与漏极选择线DSL相邻的物理页面PPG。而且，在读取操作中，存储器装置1100可通过随机地选择所选择的存储块中的多个页面来执行读取操作。
3)确定所选择的页面是否是首先选择的页面(步骤S630)
存储器控制器1200的初始导通设置部件1210确定当前选择的页面是否在读取操作中被首先选择。
4)将初始导通部分设置为A，例如，将初始导通时间设置为A(步骤S640)
当如在步骤S630中所确定的，当前选择的页面是首先选择的页面(“是”)时，如图7A所示，初始导通设置部件1210在以页面为单位的当前读取操作期间将初始导通部分设置为第一初始导通时间A。
5)将初始导通部分设置为B，例如，将初始导通时间设置为B(步骤S650)
当如在步骤S630中所确定的，当前选择的页面不是首先选择的页面(“否”)时，如图7B所示，初始导通设置部件1210在以页面为单位的当前读取操作期间将初始导通部分设置为第二初始导通时间B。优选地，第二初始导通时间B比第一初始导通时间A短。
6)执行读取操作(步骤S660)
如果在步骤S640或S650中设置了初始导通时间，则执行对所选择的存储块的所选择的页面的读取操作。
电压生成电路210响应于操作信号OP_CMD在由初始导通设置部件1210设置的初始导通时间期间生成并输出导通电压Vturn_on，并且行解码器220将电压生成电路210生成的导通电压Vturn_on施加到所选择的存储块MB1的源极选择线SSL、漏极选择线DSL以及所有的字线WL1至WL16。因此，所选择的存储块MB1的源极选择晶体管SST、多个存储器单元F1至F16和漏极选择晶体管DST导通，并且所选择的存储块MB1的沟道电联接到具有接地电压电平的源极线SL，从而去除了所选择的存储块MB1的沟道中的热空穴。
在初始导通时间之后，电压生成电路210响应于操作信号OP_CMD生成读取电压Vread和通过电压Vpass。行解码器220将电压生成电路210生成的读取电压Vread施加到多个字线中所选择的字线Sel_WL，并将电压生成电路210生成的通过电压Vpass施加到多个字线中未选择的字线Unsel_WL。
页面缓冲器组230的多个页面缓冲器PB1至PBn 231通过在施加读取电压Vread时感测对应位线BL1至BLn的电位电平或电流量来感测编程在所选择的页面中的存储器单元中的数据并临时存储该数据。临时存储的数据通过列解码器240和输入/输出电路250被输出到存储器控制器1200。
在施加读取电压Vread一定时间后，电压生成电路210响应于操作信号OP_CMD生成均衡电压Veq。行解码器220将电压生成电路210生成的均衡电压Veq施加到所选择的字线Sel_WL，然后在经过一定时间后将所选择的字线Sel_WL和未选择的字线Unsel_WL放电到低电平。
均衡电压Veq可具有与通过电压Vpass相同的电位电平。因此，因为所选择的字线Sel_WL和未选择的字线Unsel_WL以相同的电位电平放电，所以所选择的字线Sel_WL和未选择的字线Unsel_WL能够以相同的电位电平放电相同的放电时间。
7)确定所选择的页面是否是最后选择的页面(步骤S670)
如果在步骤S660中完成了对所选择的页面的读取操作，则确定所选择的页面是否在对所选择的存储块的读取操作中被最后选择。如果是(步骤S670中为“是”)，则结束读取操作。
8)选择下一页面(步骤S680)
当如步骤S670中所确定的，先前选择的页面不是最后选择的页面(“否”)时，选择当前选择的存储块的下一页面，并且从步骤S630开始对该下一页面执行读取操作。
根据本公开的实施例，在对所选择的存储块的读取操作中，仅对首先选择的页面设置相对较长的初始导通时间来执行读取操作，从而可在首先选择的页面的读取操作中在初始导通部分期间有效地去除所选择的存储块的沟道中的热空穴。在对其它页面的读取操作中，将初始导通时间设置得相对较短，从而可减少读取操作的总时间。
图8是示出包括图2所示的存储器装置的存储器系统的实施例的示图。
参照图8，存储器系统30000可被实施在移动电话、智能电话、平板电脑、个人数字助理(PDA)或无线通信装置中。存储器系统30000可包括存储器装置1100和能够控制存储器装置1100的操作的存储器控制器1200。存储器控制器1200可在处理器3100的控制下控制存储器装置1100的数据存取操作，例如编程操作、擦除操作、读取操作等。
编程在存储器装置1100中的数据可在存储器控制器1200的控制下通过显示器3200输出。
无线电收发器3300可通过天线ANT发送/接收无线电信号。例如，无线电收发器3300可将通过天线ANT接收到的无线电信号转换成可由处理器3100处理的信号。因此，处理器3100可处理从无线电收发器3300输出的信号，并将处理后的信号传输到存储器控制器1200或显示器3200。存储器控制器1200可将由处理器3100处理的信号传输到存储器装置1100。而且，无线电收发器3300可将从处理器3100输出的信号转换成无线电信号，并且通过天线ANT将转换的无线电信号输出到外部装置。输入装置3400能够输入用于控制处理器3100的操作的控制信号或待由处理器3100处理的数据，并且可被实施为诸如触摸板或计算机鼠标的定点装置、小键盘或键盘。处理器3100可控制显示器3200的操作，使得从存储器控制器1200输出的数据、从无线电收发器3300输出的数据或从输入装置3400输出的数据可以通过显示器3200输出。
在一些实施例中，能够控制存储器装置1100的操作的存储器控制器1200可被实施为处理器3100的一部分，或者被实施为独立于处理器3100的芯片。
图9是示出包括图2所示的存储器装置的存储器系统的另一实施例的示图。
参照图9，存储器系统40000可被实施在个人计算机(PC)、平板电脑、上网本、电子阅读器、个人数字助理(PDA)、便携式多媒体播放器(PMP)、MP3播放器或MP4播放器中。
存储器系统40000可包括存储器装置1100和能够控制存储器装置1100的数据处理操作的存储器控制器1200。
处理器4100可根据通过输入装置4200输入的数据，通过显示器4300输出存储在存储器装置1100中的数据。例如，输入装置4200可被实施为诸如触摸板或计算机鼠标的定点装置、小键盘或键盘。
处理器4100可控制存储器系统40000的全部操作，并且控制存储器控制器1200的操作。在一些实施例中，能够控制存储器装置1100的操作的存储器控制器1200可被实施为处理器4100的一部分，或者被实施为独立于处理器4100的芯片。
图10是示出包括图2所示的存储器装置的存储器系统的另一实施例的示图。
参照图10，存储器系统50000可被实施在例如以下的图像处理装置中：数码相机、附接有数码相机的移动终端、附接有数码相机的智能电话、或附接有数码相机的平板电脑。
存储器系统50000可包括存储器装置1100和存储器控制器1200，存储器控制器1200能够控制存储器装置1100的数据处理操作，例如编程操作、擦除操作或读取操作。
存储器系统50000的图像传感器5200可将光学图像转换成数字信号，并且转换的数字信号可被传输到处理器5100或存储器控制器1200。在处理器5100的控制下，转换的数字信号可通过显示器5300输出，或通过存储器控制器1200而被存储在存储器装置1100中。另外，在处理器5100或存储器控制器1200的控制下，存储在存储器装置1100中的数据可通过显示器5300输出。
在一些实施例中，能够控制存储器装置1100的操作的存储器控制器1200可被实施为处理器5100的一部分，或者被实施为独立于处理器5100的芯片。
图11是示出包括图2所示的存储器装置的存储器系统的另一实施例的示图。
参照图11，存储器系统70000可被实施为存储卡或智能卡。存储器系统70000可包括存储器装置1100、存储器控制器1200和卡接口7100。
存储器控制器1200可控制存储器装置1100和卡接口7100之间的数据交换。在一些实施例中，卡接口7100可以是安全数字(SD)卡接口或多媒体卡(MMC)接口，但本公开不限于此。
卡接口7100可根据主机60000的协议接口连接主机60000和存储器控制器1200以进行数据交换。在一些实施例中，卡接口7100可支持通用串行总线(USB)协议和芯片间(IC)-USB协议。此处，卡接口7100可包括能够支持由主机60000使用的协议的硬件、嵌入在硬件中的软件或信号传输方案。
当存储器系统70000联接到诸如PC、平板电脑、数码相机、数字音频播放器、移动电话、控制台视频游戏硬件或数字机顶盒的主机60000的主机接口6200时，主机接口6200可在微处理器6100的控制下，通过卡接口7100和存储器控制器1200与存储器装置1100进行数据通信。
根据本公开的实施例，通过控制对多个页面中首先选择的页面的读取操作中的初始导通部分，有效地去除了保留在所选择的存储块的沟道中的空穴，从而可以提高电特性。
本文已经公开了各个实施例，并且尽管使用了特定的术语，但是它们以一般的和描述性的意义来使用并理解，而不用于限制的目的。在一些情况下，从本申请提交起，对于本领域普通技术人员而言显而易见的是，除非另外明确指出，否则结合特定实施例描述的特征、特性和/或元件可单独使用或与结合其它实施例描述的特征、特性和/或元件组合使用。因此，本领域技术人员将理解的是，在不脱离如权利要求中阐述的本公开的精神和范围的情况下，可进行形式和细节上的各种改变。

Claims (20)

1.一种存储器系统，包括：
存储器装置，包括具有多个页面的多个存储块，所述存储器装置以页面为单位执行读取操作；以及
存储器控制器，控制所述存储器装置执行所述读取操作，其中所述存储器装置被控制为使得用于所述多个页面中首先选择的页面的导通电压的第一初始导通时间与用于随后选择的页面的所述导通电压的第二初始导通时间彼此不同。
2.根据权利要求1所述的存储器系统，其中所述第一初始导通时间比所述第二初始导通时间长。
3.根据权利要求1所述的存储器系统，其中在对所述多个存储块中选择的存储块的所述首先选择的页面的读取操作中，在读取电压被施加到所述多个存储块中所选择的存储块之前，所述导通电压被施加到所选择的存储块的所有字线和选择线所述第一初始导通时间。
4.根据权利要求3所述的存储器系统，其中在所述读取电压被施加到所选择的存储块的所述随后选择的页面中的一个之前，所述导通电压被施加到所选择的存储块的所有字线和选择线所述第二初始导通时间。
5.根据权利要求1所述的存储器系统，其中所述存储器控制器包括控制初始导通时间的初始导通设置部件。
6.根据权利要求5所述的存储器系统，其中所述初始导通设置部件：
当所述读取操作中选择的页面是所述首先选择的页面时，将初始导通时间设置为所述第一初始导通时间；并且
当所选择的页面是所述随后选择的页面中的一个时，将所述初始导通时间设置为所述第二初始导通时间。
7.根据权利要求1所述的存储器系统，其中在所述读取操作中，通过施加到所述多个存储块中选择的存储块的字线和选择线所述第一初始导通时间和所述第二初始导通时间的所述导通电压，将所述多个存储块中所选择的存储块的沟道电联接到源极线。
8.一种存储器系统，包括：
存储器装置，包括多个页面；以及
存储器控制器，响应于来自主机的请求，控制所述存储器装置执行读取操作，
其中所述存储器装置执行所述读取操作，使得所述多个页面中首先选择的页面的初始导通时间比随后选择的页面的初始导通时间长。
9.根据权利要求8所述的存储器系统，其中在所述读取操作中，所述存储器装置通过顺序地选择所述多个页面来以页面为单位执行所述读取操作。
10.根据权利要求8所述的存储器系统，其中所述存储器装置在所述存储器控制器的控制下设置初始导通时间。
11.根据权利要求8所述的存储器系统，其中所述存储器控制器包括控制初始导通时间的初始导通设置部件。
12.根据权利要求11所述的存储器系统，其中所述初始导通设置部件：
当在所述读取操作中所选择的页面是所述首先选择的页面时，将初始导通时间设置为第一初始导通时间；并且
当所选择的页面是所述随后选择的页面中的一个时，将初始导通时间设置为第二初始导通时间，所述第二初始导通时间比所述第一初始导通时间短。
13.根据权利要求8所述的存储器系统，其中所述存储器装置在初始导通时间向联接到所述多个页面的字线和选择线施加导通电压。
14.根据权利要求8所述的存储器系统，其中在所述读取操作中，初始导通时间在施加读取电压之前应用。
15.一种操作存储器系统的方法，所述方法包括：
选择待执行读取操作的存储块和所述存储块中的多个页面中的一个页面；
当所选择的页面是首先选择的页面时，将初始导通时间设置为第一时间；
当所选择的页面是随后选择的页面时，将所述初始导通时间设置为第二时间；并且
向所选择的页面施加导通电压所述第一时间或所述第二时间。
16.根据权利要求15所述的方法，进一步包括，在施加所述导通电压之后，向所选择的页面施加读取电压。
17.根据权利要求15所述的方法，其中所述第一时间比所述第二时间长。
18.根据权利要求15所述的方法，其中当所述导通电压被施加到所选择的页面时，所述存储块的沟道电联接到源极线。
19.根据权利要求15所述的方法，其中向所选择的页面施加所述导通电压包括将所述导通电压施加到所述存储块的所有字线和选择线。
20.根据权利要求16所述的方法，其中在将所述读取电压施加到作为非最后选择的页面的所选择的页面之后，通过将所述初始导通时间设置为所述第二时间，而对下一随后选择的页面重新执行所述方法。
CN201811109639.8A 2018-01-08 2018-09-21 存储器系统及其操作方法 Active CN110021330B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020180002351A KR102409798B1 (ko) 2018-01-08 2018-01-08 메모리 시스템 및 그것의 동작 방법
KR10-2018-0002351 2018-01-08

Publications (2)

Publication Number Publication Date
CN110021330A CN110021330A (zh) 2019-07-16
CN110021330B true CN110021330B (zh) 2023-05-16

Family

ID=67141115

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811109639.8A Active CN110021330B (zh) 2018-01-08 2018-09-21 存储器系统及其操作方法

Country Status (3)

Country Link
US (1) US10607706B2 (zh)
KR (1) KR102409798B1 (zh)
CN (1) CN110021330B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210074024A (ko) * 2019-12-11 2021-06-21 에스케이하이닉스 주식회사 메모리 장치, 메모리 장치를 포함하는 메모리 시스템 및 메모리 시스템의 동작 방법
KR20220101502A (ko) * 2021-01-11 2022-07-19 에스케이하이닉스 주식회사 메모리 장치, 이를 포함하는 메모리 시스템 및 그것의 동작 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102163456A (zh) * 2010-02-17 2011-08-24 三星电子株式会社 非易失性存储器件、其操作方法以及包括其的存储系统
CN106919345A (zh) * 2015-12-24 2017-07-04 爱思开海力士有限公司 存储器系统及其操作方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6671208B2 (en) 2001-07-27 2003-12-30 Sharp Kabushiki Kaisha Nonvolatile semiconductor storage device with limited consumption current during erasure and erase method therefor
KR101666941B1 (ko) * 2010-07-06 2016-10-17 삼성전자주식회사 비휘발성 메모리 장치와 이를 포함하는 반도체 시스템
JP2012181761A (ja) * 2011-03-02 2012-09-20 Toshiba Corp 半導体メモリ装置および復号方法
KR20150127419A (ko) * 2014-05-07 2015-11-17 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그것의 읽기 방법
KR20160012738A (ko) * 2014-07-25 2016-02-03 에스케이하이닉스 주식회사 삼차원 메모리 셀 어레이 구조를 갖는 반도체 메모리 장치 및 그것의 동작 방법
US9502125B2 (en) * 2014-09-08 2016-11-22 Micron Technology, Inc. Concurrently reading first and second pages of memory cells having different page addresses
KR102252378B1 (ko) 2014-10-29 2021-05-14 삼성전자주식회사 메모리 장치, 메모리 시스템, 상기 메모리 장치의 동작 방법 및 상기 메모리 시스템의 동작 방법
KR102239868B1 (ko) * 2014-11-28 2021-04-13 에스케이하이닉스 주식회사 메모리 시스템 및 그것의 동작 방법
KR20160071946A (ko) * 2014-12-12 2016-06-22 에스케이하이닉스 주식회사 반도체 메모리 장치
KR102451154B1 (ko) * 2015-12-07 2022-10-06 삼성전자주식회사 불휘발성 메모리 장치 및 불휘발성 메모리 장치의 동작 방법
KR102365171B1 (ko) * 2015-12-10 2022-02-21 삼성전자주식회사 불휘발성 메모리 장치 및 불휘발성 메모리 장치의 동작 방법
KR102429452B1 (ko) * 2016-02-02 2022-08-05 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그것의 동작 방법
KR102469680B1 (ko) * 2016-05-04 2022-11-22 에스케이하이닉스 주식회사 반도체 메모리 장치
US9972397B2 (en) * 2016-06-24 2018-05-15 SK Hynix Inc. Semiconductor memory device and operating method thereof
KR102663261B1 (ko) * 2016-09-08 2024-05-03 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그것의 동작 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102163456A (zh) * 2010-02-17 2011-08-24 三星电子株式会社 非易失性存储器件、其操作方法以及包括其的存储系统
CN106919345A (zh) * 2015-12-24 2017-07-04 爱思开海力士有限公司 存储器系统及其操作方法

Also Published As

Publication number Publication date
KR20190084518A (ko) 2019-07-17
US20190214093A1 (en) 2019-07-11
KR102409798B1 (ko) 2022-06-16
CN110021330A (zh) 2019-07-16
US10607706B2 (en) 2020-03-31

Similar Documents

Publication Publication Date Title
CN111009275B (zh) 存储器装置和存储器装置的操作方法
CN110400588B (zh) 存储器装置以及该存储器装置的操作方法
CN110047549B (zh) 存储器系统及其操作方法
CN110277126B (zh) 存储器装置和具有存储器装置的存储器系统
CN110729016B (zh) 存储器装置、存储器系统及操作该存储器装置的方法
CN110413535B (zh) 存储器控制器及存储器控制器的操作方法
CN110322918B (zh) 存储器件和操作该存储器件的方法
CN111798908B (zh) 存储器装置及其操作方法
CN110120240B (zh) 存储器系统及其操作方法
CN110045917B (zh) 存储器系统及其操作方法
CN110021330B (zh) 存储器系统及其操作方法
US11056177B2 (en) Controller, memory system including the same, and method of operating the memory system
CN113129972A (zh) 存储器装置及其操作方法
CN114446364A (zh) 存储器设备及其操作方法
CN114446360A (zh) 存储器装置及其操作方法
CN111681699B (zh) 存储器装置及操作存储器装置的方法
US11694740B2 (en) Memory device, memory system including memory device, and method of operating memory device
CN117316242A (zh) 存储器设备及其操作方法
KR20240068462A (ko) 메모리 장치 및 이의 동작 방법
KR20210066551A (ko) 반도체 메모리 장치 및 그 동작 방법
CN112767986A (zh) 存储器设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant