JP2012181761A - 半導体メモリ装置および復号方法 - Google Patents

Abstract

【課題】復号の処理速度が速いメモリカード３を提供する。
【解決手段】メモリカード３は、１個のメモリセルに記憶する、読み出し単位であるページが異なる３ビットのデータを、８個の閾値電圧分布に基づく確率を用いた反復計算により復号を行うときに、ハードビット読み出しのための７個の基準電圧のそれぞれと、ソフトビット読み出しのための、それぞれの基準電圧よりも低い電圧および高い電圧からなる複数の中間電圧と、からなる７組の電圧セットのうち、読み出すページに属する１ビットデータの読み出しに必要な電圧セットの電圧を選択し、選択した前記電圧セットの電圧を読み出し電圧として前記メモリセルに印加する制御を行うワード線制御部２１と、対数尤度比を記憶する対数尤度比テーブル記憶部２２と、読み出したデータを対数尤度比を用いてＥＣＣフレーム単位で復号をする復号器１と、を有する。
【選択図】図４

Description

本発明の実施形態は、確率に基づく反復計算による復号を行う半導体メモリ装置、および確率に基づく反復計算による復号方法に関する。

通信分野、放送分野、および半導体メモリ等のストレージ分野において、デジタルデータの誤り訂正符号による符号化および復号に関する開発が行われている。
誤り訂正符号は、代数系の硬判定復号符号と、確率に基づく反復計算による軟判定復号符号とに大別できる。

硬判定復号では、メモリセルの電荷蓄積層に注入された電荷量に対応した閾値電圧がワード線に印加された場合に、いわゆるハードビットデータが読み出される。しかし、メモリセルの製造時のばらつき、または電荷蓄積後の状況等により、同じデータを記憶してもメモリセル毎に閾値電圧は異なる。すなわち同じデータを記憶した複数のメモリセルの閾値電圧には所定の分布がある。そして、閾値電圧分布のピーク中央付近の電圧で読み出されたデータの信頼性は高く、それぞれの閾値電圧分布の山の上限付近または下限付近の電圧で読み出されたデータの信頼性は低い。

軟判定復号では、ハードビット読み出し電圧の上下の中間電圧を印加して読み出したソフトビット読み出しデータをもとに、確率を用いた反復計算により復号が行われる。

軟判定復号符号に属する低密度パリティ検査符号（Low Density Parity Check codes、以下、「ＬＤＰＣ符号」という。)が注目されている。ＬＤＰＣ符号は、R. G. Gallagerにより、１９６３年に最初に提案された。その後、ＬＤＰＣ符号においては符号長を長くしていくに従って、符号性能の理論的限界であるシャノン限界に迫る優れた性能が報告されている。

ここで、ＮＡＮＤ型半導体メモリ部を有する半導体メモリ装置では、１個のメモリセルに複数ビットのデータを記憶する、いわゆる多値メモリ化が、半導体メモリ装置の高密度化に大きく寄与している。

米国特許出願公開第２００８／５５９９０号明細書

本発明は、復号の処理速度が速い半導体メモリ装置および処理速度が速い復号方法を提供することを目的とする。

本発明の一態様の半導体メモリ装置は、１個のメモリセルに記憶する、読み出し単位であるページが異なるＮ（Ｎは２以上の自然数）ビットのデータを、２^Ｎ個の閾値電圧分布に基づく確率を用いた反復計算により復号を行うときに、ハードビット読み出しのための（２^Ｎ−１）個の基準電圧のそれぞれと、ソフトビット読み出しのための、それぞれの基準電圧よりも低い電圧および高い電圧からなる複数の中間電圧と、からなる（２^Ｎ−１）組の電圧セットのうち、読み出すページに属する１ビットデータの読み出しに必要な電圧セットを選択し、選択した前記電圧セットの電圧を読み出し電圧としてメモリセルに印加する制御を行うワード線制御部と、それぞれの読み出し電圧に基づく対数尤度比を記憶する対数尤度比テーブル記憶部と、ワード線制御部が印加した読み出し電圧により読み出したデータを、対数尤度比テーブル記憶部に記憶された読み出し電圧に対応した対数尤度比を用いて、復号をする復号器と、を有する。

また本発明の別の一態様の復号方法は、半導体メモリ装置の１個のメモリセルに記憶する、読み出し単位であるページが異なるＮ（Ｎは２以上の自然数）ビットのデータを、２^Ｎ個の閾値電圧分布に基づく確率を用いた反復計算により復号するときに、ハードビット読み出しのための（２^Ｎ−１）個の基準電圧のそれぞれと、ソフトビット読み出しのための、それぞれの基準電圧よりも低い電圧および高い電圧からなる複数の中間電圧と、からなる（２^Ｎ−１）組の電圧セットのうち、読み出すページに属する１ビットデータの読み出しに必要な電圧セットを選択し、選択した前記電圧セットの電圧を読み出し電圧としてメモリセルに印加する電圧印加工程と、ワード線制御部が印加した読み出し電圧により読み出したデータを、それぞれの読み出し電圧に基づく対数尤度比を記憶する対数尤度比テーブル記憶部に記憶された対数尤度比を用いて、復号をする復号工程と、を具備する。

第１実施形態のメモリカードの概略構成を示す構成図である。 第１実施形態のメモリカードの概略構成を示す構成図である。 比較例の軟判定復号を説明するための閾値電圧分布と記憶データと対数尤度比テーブルとの関係を示す説明図である。 第１実施形態のメモリカードの軟判定復号を説明するための閾値電圧分布と記憶データと対数尤度比テーブルとの関係を示す説明図である。 第１実施形態のメモリカードの軟判定復号を説明するためのフローチャートである。 第２実施形態のメモリカードの軟判定復号を説明するための閾値電圧分布と記憶データと対数尤度比テーブルとの関係を示す説明図である。 第３実施形態のメモリカードの軟判定復号を説明するための閾値電圧分布と記憶データと対数尤度比テーブルとの関係を示す説明図である。 第４実施形態のメモリカードの軟判定復号を説明するための閾値電圧分布と記憶データと対数尤度比テーブルとの関係を示す説明図である。

＜第１実施形態＞
以下、図面を参照して本発明の第１実施形態の半導体メモリ装置および復号方法を説明する。

図１に示すように、本実施の形態の半導体メモリ装置であるメモリカード３はパソコンまたはデジタルカメラ等のホスト４から受信したデータを記憶し、記憶したデータをホスト４に送信する記憶媒体である。

メモリカード３はホスト４とともに、例えば携帯音楽プレーヤであるＭＰ３プレーヤ等のメモリシステム５を構成していてもよい。

メモリカード３は、半導体メモリ部（以下、単に「メモリ部」ともいう。）１３と、復号器１を具備したメモリコントローラ２とを有する。メモリ部１３は、ＮＡＮＤ型フラッシュメモリから構成されており、単位セルである多数のメモリセル１３Ｄが、書き込みに用いるビット線（不図示）および読み出しに用いるワード線１３Ｅ等で接続された構造を有する。書き込みおよび読み出しは複数のビットデータからなるページ単位で行われる。ワード線１３Ｅはワード線制御部２１と接続されている。本実施の形態のメモリカード３のメモリセル１３Ｄは、１個のメモリセルにＮビット（Ｎは２以上の自然数）のデータを記憶可能な多値メモリセルである。

そして、メモリコントローラ２は、バス１７を介して接続された、ＲＯＭ１０と、ＣＰＵコア１１と、ＲＡＭ１８と、ホスト Ｉ／Ｆ（インターフェイス）１４と、誤り検出訂正部（以下「ＥＣＣ部」という）１５と、ＮＡＮＤ Ｉ／Ｆ（インターフェイス）１６とを有する。

メモリコントローラ２は、ＣＰＵコア１１を用いて、ホストＩ／Ｆ１４を介してホスト４とのデータ送受信を、ＮＡＮＤ Ｉ／Ｆ１６を介してメモリ部１３とのデータ送受信を行う。またメモリコントローラ２は、メモリ部１３のアドレス管理をＣＰＵコア１１で実行されるＦＷ（Firmware）で実現している。また、ホスト４からのコマンド入力に応じたメモリカード３全体の制御もＦＷで実行される。ＲＯＭ１０には、メモリカード３の制御プログラム等が格納されており、ＲＡＭ１８には、アドレス管理で必要となるアドレス変換デーブル等が記憶される。

ＥＣＣ部１５は、データ記憶時に誤り訂正符号を生成し付与する符号化器１２と、データ読み出し時に、読み出された符号化データを復号する復号器１とを有する。符号化および復号は複数のビットデータからなるＥＣＣフレーム単位で行われる。なお、書き込みおよび読み出し単位であるページは複数のＥＣＣフレームからなる。本実施の形態の復号器１のＥＣＣ部１５は、確率に基づく反復計算により軟判定復号する誤り訂正符号であるＬＤＰＣ符号を用いる。

また図２に示すように、メモリカード３は、メモリセル１３Ｄにワード線１３Ｅを介して、後述する所定電圧セットの電圧を印加する制御を行うワード線制御部２１と、読み出し電圧（閾値電圧）に基づいた対数尤度比テーブルを記憶する対数尤度比テーブル記憶部２２と、対数尤度比を用いて軟判定復号する復号器１とを有する。

硬判定復号においては、ＥＣＣフレームに付与されているパリティを用いて演算が行われる。これに対して、ＬＤＰＣ符号により符号化されたデータの復号においては、所定の読み出し電圧により読み出された閾値電圧に基づくデータから、０か１かを示すハードビット（ＨＢ）と、ＨＢの確からしさを示す対数尤度比（ＬＬＲ）が対数尤度比テーブルをもとに算出される。そして、ＬＬＲをもとに、ＥＣＣフレーム単位で、確率に基づく反復計算により軟判定復号による誤り訂正処理が行われる。

（比較例の復号）
ここで、図３を用いて、実施形態と比較のために、１個のメモリセルに３ビットのデータを記憶する半導体メモリ装置（Ｎ＝３）における比較例の復号について説明する。なお、図３等において上段は閾値電圧分布の模式図であり横軸は電圧Ｖを示し、縦軸は発生頻度、すなわちメモリセル数ｎを示しており、下段は上段の閾値電圧分布に対応した３６レベルのハードビット（ＨＢ）およびソフトビット（ＳＢ）／対数尤度比（ＬＬＲ）テーブルを示している。

１個のメモリセルに３ビットのデータを記憶する半導体メモリ装置の、それぞれのメモリセルには、最初に記憶される第１のビットであるＬｏｗｅｒビット（Ｌビット）と、次に記憶される第２のビットであるＭｉｄｄｌｅビット（Ｍビット）と、最後に記憶される第３のビットであるＵｐｐｅｒビット（Ｕビット）とが記憶されている。

データ読み出しのときには、ＨＢ／ＳＢの読み出しが行われる。ＨＢ読み出し電圧（基準電圧）は、（２^Ｎ）個の閾値電圧分布の、それぞれの中間電圧であり、（２^Ｎ−１）個印加される。すなわち、図３に示すように、Ｎ＝３の場合には閾値電圧分布が、８個（Ｅｒ、Ａ〜Ｇ）あり、ＨＢ読み出し電圧は、７個である。そして、７個のＨＢ読み出し電圧、Ｖ１７、Ｖ２７、Ｖ０７、Ｖ３２、Ｖ２２、Ｖ１２、Ｖ０２、が順にメモリセルに印加される。すなわち、ＬビットのＨＢ読み出し電圧がＶ１７であり、ＭビットのＨＢ読み出し電圧がＶ２７、Ｖ０７であり、ＵビットのＨＢ読み出し電圧がＶ３２、Ｖ２２、Ｖ１２、Ｖ０２である。

さらに、軟判定復号のために、ソフトビット（ＳＢ）読み出し電圧が印加され、より詳細な閾値電圧の位置がＳＢとして読み出される。ＳＢは、ＨＢの確からしさを示す。すなわち、すでに説明したように、閾値電圧分布（Ｅｒ、Ａ〜Ｇ）の、それぞれのピークの中央付近の電圧で読み出されたＨＢの信頼性は高く、それぞれの閾値電圧分布（Ｅｒ、Ａ〜Ｇ）の上限付近または下限付近の電圧、すなわち閾値電圧分布（Ｅｒ、Ａ〜Ｇ）の境界付近の電圧、で読み出されたＨＢの信頼性は低い。ＳＢ読み出し電圧はＨＢ読み出し電圧に対して所定量シフトした電圧である。ＳＢは、閾値電圧分布の形状に基づき、ＨＢの信頼性を示す対数尤度比（ＬＬＲ）と対応付けられている。

図３に示すように、ソフトビット読み出し電圧はＨＢ読み出し電圧の間を補間する２８個の電圧、Ｖ３４、Ｖ３３、Ｖ３１、・・・、Ｖ０１、Ｖ００、である。

ハードビット（ＨＢ）読み出し電圧７種類と、ソフトビット（ＳＢ）読み出し電圧２８種類との合計３５種類の読み出し電圧を印加することにより、Ｌビット、Ｍビット、およびＵビットの、それぞれのＨＢ（Ｌ、Ｍ、Ｕ）およびＳＢ（ＳＢ１、ＳＢ２、ＳＢ３）からなる６ビットデータが読み出される。

この６ビットデータをもとに、ＬＬＲテーブルの対応するＬＬＲ値を用い、ＥＣＣフレーム単位で、確率を用いた反復計算により、復号が行われる。

ここで、比較例の復号では、１個のメモリセルに記憶された、Ｌビット、ＭビットまたはＵビットのいずれか１つのデータのみが復号に必要な場合、硬判定復号では、ＨＢを用いてそれぞれのＨＢ読み出し電圧を印加するだけでよい。例えば、ＬビットのＨＢ読み出しには、読み出し電圧Ｖ１７を印加するだけでよい。

しかし、軟判定復号する場合には、Ｌビット、ＭビットまたはＵビットのいずれか１つのデータのみが復号に必要であっても、ＳＢ、すなわち閾値電圧の基準電圧（ＨＢ読み出し電圧）からのシフト量、を取得するためには、Ｖ００〜Ｖ３４の３５種類の読み出し電圧を印加し３６レベル読み出しを行う必要がある。

なお、比較例の半導体装置においては、例えば図３に示すように、ＨＢ読み出し電圧、Ｖ１７、Ｖ２７、Ｖ０７、Ｖ３２、Ｖ２２、Ｖ１２、Ｖ０２の電圧差は同じであり、ＳＢ読み出し電圧、Ｖ３４、Ｖ３３、Ｖ３１、・・・、Ｖ０１、Ｖ００、の電圧差も同じである。

（第１実施形態のメモリカードによる復号）
本実施の形態のメモリカード３は、比較例の軟判定復号と同じように、Ｎ＝３であるが、１個のメモリセルに、読み出し単位であるページが異なる１ビットデータを３個、記憶する。図４に示すように、メモリカード３の７個の閾値電圧分布（Ｅｒ、Ａ〜Ｇ）は図３に示した比較例の場合と同じである。なお、図４においてＳＢは、Ｌビットに関するＳＢ−Ｌ１〜ＳＢ−Ｌ４だけを示し、ＭビットおよびＵビットに関するＳＢは示していない。

メモリカード３では、メモリセルに記憶された３ビットのデータは、読み出し単位であるページが異なるため同時に読み出す必要はなく、復号するページに属する、言い換えれば復号に必要な１ビットデータのＨＢおよびＳＢだけを読み出す。すなわち、メモリカード３では、１個のメモリセルに記憶した、Ｕビット、Ｍビット、およびＬビットからなる３ビットデータを、ページ毎に、すなわち３ビットデータのうちの１ビットデータのＨＢおよびＳＢだけを読み出す。

すなわち、あるページのデータを復号するために、読み出すページに属する、Ｕビット、Ｍビット、またはＬビットのいずれかのデータ（ＨＢ／ＳＢ）のみを読み出す。

以下、図４のフローチャートに従い、実施形態のメモリカード３における復号方法について説明する。
＜ステップＳ１０＞ 読み出しコマンド受信
ホスト４からの読み出しコマンドを受信することで、復号が開始される。

＜ステップＳ１１＞ ＨＢ読み出し電圧印加
ワード線制御部２１は、読み出すページに属する１ビットデータのＨＢを読み出すためのＨＢ読み出し電圧（基準電圧）をメモリセルに印加する。例えば、Ｕビットを読み出す場合には、ＨＢ読み出し電圧Ｖ１７がメモリセルに印加される。

＜ステップＳ１２＞ 硬判定復号
複数のメモリセルから読み出した同じＥＣＣフレームに属するＵビットのＨＢを用いて、リードソロモン等の代数系の硬判定復号符号によるパリティチェックが行われる。

＜ステップＳ１３＞ パリティチェック
パリティチェックがＯＫの場合、Ｓ１８において、復号データがＨＯＳＴ Ｉ／Ｆを介してホスト４に送信される。パリティチェックがＮＧの場合、Ｓ１４からの対数尤度比を用いた復号工程が開始する。

＜ステップＳ１４＞ 電圧セット選択
復号器１は、読み出すページに属する１ビットデータが、Ｕビット、Ｍビット、またはＬビットのいずれであるかに応じて、ＳＢ読み出しに用いる電圧セットを選択する。

図４に示すように、Ｌビットを読み出しするときには、ＨＢ読み出しのための基準電圧Ｖ１７と、ＳＢ読み出しのための基準電圧Ｖ１７よりも低い２つの中間電圧Ｖ１５、Ｖ１６および高い２つの中間電圧Ｖ１８、Ｖ１９からなる４種類の中間電圧と、からなる１組の電圧セットが選択される。

そして、Ｍビットを読み出しするときには、基準電圧がＶ２７の１組の電圧セット（Ｖ２９、Ｖ２８、Ｖ２７、Ｖ２６、Ｖ２５）と、基準電圧がＶ０７の１組の電圧セット（Ｖ０９、Ｖ０８、Ｖ０７、Ｖ０６、Ｖ０５）とからなる２組の電圧セットが選択される。

さらに、Ｕビットを読み出しするときには、基準電圧がＶ３２の１組の電圧セット（Ｖ３４、Ｖ３３、Ｖ３２、Ｖ３１、Ｖ３０）と、基準電圧がＶ２２の１組の電圧セット（Ｖ２４、Ｖ２３、Ｖ２２、Ｖ２１、Ｖ２０）と、基準電圧がＶ１２の１組の電圧セット（Ｖ１４、Ｖ１３、Ｖ１２、Ｖ１１、Ｖ１０）と、基準電圧がＶ０２の１組の電圧セット（Ｖ０４、Ｖ０３、Ｖ０２、Ｖ０１、Ｖ００）と、からなる４組の電圧セットが選択される。

なお、中間電圧の差および中間電圧と基準電圧の差は、基準電圧の差の１／２０〜１／４が好ましく、例えば、基準電圧の差の１／１０となるように設定される。すなわち（Ｖ３２−Ｖ２７）が２Ｖの場合、（Ｖ３２―Ｖ３１）＝（Ｖ３１―Ｖ３０）＝（Ｖ２９―Ｖ２８）＝（Ｖ２８−Ｖ２７）＝０．２Ｖである。前記範囲内であれば精度の高い復号が可能である。

なお、１組の電圧セットの中間電圧は２種類でもよいが、精度の高い読み出しのためには上記説明のように、４種類が好ましい。すなわち、１組の電圧セットは、基準電圧と、基準電圧よりも低い２つの中間電圧と、基準電圧よりも高い２つの中間電圧と、からなる５種類の電圧からなることが好ましい。

＜ステップＳ１５＞ ＳＢ読み出し電圧印加
ワード線制御部２１は、選択された電圧セットの電圧をメモリセルに印加する。例えば、Ｌビットを読み出す場合には、Ｖ１９、Ｖ１８、Ｖ１７、Ｖ１６、Ｖ１５からなる１組の電圧セットの電圧がメモリセルに印加される。

以上の説明のように、実施形態のメモリカード３および復号方法では、すでに説明した比較例と異なり、それぞれのＨＢの確からしさを示すＳＢを読み出すために必要な読み出し電圧（中間電圧）は、それぞれのＨＢ読み出しのための基準電圧の近傍の４種類だけでよい。

＜ステップＳ１６＞ 軟判定復号
読み出したＳＢをもとに、対数尤度比テーブル記憶部２２に記憶されたＬＬＲを用いて軟判定復号が行われる。

例えば、図３に示したＬビットの例では、ＨＢ−Ｌ、ＳＢ−Ｌ１、ＳＢ−Ｌ２、ＳＢ−Ｌ３、ＳＢ−Ｌ４からなる５ビットのデータと対応したＬＬＲ−Ｌを初期ＬＬＲとして、軟判定復号が行われる。

軟判定復号では、ＥＣＣフレーム単位、すなわち、複数のメモリセルから読み出した複数の１ビットデータからなるデータ列単位で、ＬＤＰＣ符号によりに確率に基づく反復計算が行われる。ＬＤＰＣ符号は、非常に疎な検査行列、すなわち、行列内の非零要素の数が非常に少ない検査行列により定義される線形符号であると同時に、タナーグラフで定義される符号である。そして、局所的に推論した結果をタナーグラフ上でやりとりして更新していく。例えば、ＳＰＡ（サムプロダクト・アルゴリズム）によれば、初期ＬＬＲをもとに、チェックノードとビットノード間で情報を受け渡し、各ノードの情報を更新し、更新後のＬＬＲを用いて硬判定とパリティチェックとを行い、パリティチェックがＮＧの場合は、所定の回数となるまで、ノード間の情報交換／硬判定／パリティチェックが繰り返し行われる。

＜ステップＳ１７＞ パリティチェック
パリティチェックがＯＫの場合、Ｓ１８において、復号データがＨＯＳＴ Ｉ／Ｆを介してホスト４に送信される。

パリティチェックがＮＧの場合、Ｓ１９において、エラーメッセージがＨＯＳＴ Ｉ／Ｆを介してホスト４に送信される。

なお上記説明では、Ｓ１３の硬判定復号によるパリティチェック後にＳ１４／Ｓ１５のＳＢ読み出し処理を行っているが、ＨＢ読み出し処理とＳＢ読み出し処理とを同時に並行して行ってもよい。その場合にも、硬判定復号によるパリティチェックがＮＧの場合に、Ｓ１６からの軟判定復号を行う、

また、Ｓ１５におけるＳＢ読み出し電圧印加のときに、ＨＢ読み出しのための基準電圧をメモリセルに再度印加してもよいし、Ｓ１１において読み出した結果を使用してもよい。また、複数の読み出し電圧の印加の順序は、低電圧から高電圧の順に印加してもよいし、ランダムに印加してもよい。

以上の説明のように、第１実施形態のメモリカード３は、
第１のビット（Ｌビット）および第２のビット（Ｍビット）を含む（Ｎは２以上の自然数）ビットのデータを記憶するメモリセル１３Ｄと、
メモリセル１３Ｄに読み出し電圧を印加するワード線１３Ｅと、
メモリセル１３Ｄからデータを読み出すために、ワード線１３Ｅに読み出し電圧を印加する制御を行うワード線制御部２１と、
それぞれの読み出し電圧に基づく対数尤度比を記憶する対数尤度比テーブル記憶部２２と、
ワード線１３Ｅに印加された読み出し電圧により読み出されたデータが入力される復号器１と、を具備し、
ワード線制御部２１は、第１のビット（Ｌビット）を読み出す場合には、第１のハードビットを読み出すために第１の基準電位（Ｖ１７）をワード線１３Ｅに印加し、第２のビット（Ｍビット）を読み出す場合には、第２のハードビットを読み出すために、第１の基準電位よりも低い第２の基準電位（Ｖ０７）と第１の基準電位よりも高い第３の基準電位（Ｖ２７）とをワード線１３Ｅに印加し、
ワード線制御部２１は、第２のビット（Ｍビット）を読み出す場合に、ソフトビットを読み出すために、第２の基準電位よりも低い第１の中間電位（Ｖ０５）と、第２の基準電位よりも高い第２の中間電位（Ｖ０９）と、第２の中間電位よりも高く第３の基準電位よりも低い第３の中間電位（Ｖ２５）と、第３の基準電位よりも高い第４の中間電位（Ｖ２９）とをワード線１３Ｅに印加し、
復号器１は、ソフトビットに対応する対数尤度比を用いて第２のビット（Ｍビット）の復号を行い、
第２の中間電位（Ｖ０９）と第１の基準電位（Ｖ１７）との差は、第２の中間電位（Ｖ０９）と第２の基準電位（Ｖ０７）との差よりも大きく、
第３の中間電位（Ｖ２５）と第１の基準電位（Ｖ１７）との差は、第３の中間電位（Ｖ２５）と第３の基準電位（Ｖ２７）との差よりも大きく、
復号器１は、メモリセルの閾値電圧Ｖｔｈが、第２の中間電位と第３の中間電位との間の場合には、同一の対数尤度比を用いて第２のビットの復号を行うことを特徴とする半導体メモリ装置である。

すなわち、第１のビット（Ｌビット）を読み出すときに、第２のビット（Ｍビット）を読み出すための読み出し電圧を印加する必要はなく、第２のビット（Ｍビット）を読み出すときに、第１のビット（Ｌビット）を読み出すための読み出し電圧を印加する必要はない。

さらに、上記記載のメモリカード３において、ワード線制御部２１は、ソフトビットを読み出すために、第１乃至第４の中間電位に加えて、第１の中間電位よりも高く第２の基準電位よりも低い第５の中間電位（Ｖ０６）と、第２の基準電位よりも高く第２の中間電位よりも低い第６の中間電位（Ｖ０８）と、第３の中間電位よりも高く第３の基準電位よりも低い第７の中間電位（Ｖ２６）と、第３の基準電位よりも高く第４の中間電位よりも低い第８の中間電位（Ｖ２８）とをワード線１３Ｅに印加することが好ましい。

さらに、上記記載のメモリカード３において、復号器１は読み出された第２のビットに対して、対数尤度比を用いた復号（軟判定復号）と異なる方式で復号を行うことが好ましい。

さらに、上記記載のメモリカード３において、復号器は、対数尤度比を用いた復号と異なる方式で復号（硬判定復号）を行った結果、第２のビットのエラーを訂正できなかった場合に、対数尤度比を用いた復号（軟判定復号）を行うことが好ましい。

なお、メモリカード３においても、Ｌ、Ｍ、Ｕの全てのビットデータ（３ビットデータ）を読み出すためには、３５種類の電圧印加による３６レベル読み出しが必要である。しかし、読み出し回数の多いデータをＬビットとして記憶しておくことにより、同じ３ビットのデータを読み出すために、５種類の電圧印加による６レベル読み出しを３回行うだけ、すなわち、１５種類の電圧印加による１８レベル読み出しでよい。

このため、メモリカード３は、復号の処理速度が速い。すなわち実施形態の復号方法は処理速度が速い。

＜第２実施形態＞
以下、図面を参照して本発明の第２実施形態のメモリカード３Ａおよび復号方法を説明する。本実施形態のメモリカード３Ａおよび復号方法は、第１実施形態のメモリカード３および復号方法と類似しているため同じ構成要素の説明は省略する。

図８に示すように、メモリカード３Ａは、１個のメモリセルに記憶する読み出し単位であるページが異なる３個の１ビットデータの、それぞれの読み出しに必要な電圧セットの組数が平均化されている。

メモリカード３Ａでは、ワード線制御部が、Ｌビットの読み出しでは２組の電圧セット（Ｖ２４〜Ｖ２０、Ｖ０４〜Ｖ００）の電圧を、Ｍビットの読み出しでは３組の電圧セット（Ｖ２９〜Ｖ２５、Ｖ１９〜Ｖ１５、Ｖ０９〜Ｖ０５）の電圧を、Ｕビットの読み出しでは２組の電圧セット（Ｖ３４〜Ｖ３０、Ｖ１４〜１０）の電圧を、読み出し電圧としてモリセルに印加する制御を行う。

すでに説明したメモリカード３の読み出し方法を、１―２―４コードといい、メモリカード３Ａの読み出し方法を２−３−２コードという。

１―２―４コードでは、一つのメモリセルに記憶された３ビットデータから、Ｌビットを読み出すために必要な電圧セット数は１組、Ｍビットを読み出すために必要な電圧セット数は２組、Ｕビットを読み出すために必要な電圧セット数は４組であった。すなわち最も多いＵビット読み出しに必要な電圧セット数４組と、最も少ないＬビット読み出しに必要な電圧セット数１組との差は３組であった。

これに対して２−３−２コードでは、Ｌビットを読み出すために必要な電圧セット数は２組、Ｍビットを読み出すために必要な電圧セット数は３組、Ｕビットを読み出すために必要な電圧セット数は２組であった。すなわち最も多いＭビット読み出しに必要な電圧セット数３組と、最も少ないＬビット（Ｕビット）読み出しに必要な電圧セット数２組との差は１組である。

すなわち、メモリカード３Ａは、メモリカード３よりも、それぞれのページの読み出しに必要な電圧セットの組数が平均化されている。

ＮＡＮＤ型のフラッシュメモリカードでは、１個の多値メモリセルに記憶するＮ（Ｎは２以上の自然数）ビットのデータを、２^Ｎ個の閾値電圧分布となるように記憶する場合、後に記憶するビットデータは、それよりも前に記憶したビットデータよりも誤り発生率が高い。

これに対して、メモリカード３Ａの２−３−２コードでは、それぞれのページの読み出しに必要な読み出し電圧セットの数を平均化することにより、ページの誤り発生率が平均化されている。

すなわち、２−３−２コードでは、１−２−４コードに比べると、Ｕビットの誤り発生率が大幅に低下する一方、ＬビットおよびＭビットの誤り発生率は増加する。このため、最も誤り発生率が高いページ（Ｕビット）と最も誤り発生率が低いページ（Ｌビット）の誤り発生率の差が小さくなっている。このため、メモリカード全体としての信頼性が改善している。

以上の説明のように、メモリカード３Ａは、１個のメモリセルに最初に記憶する第１のビットデータと次に記憶する第２のビットデータと最後に記憶する第３のビットデータとからなる３ビットのデータを、１ビットデータ単位で読み出しを行い、
電圧印加工程において、第１のビットデータの読み出しでは２組の電圧セットの電圧を、第２のビットデータの読み出しでは３組の電圧セットの電圧を、第３のビットデータの読み出しでは２組の電圧セットの電圧を、読み出し電圧としてメモリセルに印加する。

メモリカード３Ａおよび本実施形態の復号方法は、メモリカード３等が有する効果に加えて、ページの誤り発生率が平均化されている。

＜第３実施形態＞
以下、図面を参照して本発明の第３実施形態のメモリカード３Ｂおよび復号方法を説明する。メモリカード３Ｂおよび復号方法は、第２実施形態のメモリカード３Ａ等と類似しているため同じ構成要素の説明は省略する。

図９に示すように、メモリカード３Ｂの読み出し方法は、ワード線制御部が、Ｌビットの読み出しでは２組の電圧セット（Ｖ３４〜Ｖ３０、Ｖ１４〜Ｖ１０）の電圧を、Ｍビットの読み出しでは２組の電圧セット（Ｖ２４〜Ｖ２０、Ｖ０４〜０１）の電圧を、Ｕビットの読み出しでは３組の電圧セット（Ｖ２９〜Ｖ２５、Ｖ１９〜Ｖ１５、Ｖ０９〜Ｖ０５）の電圧を、読み出し電圧としてモリセルに印加する制御を行う、２−２−３コードである。

すなわち、メモリカード３Ｂでは、１個のメモリセルに最初に記憶する第１のビットデータと次に記憶する第２のビットデータと最後に記憶する第３のビットデータとからなる３ビットのデータを、１ビットデータ単位で、読み出しを行い、電圧印加工程において、第１のビットデータの読み出しでは２組の電圧セットの電圧を、第２のビットデータの読み出しでは２組の電圧セットの電圧を、第３のビットデータの読み出しでは３組の電圧セットの電圧を、印加する。

メモリカード３Ａの、２−３−２コードと同様に、２−２−３コードでも電圧セットの組数が平均化されている。なお、３−２−２コードによっても電圧セットの組数の平均化が可能である。

さらに、メモリカード３Ｂでは、Ｖ００、Ｖ０１の設定がメモリカード３Ａとは異なる。最も電圧が低いＥｒレベルに記憶されているデータはＡレベルと誤って読み出される可能性が高い。

このため、中間電圧Ｖ００〜Ｖ０４は、（Ｖ０２−Ｖ０１）＝（Ｖ０１−Ｖ００）＞（Ｖ０３−０２）＝（Ｖ０４−Ｖ０３）と設定されている。

すなわち、メモリカード３Ｂでは、閾値電圧が最も低い電圧セットの読み出しにおける誤り発生率を低下するために、誤り発生率が高い領域の中間電圧の差を、それ以外の領域に比べて大きく設定、言い換えれば、中間電圧が不均等に設定されている。

メモリカード３Ｂおよび本実施形態の復号方法は、メモリカード３Ａ等が有する効果に加えて、閾値電圧が最も低い電圧セットの読み出しにおける誤り発生率が低い。

なお、メモリカード３、３Ａまたは実施形態１、２の復号方法においても、メモリカード３Ｂまたは実施形態３の復号方法と同様に中間電圧が不均等に設定されていてもよい。

＜第４実施形態＞
以下、図面を参照して本発明の第４実施形態のメモリカード３Ｃおよび復号方法を説明する。メモリカード３Ｃおよび復号方法は、第１実施形態のメモリカード３等と類似しているため同じ構成要素の説明は省略する。

図１０に示すように、メモリカード３Ｃの復号方法は、メモリカード３と同じ、１−２−４コードである。すでに説明したように、１―２―４コードのメモリカード３では、最初に記憶された、Ｌビットの誤り発生率が最も低く、最後に記憶されたＵビットの誤り発生率が最も高くなる。

しかし、メモリカード３Ｃでは、１個のメモリセルに記憶する、読み出し単位であるページが異なる３個の１ビットデータの誤り発生率、すなわち、それぞれのページの誤り発生率を平均化するように、基準電圧および中間電圧が設定されている。

すなわち、Ｌビットの読み出し電圧セット（Ｖ１９〜Ｖ１５）の中間電圧差は、Ｍビットの読み出し電圧セット（Ｖ２９〜Ｖ２５、Ｖ０９〜Ｖ０５）の中間電圧差よりも小さく、Ｕビットの読み出し電圧セット（Ｖ３４〜Ｖ３０、Ｖ２４〜Ｖ２０、Ｖ１４〜Ｖ１０、Ｖ０４〜Ｖ００）の中間電圧差は、Ｍビットの読み出し電圧セット（Ｖ２９〜Ｖ２５、Ｖ０９〜Ｖ０５）の中間電圧差よりも大きい。

例えば、（Ｖ１９−Ｖ１８）＝０．９×（Ｖ２９−Ｖ２８）、（Ｖ３４−Ｖ３３）＝１．１×（Ｖ２９−Ｖ２８）である。電圧差は適宜、設定される。

そして、ＬビットのＨＢ読み出し電圧の基準となる、Ｃ分布のピーク電圧ＣｐとＤ分布のピーク電圧Ｄｐとの間の電圧差（Ｄｐ−Ｃｐ）は、ＭビットのＨＢ読み出し電圧の基準となる、Ｅ分布のピーク電圧ＥｐとＦ分布のピーク電圧Ｆｐとの間の電圧差（Ｅｐ−Ｆｐ）およびＢ分布のピーク電圧ＢｐとＡ分布のピーク電圧Ａｐとの間の電圧差（Ｂｐ−Ａｐ）よりも小さい。

また、ＵビットのＨＢ読み出し電圧の基準となる、Ｇ分布のピーク電圧ＧｐとＦ分布のピーク電圧Ｆｐとの間の電圧差（Ｇｐ−Ｆｐ）等は、電圧差（Ｂｐ−Ａｐ）よりも大きい。

このため、基準電圧の電圧差は不均等である。

例えば、（Ｄｐ−Ｃｐ）＝０．９×（Ｅｐ−Ｆｐ）＝０．９×（Ｂｐ−Ａｐ）である。また、（Ｇｐ−Ｆｐ）＝（Ｅｐ−Ｄｐ）＝（Ｃｐ−Ｂｐ）＝（Ａｐ−Ｅｒｐ）＝１．１×（Ｅｐ−Ｆｐ）である。

すなわち、メモリカード３Ｃでは、１個のメモリセルに記憶する読み出し単位であるページが異なる３個の１ビットデータの誤り発生率、すなわち、それぞれのページの誤り発生率を平均化するように、誤り発生率が高い領域ほど、読み出し電圧セットの読み出し電圧の差を大きく設定、すなわち、基準電圧および中間電圧が不均等に設定している。

このため、メモリカード３Ｃおよび本実施形態の復号方法は、メモリカード３が有する効果に加えて、誤り発生率が平均化されている。

なお、メモリカード３Ｃおよび本実施形態の復号方法においても、メモリカード３Ｂ等と同様に、閾値電圧が最も低い電圧セットの読み出しにおける誤り発生率を低下するために、中間電圧を不均等に設定してもよい。

また、メモリカード３Ａ、３Ｂおよび実施形態の復号方法においても、メモリカード３Ｃ等と同様に、１個のメモリセルに記憶する、ページが異なる３個の１ビットデータの誤り発生率を平均化するように基準電圧および中間電圧を不均等に設定してもよい。

なお、以上の実施形態では、Ｎ＝３の３ビットデータ記憶メモリセルのメモリカード３等を例に説明したが、Ｎ＝４の４ビットデータ記憶メモリセルのメモリカードにおいても同様である。すなわち、Ｎは２以上であるが、３以上または４以上の場合にも本発明の効果は同様である。Ｎの上限は工業的実施の見地から７以下である。

また、確率に基づく反復計算により復号する符号であれば、ＬＤＰＣ符号に限られるものではなく、また復号アルゴリズムの種類は、Sum-product復号、mini-sum復号、または正規化mini-sum復号等のいずれの復号アルゴリズムを用いるものでもよい。

また、以上の説明では半導体メモリ装置としてホスト４と接続されるメモリカード３等を例に説明したが、ホスト４の内部に収納され、ホスト４の起動データ等を記録する、いわゆるエンベデッドタイプのＮＡＮＤ型フラッシュメモリ装置、または、半導体ディスク：ＳＳＤ(Solid State Drive)等でもメモリカード３等と同じ効果を得ることができる。

なお、本発明の実施形態を説明したが、この実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。実施形態は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

１…復号器
２…メモリコントローラ
３、３Ａ〜３Ｃ…メモリカード
４…ホスト
１１…ＣＰＵコア
１２…符号化器
１３…メモリ部
１３Ｄ…メモリセル
１３Ｅ…ワード線
１４…Ｈｏｓｔ Ｉ／Ｆ
１５…ＥＣＣ部
１６…ＮＡＮＤ Ｉ／Ｆ
１７…バス
１８…ＲＡＭ
２１…ワード線制御部
２２…対数尤度比テーブル記憶部

Claims (5)

1. １個のメモリセルに記憶する、読み出し単位であるページが異なるＮ（Ｎは２以上の自然数）ビットのデータを、２^Ｎ個の閾値電圧分布に基づく確率を用いた反復計算により復号を行いときに、
   ハードビット読み出しのための（２^Ｎ−１）個の基準電圧のそれぞれと、ソフトビット読み出しのための、それぞれの前記基準電圧よりも低い電圧および高い電圧からなる複数の中間電圧と、からなる（２^Ｎ−１）組の電圧セットのうち、読み出すページに属する１ビットデータの読み出しに必要な前記電圧セットを選択し、選択した前記電圧セットの電圧を読み出し電圧として前記メモリセルに印加する制御を行うワード線制御部と、
   それぞれの前記読み出し電圧に基づく対数尤度比を記憶する対数尤度比テーブル記憶部と、
   前記ワード線制御部が印加した前記読み出し電圧により読み出したデータを、前記対数尤度比テーブル記憶部に記憶された前記読み出し電圧に対応した前記対数尤度比を用いて、復号をする復号器と、を有することを特徴とする半導体メモリ装置。
2. 第１のビットおよび第２のビットを含む（Ｎは２以上の自然数）ビットのデータを記憶するメモリセルと、
   前記メモリセルに読み出し電圧を印加するワード線と、
   前記メモリセルからデータを読み出すために、前記ワード線に読み出し電圧を印加する制御を行うワード線制御部と、
   それぞれの読み出し電圧に基づく対数尤度比を記憶する対数尤度比テーブル記憶部と、
   それぞれの前記読み出し電圧に基づく対数尤度比を記憶する対数尤度比テーブル記憶部と、
   前記ワード線に印加された読み出し電圧により読み出されたデータが入力される復号器と、を具備し、
   前記ワード線制御部は、前記第１のビットを読み出す場合には、第１のハードビットを読み出すために第１の基準電位をワード線に印加し、前記第２のビットを読み出す場合には、第２のハードビットを読み出すために、前記第１の基準電位よりも低い第２の基準電位と前記第１の基準電位よりも高い第３の基準電位とをワード線に印加し、
   前記ワード線制御部は、前記第２のビットを読み出す場合に、ソフトビットを読み出すために、前記第２の基準電位よりも低い第１の中間電位と、前記第２の基準電位よりも高い第２の中間電位と、前記第２の中間電位よりも高く前記第３の基準電位よりも低い第３の中間電位と、前記第３の基準電位よりも高い第４の中間電位とをワード線に印加し、
   前記復号器は、前記ソフトビットに対応する対数尤度比を用いて前記第２のビットの復号を行い、
   前記第２の中間電位と前記第１の基準電位との差は、前記第２の中間電位と前記第２の基準電位との差よりも大きく、
   前記第３の中間電位と前記第１の基準電位との差は、前記第３の中間電位と前記第３の基準電位との差よりも大きく、
   前記復号器は、前記メモリセルの閾値電圧が、前記第２の中間電位と前記第３の中間電位との間の場合には、同一の対数尤度比を用いて前記第２のビットの復号を行うことを特徴とする半導体メモリ装置。
3. 前記１個のメモリセルに記憶するＮ個の１ビットデータの誤り発生率を平均化するように、前記読み出し電圧が設定されていることを特徴とする請求項１または請求項２に記載の半導体メモリ装置。
4. 半導体メモリ装置の１個のメモリセルに記憶する、読み出し単位であるページが異なるＮ（Ｎは２以上の自然数）ビットのデータを、２^Ｎ個の閾値電圧分布に基づく確率を用いた反復計算により、前記ページ毎に復号するときに、
   ハードビット読み出しのための（２^Ｎ−１）個の基準電圧のそれぞれと、ソフトビット読み出しのための、それぞれの前記基準電圧よりも低い電圧および高い電圧からなる複数の中間電圧と、からなる（２^Ｎ−１）組の電圧セットのうち、前記Ｎビットのうちの読み出し対象の前記ページに属する１ビットデータの読み出しに必要な前記電圧セットの電圧を選択し、選択した前記電圧セットの電圧を読み出し電圧として前記メモリセルに印加する電圧印加工程と、
   前記メモリセルに印加した前記読み出し電圧により読み出したデータを、それぞれの前記読み出し電圧に基づく対数尤度比を記憶する対数尤度比テーブル記憶部に記憶された対数尤度比を用いて、復号をする復号工程と、を具備することを特徴とする復号方法。
5. 前記１個のメモリセルに記憶するＮ個の前記１ビットデータの誤り発生率を平均化するように、前記読み出し電圧が設定されていることを特徴とする請求項４に記載の復号方法。

Images