KR20130056004A - 불휘발성 메모리 장치 및 불휘발성 메모리 장치를 제어하는 컨트롤러의 동작 방법 - Google Patents

불휘발성 메모리 장치 및 불휘발성 메모리 장치를 제어하는 컨트롤러의 동작 방법 Download PDF

Info

Publication number
KR20130056004A
KR20130056004A KR20110121719A KR20110121719A KR20130056004A KR 20130056004 A KR20130056004 A KR 20130056004A KR 20110121719 A KR20110121719 A KR 20110121719A KR 20110121719 A KR20110121719 A KR 20110121719A KR 20130056004 A KR20130056004 A KR 20130056004A
Authority
KR
South Korea
Prior art keywords
read
plane
memory device
nonvolatile memory
program
Prior art date
Application number
KR20110121719A
Other languages
English (en)
Other versions
KR101903095B1 (ko
Inventor
김순영
김세진
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020110121719A priority Critical patent/KR101903095B1/ko
Priority to US13/562,373 priority patent/US9093132B2/en
Priority to CN201210472116.6A priority patent/CN103137203B/zh
Priority to JP2012254099A priority patent/JP2013109823A/ja
Publication of KR20130056004A publication Critical patent/KR20130056004A/ko
Application granted granted Critical
Publication of KR101903095B1 publication Critical patent/KR101903095B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1063—Control signal output circuits, e.g. status or busy flags, feedback command signals

Landscapes

  • Read Only Memory (AREA)

Abstract

본 발명은 불휘발성 메모리 장치에 관한 것이다. 본 발명의 불휘발성 메모리 장치는, 데이터의 프로그램, 읽기 또는 소거를 수행하는 제 1 플레인, 데이터의 프로그램, 읽기 또는 소거를 수행하는 제 2 플레인, 그리고 제 1 플레인 또는 제 2 플레인으로부터 공통 버스를 통해 전송되는 데이터를 외부로 출력하고 외부로부터 수신되는 데이터를 공통 버스를 통해 제 1 플레인 또는 제 2 플레인으로 전송하는 데이터 입출력 회로를 포함한다. 제 1 플레인에서 프로그램, 읽기 또는 소거가 수행될 때, 데이터 입출력 회로는 공통 버스를 통해 제 2 플레인과 데이터를 교환한다.

Description

불휘발성 메모리 장치 및 불휘발성 메모리 장치를 제어하는 컨트롤러의 동작 방법{NONVOLATILE MEMORY DEVICE AND OEPRATING METHOD OF CONTROLLER CONTROLLING NONVOLAILTE MEMORY DEVICE}
본 발명은 반도체 메모리에 관한 것으로 더 상세하게는 불휘발성 메모리 장치 및 불휘발성 메모리 장치를 제어하는 컨트롤러의 동작 방법에 관한 것이다.
반도체 메모리 장치(semiconductor memory device)는 실리콘(Si, silicon), 게르마늄(Ge, Germanium), 비소 갈륨(GaAs, gallium arsenide), 인화인듐(InP, indium phospide) 등과 같은 반도체를 이용하여 구현되는 기억장치이다. 반도체 메모리 장치는 크게 휘발성 메모리 장치(Volatile memory device)와 불휘발성 메모리 장치(Nonvolatile memory device)로 구분된다.
휘발성 메모리 장치는 전원 공급이 차단되면 저장하고 있던 데이터가 소멸되는 메모리 장치이다. 휘발성 메모리 장치에는 SRAM (Static RAM), DRAM (Dynamic RAM), SDRAM (Synchronous DRAM) 등이 있다. 불휘발성 메모리 장치는 전원 공급이 차단되어도 저장하고 있던 데이터를 유지하는 메모리 장치이다. 불휘발성 메모리 장치에는 ROM (Read Only Memory), PROM (Programmable ROM), EPROM (Electrically Programmable ROM), EEPROM (Electrically Erasable and Programmable ROM), 플래시 메모리 장치, PRAM (Phase-change RAM), MRAM (Magnetic RAM), RRAM (Resistive RAM), FRAM (Ferroelectric RAM) 등이 있다. 플래시 메모리 장치는 크게 노어 타입과 낸드 타입으로 구분된다.
본 발명의 목적은 향상된 동작 속도를 갖는 불휘발성 메모리 장치 및 불휘발성 메모리 장치를 제어하는 컨트롤러의 동작 방법을 제공하는 데에 있다.
본 발명의 실시 예에 따른 불휘발성 메모리 장치는, 데이터의 프로그램, 읽기 또는 소거를 수행하도록 구성되는 제 1 플레인; 데이터의 프로그램, 읽기 또는 소거를 수행하도록 구성되는 제 2 플레인; 그리고 상기 제 1 플레인 또는 상기 제 2 플레인으로부터 공통 버스를 통해 전송되는 데이터를 외부로 출력하고, 외부로부터 수신되는 데이터를 상기 공통 버스를 통해 상기 제 1 플레인 또는 상기 제 2 플레인으로 전송하도록 구성되는 데이터 입출력 회로를 포함하고, 상기 제 1 플레인에서 상기 프로그램, 읽기 또는 소거가 수행될 때, 상기 데이터 입출력 회로는 상기 공통 버스를 통해 상기 제 2 플레인과 데이터를 교환한다.
실시 예로서, 상기 제 1 플레인은, 복수의 메모리 셀들을 포함하는 메모리 셀 어레이; 외부로부터 수신되는 어드레스를 디코딩하고, 복수의 워드 라인들을 통해 상기 복수의 메모리 셀들과 연결되는 어드레스 디코더; 상기 공통 버스를 통해 상기 데이터 입출력 회로와 연결되고, 복수의 비트 라인들을 통해 상기 복수의 메모리 셀들과 연결되는 읽기 및 쓰기 회로; 그리고 외부로부터 수신되는 커맨드를 디코딩하고, 상기 디코딩된 커맨드에 따라 상기 프로그램, 읽기 또는 소거를 수행하도록 상기 어드레스 디코더와 읽기 및 쓰기 회로를 제어하도록 구성되는 제어 로직을 포함한다.
실시 예로서, 상기 불휘발성 메모리 장치는 고전압을 발생하도록 구성되는 전하 펌프를 더 포함하고, 상기 제어 로직은 상기 전하 펌프로부터 상기 고전압을 수신하여 상기 제 1 플레인의 프로그램, 읽기 또는 소거 시에 요구되는 전압들을 생성하도록 더 구성된다.
실시 예로서, 상기 제 2 플레인은 상기 제 1 플레인과 동일한 구조를 갖는다.
실시 예로서, 상기 제 1 플레인의 어드레스 디코더와 상기 제 2 플레인의 어드레스 디코더는 공통 버스를 통해 상기 어드레스를 수신하도록 구성된다.
실시 예로서, 상기 제 1 플레인의 제어 로직과 상기 제 2 플레인의 제어 로직은 공통 버스를 통해 상기 커맨드를 수신하도록 구성된다.
실시 예로서, 상기 제 1 플레인에서 프로그램, 읽기 또는 소거가 수행될 때 상기 수행 중인 프로그램, 읽기 또는 소거 보다 높은 우선 순위를 갖는 커맨드가 수신되면, 상기 제어 로직은 상기 수행 중인 프로그램, 읽기 또는 소거를 중지하고, 상기 높은 우선 순위를 갖는 커맨드에 따라 프로그램, 읽기 또는 소거를 수행하고, 그리고 상기 중지된 프로그램, 읽기 또는 소거를 재개하도록 상기 어드레스 디코더와 상기 읽기 및 쓰기 회로를 제어하도록 더 구성된다.
실시 예로서, 상기 읽기 및 쓰기 회로는, 상기 수행 중인 프로그램, 읽기 또는 소거와 연관된 데이터를 저장하도록 구성되는 복수의 메인 래치들; 그리고 상기 수행 중인 프로그램, 읽기 또는 소거가 중지될 때, 상기 중지되는 프로그램, 읽기 또는 소거와 연관된 데이터를 저장하도록 구성되는 복수의 보조 래치들을 포함한다.
실시 예로서, 상기 데이터 입출력 회로는, 상기 제 1 및 제 2 플레인들 중 적어도 하나가 유휴(idle) 상태일 때, 유휴 상태를 가리키는 레디-비지(ready-busy) 신호를 외부로 출력하도록 구성된다.
실시 예로서, 상기 데이터 입출력 회로는, 상기 제 1 및 제 2 플레인들 중 적어도 하나가 비지(busy) 상태일 때, 비지 상태를 가리키는 레디-비지(ready-busy) 신호를 외부로 출력하도록 구성된다.
실시 예로서, 상기 데이터 입출력 회로는, 상기 제 1 플레인의 유휴(idle) 상태 또는 비지(busy) 상태를 가리키는 제 1 레디-비지(ready-busy) 신호, 그리고 상기 제 2 플레인의 유휴 상태 또는 비지 상태를 가리키는 제 2 레디-비지 신호를 외부로 출력하도록 구성된다.
독립적으로 프로그램, 읽기 또는 소거를 수행하도록 구성되는 제 1 및 제 2 플레인들을 포함하는 불휘발성 메모리 장치를 제어하도록 구성되는 본 발명의 실시 예에 따른 컨트롤러의 동작 방법은, 상기 제 1 및 제 2 플레인들 중 목표 플레인에 대한 프로그램, 읽기 또는 소거 커맨드를 생성하는 단계; 상기 제 1 및 제 2 플레인들 중 상기 목표 플레인이 유휴(idle) 상태인지 체크하는 단계; 상기 목표 플레인이 유휴 상태이면 상기 목표 플레인에 프로그램, 읽기 또는 소거 커맨드를 상기 불휘발성 메모리 장치에 전송하는 단계; 그리고 상기 목표 플레인이 유휴 상태가 아니면, 상기 목표 플레인에서 수행중인 프로그램, 읽기 또는 소거와 상기 생성된 커맨드의 우선 순위에 따라 상기 프로그램, 읽기 또는 소거 커맨드를 상기 불휘발성 메모리 장치에 전송하는 단계를 포함한다.
실시 예로서, 상기 유휴 상태인지 체크하는 단계는, 상기 불휘발성 메모리 장치로부터 출력되는 레디-비지(ready-busy) 상태가 유휴 상태일 때, 상기 불휘발성 메모리 장치에 상태 읽기(status read) 커맨드를 전송하는 단계; 그리고 상기 상태 읽기 커맨드에 따라 상기 불휘발성 메모리 장치로부터 전송되는 응답에 기반하여 상기 목표 플레인이 유휴 상태인지 판별하는 단계를 포함한다.
실시 예로서, 상기 유휴 상태인지 체크하는 단계는, 상기 불휘발성 메모리 장치로부터 출력되는 레디-비지(ready-busy) 상태가 비지 상태일 때, 상기 불휘발성 메모리 장치에 상태 읽기(status read) 커맨드를 전송하는 단계; 그리고 상기 상태 읽기 커맨드에 따라 상기 불휘발성 메모리 장치로부터 전송되는 응답에 기반하여 상기 목표 플레인이 유휴 상태인지 판별하는 단계를 포함한다.
실시 예로서, 상기 유휴 상태인지 체크하는 단계는, 상기 불휘발성 메모리 장치로부터 출력되는 제 1 레디-비지 신호와 제 2 레디 비지 신호 중 상기 목표 플레인과 연관된 레디-비지 신호에 따라 상기 목표 플레인이 유휴 상태인지 판별하는 단계를 포함한다.
본 발명에 따르면, 불휘발성 메모리 장치의 플레인들은 독립적으로 프로그램, 읽기 또는 소거를 수행하고, 우선 순위에 따라 동작의 중지 및 재개를 수행할 수 있다. 따라서, 향상된 동작 속도를 갖는 불휘발성 메모리 장치 및 불휘발성 메모리 장치를 제어하는 컨트롤러의 동작 방법이 제공된다.
도 1은 본 발명의 제 1 실시 예에 따른 불휘발성 메모리 장치를 보여주는 블록도이다.
도 2는 제 1 플레인의 메모리 셀 어레이와 제 2 플레인의 메모리 셀 어레이에서 수행되는 프로그램, 읽기 또는 소거의 예를 보여준다.
도 3은 도 1의 불휘발성 메모리 장치가 동작하는 제 1 예를 보여주는 타이밍도이다.
도 4a 내지 도 4c는 도 1의 데이터 입출력 회로가 출력하는 레디-비지 신호의 예들을 보여주는 테이블들이다.
도 5는 제 1 플레인의 메모리 셀 어레이에서 수행되는 프로그램, 읽기 또는 소거의 예를 보여준다.
도 6은 도 1의 불휘발성 메모리 장치가 동작하는 제 1 예를 보여주는 타이밍도이다.
도 7은 도 1의 읽기 및 쓰기 회로의 예를 보여주는 블록도이다.
도 8은 본 발명의 실시 예에 따른 메모리 시스템을 보여주는 블록도이다.
도 9는 도 8의 컨트롤러의 동작 방법의 제 1 예를 보여주는 순서도이다.
도 10은 도 8의 컨트롤러의 동작 방법의 제 2 예를 보여주는 순서도이다.
도 11은 본 발명의 제 2 실시 예에 따른 불휘발성 메모리 장치를 보여주는 블록도이다.
도 12는 제 1 및 제 2 플레인들의 상태들에 따른 레디-비지 신호들을 보여주는 테이블이다.
도 13은 본 발명의 제 3 실시 예에 따른 불휘발성 메모리 장치를 보여주는 블록도이다.
도 14는 도 13의 불휘발성 메모리 장치와 통신하는 컨트롤러의 동작 방법의 제 3 예를 보여주는 순서도이다.
도 15는 도 8의 메모리 시스템의 응용 예를 보여주는 블록도이다.
도 16은 본 발명의 실시 예에 따른 메모리 카드를 보여준다.
도 17은 본 발명의 실시 예에 따른 솔리드 스테이트 드라이브를 보여준다.
도 18은 도 15를 참조하여 설명된 메모리 시스템을 포함하는 컴퓨팅 시스템을 보여주는 블록도이다.
이하에서, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 실시 예를 첨부된 도면을 참조하여 설명하기로 한다.
예시적으로, 낸드 플래시 메모리를 참조하여 본 발명의 실시 예들이 설명될 수 있다. 그러나, 본 발명의 기술적 사상은 낸드 플래시 메모리에 한정되지 않는다. 본 발명의 기술적 사상은 EEPROM (Electrically Erasable and Programmable ROM), 노어 플래시 메모리 장치, PRAM (Phase-change RAM), MRAM (Magnetic RAM), RRAM (Resistive RAM), FRAM (Ferroelectric RAM) 등과 같은 다양한 불휘발성 메모리 장치들에 적용될 수 있다.
도 1은 본 발명의 제 1 실시 예에 따른 불휘발성 메모리 장치(100)를 보여주는 블록도이다. 도 1을 참조하면, 본 발명의 실시 예에 따른 불휘발성 메모리 장치(100)는 제 1 플레인(P1), 제2 플레인(P2), 데이터 입출력 회로(150), 그리고 전하 펌프(160)를 포함한다. 제 1 플레인(P1)은 메모리 셀 어레이(110a), 어드레스 디코더(120a), 읽기 및 쓰기 회로(130a), 그리고 제어 로직 및 고전압 생성기(140a)를 포함한다. 제 2 플레인(P2)은 메모리 셀 어레이(110b), 어드레스 디코더(120b), 읽기 및 쓰기 회로(130b), 그리고 제어 로직 및 고전압 생성기(140b)를 포함한다. 제 1 플레인(P1)과 제 2 플레인(P2)은 동일한 구조를 가질 수 있다.
메모리 셀 어레이(110a 또는 110b)는 워드 라인들(WL1 또는 WL2)을 통해 어드레스 디코더(120a 또는 120b)에 연결되고, 비트 라인들(BL)을 통해 읽기 및 쓰기 회로(130a 또는 130b)에 연결된다. 메모리 셀 어레이(110a 또는 110b)는 복수의 메모리 셀들을 포함한다. 예시적으로, 행 방향으로 배열되는 메모리 셀들은 워드 라인들(WL1 또는 WL2)에 연결된다. 열 방향으로 배열되는 메모리 셀들은 비트 라인들(BL1 또는 BL2)에 연결된다. 예를 들면, 열 방향으로 배열되는 메모리 셀들은 복수의 셀 그룹들(예를 들면, 스트링)을 형성할 것이다. 그리고, 복수의 셀 그룹들이 비트 라인들(BL1 또는 BL2)에 각각 연결될 것이다. 예시적으로, 메모리 셀 어레이(110a 또는 110b)는 셀 당 하나 또는 그 이상의 비트를 저장할 수 있는 복수의 메모리 셀들로 구성된다.
어드레스 디코더(120a 또는 120b)는 워드 라인들(WL)을 통해 메모리 셀 어레이(110a 또는 110b)에 연결된다. 어드레스 디코더(120a 또는 120b)는 제어 로직 및 고전압 생성기(140a 또는 140b)의 제어에 응답하여 동작하도록 구성된다. 어드레스 디코더(120a 또는 120b)는 외부로부터 어드레스(ADDR)를 수신한다. 제 1 플레인(P1)의 어드레스 디코더(120a)와 제 2 플레인(P2)의 어드레스 디코더(P2)는 동일한 버스를 통해 어드레스(ADDR)를 수신할 수 있다.
어드레스 디코더(120a 또는 120b)는 수신된 어드레스(ADDR) 중 행 어드레스를 디코딩하도록 구성된다. 디코딩된 행 어드레스를 이용하여, 어드레스 디코더(120a 또는 120b)는 워드 라인들(WL1 또는 WL2)을 선택한다. 어드레스 디코더(120a 또는 120b)는 전달된 어드레스(ADDR) 중 열 어드레스를 디코딩하도록 구성된다. 디코딩된 열 어드레스(DCA1 또는 DCA2)는 읽기 및 쓰기 회로(130a 또는 130b)에 전달된다. 예시적으로, 어드레스 디코더(120a 또는 120b)는 행 디코더, 열 디코더, 어드레스 버퍼 등과 같은 구성 요소들을 포함한다.
읽기 및 쓰기 회로(130a 또는 130b)는 비트 라인들(BL1 또는 BL2)을 통해 메모리 셀 어레이(110a 또는 110b)에 연결되고, 데이터 라인들(DL)을 통해 데이터 입출력 회로(150)에 연결된다. 제 1 플레인(P1)의 읽기 및 쓰기 회로(130a)와 제 2 플레인(P2)의 읽기 및 쓰기 회로(130b)는 공통의 데이터 라인들(DL)을 통해 데이터 입출력 회로(150)와 연결될 수 있다.
읽기 및 쓰기 회로(130a 또는 130b)는 제어 로직 및 고전압 생성기(140a 또는 140b)의 제어에 응답하여 동작한다. 읽기 및 쓰기 회로(130a 또는 130b)는 어드레스 디코더(120a 또는 120b)로부터 디코딩된 열 어드레스(DCA1 또는 DCA2)를 수신하도록 구성된다. 디코딩된 열 어드레스(DCA1 또는 DCA2)를 이용하여, 읽기 및 쓰기 회로(130a 또는 130b)는 비트 라인들(BL1 또는 BL2)을 선택한다.
예시적으로, 읽기 및 쓰기 회로(130a 또는 130b)는 데이터 입출력 회로(150)로부터 데이터를 수신하고, 수신된 데이터를 메모리 셀 어레이(110a 또는 110b)에 기입한다. 읽기 및 쓰기 회로(130a 또는 130b)는 메모리 셀 어레이(110a 또는 110b)로부터 데이터를 읽고, 읽어진 데이터를 데이터 입출력 회로(150)에 전달한다. 읽기 및 쓰기 회로(130a 또는 130b는 메모리 셀 어레이(110a 또는 110b)의 제 1 저장 영역으로부터 데이터를 읽고, 읽어진 데이터를 메모리 셀 어레이(110a 또는 110b)의 제 2 저장 영역에 기입한다. 예를 들면, 읽기 및 쓰기 회로(130a 또는 130b)는 카피-백(copy-back) 동작을 수행하도록 구성된다.
예시적으로, 읽기 및 쓰기 회로(130a 또는 130b)는 페이지 버퍼(또는 페이지 레지스터), 열 선택 회로 등과 같은 구성 요소들을 포함한다. 다른 예로서, 읽기 및 쓰기 회로(130a 또는 130b)는 감지 증폭기, 쓰기 드라이버, 열 선택 회로 등과 같은 구성 요소들을 포함한다.
제어 로직 및 고전압 생성기(140a 또는 140b)는 어드레스 디코더(120a 또는 120b), 읽기 및 쓰기 회로(130a 또는 130b), 그리고 데이터 입출력 회로(150)에 연결된다. 제어 로직 및 고전압 생성기(140a 또는 140b)는 전하 펌프(160)로부터 고전압(VPP)을 수신한다. 제어 로직 및 고전압 생성기(140a 또는 140b)는 수신된 고전압(VPP)을 이용하여, 제 1 플레인(P1) 또는 제 2 플레인(P2)의 프로그램, 읽기 또는 소거 시에 요구되는 다양한 전압들을 생성할 수 있다. 제어 로직 및 고전압 생성기(140a 또는 140b)는 생성된 다양한 전압들을 어드레스 디코더(120a 또는 120b), 읽기 및 쓰기 회로(130a 또는 130b) 또는 메모리 셀 어레이(110a 또는 110b)에 제공할 수 있다.
제어 로직 및 고전압 생성기(140a 또는 140b)는 외부로부터 제어 신호(CTRL) 및 커맨드(CMD)를 수신한다. 제 1 플레인(P1)의 제어 로직 및 고전압 생성기(140a)와 제 2 플레인(P1)의 제어 로직 및 고전압 생성기(140b)는 공통의 버스를 통해 제어 신호(CTRL) 및 커맨드(CMD)를 수신할 수 있다.
제어 로직 및 고전압 생성기(140a 또는 140b)는 제어 신호(CTRL)에 응답하여 동작할 수 있다. 제어 로직 및 고전압 생성기(140a 또는 140b)는 수신된 커맨드(CMD)를 디코딩하고, 디코딩된 커맨드에 따라 동작할 수 있다. 예를 들어, 제어 로직 및 고전압 생성기(140a 또는 140b)는 프로그램, 읽기 또는 소거를 수행하도록 어드레스 디코더(120a 또는 120b)와 읽기 및 쓰기 회로(130a 또는 130b)를 제어할 수 있다.
데이터 입출력 회로(150)는 데이터 라인들(DL)을 통해 읽기 및 쓰기 회로들(130a, 130b)에 연결된다. 데이터 입출력 회로(150)는 공통의 데이터 라인들(DL)을 통해 제 1 플레인(P1)의 읽기 및 쓰기 회로(130a)와 제 2 플레인(130b)의 읽기 및 쓰기 회로(130b)에 연결될 수 있다.
데이터 입출력 회로(150)는 제어 로직 및 고전압 생성기들(140a, 140b)의 제어에 응답하여 동작한다. 데이터 입출력 회로(150)는 외부와 데이터(DATA)를 교환하도록 구성된다. 데이터 입출력 회로(140)는 외부로부터 전달되는 데이터(DATA)를 데이터 라인들(DL)을 통해 읽기 및 쓰기 회로(130a 또는 130b)에 전달하도록 구성된다. 데이터 입출력 회로(150)는 읽기 및 쓰기 회로(130a 또는 130b)로부터 데이터 라인들(DL)을 통해 전달되는 데이터(DATA)를 외부로 출력하도록 구성된다. 예시적으로, 데이터 입출력 회로(150)는 데이터 버퍼 등과 같은 구성 요소를 포함한다.
전하 펌프(160)는 고전압(VPP)을 생성하도록 구성된다. 전하 펌프(160)는 생성된 고전압(VPP)을 제 1 플레인(P1)의 제어 로직 및 고전압 생성기(140a)와 제 2 플레인(P2)의 제어 로직 및 고전압 생성기(140b)에 제공할 수 있다.
도 2는 제 1 플레인(P1)의 메모리 셀 어레이(110a)와 제 2 플레인(P2)의 메모리 셀 어레이(110b)에서 수행되는 프로그램, 읽기 또는 소거의 예를 보여준다. 도 1 및 도 2를 참조하면, 메모리 셀 어레이들(110a, 110b) 각각은 복수의 메모리 블록들(BLK1a~BLKna, BLK1b~BLKnb)을 포함한다.
메모리 셀 어레이들(110a, 110b)에서, 프로그램, 읽기 또는 소거는 독립적으로 수행될 수 있다. 예를 들어, 메모리 셀 어레이(110a)의 메모리 블록(BLK3a)에서 프로그램, 읽기 또는 소거가 수행될 때, 메모리 셀 어레이(110b)의 메모리 블록(BLK3b)에서 프로그램, 읽기 또는 소거가 수행될 수 있다. 메모리 블록(BLK3a)에서 프로그램이 수행될 때, 메모리 블록(BLK3b)에서 프로그램이 수행될 수 있고, 읽기 또는 소거가 수행될 수 있다. 제 1 플레인(P1) 및 제 2 플레인(P2)에서, 프로그램, 읽기 또는 소거는 독립적으로 수행될 수 있다.
메모리 셀 어레이들(110a, 110b)에서, 동일 위치의 메모리 블록들에서 프로그램, 읽기 또는 소거가 수행되는 것으로 한정되지 않는다. 예를 들어, 메모리 셀 어레이(110a)의 메모리 블록(BLK3a)에서 프로그램, 읽기 또는 소거가 수행될 때, 메모리 셀 어레이(110b)의 다른 위치의 메모리 블록(예를 들어 BLK1b)에서 프로그램, 읽기 또는 소거가 수행될 수 있다.
도 3은 도 1의 불휘발성 메모리 장치(100)가 동작하는 제 1 예를 보여주는 타이밍도이다. 도 3에서, 불휘발성 메모리 장치(100)의 입출력(I/O) 신호, 제 1 플레인(P1)의 동작, 그리고 제 2 플레인(P2)의 동작이 도시되어 있다.
도 1 및 도 3을 참조하면, 불휘발성 메모리 장치(100)에 프로그램 커맨드(PC)가 수신될 수 있다. 이때, 제 1 및 제 2 플레인들(P1, P2)의 제어 로직 및 고전압 생성기들(140a, 140b)은 각각 프로그램 커맨드(PC)를 디코딩할 수 있다. 제 1 및 제 2 플레인들(P1, P2) 각각에서 수행되는 커맨드 디코딩은 'CD'로 표시되어 있다.
다음으로, 불휘발성 메모리 장치(100)에 어드레스(A1)가 수신된다. 제 1 및 제 2 플레인들(P1, P2)의 어드레스 디코더들(120a, 120b)은 각각 수신되는 어드레스(A1)를 디코딩할 수 있다. 제 1 및 제 2 플레인들(P1, P2) 각각에서 수행되는 어드레스 디코딩은 'AD'로 표시되어 있다.
디코딩된 어드레스는 제 1 플레인(P1)을 가리킬 수 잇다. 즉, 디코딩된 어드레스에 따라, 제 1 플레인(P1)이 선택되고, 제 2 플레인(P2)은 비선택될 수 있다. 비선택된 제 2 플레인(P2)의 제어 로직 및 고전압 생성기(140b)는 디코딩된 커맨드를 무시할 수 있다.
불휘발성 메모리 장치(100)에 수신되는 데이터(Data, 프로그램 데이터)는 데이터 입출력 회로(150)에 입력된다. 데이터 입출력 회로(150)는 수신된 데이터(Data)를 데이터 라인들(DL)을 통해 출력한다. 선택된 제 1 플레인(P1)의 읽기 및 쓰기 회로(130a)는 데이터 라인들(DL)을 통해 수신되는 데이터(Data)를 저장할 수 있다. 이후에, 읽기 및 쓰기 회로(130a)에 저장된 데이터(Data)에 따라, 제 1 플레인(P1)에서 프로그램이 수행될 수 있다.
제 1 플레인(P1)에서 프로그램이 수행되는 동안, 불휘발성 메모리 장치(100)에 읽기 커맨드(RC)가 수신될 수 있다. 제어 로직 및 고전압 생성기들(140a, 140b)은 각각 읽기 커맨드(RC)를 디코딩할 수 있다. 읽기 커맨드(RC)와 연관된 어드레스(A2)가 수신되면, 어드레스 디코더들(120a, 120b)은 각각 수신된 어드레스(A2)를 디코딩할 수 있다. 디코딩된 어드레스에 따라, 제 2 플레인(P2)이 선택될 수 있다.
제 1 플레인(P1)에서 프로그램이 수행되는 동안, 제 2 플레인(P2)에서 읽기가 수행될 수 있다. 읽어진 데이터는 읽기 및 쓰기 회로(130b)에 저장될 수 있다. 제 1 플레인(P1)에서 프로그램이 수행되는 동안, 읽기 및 쓰기 회로(130b)에 저장된 데이터는 데이터 입출력 회로(150)를 통해 외부로 출력될 수 있다.
상술된 바와 같이, 제 1 플레인(P1)에서 프로그램이 수행되는 동안, 제 2 플레인(P2)에서 읽기가 수행되고, 읽어진 데이터가 외부로 출력될 수 있다. 제 1 및 제 2 플레인들(P1, P2)이 독립적으로 프로그램, 읽기 또는 소거를 수행하므로, 불휘발성 메모리 장치(100)의 동작 속도가 향상된다.
예시적으로, 프로그램 커맨드(PC) 및 읽기 커맨드(RC)의 구체적인 예를 참조하여, 제 1 및 제 2 플레인들(P1, P2)의 동작이 설명되었다. 그러나, 본 발명의 기술적 사상은 이에 한정되지 않는다.
예시적으로, 제 1 플레인(P1)에서 프로그램이 수행되는 동안, 제 1 플레인(P1)의 어드레스 디코더(120a)는 수신되는 어드레스(A2)를 디코딩하고, 제어 로직 및 고전압 생성기(140a)는 수신되는 커맨드(RC)를 디코딩하는 것으로 설명되었다. 그러나, 제 1 플레인(P1)이 동작을 수행하는 비지(Busy) 상태일 때, 제 1 플레인(P1)의 어드레스 디코더(120a)는 수신되는 어드레스(A2)를 무시하고, 제어 로직 및 고전압 생성기(140a)는 수신되는 커맨드를 무시할 수 있다. 어드레스 디코더(120a)와 제어 로직 및 고전압 생성기(140a)는 플레인(P1)이 동작을 수행하지 않는 유휴(Idle) 상태일 때에만 디코딩을 수행하도록 변경될 수 있다.
도 4a 내지 도 4c는 도 1의 데이터 입출력 회로(150)가 출력하는 레디-비지 신호(R/nB)의 예들을 보여주는 테이블들이다.
도 1 및 도 4a를 출력하면, 제 1 및 제 2 플레인들(P1, P2) 중 적어도 하나가 유휴 상태일 때, 데이터 입출력 회로(150)는 유휴 상태를 가리키는 레디-비지 신호(R/nB, 예를 들어 로직 로우)를 출력할 수 있다. 제 1 및 제 2 플레인들(P1, P2) 모두가 비지(busy) 상태일 때, 데이터 입출력 회로(150)는 비지 상태를 가리키는 레디-비지 신호(R/nB, 예를 들어 로직 하이)를 출력할 수 있다.
도 1 및 도 4b를 참조하면, 제 1 및 제 2 플레인들(P1, P2) 중 적어도 하나가 비지 상태일 때, 데이터 입출력 회로(150)는 비지 상태를 가리키는 레디-비지 신호(R/nB, 예를 들어 로직 하이)를 출력할 수 있다. 제 1 및 제 2 플레인들(P1, P2) 모두가 유휴 상태일 때, 데이터 입출력 회로(150)는 유휴 상태를 가리키는 레디-비지 신호(R/nB, 예를 들어 로직 로우)를 출력할 수 있다.
도 1 및 도 4c를 참조하면, 제 1 및 제 2 플레인들(P1, P2) 모두가 유휴 상태일 때, 데이터 입출력 회로(150)는 유휴 상태를 가리키는 레디-비지 신호(R/nB, 예를 들어 로직 로우)를 출력할 수 있다. 제 1 및 제 2 플레인들(P1, P2) 모두가 비지 상태일 때, 데이터 입출력 회로(150)는 비지 상태를 가리키는 레디-비지 신호(R/nB, 예를 들어 로직 하이)를 출력할 수 있다. 제 1 플레인(P1)만 비지 상태이고 제 2 플레인(P2)은 유휴 상태일 때, 데이터 입출력 회로(150)는 제 1 파형을 갖는 레디-비지 신호(R/nB)를 출력할 수 있다. 제 2 플레인(P2)만 비지 상태이고 제 1 플레인(P1)은 유휴 상태일 때, 데이터 입출력 회로(150)는 제 2 파형을 갖는 레디-비지 신호(R/nB)를 출력할 수 있다. 제 1 파형 및 제 2 파형은 서로 다를 수 있다.
도 5는 제 1 플레인(P1)의 메모리 셀 어레이(110a)에서 수행되는 프로그램, 읽기 또는 소거의 예를 보여준다. 도 1 및 도 5를 참조하면, 메모리 블록(BLK3a)에서 프로그램, 읽기 또는 소거가 수행될 수 있다. 메모리 블록(BLK3a)에서 프로그램, 읽기 또는 소거가 수행되는 동안, 메모리 블록(BLK2a)의 프로그램, 읽기 또는 소거의 커맨드가 수신될 수 있다. 수신된 커맨드의 우선 순위는 수행 중인 메모리 블록(BLK3a)의 프로그램, 읽기 또는 소거의 우선 순위보다 높을 수 있다. 이때, 메모리 블록(BLK3a)에서 수행 중인 프로그램, 읽기 또는 소거가 중지(suspend)되고, 높은 우선 순위를 갖는 메모리 블록(BLK2a)의 프로그램, 읽기 또는 소거가 수행될 수 있다. 메모리 블록(BLK2a)의 프로그램, 읽기 또는 소거가 종료된 후에, 메모리 블록(BLK3a)의 프로그램, 읽기 또는 소거가 재개(resume)될 수 있다.
제 2 플레인(P2)에서도, 동일한 방법으로 프로그램, 읽기 또는 소거의 중지 및 재개가 수행될 수 있다.
즉, 불휘발성 메모리 장치(100)에서, 우선 순위에 따라 프로그램, 읽기 또는 소거의 중지(suspend) 및 재개(resume)가 수행될 수 있다. 따라서, 높은 우선 순위를 갖는 프로그램, 읽기 또는 소거가 더 빠르게 처리될 수 있고, 불휘발성 메모리 장치(100)의 동작 속도가 향상된다.
도 6은 도 1의 불휘발성 메모리 장치가 동작하는 제 1 예를 보여주는 타이밍도이다. 도 6에서, 불휘발성 메모리 장치(100)의 입출력(I/O) 신호, 제 1 플레인(P1)의 동작, 그리고 제 2 플레인(P2)의 동작이 도시되어 있다.
도 1 및 도 6을 참조하면, 불휘발성 메모리 장치(100)에 프로그램 커맨드(PC)가 수신될 수 있다. 프로그램 커맨드(PC)는 낮은 우선 순위를 가질 수 있다. 제 1 및 제 2 플레인들(P1, P2)의 제어 로직 및 고전압 생성기들(140a, 140b)는 각각 프로그램 커맨드(PC)를 디코딩할 수 있다.
프로그램 커맨드(PC)와 연관된 어드레스(A3)가 불휘발성 메모리 장치(100)에 수신될 수 있다. 제 1 및 제 2 플레인들(P1, P2)의 어드레스 디코더들(120a, 120b)은 각각 어드레스(A3)를 디코딩할 수 있다. 디코딩된 어드레스에 따라, 제 1 플레인(P1)이 선택될 수 있다.
불휘발성 메모리 장치(100)에 수신되는 데이터는 제 1 플레인(P1)의 읽기 및 쓰기 회로(130a)에 로딩될 수 있다. 로딩된 데이터에 따라, 제 1 플레인(P1)에서 프로그램이 수행될 수 있다.
제 1 플레인(P1)에서 프로그램이 수행되는 동안, 읽기 커맨드(RC)가 불휘발성 메모리 장치(100)에 수신될 수 있다. 읽기 커맨드(RC)는 높은 우선 순위를 가질 수 있다. 제 1 및 제 2 플레인들(P1, P2)의 제어 로직 및 고전압 생성기들(140a, 140b)은 각각 읽기 커맨드(RC)를 디코딩할 수 있다.
불휘발성 메모리 장치(100)에 읽기 커맨드(RC)와 연관된 어드레스(A4)가 수신될 수 있다. 제 1 및 제 2 플레인들(P1, P2)의 어드레스 디코더들(120a, 120b)은 각각 어드레스(A4)를 디코딩할 수 있다. 디코딩된 어드레스에 따라 제 1 플레인(P1)이 선택될 수 있다. 읽기 커맨드(RC)의 우선 순위가 제 1 플레인(P1)에서 수행중인 프로그램의 우선 순위보다 높으므로, 제 1 플레인(P1)의 프로그램은 중지될 수 있다. 수행 중이던 프로그램과 관련된 데이터는 별도로 백업될 수 있다.
프로그램이 중지된 후에, 제 1 플레인(P1)에서 읽기가 수행될 수 있다. 읽어진 데이터는 읽기 및 쓰기 회로(130a)에 저장될 수 있다. 읽기 및 쓰기 회로(130a)에 저장된 데이터는 데이터 라인들(DL) 및 데이터 입출력 회로(150)를 통해 불휘발성 메모리 장치(100)의 외부로 출력될 수 있다.
읽어진 데이터의 출력이 종료된 후에, 제 1 플레인(P1)에서 프로그램과 관련된 백업된 데이터가 복원될 수 있다. 복원된 데이터에 따라, 제 1 플레인(P1)에서 프로그램이 재개될 수 있다.
제 1 플레인(P1)에서 프로그램이 수행되는 동안, 불휘발성 메모리 장치(100)에 소거 커맨드(EC)가 수행될 수 있다. 제 1 및 제 2 플레인들(P1, P2)의 제어 로직 및 고전압 생성기들(140a, 140b)은 각각 소거 커맨드(EC)를 디코딩할 수 있다.
불휘발성 메모리 장치(100)에 소거 커맨드(EC)와 연관된 어드레스(A5)가 수신될 수 있다. 제 1 및 제 2 플레인들(P1, P2)의 어드레스 디코더들(120a, 120b)은 각각 수신된 어드레스(A5)를 디코딩할 수 있다. 디코딩된 어드레스에 따라, 제 2 플레인(P2)이 선택될 수 있다. 제 1 플레인(P1)에서 프로그램이 수행되는 동안, 제 2 플레인(P2)에서 소거가 수행될 수 있다.
예시적으로, 불휘발성 메모리 장치(100)는 커맨드와 함께 우선 순위에 대한 정보를 수신하고, 수신된 우선 순위에 대한 정보에 따라 동작의 중지 및 재개를 제어할 수 있다.
다른 예로서, 우선 순위에 대한 판단은 불휘발성 메모리 장치(100)의 외부(예를 들어, 컨트롤러)에서 수행될 수 있다. 불휘발성 메모리 장치(100)는 동작이 수행 중인 플레인에 대한 커맨드가 수신될 때, 수행 중이던 동작을 중지하고, 새로 수신된 커맨드에 따른 동작을 수행하고, 그리고 중지된 동작을 재개할 수 있다. 불휘발성 메모리 장치(100)는 별도의 중지 커맨드 및 재개 커맨드를 수신하도록 구성될 수 있다.
도 7은 도 1의 읽기 및 쓰기 회로(130a)의 예를 보여주는 블록도이다. 도 1 및 도 7을 참조하면, 읽기 및 쓰기 회로(130a)는 복수의 비트 라인들(BL1)과 각각 연결되는 복수의 페이지 버퍼들(131a)을 포함할 수 있다. 복수의 페이지 버퍼들(131a) 각각은 메인 래치(133a) 및 보조 래치(135a)를 포함할 수 있다.
메인 래치들(133a)은 수행 중인 동작과 연관된 데이터를 저장할 수 있다. 예를 들어, 메인 래치들(133a)은 프로그램 데이터 및 그에 따른 프로그램 검증의 결과 데이터, 읽기 데이터, 소거 검증 결과 데이터 등을 저장할 수 있다.
보조 래치들(135a)은 중지된 동작과 연관된 백업 데이터를 저장할 수 있다. 예를 들어, 보조 래치들(135a)은 수행이 중지된 프로그램 데이터 및 그에 따른 프로그램 검증의 결과 데이터, 읽기 데이터, 소거 검증 결과 데이터 등을 저장할 수 있다.
동작이 수행될 때, 메인 래치들(133a)에 프로그램 데이터 및 그에 따른 프로그램 검증의 결과 데이터, 읽기 데이터, 소거 검증 결과 데이터 등이 저장될 수 있다. 동작이 중지될 때, 메인 래치들(133a)에 저장된 데이터가 보조 래치들(135a)로 백업될 수 있다. 동작이 재개될 때, 보조 래치들(135a)에 저장된 데이터가 메인 래치들(133a)로 복원될 수 있다.
도 8은 본 발명의 실시 예에 따른 메모리 시스템(1000)을 보여주는 블록도이다. 도 8을 참조하면, 메모리 시스템(1000)은 불휘발성 메모리 장치(1100) 및 컨트롤러(1200)를 포함한다.
불휘발성 메모리 장치(1100)는 도 1 내지 도 7을 참조하여 설명된 불휘발성 메모리 장치(100)와 동일한 구성을 갖고, 동일한 방법으로 동작할 수 있다.
컨트롤러(1200)는 호스트(Host) 및 불휘발성 메모리 장치(1100)에 연결된다. 호스트(Host)로부터의 요청에 응답하여, 컨트롤러(1200)는 불휘발성 메모리 장치(1100)를 액세스하도록 구성된다. 예를 들면, 컨트롤러(1200)는 불휘발성 메모리 장치(1100)의 읽기, 쓰기, 소거, 그리고 배경(background) 동작을 제어하도록 구성된다. 컨트롤러(1200)는 불휘발성 메모리 장치(1100) 및 호스트(Host) 사이에 인터페이스를 제공하도록 구성된다. 컨트롤러(1200)는 불휘발성 메모리 장치(1100)를 제어하기 위한 펌웨어(firmware)를 구동하도록 구성된다.
예시적으로, 컨트롤러(1200)는 불휘발성 메모리 장치(1100)에 제어 신호(CTRL), 커맨드(CMD) 및 어드레스(ADDR)를 제공하도록 구성된다. 컨트롤러(1200)는 불휘발성 메모리 장치(1100)와 데이터(DATA)를 교환하도록 구성된다. 그리고, 컨트롤러(1200)는 불휘발성 메모리 장치(1100)로부터 레디-비지 신호(R/nB)를 수신하도록 구성된다.
예시적으로, 컨트롤러(1200)는 램(RAM, Random Access Memory), 프로세싱 유닛(processing unit), 호스트 인터페이스(host interface), 그리고 메모리 인터페이스(memory interface)와 같은 구성 요소들을 포함한다. 램(RAM)은 프로세싱 유닛의 동작 메모리, 불휘발성 메모리 장치(1100) 및 호스트(Host) 사이의 캐시 메모리, 그리고 불휘발성 메모리 장치(1100) 및 호스트(Host) 사이의 버퍼 메모리 중 적어도 하나로서 이용된다. 프로세싱 유닛은 컨트롤러(1200)의 제반 동작을 제어한다.
호스트 인터페이스는 특정한 통신 규격에 따라 불휘발성 메모리 장치(1100)와 통신할 수 있다. 예시적으로, 컨트롤러(1200)는 USB (Universal Serial Bus), MMC (multimedia card), PCI (peripheral component interconnection), PCI-E (PCI-express), ATA (Advanced Technology Attachment), Serial-ATA, Parallel-ATA, SCSI (small computer small interface), ESDI (enhanced small disk interface), IDE (Integrated Drive Electronics), 그리고 파이어와이어(Firewire) 등과 같은 다양한 통신 규격들 중 적어도 하나를 통해 외부(호스트)와 통신하도록 구성된다. 메모리 인터페이스는 불휘발성 메모리 장치(1100)와 인터페이싱한다. 예를 들면, 메모리 인터페이스는 낸드 인터페이스 또는 노어 인터페이스를 포함한다.
메모리 시스템(1000)은 오류 정정 블록을 추가적으로 포함하도록 구성될 수 있다. 오류 정정 블록은 오류 정정 코드(ECC)를 이용하여 불휘발성 메모리 장치(1100)로부터 읽어진 데이터의 오류를 검출하고, 정정하도록 구성된다. 예시적으로, 오류 정정 블록은 컨트롤러(1200)의 구성 요소로서 제공된다. 오류 정정 블록은 불휘발성 메모리 장치(1100)의 구성 요소로서 제공될 수 있다.
컨트롤러(1200) 및 불휘발성 메모리 장치(1100)는 하나의 반도체 장치로 집적될 수 있다. 예시적으로, 컨트롤러(1200) 및 불휘발성 메모리 장치(1100)는 하나의 반도체 장치로 집적되어 솔리드 스테이트 드라이브(SSD, Solid State Drive)를 구성할 수 있다. 컨트롤러(1200) 및 불휘발성 메모리 장치(1100)는 하나의 반도체 장치로 집적되어, 메모리 카드를 구성할 수 있다. 예를 들면, 컨트롤러(1200) 및 불휘발성 메모리 장치(1100)는 하나의 반도체 장치로 집적되어 PC 카드(PCMCIA, personal computer memory card international association), 컴팩트 플래시 카드(CF), 스마트 미디어 카드(SM, SMC), 메모리 스틱, 멀티미디어 카드(MMC, RS-MMC, MMCmicro), SD 카드(SD, miniSD, microSD, SDHC), 유니버설 플래시 기억장치(UFS) 등과 같은 메모리 카드를 구성할 수 있다.
컨트롤러(1200) 및 불휘발성 메모리 장치(1100)는 하나의 반도체 장치로 집적되어 솔리드 스테이트 드라이브(SSD, Solid State Drive)를 구성할 수 있다. 솔리드 스테이트 드라이브(SSD)는 반도체 메모리에 데이터를 저장하도록 구성되는 저장 장치를 포함한다. 메모리 시스템(1000)이 솔리드 스테이트 드라이브(SSD)로 이용되는 경우, 메모리 시스템(1000)에 연결된 호스트(Host)의 동작 속도는 획기적으로 개선된다.
다른 예로서, 메모리 시스템(1000)은 컴퓨터, UMPC (Ultra Mobile PC), 워크스테이션, 넷북(net-book), PDA (Personal Digital Assistants), 포터블(portable) 컴퓨터, 웹 타블렛(web tablet), 태블릿 컴퓨터(tablet computer), 무선 전화기(wireless phone), 모바일 폰(mobile phone), 스마트폰(smart phone), e-북(e-book), PMP(portable multimedia player), 휴대용 게임기, 네비게이션(navigation) 장치, 블랙박스(black box), 디지털 카메라(digital camera), DMB (Digital Multimedia Broadcasting) 재생기, 3차원 텔레비전(3-dimensional television), 스마트 텔레비전(smart television), 디지털 음성 녹음기(digital audio recorder), 디지털 음성 재생기(digital audio player), 디지털 영상 녹화기(digital picture recorder), 디지털 영상 재생기(digital picture player), 디지털 동영상 녹화기(digital video recorder), 디지털 동영상 재생기(digital video player), 데이터 센터를 구성하는 스토리지, 정보를 무선 환경에서 송수신할 수 있는 장치, 홈 네트워크를 구성하는 다양한 전자 장치들 중 하나, 컴퓨터 네트워크를 구성하는 다양한 전자 장치들 중 하나, 텔레매틱스 네트워크를 구성하는 다양한 전자 장치들 중 하나, RFID 장치, 또는 컴퓨팅 시스템을 구성하는 다양한 구성 요소들 중 하나 등을 구성할 수 있다.
예시적으로, 불휘발성 메모리 장치(1100) 또는 메모리 시스템(1000)은 다양한 형태의 패키지로 실장될 수 있다. 예를 들면, 불휘발성 메모리 장치(1100) 또는 메모리 시스템(1000)은 PoP(Package on Package), Ball grid arrays(BGAs), Chip scale packages(CSPs), Plastic Leaded Chip Carrier(PLCC), Plastic Dual In Line Package(PDIP), Die in Waffle Pack, Die in Wafer Form, Chip On Board(COB), Ceramic Dual In Line Package(CERDIP), Plastic Metric Quad Flat Pack(MQFP), Thin Quad Flatpack(TQFP), Small Outline(SOIC), Shrink Small Outline Package(SSOP), Thin Small Outline(TSOP), Thin Quad Flatpack(TQFP), System In Package(SIP), Multi Chip Package(MCP), Wafer-level Fabricated Package(WFP), Wafer-Level Processed Stack Package(WSP) 등과 같은 방식으로 패키지화되어 실장될 수 있다.
도 9는 도 8의 컨트롤러(1200)의 동작 방법의 제 1 예를 보여주는 순서도이다. 예시적으로, 도 9의 동작 방법은 불휘발성 메모리 장치(1100)가 도 4a의 테이블에 따라 레디-비지(R/nB) 신호를 출력할 때, 컨트롤러(1200)의 동작 방법을 보여준다.
도 1, 도 8 및 도 9를 참조하면, S110 단계에서 컨트롤러(1200)는 프로그램, 읽기 또는 소거 커맨드를 생성한다. 컨트롤러(1200)는 외부 호스트의 제어에 따라, 또는 미리 설정된 스케줄에 따라 프로그램, 읽기 또는 소거 커맨드를 생성할 수 있다.
S120 단계에서, 컨트롤러(1200)는 불휘발성 메모리 장치(1100)로부터 수신되는 레디-비지 신호(R/nB)를 체크한다.
S130 단계에서, 레디-비지 신호(R/nB)가 유휴 상태를 가리키면, 제 1 및 제 2 플레인들(P1, P2) 중 적어도 하나의 플레인이 유휴 상태임을 가리킨다. 이때, S140 단계에서 상태 읽기가 수행된다. 상태 읽기는 컨트롤러(1200)가 불휘발성 메모리 장치(1100)의 상태를 확인하기 위해 수행하는 읽기일 수 있다. 상태 읽기가 수행되면, 제 1 및 제 2 플레인들(P1, P2)이 각각 유휴 상태인지 비지 상태인지 판별될 수 있다.
목표 플레인이 유휴 상태이면, S170 단계에서 프로그램, 읽기 또는 소거 커맨드가 불휘발성 메모리 장치(1100)로 전송될 수 있다.
레디-비지 신호(R/nB)가 비지 상태이면, 또는 상태 읽기가 수행되고 목표 플레인이 비지 상태임이 판별되면, S160 단계에서 우선 순위가 판별된다. 생성된 커맨드의 우선 순위가 목표 플레인에서 수행중인 동작의 우선 순위보다 높으면, S170 단계에서 프로그램, 읽기 또는 소거 커맨드가 불휘발성 메모리 장치(1100)로 전송될 수 있다. 예를 들어, 별도의 중지 커맨드가 프로그램, 읽기 또는 소거 커맨드와 함께 전송될 수 있다. 생성된 커맨드의 우선 순위가 목표 플레인에서 수행중인 동작의 수선 순위보다 낮으면, S120 단계가 다시 수행될 수 있다.
도 10은 도 8의 컨트롤러(1200)의 동작 방법의 제 2 예를 보여주는 순서도이다. 예시적으로, 도 10의 동작 방법은 불휘발성 메모리 장치(1100)가 도 4b의 테이블에 따라 레디-비지(R/nB) 신호를 출력할 때, 컨트롤러(1200)의 동작 방법을 보여준다.
도 1, 도 8 및 도 10을 참조하면, S210 단계에서 컨트롤러(1200)는 프로그램, 읽기 또는 소거 커맨드를 생성한다.
S220 단계에서, 컨트롤러(1200)는 레디-비지 신호(R/nB)를 체크한다.
S230 단계에서, 레디-비지 신호(R/nB)가 비지(busy) 상태가 아니면, 제 1 및 제 2 플레인들(P1, P2) 모두가 유휴 상태임을 가리킨다. 따라서, S270 단계에서 컨트롤러(1200)는 프로그램, 읽기 또는 소거 커맨드를 불휘발성 메모리 장치(1100)로 전송한다.
레디-비지 신호(R/nB)가 비지 상태이면, S240 단계에서 컨트롤러(1200)는 상태 읽기를 수행한다. S250 단계에서, 컨트롤러(1200)는 상태 읽기 결과에 따라 목표 플레인이 유휴 상태인지 판별한다. 목표 플레인이 유휴 상태이면, S270 단계에서 컨트롤러(1200)는 프로그램, 읽기 또는 소거 커맨드를 불휘발성 메모리 장치(1100)로 전송한다. 목표 플레인이 유휴 상태가 아니면, S260 단계에서 우선 순위가 판별된다. 생성된 커맨드의 우선 순위가 수행 중인 동작의 우선 순위보다 높으면, S270 단계에서 컨트롤러(1200)는 프로그램, 읽기 또는 소거 커맨드를 불휘발성 메모리 장치(1100)로 전송한다. 컨트롤러(1200)는 별도의 중지 커맨드를 함께 전송할 수 있다. 생성된 커맨드의 우선 순위가 수행 중인 동작의 우선 순위보다 낮으면, S220 단계가 다시 수행될 수 있다.
예시적으로, 불휘발성 메모리 장치가 도 4c에 기재된 바와 같이 레디-비지 신호(R/nB)를 출력할 때, 컨트롤러(1200)는 레디-비지 신호(R/nB)의 레벨 및 파형을 체크함으로써, 목표 플레인의 유휴 상태를 판별할 수 있다. 즉, 별도의 상태 읽기가 요구되지 않을 수 있다.
도 11은 본 발명의 제 2 실시 예에 따른 불휘발성 메모리 장치(200)를 보여주는 블록도이다. 도 1의 불휘발성 메모리 장치(100)와 비교하면, 데이터 입출력 회로(250)는 하나의 레디-비지 신호(R/nB) 대신에 두 개의 레디-비지 신호들(R/nB1, R/nB2)을 출력할 수 있다.
도 12는 제 1 및 제 2 플레인들(P1, P2)의 상태들에 따른 레디-비지 신호들(R/nB1, R/nB2)을 보여주는 테이블이다. 도 11 및 도 12를 참조하면, 제 1 레디-비지 신호(R/nB1)는 제 1 플레인(P1)의 유휴 상태 또는 비지 상태를 가리킬 수 있다. 제 2 레디-비지 신호(R/nB2)는 제 2 플레인(P2)의 유휴 상태 또는 비지 상태를 가리킬 수 있다.
제 1 플레인(P1)과 제 2 플레인들(P2)에 각각 레디-비지 신호들(R/nB1, R/nB2)이 할당되면, 제 1 및 제 2 플레인들(P1, P2)의 유휴 상태 및 비지 상태가 용이하게 판별될 수 있다.
도 8을 참조하여 설명된 메모리 시스템(1000)의 컨트롤러(1200)는 두 개의 레디-비지 신호들(R/nB1, R/nB2)을 수신하고, 이에 따라 제 1 및 제 2 플레인들(P1, P2)의 유휴 상태 및 비지 상태를 판별하도록 변경 또는 응용될 수 있다.
도 13은 본 발명의 제 3 실시 예에 따른 불휘발성 메모리 장치(300)를 보여주는 블록도이다. 도 1의 불휘발성 메모리 장치(100)와 비교하면, 데이터 입출력 회로(250)는 레디-비지 신호(R/nB)를 출력하지 않을 수 있다.
도 8을 참조하여 설명된 메모리 시스템(1000)의 컨트롤러(1200)는 레디-비지 신호(R/nB)를 수신하지 않고, 제 1 및 제 2 플레인들(P1, P2)의 유휴 상태 및 비지 상태를 판별하도록 변경 또는 응용될 수 있다.
도 14는 도 13의 불휘발성 메모리 장치(300)와 통신하는 컨트롤러(1200)의 동작 방법의 제 3 예를 보여주는 순서도이다. 도 8, 도 13 및 도 14를 참조하면, S310 단계에서 컨트롤러(1200)는 프로그램, 읽기 또는 소거 커맨드를 생성한다.
S320 단계에서 컨트롤러(1200)는 상태 읽기를 수행한다. S330 단계에서, 컨트롤러(1200)는 상태 읽기 결과에 따라 목표 플레인이 유휴 상태인지 판별한다. 목표 플레인이 유휴 상태이면, S340 단계에서 컨트롤러(1200)는 프로그램, 읽기 또는 소거 커맨드를 불휘발성 메모리 장치(1100)로 전송한다. 목표 플레인이 유휴 상태가 아니면, S350 단계에서 우선 순위가 판별된다. 생성된 커맨드의 우선 순위가 수행 중인 동작의 우선 순위보다 높으면, S340 단계에서 컨트롤러(1200)는 프로그램, 읽기 또는 소거 커맨드를 불휘발성 메모리 장치(1100)로 전송한다. 컨트롤러(1200)는 별도의 중지 커맨드를 함께 전송할 수 있다. 생성된 커맨드의 우선 순위가 수행 중인 동작의 우선 순위보다 낮으면, S320 단계가 다시 수행될 수 있다.
도 15는 도 8의 메모리 시스템(1000)의 응용 예를 보여주는 블록도이다. 도 15를 참조하면, 메모리 시스템(2000)은 불휘발성 메모리 장치(2100) 및 컨트롤러(2200)를 포함한다. 불휘발성 메모리 장치(2100)는 복수의 불휘발성 메모리 칩들을 포함한다. 복수의 불휘발성 메모리 칩들은 복수의 그룹들로 분할된다. 복수의 불휘발성 메모리 칩들의 각 그룹은 하나의 공통 채널을 통해 컨트롤러(2200)와 통신하도록 구성된다. 예시적으로, 복수의 불휘발성 메모리 칩들은 제 1 내지 제 k 채널들(CH1~CHk)을 통해 컨트롤러(2200)와 통신하는 것으로 도시되어 있다.
각 불휘발성 메모리 칩은 도 1 내지 도 7을 참조하여 설명된 불휘발성 메모리 장치(100), 도 11 및 도 12를 참조하여 설명된 불휘발성 메모리 장치(200), 또는 도 13 및 도 14를 참조하여 설명된 불휘발성 메모리 장치(300)와 동일한 구조를 갖고, 동일한 방법으로 동작할 수 있다. 컨트롤러(2200)는 도 9, 도 10 또는 도 14를 참조하여 설명된 바와 같이 동작할 수 있다.
도 15에서, 하나의 채널에 복수의 불휘발성 메모리 칩들이 연결되는 것으로 설명되었다. 그러나, 하나의 채널에 하나의 불휘발성 메모리 칩이 연결되도록 메모리 시스템(2000)이 변형될 수 있다.
도 16은 본 발명의 실시 예에 따른 메모리 카드(3000)를 보여준다. 도 16을 참조하면, 메모리 카드(3000)는 불휘발성 메모리 장치(3100), 컨트롤러(3200), 그리고 커넥터(3300)를 포함한다.
불휘발성 메모리 장치(3100)는 도 1 내지 도 7을 참조하여 설명된 불휘발성 메모리 장치(100), 도 11 및 도 12를 참조하여 설명된 불휘발성 메모리 장치(200), 또는 도 13 및 도 14를 참조하여 설명된 불휘발성 메모리 장치(300)와 동일한 구조를 갖고, 동일한 방법으로 동작할 수 있다. 컨트롤러(3200)는 도 9, 도 10 또는 도 14를 참조하여 설명된 바와 같이 동작할 수 있다.
커넥터(3300)는 메모리 카드(3000)와 호스트를 전기적으로 연결할 수 있다.
메모리 카드(3000)는 PC 카드(PCMCIA, personal computer memory card international association), 컴팩트 플래시 카드(CF), 스마트 미디어 카드(SM, SMC), 메모리 스틱, 멀티미디어 카드(MMC, RS-MMC, MMCmicro), SD 카드(SD, miniSD, microSD, SDHC), 유니버설 플래시 기억장치(UFS) 등과 같은 메모리 카드들을 구성할 수 있다.
도 17은 본 발명의 실시 예에 따른 솔리드 스테이트 드라이브(4000, SSD, Solid State Drive)를 보여준다. 도 17을 참조하면, 솔리드 스테이트 드라이브(4000)는 복수의 불휘발성 메모리 장치들(4100), 컨트롤러(4200), 그리고 커넥터(4300)를 포함한다.
불휘발성 메모리 장치들(4100) 각각은 도 1 내지 도 7을 참조하여 설명된 불휘발성 메모리 장치(100), 도 11 및 도 12를 참조하여 설명된 불휘발성 메모리 장치(200), 또는 도 13 및 도 14를 참조하여 설명된 불휘발성 메모리 장치(300)와 동일한 구조를 갖고, 동일한 방법으로 동작할 수 있다. 컨트롤러(4200)는 도 9, 도 10 또는 도 14를 참조하여 설명된 바와 같이 동작할 수 있다.
커넥터(4300)는 솔리드 스테이트 드라이브(5000)와 호스트를 전기적으로 연결할 수 있다.
도 18은 도 15를 참조하여 설명된 메모리 시스템(2000)을 포함하는 컴퓨팅 시스템(5000)을 보여주는 블록도이다. 도 18을 참조하면, 컴퓨팅 시스템(5000)은 중앙 처리 장치(5100), 램(5200, RAM, Random Access Memory), 사용자 인터페이스(5300), 전원(5400), 그리고 메모리 시스템(2000)을 포함한다.
메모리 시스템(2000)은 시스템 버스(5500)를 통해, 중앙처리장치(5100), 램(5200), 사용자 인터페이스(5300), 그리고 모뎀(5400)에 전기적으로 연결된다. 사용자 인터페이스(5300)를 통해 제공되거나, 중앙 처리 장치(5100)에 의해서 처리된 데이터, 또는 모뎀(5400)을 통해 수신되는 데이터는 메모리 시스템(2000)에 저장된다.
도 18에서, 불휘발성 메모리 장치(2100)는 컨트롤러(2200)를 통해 시스템 버스(5500)에 연결되는 것으로 도시되어 있다. 그러나, 불휘발성 메모리 장치(2100)는 시스템 버스(5500)에 직접 연결되도록 구성될 수 있다.
도 18에서, 도 15를 참조하여 설명된 메모리 시스템(2000)이 제공되는 것으로 도시되어 있다. 그러나, 메모리 시스템(2000)은 도 8을 참조하여 설명된 메모리 시스템(1000)으로 대체될 수 있다.
예시적으로, 컴퓨팅 시스템(5000)은 도 8 및 도 15를 참조하여 설명된 메모리 시스템들(1000, 2000)을 모두 포함하도록 구성될 수 있다.
본 발명의 상세한 설명에서는 구체적인 실시 예에 관하여 설명하였으나, 본 발명의 범위와 기술적 사상에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능하다. 그러므로 본 발명의 범위는 상술한 실시 예에 국한되어 정해져서는 안되며 후술하는 특허청구범위뿐만 아니라 이 발명의 특허청구범위와 균등한 것들에 의해 정해져야 한다.
100, 200, 300; 불휘발성 메모리 장치
110a, 110b, 210a, 210b; 메모리 셀 어레이
120a, 120b, 220a, 220b; 어드레스 디코더
130a, 130b, 230a, 230b; 읽기 및 쓰기 회로
140a, 140b, 240a, 240b; 제어 로직 및 고전압 생성기
150, 250; 데이터 입출력 회로
160, 260; 전하 펌프
1000, 2000; 메모리 시스템
3000; 메모리 카드
4000; 솔리드 스테이트 드라이브
5000; 컴퓨팅 시스템

Claims (10)

  1. 데이터의 프로그램, 읽기 또는 소거를 수행하도록 구성되는 제 1 플레인;
    데이터의 프로그램, 읽기 또는 소거를 수행하도록 구성되는 제 2 플레인; 그리고
    상기 제 1 플레인 또는 상기 제 2 플레인으로부터 공통 버스를 통해 전송되는 데이터를 외부로 출력하고, 외부로부터 수신되는 데이터를 상기 공통 버스를 통해 상기 제 1 플레인 또는 상기 제 2 플레인으로 전송하도록 구성되는 데이터 입출력 회로를 포함하고,
    상기 제 1 플레인에서 상기 프로그램, 읽기 또는 소거가 수행될 때, 상기 데이터 입출력 회로는 상기 공통 버스를 통해 상기 제 2 플레인과 데이터를 교환하는 불휘발성 메모리 장치.
  2. 제 1 항에 있어서,
    상기 제 1 플레인은,
    복수의 메모리 셀들을 포함하는 메모리 셀 어레이;
    외부로부터 수신되는 어드레스를 디코딩하고, 복수의 워드 라인들을 통해 상기 복수의 메모리 셀들과 연결되는 어드레스 디코더;
    상기 공통 버스를 통해 상기 데이터 입출력 회로와 연결되고, 복수의 비트 라인들을 통해 상기 복수의 메모리 셀들과 연결되는 읽기 및 쓰기 회로; 그리고
    외부로부터 수신되는 커맨드를 디코딩하고, 상기 디코딩된 커맨드에 따라 상기 프로그램, 읽기 또는 소거를 수행하도록 상기 어드레스 디코더와 읽기 및 쓰기 회로를 제어하도록 구성되는 제어 로직을 포함하는 불휘발성 메모리 장치.
  3. 제 2 항에 있어서,
    상기 불휘발성 메모리 장치는 고전압을 발생하도록 구성되는 전하 펌프를 더 포함하고,
    상기 제어 로직은 상기 전하 펌프로부터 상기 고전압을 수신하여 상기 제 1 플레인의 프로그램, 읽기 또는 소거 시에 요구되는 전압들을 생성하도록 더 구성되는 불휘발성 메모리 장치.
  4. 제 2 항에 있어서,
    상기 제 1 플레인에서 프로그램, 읽기 또는 소거가 수행될 때 상기 수행 중인 프로그램, 읽기 또는 소거 보다 높은 우선 순위를 갖는 커맨드가 수신되면, 상기 제어 로직은 상기 수행 중인 프로그램, 읽기 또는 소거를 중지하고, 상기 높은 우선 순위를 갖는 커맨드에 따라 프로그램, 읽기 또는 소거를 수행하고, 그리고 상기 중지된 프로그램, 읽기 또는 소거를 재개하도록 상기 어드레스 디코더와 상기 읽기 및 쓰기 회로를 제어하도록 더 구성되는 불휘발성 메모리 장치.
  5. 제 1 항에 있어서,
    상기 데이터 입출력 회로는, 상기 제 1 및 제 2 플레인들 중 적어도 하나가 유휴(idle) 상태일 때, 유휴 상태를 가리키는 레디-비지(ready-busy) 신호를 외부로 출력하도록 구성되는 불휘발성 메모리 장치.
  6. 제 1 항에 있어서,
    상기 데이터 입출력 회로는, 상기 제 1 및 제 2 플레인들 중 적어도 하나가 비지(busy) 상태일 때, 비지 상태를 가리키는 레디-비지(ready-busy) 신호를 외부로 출력하도록 구성되는 불휘발성 메모리 장치.
  7. 제 1 항에 있어서,
    상기 데이터 입출력 회로는, 상기 제 1 플레인의 유휴(idle) 상태 또는 비지(busy) 상태를 가리키는 제 1 레디-비지(ready-busy) 신호, 그리고 상기 제 2 플레인의 유휴 상태 또는 비지 상태를 가리키는 제 2 레디-비지 신호를 외부로 출력하도록 구성되는 불휘발성 메모리 장치.
  8. 독립적으로 프로그램, 읽기 또는 소거를 수행하도록 구성되는 제 1 및 제 2 플레인들을 포함하는 불휘발성 메모리 장치를 제어하도록 구성되는 컨트롤러의 동작 방법에 있어서:
    상기 제 1 및 제 2 플레인들 중 목표 플레인에 대한 프로그램, 읽기 또는 소거 커맨드를 생성하는 단계;
    상기 제 1 및 제 2 플레인들 중 상기 목표 플레인이 유휴(idle) 상태인지 체크하는 단계;
    상기 목표 플레인이 유휴 상태이면 상기 목표 플레인에 프로그램, 읽기 또는 소거 커맨드를 상기 불휘발성 메모리 장치에 전송하는 단계; 그리고
    상기 목표 플레인이 유휴 상태가 아니면, 상기 목표 플레인에서 수행중인 프로그램, 읽기 또는 소거와 상기 생성된 커맨드의 우선 순위에 따라 상기 프로그램, 읽기 또는 소거 커맨드를 상기 불휘발성 메모리 장치에 전송하는 단계를 포함하는 동작 방법.
  9. 제 8 항에 있어서,
    상기 유휴 상태인지 체크하는 단계는,
    상기 불휘발성 메모리 장치로부터 출력되는 레디-비지(ready-busy) 상태가 유휴 상태일 때, 상기 불휘발성 메모리 장치에 상태 읽기(status read) 커맨드를 전송하는 단계; 그리고
    상기 상태 읽기 커맨드에 따라 상기 불휘발성 메모리 장치로부터 전송되는 응답에 기반하여 상기 목표 플레인이 유휴 상태인지 판별하는 단계를 포함하는 동작 방법.
  10. 제 8 항에 있어서,
    상기 유휴 상태인지 체크하는 단계는,
    상기 불휘발성 메모리 장치로부터 출력되는 레디-비지(ready-busy) 상태가 비지 상태일 때, 상기 불휘발성 메모리 장치에 상태 읽기(status read) 커맨드를 전송하는 단계; 그리고
    상기 상태 읽기 커맨드에 따라 상기 불휘발성 메모리 장치로부터 전송되는 응답에 기반하여 상기 목표 플레인이 유휴 상태인지 판별하는 단계를 포함하는 동작 방법.
KR1020110121719A 2011-11-21 2011-11-21 불휘발성 메모리 장치 및 불휘발성 메모리 장치를 제어하는 컨트롤러의 동작 방법 KR101903095B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020110121719A KR101903095B1 (ko) 2011-11-21 2011-11-21 불휘발성 메모리 장치 및 불휘발성 메모리 장치를 제어하는 컨트롤러의 동작 방법
US13/562,373 US9093132B2 (en) 2011-11-21 2012-07-31 Nonvolatile memory device, memory system and controller operating method
CN201210472116.6A CN103137203B (zh) 2011-11-21 2012-11-20 非易失性存储装置、存储系统和控制器操作方法
JP2012254099A JP2013109823A (ja) 2011-11-21 2012-11-20 不揮発性メモリ装置及び不揮発性メモリ装置を制御するコントローラの動作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110121719A KR101903095B1 (ko) 2011-11-21 2011-11-21 불휘발성 메모리 장치 및 불휘발성 메모리 장치를 제어하는 컨트롤러의 동작 방법

Publications (2)

Publication Number Publication Date
KR20130056004A true KR20130056004A (ko) 2013-05-29
KR101903095B1 KR101903095B1 (ko) 2018-10-02

Family

ID=48426816

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110121719A KR101903095B1 (ko) 2011-11-21 2011-11-21 불휘발성 메모리 장치 및 불휘발성 메모리 장치를 제어하는 컨트롤러의 동작 방법

Country Status (4)

Country Link
US (1) US9093132B2 (ko)
JP (1) JP2013109823A (ko)
KR (1) KR101903095B1 (ko)
CN (1) CN103137203B (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9142310B1 (en) 2014-04-07 2015-09-22 SK Hynix Inc. Nonvolatile memory device and merthod of operating the same
US9607667B1 (en) 2015-09-14 2017-03-28 SK Hynix Inc. Memory device and electronic apparatus including the same
KR20170038504A (ko) * 2015-09-30 2017-04-07 에스케이하이닉스 주식회사 상태 신호를 출력하는 반도체 메모리 장치 및 그것의 동작 방법
US9799402B2 (en) 2015-06-08 2017-10-24 Samsung Electronics Co., Ltd. Nonvolatile memory device and program method thereof
US10424352B2 (en) 2017-08-14 2019-09-24 SK Hynix Inc. Memory system and method for operating the same

Families Citing this family (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9734911B2 (en) * 2012-12-31 2017-08-15 Sandisk Technologies Llc Method and system for asynchronous die operations in a non-volatile memory
US9734050B2 (en) 2012-12-31 2017-08-15 Sandisk Technologies Llc Method and system for managing background operations in a multi-layer memory
US9465731B2 (en) * 2012-12-31 2016-10-11 Sandisk Technologies Llc Multi-layer non-volatile memory system having multiple partitions in a layer
JP2015176309A (ja) * 2014-03-14 2015-10-05 株式会社東芝 半導体記憶装置
JP2015197859A (ja) * 2014-04-02 2015-11-09 株式会社東芝 メモリコントローラ、半導体記憶装置、およびメモリコントローラの制御方法
US9812200B2 (en) 2014-07-08 2017-11-07 Adesto Technologies Corporation Concurrent read and write operations in a serial flash device
US9691452B2 (en) 2014-08-15 2017-06-27 Micron Technology, Inc. Apparatuses and methods for concurrently accessing different memory planes of a memory
CN106558343B (zh) * 2015-09-24 2021-12-28 三星电子株式会社 操作非易失性存储装置的方法和非易失性存储装置
TWI585769B (zh) * 2015-10-23 2017-06-01 慧榮科技股份有限公司 資料儲存裝置以及快閃記憶體之偵測方法
US9910594B2 (en) 2015-11-05 2018-03-06 Micron Technology, Inc. Apparatuses and methods for concurrently accessing multiple memory planes of a memory during a memory access operation
KR20170056072A (ko) * 2015-11-12 2017-05-23 삼성전자주식회사 멀티 플레인을 포함하는 불 휘발성 메모리 장치
US10719237B2 (en) 2016-01-11 2020-07-21 Micron Technology, Inc. Apparatuses and methods for concurrently accessing multiple partitions of a non-volatile memory
KR20170089069A (ko) * 2016-01-25 2017-08-03 에스케이하이닉스 주식회사 메모리 시스템 및 그의 동작방법
US10096366B2 (en) * 2016-01-28 2018-10-09 Toshiba Memory Corporation Memory system including multi-plane flash memory and controller
KR102465321B1 (ko) * 2016-03-02 2022-11-11 에스케이하이닉스 주식회사 데이터 저장 장치
JP6538597B2 (ja) * 2016-03-14 2019-07-03 東芝メモリ株式会社 記憶装置
JP2017224370A (ja) 2016-06-15 2017-12-21 東芝メモリ株式会社 半導体記憶装置及びメモリシステム
KR102620562B1 (ko) * 2016-08-04 2024-01-03 삼성전자주식회사 비휘발성 메모리 장치
US11017838B2 (en) 2016-08-04 2021-05-25 Samsung Electronics Co., Ltd. Nonvolatile memory devices
JP6753746B2 (ja) * 2016-09-15 2020-09-09 キオクシア株式会社 半導体記憶装置
US10102071B2 (en) * 2016-09-26 2018-10-16 Toshiba Memory Corporation Storage device that restores data lost during a subsequent data write
US10248560B2 (en) 2016-09-26 2019-04-02 Toshiba Memory Corporation Storage device that restores data lost during a subsequent data write
US9865357B1 (en) * 2016-12-30 2018-01-09 Intel Corporation Performing read operations on a memory device
US11003602B2 (en) * 2017-01-24 2021-05-11 Micron Technology, Inc. Memory protocol with command priority
DE112018000842T5 (de) * 2017-06-12 2019-12-24 Sandisk Technologies Llc Mehrkern-on-die-speichermikrocontroller
US10497447B2 (en) * 2017-06-29 2019-12-03 SK Hynix Inc. Memory device capable of supporting multiple read operations
JP2019029045A (ja) 2017-07-26 2019-02-21 東芝メモリ株式会社 半導体記憶装置
JP2019053795A (ja) 2017-09-13 2019-04-04 東芝メモリ株式会社 メモリシステム
JP2019101652A (ja) * 2017-11-30 2019-06-24 東芝メモリ株式会社 半導体メモリ
US11101001B2 (en) * 2018-05-08 2021-08-24 Sandisk Technologies Llc Non-volatile memory with multi-plane mixed sub-block programming
JP2020004465A (ja) * 2018-06-26 2020-01-09 キオクシア株式会社 半導体記憶装置
JP2020042889A (ja) * 2018-09-13 2020-03-19 キオクシア株式会社 半導体記憶装置
CN112655044B (zh) 2018-11-06 2023-12-19 铠侠股份有限公司 半导体存储装置
CN109461468B (zh) * 2018-11-14 2021-05-11 深圳芯邦科技股份有限公司 一种数据稳定性检测方法
CN109614049B (zh) * 2018-12-11 2022-03-25 湖南国科微电子股份有限公司 闪存控制方法、闪存控制器及闪存系统
KR20200126678A (ko) 2019-04-30 2020-11-09 에스케이하이닉스 주식회사 메모리 시스템 및 그것의 동작 방법
KR20200137548A (ko) 2019-05-30 2020-12-09 에스케이하이닉스 주식회사 메모리 장치 및 이의 테스트 동작 방법
US11139010B2 (en) * 2018-12-11 2021-10-05 SK Hynix Inc. Memory system and operating method of the memory system
US11404097B2 (en) 2018-12-11 2022-08-02 SK Hynix Inc. Memory system and operating method of the memory system
KR20200124045A (ko) 2019-04-23 2020-11-02 에스케이하이닉스 주식회사 메모리 시스템 및 그것의 동작 방법
KR20200126666A (ko) 2019-04-30 2020-11-09 에스케이하이닉스 주식회사 메모리 시스템 및 그것의 동작 방법
KR20200071282A (ko) * 2018-12-11 2020-06-19 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작방법
JP7195913B2 (ja) * 2018-12-19 2022-12-26 キオクシア株式会社 半導体記憶装置
KR20200109682A (ko) * 2019-03-14 2020-09-23 에스케이하이닉스 주식회사 메모리 시스템, 메모리 장치 및 그 동작 방법
JP2021039804A (ja) * 2019-09-02 2021-03-11 キオクシア株式会社 メモリシステム
KR20210057355A (ko) * 2019-11-12 2021-05-21 에스케이하이닉스 주식회사 메모리 장치, 메모리 컨트롤러, 메모리 시스템 및 그 동작 방법
JP2021111425A (ja) * 2020-01-10 2021-08-02 キオクシア株式会社 メモリシステム
TWI727842B (zh) 2020-02-20 2021-05-11 大陸商長江存儲科技有限責任公司 存儲器件及其編程方法
JP2022542990A (ja) * 2020-04-23 2022-10-07 長江存儲科技有限責任公司 メモリデバイスおよびそのプログラミング方法
JP2021174566A (ja) * 2020-04-27 2021-11-01 キオクシア株式会社 半導体記憶装置
JP7461794B2 (ja) 2020-05-15 2024-04-04 ルネサスエレクトロニクス株式会社 半導体装置
US20220130464A1 (en) * 2020-10-26 2022-04-28 SK Hynix Inc. Memory device supporting interleaved operations and memory system including the same
US11404095B1 (en) * 2021-01-21 2022-08-02 Micron Technology, Inc. Reduced pin status register
US11742004B2 (en) * 2021-11-24 2023-08-29 Macronix International Co., Ltd. Memory supporting multiple types of operations

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0586199U (ja) * 1992-04-07 1993-11-19 三菱電機株式会社 不揮発性半導体記憶装置
US5509134A (en) * 1993-06-30 1996-04-16 Intel Corporation Method and apparatus for execution of operations in a flash memory array
US5822244A (en) * 1997-09-24 1998-10-13 Motorola, Inc. Method and apparatus for suspending a program/erase operation in a flash memory
KR20000003371A (ko) 1998-06-27 2000-01-15 윤종용 휴대통신단말기에서 전화번호 안내 서비스 시 전화번호 표시장치 및 방법
KR100631770B1 (ko) 1999-09-07 2006-10-09 삼성전자주식회사 플래시 메모리의 실시간 처리방법
JP2001167586A (ja) * 1999-12-08 2001-06-22 Toshiba Corp 不揮発性半導体メモリ装置
US7032081B1 (en) 2000-07-31 2006-04-18 M-Systems Flash Disk Pioneers Ltd. System and method for enabling non-volatile memory to execute code while operating as a data storage/processing device
WO2003085677A1 (fr) * 2002-04-05 2003-10-16 Renesas Technology Corp. Memoire non volatile
US6965527B2 (en) * 2002-11-27 2005-11-15 Matrix Semiconductor, Inc Multibank memory on a die
KR100516301B1 (ko) * 2003-03-05 2005-09-21 주식회사 하이닉스반도체 플래시 메모리의 뱅크 분할 장치
US6930925B2 (en) 2003-10-14 2005-08-16 Atmel Corporation Suspend-resume programming method for flash memory
DE602004005806T2 (de) * 2003-12-12 2008-01-10 Stmicroelectronics S.A. Serieller Speicher mit Mitteln zur Integration eines erweiterten Speicherfeldes
US7652922B2 (en) * 2005-09-30 2010-01-26 Mosaid Technologies Incorporated Multiple independent serial link memory
JP2007128633A (ja) 2005-10-07 2007-05-24 Matsushita Electric Ind Co Ltd 半導体記憶装置及びこれを備えた送受信システム
CN101458656B (zh) * 2007-12-12 2012-05-30 安凯(广州)微电子技术有限公司 多媒体应用处理器兼容各种Nandflash的方法
US8144496B2 (en) * 2009-06-30 2012-03-27 Sandisk Technologies Inc. Memory system with multi-level status signaling and method for operating the same

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9142310B1 (en) 2014-04-07 2015-09-22 SK Hynix Inc. Nonvolatile memory device and merthod of operating the same
US9799402B2 (en) 2015-06-08 2017-10-24 Samsung Electronics Co., Ltd. Nonvolatile memory device and program method thereof
US9607667B1 (en) 2015-09-14 2017-03-28 SK Hynix Inc. Memory device and electronic apparatus including the same
KR20170038504A (ko) * 2015-09-30 2017-04-07 에스케이하이닉스 주식회사 상태 신호를 출력하는 반도체 메모리 장치 및 그것의 동작 방법
US10424352B2 (en) 2017-08-14 2019-09-24 SK Hynix Inc. Memory system and method for operating the same

Also Published As

Publication number Publication date
US20130128675A1 (en) 2013-05-23
CN103137203B (zh) 2018-01-30
JP2013109823A (ja) 2013-06-06
US9093132B2 (en) 2015-07-28
CN103137203A (zh) 2013-06-05
KR101903095B1 (ko) 2018-10-02

Similar Documents

Publication Publication Date Title
KR101903095B1 (ko) 불휘발성 메모리 장치 및 불휘발성 메모리 장치를 제어하는 컨트롤러의 동작 방법
US9761287B2 (en) Semiconductor memory device, memory system including the same and operating method thereof
KR102226367B1 (ko) 불휘발성 메모리 장치 및 그것을 포함하는 불휘발성 메모리 시스템
US9165662B2 (en) Semiconductor memory device and programming method thereof
US10437518B2 (en) Memory system and method of operating the same
US9466345B2 (en) Semiconductor memory device, method of operating the same and memory system including the same
KR101678907B1 (ko) 리드 디스터번스를 줄일 수 있는 불휘발성 메모리 장치 및 그것의 읽기 방법
US8934304B2 (en) Operating method of nonvolatile memory device and operating method of memory system including nonvolatile memory device
KR102187521B1 (ko) 불휘발성 메모리 및 메모리 컨트롤러를 포함하는 메모리 시스템 및 불휘발성 메모리에 데이터를 프로그램하는 프로그램 방법
KR20140013383A (ko) 불휘발성 메모리 장치 및 그것의 동작 방법
CN105957550B (zh) 半导体器件及其操作方法
KR20110099570A (ko) 불휘발성 메모리 장치, 그것의 프로그램 방법, 그리고 그것을 포함하는 메모리 시스템
CN106981310B (zh) 半导体存储器装置及其操作方法
US9293211B2 (en) Semiconductor device and method of operating the same
US9030878B2 (en) Semiconductor memory device including a plurality of cell strings, memory system including the same, and control method thereof
KR102634799B1 (ko) 반도체 메모리 장치 및 이의 동작 방법
KR102624606B1 (ko) 반도체 메모리 장치 및 그 동작 방법
CN106558341B (zh) 半导体存储器件
US9570178B2 (en) Semiconductor memory device and operating method thereof
US20150155041A1 (en) Semiconductor memory device, memory system including the same and operating method thereof
CN113495690A (zh) 半导体存储器装置、控制器、存储器系统及其方法
TW201546807A (zh) 半導體記憶體裝置、具有其之記憶體系統及其之操作方法
US8982635B2 (en) Semiconductor memory device and writing method thereof
US20150121168A1 (en) Memory system including randomizer and de-randomizer
KR20140088421A (ko) 불휘발성 메모리에 데이터를 프로그램하는 프로그램 방법 및 불휘발성 메모리로부터 데이터를 읽는 읽기 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant