CN105957550B - 半导体器件及其操作方法 - Google Patents

半导体器件及其操作方法 Download PDF

Info

Publication number
CN105957550B
CN105957550B CN201510535872.2A CN201510535872A CN105957550B CN 105957550 B CN105957550 B CN 105957550B CN 201510535872 A CN201510535872 A CN 201510535872A CN 105957550 B CN105957550 B CN 105957550B
Authority
CN
China
Prior art keywords
voltage
program
unselected
word line
word lines
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510535872.2A
Other languages
English (en)
Other versions
CN105957550A (zh
Inventor
郑盛旭
许惠银
白智唏
李东训
李泰和
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN105957550A publication Critical patent/CN105957550A/zh
Application granted granted Critical
Publication of CN105957550B publication Critical patent/CN105957550B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/12—Programming voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3468—Prevention of overerasure or overprogramming, e.g. by verifying whilst erasing or writing
    • G11C16/3481—Circuits or methods to verify correct programming of nonvolatile memory cells whilst programming is in progress, e.g. by detecting onset or cessation of current flow in cells and using the detector output to terminate programming

Abstract

根据一个实施例的半导体器件，可以包括：单元串，包括耦接在位线与源极线之间且耦接到字线的多个存储单元；外围电路，适用于通过施加编程电压到选中字线以及施加一个或更多个通过电压到未选字线来对耦接到字线之中的选中字线的选中存储单元编程；以及控制电路，适用于在选中存储单元被编程时控制外围电路来暂时地浮置未选字线。

Description

半导体器件及其操作方法
相关申请的交叉引用
本申请要求于2015年3月9日提交的申请号为10-2015-0032461的韩国专利申请的优先权，其全部公开内容通过引用整体合并于此。
技术领域
各种示例性实施例总体涉及一种半导体器件及其操作方法，更具体地，涉及一种编程方法。
背景技术
半导体存储器件具有用于储存数据的存储单元阵列和被配置为执行编程操作、读取操作和擦除操作的外围电路以及用于控制外围电路的控制电路。存储单元阵列包括具有基本上相同的结构的存储块。每个存储块包括多个单元串。当执行编程操作时，选择特定单元串和特定存储块。
在编程操作期间，施加编程许可电压到选中单元串的沟道，而施加编程禁止电压到未选单元串的沟道。例如，编程许可电压可以为0V，而编程禁止电压可以为电源电压VCC。
当沟道电压与编程电压之间的差小时，更有效地防止未选单元串的未选存储单元被编程。为了减小沟道电压与编程电压之间的电压差，通过沟道增压来增加未选单元串的沟道电压。
沟道增压是由于施加到未选字线的通过电压与施加到沟道的编程禁止电压之间的耦接而导致的沟道电压的增加。然而，由于半导体器件的特性，在执行编程操作时可以减小沟道增压。当沟道增压减小时，未选单元串的沟道电压可以减小，而未选存储单元可以意外地被编程。
发明内容
各种实施例针对一种半导体器件及其操作方法，该半导体器件能够防止未选单元串的沟道增压的减小。
根据一个实施例，半导体器件可以包括：单元串，包括耦接在位线与源极线之间且耦接到字线的多个存储单元；外围电路，适用于通过施加编程电压到选中字线以及施加一个或更多个通过电压到未选字线来对耦接到字线之中的选中字线的选中存储单元编程；以及控制电路，适用于在选中存储单元被编程时控制外围电路来暂时地浮置未选字线。
根据一个实施例的操作半导体器件的方法可以包括：对选中存储单元执行编程操作，并在执行编程操作时暂时地浮置耦接到未选存储单元的未选字线。
根据一个实施例的操作半导体器件的方法可以包括：施加编程许可电压到选中位线以及施加编程禁止电压到未选位线；施加第一通过电压到选中字线和未选字线；在第一通过电压被施加了预定时间段之后施加编程电压到选中字线；以及在编程电压被施加到选中字线时暂时地浮置被施加了第一通过电压的未选字线。
附图说明
图1是图示根据一个实施例的半导体器件的示图。
图2和图3是图示根据各种实施例的单元串的示图。
图4是图示根据一个实施例的编程操作的时序图。
图5是图示根据另一个实施例的编程操作的时序图。
图6是图示根据另一个实施例的编程操作的时序图。
图7是图示包括根据一个实施例的半导体器件的固态驱动器的框图。
图8是图示包括根据一个实施例的半导体器件的存储系统的框图。
图9是图示包括根据一个实施例的半导体器件的计算系统的示意性配置的示图。
具体实施方式
在下文中，将参照附图来详细地描述各种实施例。提供附图以允许那些本领域技术人员理解本发明的实施例的范围。然而，本发明可以以不同方式实施，而不应被解释为局限于所陈述的实施例。相反地，提供这些实施例使得本公开将彻底且完整。此外，提供这些实施例以将本发明的范围充分地传达给那些本领域技术人员。
图1是图示根据一个实施例的半导体器件的示图。
参见图1，半导体器件1000可以包括：存储单元阵列100，被配置为储存数据；外围电路200，被配置为对存储单元阵列100执行编程操作、读取操作和擦除操作；以及控制电路300，被配置为控制外围电路200。
存储单元阵列100可以包括多个存储块。存储块可以以相似的方式来配置，且包括具有二维结构或三维结构的多个单元串。
外围电路200可以包括：电压发生器21、行解码器22、列解码器23和输入/输出电路24。
电压发生器21可以响应于操作信号来产生各种电平的电压。当电压发生器21接收到编程操作信号PGM时，电压发生器21可以产生执行编程操作所必需的编程电压Vpgm、第一通过电压Vpass1和第二通过电压Vpass2。可以将编程电压Vpgm施加到选中字线以增加选中存储单元的阈值电压。可以将第一通过电压Vpass1和第二通过电压Vpass2施加到未选字线。在编程操作期间，比施加到未选字线的第一通过电压Vpass1高的第二通过电压Vpass2可以用于增加未选单元串的沟道增压。除上述电压之外，电压发生器21可以产生执行读取操作和擦除操作所必需的各种其他电压。此外，在编程操作期间，电压发生器21可以响应于控制电路300的控制来暂时地浮置被施加了通过电压的字线。
行解码器22可以响应于行地址RADD来选择多个存储块中的一个，并且将由电压发生器21产生的电压传送到耦接至选中存储块的字线。
列解码器23可以响应于列地址CADD而通过位线BL来交换数据。在编程操作期间，列解码器23可以响应于控制电路300的控制来将编程许可电压施加到选中位线以及将编程禁止电压施加到未选位线。编程许可电压可以为接地电压，而编程禁止电压可以为电源电压。
输入/输出电路24可以接收命令信号CMD、地址ADD和数据DATA，并将命令信号CMD和地址ADD传送到控制电路300。输入/输出电路24可以与控制电路300或列解码器23交换数据DATA。输入/输出电路24可以与外部设备交换数据DATA。
控制电路300可以响应于命令信号CMD和地址ADD来输出编程操作信号PGM、行地址RADD和列地址CADD以控制外围电路200。根据本发明的一个示例性实施例，在编程操作期间，为了防止未选单元串的沟道增压减小，控制电路300可以在编程电压Vpgm被施加到选中字线且第一通过电压Vpass1被施加到未选字线时控制外围电路200来将未选字线暂时地浮置一次或更多次。
图2和图3是图示根据各种实施例的单元串的示图。在图2和图3中，示出了三维单元串的电路。
参见图2，根据一个实施例的单元串ST可以以“I”形形成在衬底之上。例如，在单元串ST中，源极线SL可以形成在衬底上，位线BL可以形成在源极线SL之上，以及源极选择晶体管SST、存储单元C1到C8和漏极选择晶体管DST可以形成在源极线SL与位线BL之间。源极选择晶体管SST的栅极可以耦接到源极选择线SSL，存储单元C1到C8的栅极可以分别耦接到字线WL1到WL8，以及漏极选择晶体管DST的栅极可以耦接到漏极选择线DSL。此外，第一虚设单元DC1可以耦接在源极选择晶体管SST与第一存储单元C1之间，而第二虚设单元DC2可以耦接在第八存储单元C8与漏极选择晶体管DST之间。第一虚设单元DC1的栅极可以耦接到第一虚设线DL1，而第二虚设单元DC2的栅极可以耦接到第二虚设线DL2。包括在选中存储块中的单元串之中的每个未选单元串ST中的沟道可以耦接在源极选择晶体管SST与漏极选择晶体管DST之间。沟道增压可以在源极选择晶体管SST和漏极选择晶体管DST被关断且通过电压被施加到未选字线时发生。
参见图3，根据另一个实施例的单元串可以以“U”形形成在衬底之上。例如，单元串可以包括形成在衬底之上的管型晶体管PG和形成在管型晶体管PG的两端处的第一子串STs和第二子串STd。第一子串STs和第二子串STd可以通过管型晶体管PG来耦接。第一子串STs可以包括串联耦接在源极线SL与管型晶体管PG之间的源极选择晶体管SST和存储单元C1到C4。第二子串STd可以包括串联耦接在管型晶体管PG与位线BL之间的存储单元C5到C8和漏极选择晶体管DST。源极选择晶体管SST的栅极可以耦接到源极选择线SSL，而存储单元C1到C4的栅极可以分别耦接到字线WL1到WL4。存储单元C5到C8的栅极可以耦接到字线WL5到WL8，漏极选择晶体管DST的栅极可以耦接到漏极选择线DSL，以及管型晶体管PG的栅极可以耦接到管线PL。
此外，第一虚设单元DC1可以耦接在源极选择晶体管SST与第一存储单元C1之间，第二虚设单元DC2可以耦接在第四存储单元C4与管型晶体管PG之间，第三虚设单元DC3可以耦接在管型晶体管PG与第五存储单元C5之间，以及第四虚设单元DC4可以耦接在第八存储单元C8与漏极选择晶体管DST之间。第一虚设单元DC1到第四虚设单元DC4的栅极可以分别耦接到第一虚设线DL1到第四虚设线DL4。在包括在选中存储块中的单元串之中的每个未选单元串ST中，沟道可以形成在源极选择晶体管SST与管型晶体管PG之间以及管型晶体管PG与漏极选择晶体管DST之间。沟道增压可以在源极选择晶体管SST和漏极选择晶体管DST被关断且通过电压被施加到未选字线时发生。
以下描述上述半导体器件1000的编程操作。
图4是图示根据一个实施例的编程操作的时序图。
参见图4，可以通过使用逐渐地增加编程电压的增量步进脉冲编程(incrementalstep pulse program,ISPP)方法或通过将编程电压施加到选中字线一次来执行编程操作。本实施例适用于各种类型的编程操作，尤其是其中编程电压被施加到选中字线的编程操作。
根据本实施例，在编程操作期间，可以通过暂时地浮置未选字线Unsel.WL来防止沟道电压的减小。可以在第一通过电压Vpass1被施加到未选字线Unsel.WL时暂时地浮置未选字线Unsel.WL。对其的详细描述如下。
位线设置阶段(S1到S3)
在位线设置阶段开始时的时间点S1处，可以将编程禁止电压Vin施加到位线BLe和BLo。在时间点S2处，耦接到选中单元串的选中位线BLe的电势可以被减小到编程许可电压电平，而编程禁止电压Vin可以被持续施加到未选位线BLo。在时间点S1处，未选单元串的沟道电压可以通过施加到未选位线BLo的编程禁止电压Vin来开始增加。
编程操作(S3到S7)
当位线设置阶段完成时，可以在时间点S3处将第一通过电压Vpass1施加到所有字线Sel.WL和Unsel.WL。当第一通过电压Vpass1被施加到字线Sel.WL和Usel.WL时，包括在选中存储块中的单元串之中的未选单元串的沟道电压可以通过施加到未选位线BLo的编程禁止电压Vin来维持在预定电平，而选中单元串的沟道电压可以通过施加到选中位线BLe的编程许可电压(例如，接地电压)来维持在0V。在沟道稳定地形成在单元串中时的时间点S4处，编程电压Vpgm可以被施加到选中字线Sel.WL，使得选中单元串的存储单元可以被编程。未选单元串的沟道电压可以通过第一通过电压Vpass1来增加，使得未选单元串的源极选择晶体管SST和漏极选择晶体管DST可以被关断。当源极选择晶体管SST和漏极选择晶体管DST被关断时，沟道增压可以通过第一通过电压Vpass1与沟道电压之间的耦接而发生。因此，未选单元串的沟道电压可以增加到第一沟道电压Vch1。甚至在编程电压Vpgm被施加到选中字线Sel.WL时，第一沟道电压Vch1仍可以防止未选单元串中的存储单元被编程。
在编程操作期间，尽管未选单元串的沟道电压要保持在第一沟道电压Vch1不变，但未选单元串的沟道电压仍可以由于各种原因(诸如，为了减小泄漏电流)而减小。当未选单元串的沟道电压减小时，包括在未选单元串中的未选存储单元可以被编程。因此，为了防止未选存储单元被编程，可以暂时地浮置未选字线Unsel.WL。
更具体地，未选字线Unsel.WL可以在编程电压Vpgm被施加到选中字线Sel.WL时的时间间隔(从S4到S6)之内(例如，S5)被暂时地浮置。当未选字线Unsel.WL被暂时地浮置时，未选字线Unsel.WL与处于浮置状态的沟道之间的耦接可以增加，从而未选单元串的沟道电压可以再次增加到第一沟道电压Vch1。
在暂时地浮置未选字线Unsel.WL之后，可以再次将第一通过电压Vpass1施加到未选字线Unsel.WL。换言之，当未选字线Unsel.WL被维持在浮置状态时，未选单元串的沟道电压可以保持增加。因此，未选存储单元可以被擦除。为了防止未选存储单元被擦除，在浮置未选字线Unsel.WL之后，可以再次将第一通过电压Vpass1施加到未选字线Unsel.WL。
当编程电压Vpgm被施加到选中字线Sel.WL时(在时间点S6处)，编程电压Vpgm可以减小。当施加到选中字线Sel.WL的编程电压Vpgm快速减小时，可能影响与选中字线Sel.WL相邻的线或存储单元。因此，可以逐渐地减小编程电压Vpgm。例如，选中字线Sel.WL的电势可以减小到第一通过电压Vpass1。
编程终止阶段(S7和S8)
在编程操作终止时的时间点S7处，所有字线Sel.WL和Unsel.WL的电势可以减小到0V。在时间点S8处，未选位线BLo的电势可以减小到0V，由此减小沟道电压。
如上所述，在编程操作期间，未选单元串的沟道电压可以从第一沟道电压Vch1逐渐地减小。然而，通过暂时地浮置未选字线Unsel.WL，未选单元串的减小的沟道电压可以恢复到第一沟道电压Vch1。因此，可以防止包括在未选单元串中的存储单元被编程。
图5是图示根据另一个实施例的编程操作的时序图。
参见图5，可以通过使用逐渐地增加编程电压的增量步进脉冲编程(ISPP)方法或通过将编程电压施加到选中字线一次来执行编程操作。本实施例适用于各种类型的编程操作，尤其是其中编程电压被施加到选中字线的编程操作。
根据本实施例，在编程操作期间，可以暂时地浮置未选字线Unsel.WL若干次，使得可以防止沟道电压的减小。可以在第一通过电压Vpass1被施加到未选字线Unsel.WL时暂时地浮置未选字线Unsel.WL。以下描述对其的详细描述。
位线设置阶段(T1到T3)
在位线设置阶段开始时的时间点T1处，可以将编程禁止电压Vin施加到位线BLe和BLo。在时间点T2处，耦接到选中单元串的选中位线BLe的电势可以减小到编程许可电压电平，而编程禁止电压Vin可以被持续施加到未选位线BLo。从时间点T1开始，未选单元串的沟道电压可以通过施加到未选位线BLo的编程禁止电压Vin来开始增加。
编程操作(T3到T9)
当位线设置阶段完成时，可以在时间点T3处将第一通过电压Vpass1施加到所有字线Sel.WL和Unsel.WL。当第一通过电压Vpass1被施加到字线Sel.WL和Unsel.WL时，包括在选中存储块中的单元串之中的未选单元串的沟道电压可以通过被施加到未选位线BLo的编程禁止电压Vin来维持在预定电平，而选中单元串的沟道电压可以通过被施加到选中位线BLe的编程许可电压(例如，接地电压)来维持在0V。在沟道稳定地形成在单元串中时的时间点T4处，编程电压Vpgm可以被施加到选中字线Sel.WL，且包括在选中单元串中的存储单元可以被编程。第一通过电压Vpass1可以导致未选单元串的沟道电压增加，使得包括在未选单元串中的源极选择晶体管SST和漏极选择晶体管DST可以被关断。当源极选择晶体管SST和漏极选择晶体管DST被关断时，沟道增压可以通过第一通过电压Vpass1与沟道电压之间的耦接而发生。因此，未选单元串的沟道电压可以增加到第一沟道电压Vch1。甚至在编程电压Vpgm被施加到选中字线Sel.WL时，第一沟道电压Vch1仍可以防止包括在未选单元串中的存储单元被编程。
在编程操作期间，尽管未选单元串的沟道电压要保持在第一沟道电压Vch1不变，但未选单元串的沟道电压仍可以由于各种原因(诸如，为了减小泄漏电流)而减小。当未选单元串的第一沟道电压减小时，包括在未选单元串中的未选存储单元可以被编程。因此，为了防止未选单元串被编程，根据一个实施例，可以暂时地浮置未选字线Unsel.WL。
更具体地，可以在编程电压Vpgm被施加到选中字线Sel.WL时的时间间隔(从T4到T9)之内的预定时间点(例如，T5、T6和T7)处暂时地浮置未选字线Unsel.WL。时间点T5、T6和T7仅是示例，且未选字线Unsel.WL可以在多于三个时间点处被暂时地浮置。当未选字线Unsel.WL被暂时地浮置时，在未选字线Unsel.WL与具有浮置状态的沟道之间的耦接可以增加，从而未选单元串的沟道电压可以再次增加到第一沟道电压Vch1。
在暂时地浮置未选字线Unsel.WL之后，可以将第一通过电压Vpass1再次施加到未选字线Unsel.WL。换言之，当未选字线Unsel.WL维持在浮置状态时，未选单元串的沟道电压可以通过未选字线Unsel.WL与沟道之间的耦接来保持增加。因此，未选存储单元可以被擦除。为了防止未选存储单元被擦除，在浮置未选字线Unsel.WL之后，可以将第一通过电压Vpass1再次施加到未选字线Unsel.WL。
当编程电压Vpgm被再次施加到选中字线Sel.WL时(在时间点T8处)，编程电压Vpgm可以减小预定时间段。然而，当被施加到选中字线Sel.WL的编程电压Vpgm快速减小时，选中字线Sel.WL周围的线或存储单元可能受到影响。因此，编程电压Vpgm可以逐渐地减小。例如，选中字线Sel.WL的电势可以减小到第一通过电压Vpass1。
编程终止阶段(T9和T10)
在编程操作终止时的时间点T9处，所有字线Sel.WL和Unsel.WL的电势可以减小到0V。在时间点T10处，未选位线BL0的电势可以减小到0V以减小沟道电压。
如上所述，在编程操作期间，未选单元串的沟道电压可以从第一沟道电压Vch1逐渐地减小。然而，通过暂时地浮置未选字线Unsel.WL若干次，未选单元串的减小的沟道电压可以恢复到第一沟道电压Vch1。因此，可以防止包括在未选单元串中的存储单元被编程。
图6是图示根据另一个实施例的编程操作的时序图。
参见图6，可以通过使用逐渐地增加编程电压的增量步进脉冲编程(ISPP)方法或通过将编程电压施加到选中字线一次来执行编程操作。本实施例适用于各种类型的编程操作，尤其是其中编程电压被施加到选中字线的编程操作。
根据该实施例，在编程操作期间，可以通过暂时地浮置未选字线Unsel.WL若干次来防止沟道电压的减小。可以在各种通过电压被施加到未选字线Unsel.WL时暂时地浮置未选字线Unsel.WL若干次。对其的详细描述如下。
位线设置阶段(U1到U3)
在位线设置阶段开始时的时间点U1处，可以将编程禁止电压Vin施加到位线BLe和BLo。在时间点U2处，耦接到选中单元串的选中位线BLe的电势可以减小到编程许可电压电平，以及编程禁止电压Vin可以被持续地施加到未选位线BLo。从时间点U1开始，未选单元串的沟道电压可以通过施加到未选位线BLo的编程禁止电压Vin来开始增加。
编程阶段(U3到U7)
当位线设置阶段完成时，可以在时间点U3处将第一通过电压Vpass1施加到所有字线Sel.WL和Unsel.WL。当第一通过电压Vpass1被施加到字线Sel.WL和Unsel.WL时，包括在选中存储块中的单元串之中的未选单元串的沟道电压可以通过施加到未选位线BLo的编程禁止电压Vin来维持在预定电平，而选中单元串的沟道电压可以通过施加到选中位线BLe的编程许可电压(例如，接地电压)来维持在0V。
在沟道稳定地形成在单元串中时的时间点U4处，可以将编程电压Vpgm施加到选中字线Sel.WL，使得包括在选中单元串中的存储单元可以被编程。未选单元串的沟道电压可以通过第一通过电压Vpass1来增加，使得包括在未选单元串中的源极选择晶体管SST和漏极选择晶体管DST可以被关断。当源极选择晶体管SST和漏极选择晶体管DST被关断时，沟道增压可以通过第一通过电压Vpass1与沟道电压之间的耦接而发生。因此，未选单元串的沟道电压可以增加到第一沟道电压Vch1。甚至在编程电压Vpgm被施加到选中字线Sel.WL时，第一沟道电压Vch1仍可以防止包括在未选单元串中的存储单元被编程。
在编程操作期间，尽管未选单元串的沟道电压要保持不变或比第一沟道电压Vch1高，但未选单元串的沟道电压可以由于各种原因(诸如，为了减小泄漏电流)而减小。当未选单元串的沟道电压减小时，包括在未选单元串中的未选存储单元可以被编程。因此，为了防止未选存储单元被编程，可以浮置未选字线Unsel.WL。
更具体地，可以在编程电压Vpgm被施加到选中字线Sel.WL时的时间间隔(从U4到U6)之内的预定时间点(例如，时间点U5)处暂时地浮置未选字线Unsel.WL。当未选字线Unsel.WL被暂时地浮置时，未选字线Unsel.WL与处于浮置状态的沟道之间的耦接可以增加，从而未选单元串的沟道电压可以再次增加。
在暂时地浮置未选字线Unsel.WL之后，可以将比第一通过电压Vpass1高且比编程电压Vpgm低的第二通过电压Vpass2施加到未选字线Unsel.WL。当未选字线Unsel.WL被维持在浮置状态时，未选单元串的沟道电压可以保持增加。因此，未选存储单元可以被擦除。因此，为了防止未选存储单元被擦除，可以在未选字线Unsel.WL被浮置之后再次将通过电压施加到未选字线Unsel.WL。考虑到在执行编程操作时电压将再次减小，可以将比第一通过电压Vpass1高的第二通过电压Vpass2施加到未选字线Unsel.WL。当第二通过电压Vpass2被施加到未选字线Unsel.WL时，沟道的电势可以增加到第二沟道电压Vch2。
当编程电压Vpgm被施加到选中字线Sel.WL预定时间段时(在时间点U6处)，编程电压Vpgm可以减小。然而，当施加到选中字线Sel.WL的编程电压Vpgm快速减小时，选中字线Sel.WL周围的线或存储单元可能受到影响。因此，编程电压Vpgm可以逐渐地减小。例如，选中字线Sel.WL的电势可以减小到第一通过电压Vpass1。
编程终止阶段(U7和U8)
在编程操作终止时的时间点U7处，所有字线Sel.WL和Unsel.WL的电势可以减小到0V。在时间点U8处，未选位线BLo的电势可以减小，使得沟道的电势可以减小。
如上所述，尽管在编程操作期间未选单元串的沟道电压可以从第一沟道电压Vch1逐渐地减小，但未选单元串的减小的沟道电压可以通过暂时地浮置未选字线Unsel.WL以及施加各种通过电压来恢复到不变或比第一沟道电压Vch1高。因此，可以防止包括在未选单元串中的存储单元被编程。
图7是图示包括根据一个实施例的半导体器件的固态驱动系统的框图。
参见图7，固态驱动(SSD)系统2000可以包括主机2100和固态驱动器(SSD)2200。SSD 2200可以包括SSD控制器2210、缓冲存储器2220以及多个半导体存储器件1000。
SSD控制器2210可以提供主机2100与SSD 2200之间的物理连接。换言之，SSD控制器2210可以根据主机2100的总线格式来执行与SSD 2200的接口。SSD控制器2210可以将从主机2100提供的命令解码。根据解码结果，SSD控制器2210可以访问半导体器件1000。作为主机2100的总线格式，可以包括：通用串行总线(USB)、小型计算机系统接口(SCSI)、外围部件互连快速(PCI-E)、高级技术附件(ATA)、并行ATA(PATA)、串行ATA(SATA)以及串行附接SCSI(SAS)。
缓冲存储器2220可以将从主机2100提供的程序数据或从半导体器件1000读取的数据暂时地储存。当主机2100作出读取请求时，如果从半导体器件1000读取的数据被高速缓存，则缓冲存储器2220可以支持用于将高速缓存的数据直接提供给主机2100的高速缓存功能。一般而言，主机2100的总线格式(例如，SATA或SAS)的数据传送速度可以比SSD 2200的存储通道的传送速度高。换言之，当主机2100的接口速度比SSD2200的存储通道的传送速度高时，可以通过提供具有大容量的缓冲存储器2220来将由速度差导致的性能劣化最小化。缓冲存储器2220可以被提供作为用于在SSD 2200中提供充足的缓冲的同步DRAM。
半导体器件1000可以被提供为SSD 2200的储存媒介。例如，半导体器件1000中的每个可以被提供为具有大储存容量的非易失性存储器件。半导体器件1000中的每个可以被提供为与非型闪速存储器。
图8是图示根据本发明的一个实施例的存储系统3000的框图。
参见图8，存储系统3000可以包括存储控制单元3100和半导体器件1000。
半导体器件1000可以以与参照图1描述的基本上相同的方式来配置。因此，可以省略对半导体器件1000的详细描述。
存储控制单元3100可以控制半导体器件1000。存储控制单元3100可以包括：静态随机存取存储器(SRAM)3110、中央处理单元(CPU)3120、主机接口(I/F)3130、错误校正电路(ECC)3140和半导体I/F 3150。SRAM 3110可以用作CPU 3120的工作存储器。主机接口(I/F)3130可以包括与存储系统3000电耦接的主机的数据交换协议。错误校正电路(ECC)3140可以检测并校正从半导体器件1000读取的数据中的错误。半导体I/F 3150可以与半导体器件1000接口。CPU 3120可以执行用于存储控制单元3100的数据交换的控制操作。此外，尽管在图5中未图示，但在存储系统3000中可以提供用于储存用来与主机接口的编码数据的只读存储器(ROM)(未示出)。
存储系统3000可以应用到计算机、超便携PC(UMPC)、工作站、上网本、PDA、便携式计算机、网络板、无线电话、移动电话、智能电话、数字相机、数字录音机、数字音频播放器、数字图像记录仪、数字图像播放器、数字录像机、数字视频播放器、在无线环境中传送和接收信息的设备以及构成家庭网络的各种设备中的一种。
图9是图示根据本发明的一个实施例的计算系统4000的框图。
参见图9，计算系统4000可以包括电耦接到总线4300的半导体器件1000、存储器控制器4100、调制解调器4200、微处理器4400和用户接口4500。当计算系统4000是移动设备时，可以额外提供用于供应计算系统4000的操作电压的电池4600。计算系统4000可以包括应用芯片组(未示出)、相机图像处理器(未示出)和移动DRAM(未示出)等。
半导体器件1000可以以与参照图1描述的基本上相同的方式来配置。
存储器控制器4100和半导体器件1000可以是SSD的部件。
半导体器件1000和存储器控制器4100可以使用各种类型的封装体来安装。例如，半导体器件1000和存储器控制器4100可以使用封装体(诸如，堆叠式封装(PoP)、球栅阵列(BGA)、芯片级封装(CSP)、塑料引脚芯片载体(PLCC)、塑料双列直插式封装(PDIP)、华夫包(waffle pack)裸片、晶圆形式裸片、板上芯片(COB)、陶瓷双列直插式封装(CERDIP)、塑料度量四方扁平封装(MQFP)、薄型四方扁平封装(TQFP)、小外形集成电路(SOIC)、收缩型小外形封装(SSOP)、薄型小外形封装(TSOP)、系统级封装(SIP)、多芯片封装(MCP)、晶圆级制造封装(WFP)和晶圆级处理层叠封装(WSP)等)来安装。
根据一个实施例，在编程操作期间，通过防止未选单元串的沟道电压减小，可以防止未选存储单元被编程，使得可以改善半导体器件的可靠性。
对于那些本领域技术人员来说将明显的是，在不脱离本发明的精神或范围的情况下，能够对本发明的上述示例性实施例做出各种变型。因此，意在假如所有这样的变型在所附权利要求及其等价物的范围之内，则本发明涵盖所有这样的变型。
通过以上实施例可以看出，本发明提供以下技术方案。
技术方案1.一种半导体器件，包括：
单元串，包括耦接在位线与源极线之间且耦接到字线的多个存储单元；
外围电路，适用于通过施加编程电压到选中字线以及施加一个或更多个通过电压到未选字线来对耦接到字线之中的选中字线的选中存储单元编程；以及
控制电路，适用于在选中存储单元被编程时控制外围电路来暂时地浮置未选字线。
技术方案2.根据技术方案1所述的半导体器件，其中，外围电路包括：
电压发生器，适用于产生编程电压和通过电压，以及暂时地浮置被施加了通过电压的字线；
行解码器，适用于将编程电压和通过电压中的一个或更多个传送到字线；
列解码器，适用于施加编程许可电压到选中位线，以及施加编程禁止电压到未选位线；以及
输入/输出电路，适用于与列解码器和外部设备交换数据。
技术方案3.根据技术方案1所述的半导体器件，
其中，在外围电路的编程期间，控制电路控制外围电路来施加编程许可电压到选中位线，施加编程禁止电压到未选位线，施加通过电压到选中字线和未选字线，以及施加编程电压到选中字线，以及
其中，控制电路在编程电压被施加到选中字线时控制外围电路来暂时地浮置被施加了通过电压的未选字线。
技术方案4.根据技术方案3所述的半导体器件，其中，控制电路在通过电压被施加到未选字线且编程电压被施加到选中字线时控制外围电路来将未选字线暂时地浮置一次或更多次。
技术方案5.根据技术方案4所述的半导体器件，
其中，通过电压彼此不同，以及
其中，通过电压的电压电平比之前的通过电压的电压电平高且比编程电压的电压电平低。
技术方案6.根据技术方案4所述的半导体器件，
其中，通过电压彼此相同，以及
其中，通过电压的电压电平比之前的通过电压的电压电平高且比编程电压的电压电平低。
技术方案7.一种操作半导体器件的方法，所述方法包括：
对选中存储单元执行编程操作；以及
在执行编程操作时，暂时地浮置耦接到未选存储单元的未选字线。
技术方案8.根据技术方案7所述的方法，其中，通过使用增量步进脉冲编程ISPP方法或通过将编程电压施加到选中字线一次来执行编程操作。
技术方案9.根据技术方案7所述的方法，其中，在执行编程操作时，施加编程电压到耦接至选中存储单元的字线，以及施加通过电压到未选字线。
技术方案10.根据技术方案7所述的方法，其中，暂时地浮置未选字线被执行一次或更多次。
技术方案11.根据技术方案7所述的方法，还包括：在暂时地浮置未选字线之后，施加通过电压到未选字线。
技术方案12.一种操作半导体器件的方法，所述方法包括：
施加编程许可电压到选中位线，以及施加编程禁止电压到未选位线；
施加第一通过电压到选中字线和未选字线；
在第一通过电压被施加了预定时间段之后，施加编程电压到选中字线；以及
在编程电压被施加到选中字线时，暂时地浮置被施加了第一通过电压的未选字线。
技术方案13.根据技术方案12所述的方法，
其中，编程许可电压为接地电压，
其中，编程禁止电压为电源电压，以及
其中，第一通过电压比编程电压低。
技术方案14.根据技术方案12所述的方法，还包括：在暂时地浮置未选字线之后，再次施加第一通过电压到未选字线。
技术方案15.根据技术方案12所述的方法，还包括：在浮置未选字线之后，将比第一通过电压高且比编程电压低的第二通过电压施加到未选字线。
技术方案16.根据技术方案12所述的方法，其中，暂时地浮置未选字线被执行一次或更多次。

Claims (16)

1.一种半导体器件，包括：
单元串，包括耦接在位线与源极线之间且耦接到字线的多个存储单元；
外围电路，适用于通过施加编程电压到选中字线以及施加一个或更多个通过电压到未选字线来对耦接到字线之中的选中字线的选中存储单元编程；以及
控制电路，适用于在选中存储单元被编程时控制外围电路来暂时地浮置未选字线。
2.根据权利要求1所述的半导体器件，其中，外围电路包括：
电压发生器，适用于产生编程电压和通过电压，以及暂时地浮置被施加了通过电压的字线；
行解码器，适用于将编程电压和通过电压中的一个或更多个传送到字线；
列解码器，适用于施加编程许可电压到选中位线，以及施加编程禁止电压到未选位线；以及
输入/输出电路，适用于与列解码器和外部设备交换数据。
3.根据权利要求1所述的半导体器件，
其中，在外围电路的编程期间，控制电路控制外围电路来施加编程许可电压到选中位线，施加编程禁止电压到未选位线，施加通过电压到选中字线和未选字线，以及施加编程电压到选中字线，以及
其中，控制电路在编程电压被施加到选中字线时控制外围电路来暂时地浮置被施加了通过电压的未选字线。
4.根据权利要求3所述的半导体器件，其中，控制电路在通过电压被施加到未选字线且编程电压被施加到选中字线时控制外围电路来将未选字线暂时地浮置一次或更多次。
5.根据权利要求4所述的半导体器件，
其中，通过电压彼此不同，以及
其中，通过电压的电压电平比之前的通过电压的电压电平高且比编程电压的电压电平低。
6.根据权利要求4所述的半导体器件，
其中，通过电压彼此相同，以及
其中，通过电压的电压电平比编程电压的电压电平低。
7.一种操作半导体器件的方法，所述方法包括：
对选中存储单元执行编程操作；以及
在执行编程操作时，暂时地浮置耦接到未选存储单元的未选字线。
8.根据权利要求7所述的方法，其中，通过使用增量步进脉冲编程ISPP方法或通过将编程电压施加到选中字线一次来执行编程操作。
9.根据权利要求7所述的方法，其中，在执行编程操作时，施加编程电压到耦接至选中存储单元的字线，以及施加通过电压到未选字线。
10.根据权利要求7所述的方法，其中，暂时地浮置未选字线被执行一次或更多次。
11.根据权利要求7所述的方法，还包括：在暂时地浮置未选字线之后，施加通过电压到未选字线。
12.一种操作半导体器件的方法，所述方法包括：
施加编程许可电压到选中位线，以及施加编程禁止电压到未选位线；
施加第一通过电压到选中字线和未选字线；
在第一通过电压被施加了预定时间段之后，施加编程电压到选中字线；以及
在编程电压被施加到选中字线时，暂时地浮置被施加了第一通过电压的未选字线。
13.根据权利要求12所述的方法，
其中，编程许可电压为接地电压，
其中，编程禁止电压为电源电压，以及
其中，第一通过电压比编程电压低。
14.根据权利要求12所述的方法，还包括：在暂时地浮置未选字线之后，再次施加第一通过电压到未选字线。
15.根据权利要求12所述的方法，还包括：在浮置未选字线之后，将比第一通过电压高且比编程电压低的第二通过电压施加到未选字线。
16.根据权利要求12所述的方法，其中，暂时地浮置未选字线被执行一次或更多次。
CN201510535872.2A 2015-03-09 2015-08-27 半导体器件及其操作方法 Active CN105957550B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2015-0032461 2015-03-09
KR1020150032461A KR20160110592A (ko) 2015-03-09 2015-03-09 반도체 장치 및 이의 동작 방법

Publications (2)

Publication Number Publication Date
CN105957550A CN105957550A (zh) 2016-09-21
CN105957550B true CN105957550B (zh) 2020-08-11

Family

ID=55807578

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510535872.2A Active CN105957550B (zh) 2015-03-09 2015-08-27 半导体器件及其操作方法

Country Status (3)

Country Link
US (1) US9330766B1 (zh)
KR (1) KR20160110592A (zh)
CN (1) CN105957550B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102396116B1 (ko) * 2015-09-25 2022-05-10 에스케이하이닉스 주식회사 반도체 메모리 장치
KR102429456B1 (ko) * 2016-03-08 2022-08-05 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그것의 동작 방법
KR20170111657A (ko) * 2016-03-29 2017-10-12 에스케이하이닉스 주식회사 반도체 메모리 장치 및 이의 동작 방법
US10741250B1 (en) 2019-06-05 2020-08-11 Macronix International Co., Ltd. Non-volatile memory device and driving method thereof
TWI692761B (zh) * 2019-06-05 2020-05-01 旺宏電子股份有限公司 非揮發性記憶體裝置的操作方法
KR20200141304A (ko) * 2019-06-10 2020-12-18 에스케이하이닉스 주식회사 반도체 장치 및 반도체 장치의 동작 방법
EP3915115B1 (en) * 2019-11-28 2023-07-19 Yangtze Memory Technologies Co., Ltd. Methods of enhancing speed of reading data from memory device
CN112037838B (zh) * 2020-08-26 2022-10-28 南京优存科技有限公司 一种用于存储器阵列的新编程方法及监控电路
US11894059B2 (en) * 2021-07-28 2024-02-06 SK Hynix Inc. Apparatus and method for programming data in a non-volatile memory device

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1211042A (zh) * 1997-09-11 1999-03-17 本电气株式会社 防止未选择的存贮单元受到干扰的非易失可编程存贮器件
US7586787B2 (en) * 2007-09-20 2009-09-08 Kilopass Technology Inc. Reducing bit line leakage current in non-volatile memories
CN102714058A (zh) * 2009-11-24 2012-10-03 桑迪士克技术有限公司 通过位线浮动对存储器编程以减少沟道到浮栅的耦合
CN103578554A (zh) * 2012-08-08 2014-02-12 三星电子株式会社 非易失性存储器装置及控制挂起其命令执行的方法
CN103811516A (zh) * 2010-12-14 2014-05-21 桑迪士克3D有限责任公司 具有不对称垂直选择器件的三维非易失性存储器

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100598107B1 (ko) * 2004-09-21 2006-07-07 삼성전자주식회사 비휘발성 메모리 소자 및 그 형성 방법
US7551492B2 (en) * 2006-03-29 2009-06-23 Mosaid Technologies, Inc. Non-volatile semiconductor memory with page erase
JP4846814B2 (ja) * 2009-03-13 2011-12-28 株式会社東芝 不揮発性半導体記憶装置
KR101001449B1 (ko) 2009-04-14 2010-12-14 주식회사 하이닉스반도체 불휘발성 소자의 독출 동작 방법
KR101951046B1 (ko) 2012-08-29 2019-04-25 에스케이하이닉스 주식회사 반도체 메모리 장치, 그것의 동작 방법, 그리고 그것을 포함하는 메모리 시스템

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1211042A (zh) * 1997-09-11 1999-03-17 本电气株式会社 防止未选择的存贮单元受到干扰的非易失可编程存贮器件
US7586787B2 (en) * 2007-09-20 2009-09-08 Kilopass Technology Inc. Reducing bit line leakage current in non-volatile memories
CN102714058A (zh) * 2009-11-24 2012-10-03 桑迪士克技术有限公司 通过位线浮动对存储器编程以减少沟道到浮栅的耦合
CN103811516A (zh) * 2010-12-14 2014-05-21 桑迪士克3D有限责任公司 具有不对称垂直选择器件的三维非易失性存储器
CN103578554A (zh) * 2012-08-08 2014-02-12 三星电子株式会社 非易失性存储器装置及控制挂起其命令执行的方法

Also Published As

Publication number Publication date
KR20160110592A (ko) 2016-09-22
CN105957550A (zh) 2016-09-21
US9330766B1 (en) 2016-05-03

Similar Documents

Publication Publication Date Title
CN105957550B (zh) 半导体器件及其操作方法
US10665308B2 (en) Semiconductor memory device
TWI674581B (zh) 半導體記憶體裝置及其之操作方法
US9466360B2 (en) Semiconductor device and method of operating the same
US20170011801A1 (en) Semiconductor memory device and operating method thereof
CN106328200B (zh) 半导体器件及其操作方法
US9293211B2 (en) Semiconductor device and method of operating the same
KR102533197B1 (ko) 반도체 메모리 장치 및 그 동작 방법
US9679638B2 (en) Semiconductor device and method of operating the same
CN106205719B (zh) 半导体器件及其操作方法
US9466372B2 (en) Semiconductor memory device improving threshold voltage of unselected memory block and operating method thereof
US9472290B2 (en) Semiconductor device and method of erasing the same
US9431114B2 (en) Semiconductor device and method of operating the same using state code
KR20180073885A (ko) 반도체 메모리 장치 및 이의 동작 방법
CN106205695B (zh) 半导体器件及其操作方法
KR20150064799A (ko) 랜더마이저 및 디랜더마이저를 포함하는 메모리 시스템
CN111341370B (zh) 半导体存储器装置、控制器、存储装置及其操作方法
KR20140079913A (ko) 불휘발성 메모리 장치 및 이의 프로그램 방법
US8982635B2 (en) Semiconductor memory device and writing method thereof
US20150370481A1 (en) Semiconductor device
CN105575428B (zh) 半导体器件及其操作方法
US10937511B2 (en) Semiconductor memory device, memory system including controller, and method of operating controller
KR20140028718A (ko) 반도체 메모리 장치 및 이의 동작 방법
KR102362858B1 (ko) 반도체 메모리 장치 및 그 동작 방법
US20150029792A1 (en) Semiconductor memory device and method of operating the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant