JP7461794B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP7461794B2
JP7461794B2 JP2020086359A JP2020086359A JP7461794B2 JP 7461794 B2 JP7461794 B2 JP 7461794B2 JP 2020086359 A JP2020086359 A JP 2020086359A JP 2020086359 A JP2020086359 A JP 2020086359A JP 7461794 B2 JP7461794 B2 JP 7461794B2
Authority
JP
Japan
Prior art keywords
write
data
bit latch
write operation
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020086359A
Other languages
English (en)
Other versions
JP2021180062A (ja
Inventor
孝憲 森保
和雄 吉原
崇之 西山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2020086359A priority Critical patent/JP7461794B2/ja
Priority to US17/318,525 priority patent/US11868654B2/en
Priority to CN202110529328.2A priority patent/CN113674776A/zh
Priority to EP21173982.6A priority patent/EP3910638A1/en
Publication of JP2021180062A publication Critical patent/JP2021180062A/ja
Application granted granted Critical
Publication of JP7461794B2 publication Critical patent/JP7461794B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1087—Data input latches
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0433—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a single floating gate transistor and one or more separate select transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/32—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/344—Arrangements for verifying correct erasure or for detecting overerased cells
    • G11C16/3445—Circuits or methods to verify correct erasure of nonvolatile memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Read Only Memory (AREA)
  • Memory System (AREA)

Description

本開示は、半導体装置に関し、特に、不揮発性メモリと中央処理装置とを含む半導体装置に適用して有効な技術である。
複数のマスタ（たとえば、複数の中央処理装置（ＣＰＵ））を備える半導体装置では、各々のマスタが１つの不揮発性メモリであるフラッシュメモリを共有するように構成されている場合がある。このような構成の半導体装置では、例えばメモリコントローラが各々のマスタのフラッシュメモリへのアクセスを制御している。
特開２００８－３４０４５号公報には、フラッシュメモリへの書込み／消去処理を中断／再開する技術が開示されている。
特開２００８－３４０４５号公報
複数の中央処理装置（ＣＰＵ）を備える半導体装置において、フラッシュメモリへの書込み/消去動作が競合した場合、優先度が高い処理であっても、先に実行された処理が完了するまで待つ必要がある。
今後、１つの半導体装置に設けられる中央処理装置（ＣＰＵ）の数が増えると、つまり、マルチＣＰＵコア化が進展していくと、コスト抑制のために、面積インパクトの大きいフラッシュメモリの分割は最小限にする必要がある。結果として、フラッシュメモリの分割数（バンク数）が減り、ＣＰＵコア数 > フラシュメモリのバンク数といった状態となると考えられる。したがって、同一フラッシュメモリ（１つのバンク）に対する書込み動作または消去動作の競合が顕著になると予想される。
本開示の目的は、１つのフラッシュメモリに対して書込み動作のサスペンド中または消去動作のサスペンド中の書込み動作または消去動作を可能にする技術を提供することにある。
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本開示のうち代表的なものの概要を簡単に説明すれば下記の通りである。
一実施の形態に係る半導体装置は、
複数の第１メモリセルと複数の第２メモリセルとを含む不揮発性メモリセルと、
ビットラッチと、
退避レジスタと、を含み、
第１書込み動作において、前記ビットラッチと前記退避レジスタとに、第１書込みデータを格納し、前記ビットラッチに格納された前記第１書込みデータに基づいて、前記複数の第１メモリセルへの書込みを実施し、
前記第１書込み動作中において、サスペンドコマンドに基づいて、前記第１書込み動作を中断して、第２書込み動作を実施し、
前記第２書込み動作において、前記ビットラッチに第２書込みデータを格納して、前記第２書込みデータに基づいて、前記複数の第２メモリセルの書込みを実施し、
前記第２書込み動作の終了後、レジュームコマンドに基づいて、前記退避レジスタの前記第１書込みデータを前記ビットラッチに再設定し、前記ビットラッチに再設定された前記第１書込みデータに基づいて、中断された前記第１書込み動作を再開する。
また、一実施の形態に係る半導体装置は、
複数の第１メモリセルと複数の第２メモリセルとを含む不揮発性メモリセルと、
ビットラッチと、
退避レジスタと、を含み、
第１書込み動作において、前記ビットラッチに、第１書込みデータを格納し、前記ビットラッチに格納された前記第１書込みデータに基づいて、前記複数の第１メモリセルへの書込みを実施し、
前記第１書込み動作中において、サスペンドコマンドに基づいて、前記第１書込み動作を中断し、前記ビットラッチのデータを前記退避レジスタへ退避し、第２書込み動作を実施し、
前記第２書込み動作において、前記ビットラッチに第２書込みデータを格納して、前記第２書込みデータに基づいて、前記複数の第２メモリセルの書込みを実施し、
前記第２書込み動作の終了後、レジュームコマンドに基づいて、前記退避レジスタに退避されたデータを前記ビットラッチに再設定し、前記ビットラッチに再設定されたデータに基づいて、中断された前記第１書込み動作を再開する。
さらに、一実施の形態に係る半導体装置は、
複数の第１メモリセルと複数の第２メモリセルとを含む不揮発性メモリセルと、
ビットラッチと、
退避レジスタと、を含み、
第１書込み動作において、前記ビットラッチに、第１書込みデータを格納し、前記ビットラッチに格納された前記第１書込みデータに基づいて、前記複数の第１メモリセルへの書込みを実施し、
前記第１書込み動作中において、サスペンドコマンドに基づいて、前記第１書込み動作を中断し、前記ビットラッチのデータを前記退避レジスタへ退避し、第２書込み動作を実施し、
前記第２書込み動作において、前記ビットラッチに第２書込みデータを格納して、前記第２書込みデータに基づいて、前記複数の第２メモリセルの書込みを実施し、
前記第２書込み動作の終了後、レジュームコマンドに基づいて、前記退避レジスタに退避されたデータを前記ビットラッチに再設定し、前記ビットラッチに再設定されたデータに基づいて、中断された前記第１書込み動作を再開する。
図１は、実施の形態に係る半導体装置の概略的な構成例を示すブロック図である。 図２は、フラッシュメモリのメモリセルの構成例を示す断面図である。 図３は、フラッシュメモリおよびメモリコントローラの概略的な構成例を示すブロック図である。 図４は、メモリセルへ与える電圧値の一例を示す図である。 図５は、書込み動作の動作フローを示す図である。 図６は、消去動作の動作フローを示す図である。 図７は、サスペンドコマンド発生時の割り込み処理フローを示す図である。 図８は、レジュームコマンド発行時の処理フローを示す図である。 図９は、書込みサスペンド中の書込みにおけるラッチデータの遷移を説明する図である。 図１０は、書込みサスペンド中の消去におけるラッチデータの遷移を説明する図である。 図１１は、実施例１に係るメモリコントローラの回路構成の一例を示す図である。 図１２は、実施例１に係るレジュームコマンド発行時の処理フローを示す図である。 図１３は、実施例１に係るラッチデータの遷移を説明する図である。 図１４は、実施例２に係るフラッシュメモリＦＬＭの回路構成の一例を示す。 図１５は、実施例２におけるラッチデータの遷移を説明する図である。 図１６は、実施例３に係るメモリコントローラＦＬＭＣとフラッシュメモリＦＬＭの回路構成の一例を示す図である。 図１７は、実施例３に係るレジュームコマンド発行時の処理フローを示す図である。 図１８は、実施例３に係るラッチデータの遷移を説明する図である。
以下、実施の形態および実施例について、図面を用いて説明する。ただし、以下の説明において、同一構成要素には同一符号を付し繰り返しの説明を省略することがある。なお、図面は説明をより明確にするため、実際の態様に比べ、模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。
（実施の形態）
（半導体装置の全体構成）
図１は、半導体装置の概略的な構成例を示すブロック図である。半導体装置ＩＣは、中央処理装置ＣＰＵ（以下、ＣＰＵと言う）、揮発性メモリであるＲＡＭ（Random Access Memory）、メモリコントローラＦＬＭＣ、不揮発性メモリであるフラッシュメモリＦＬＭ、周辺バスＢＵＳ等を備えている。図１に示すように、ＣＰＵ及びメモリコントローラＦＬＭＣは、周辺バスＢＵＳと接続され、周辺バスＢＵＳを介して各種情報の入出力が行われる。
ＣＰＵは、半導体装置ＩＣの各構成要素の制御に関連する演算処理等を行う機能ブロックである。ＣＰＵは、フラッシュメモリＦＬＭに格納されたプログラムを読み出し、読み出したプログラムをＲＡＭに展開する。ＣＰＵは、ＲＡＭに展開されたプログラムを実行することにより、各機能を実現する機能ブロックを実現する。ＣＰＵの内部にはキャッシュメモリＣＡＣＨＥが設けられ、演算処理において使用頻度の高い情報はキャッシュメモリＣＡＣＨＥに格納される。
ＲＡＭは、先述の通り、フラッシュメモリＦＬＭから読み出したプログラムの展開や、ＣＰＵによる演算処理データを一時的に格納する。
メモリコントローラＦＬＭＣは、フラッシュメモリＦＬＭの制御を行う機能ブロックである。メモリコントローラＦＬＭＣは、フラッシュメモリＦＬＭに対する書き込み動作、読み出し動作、消去動作等に関する処理を行う。
(メモリセルの構成例)
図２は、フラッシュメモリＦＬＭのメモリセルＭＣの構成例を示す断面図である。図３は、フラッシュメモリＦＬＭおよびメモリコントローラＦＬＭＣの概略的な構成例を示すブロック図である。図４は、メモリセルへ与える電圧値の一例を示す図である。
図２には、１つの不揮発性メモリセル（以下、メモリセルと言う）ＭＣのみが便宜上示されているが、実際には、複数のメモリセルＭＣがアレイ状に配置される。複数のメモリセルＭＣは、図２に示すＹ方向に延在するビット線ＢＬ及びＸ方向に延在するコントロールゲートＣＧに沿って格子状に配置される。具体的に述べると、フラッシュメモリＦＬＭには、Ｙ方向に延在するビット線ＢＬが複数設けられており、複数のビット線ＢＬは、Ｘ方向に配列されている。また、フラッシュメモリＦＬＭには、Ｘ方向に延在するコントロールゲートＣＧが複数設けられており、複数のコントロールゲートＣＧは、Ｙ方向に配列されている。そして、複数のメモリセルＭＣは、複数のビット線ＢＬと複数のコントロールゲートＣＧのそれぞれの交点に対応して配置される。
メモリセルＭＣは、図２および図３に示すように、選択トランジスタＳＴ、メモリトランジスタＭＴを備えている。選択トランジスタＳＴの一方の電極は、ビット線ＢＬと接続されている。メモリトランジスタＭＴの一方の電極は、ソース線ＳＬを介してソースドライバＳＤＲと接続されている。選択トランジスタＳＴの他方の電極は、メモリトランジスタＭＴの他方の電極と接続されている。このように、メモリセルＭＣは、選択トランジスタＳＴ及びメモリトランジスタＭＴが、ソース線ＳＬとビット線ＢＬとの間で直列に接続されている。選択トランジスタＳＴはコントロールゲートＣＧを備え、メモリトランジスタＭＴは、電荷記憶層ＣＳＬ及びメモリゲートＭＧを備えている。メモリゲートＭＧは、メモリゲートドライバＭＧＤＲと接続されている。図２に示すように、メモリセルＭＣは、ソース線ＳＬ側がソースＳ、ビット線ＢＬ側がドレインＤである。
フラッシュメモリＦＬＭの書込み方式は、ドレインＤ-ソースＳ間に電流を流し、電荷記憶層ＣＳＬに電荷をトラップするホット・エレクトロン注入方式である。フラッシュメモリＦＬＭでは、データ"０"がしきい値の高い状態に、データ"1"がしきい値の低い状態に対応される。ホット・エレクトロン注入方式とは、メモリゲートＭＧおよびソース線ＳＬに高電圧を印加し、電荷をトラップし易くした状態でドレインＤ-ソースＳ間に電流を流し、電荷記憶層ＣＳＬが電荷をトラップすることで、メモリセルＭＣのしきい値が高い状態とされる方式である。つまり、メモリセルＭＣに値が書き込まれる。
一方、フラッシュメモリＦＬＭの消去方式は、BTBT(Band to Band tunneling)によって行う。ソース線ＳＬにプラス（正）の電圧を、メモリゲートＭＧにマイナス（負）の電圧を印加し、正孔を電荷記憶層ＣＳＬにトンネル動作させることで、正孔とトラップした電荷を再結合させることで電荷記憶層ＣＳＬの電荷を失くす。
図４にメモリセルＭＣに与える電圧値例を示す。図４に記載された電圧値を与えることによって、メモリセルＭＣに対して書込み動作（ＰＲＯＧ）、消去動作（ＥＲＡＳＥ）、読み出し動作（ＲＥＡＤ）を行うことができる。図４において、Ｖｄはビット線ＢＬまたはドレインＤの電圧値を示し、ＶｃｇはコントロールゲートＣＧの電圧値を示し，ＶｍｇはメモリゲートＭＧの電圧値を示し、Ｖｓはソース線ＳＬまたはソースＳの電圧値を示している。
センスアンプＳＡは、メモリセルＭＣに対する書き込み動作または消去動作が完了したかどうかの判定処理を行う機能ブロックである。センスアンプＳＡは、例えばビット線ＢＬごとに設けられる。各センスアンプＳＡは、対応するビット線ＢＬ及び対応するスイッチ回路のビットラッチ回路（以下、ビットラッチと言う）ＢＬＡＴと接続されている。書き込み動作または消去動作後に、読み出し動作が行われ、センスアンプＳＡは、読み出し動作によりビット線ＢＬへ流れる電流と、例えばメモリコントローラＦＬＭＣから供給されるリファレンス信号の電流とを比較する。このような処理を、ベリファイと呼ぶ。そして、センスアンプＳＡは、例えば、ビット線ＢＬに流れる電流がリファレンス信号の電流より大きい場合、メモリセルＭＣに所定のデータが書き込みされたものと判定し、書き込み完了信号をビットラッチＢＬＡＴへ出力する。
（書込み動作）
図５は、書込み動作の動作フローを示す図である。まず、ＣＰＵからプログラムのための書込みデータ（Ｐｄａｔａ）をフラッシュメモリＦＬＭのビットラッチＢＬＡＴに転送する（Ｐ１）（以下、データインとも呼ぶ）。次に、書込みパルス（ＰＲＧ ｐｕｌｓｅ）を印加し（Ｐ２）、書込みベリファイ（ＰＲＧ ｖｅｒｉｆｙ）を実施（Ｐ３）、書込みベリファイ判定（Ｐ４）を行い、全ビットの書込みベリファイがパス（Yes）すると（Ｐ４）、書込み動作を完了し（ＥＮＤ）、全ビットの書込みベリファイがパスするまで（No）は書込みパルス印加（Ｐ２）、書込みベリファイ（Ｐ３）、書込みベリファイ判定（Ｐ４）の処理を繰り返し行う。書込みベリファイの際に書込みベリファイによって書込みが完了したことが確認できたメモリセルＭＣに対して、ビットラッチＢＬＡＴに格納されているデータを反転することで以降、そのメモリセルＭＣに対する書込みパルス印加（Ｐ２）、ベリファイ実施（Ｐ３）をマスクする機能がある。これをベリファイマスク機能と呼ぶ。本発明はこのベリファイマスク機能にも対応している。もちろんベリファイマスク機能がない場合でも本発明は適用することができる。
（消去動作）
図６は、消去動作の動作フローを示す図である。消去はＣＰＵからデータインを必要としないが、過消去セルを作らないために消去ブロック内の全メモリセルＭＣを高いしきい値レベルに書き揃える（Ｅ１）。これをプレライトと呼ぶ。プレライト（Ｅ１）を実施するためにラッチデータをAll 0へと設定し、書込み同様にパルス印加を実施する。プレライトが完了すると、書込み同様、消去パルス（ＥＲＡ Ｐｕｌｓｅ）を印加し（Ｅ２）、消去ベリファイを実施し（Ｅ３）、ベリファイ判定（Ｅ４）を行い、全ビットの消去ベリファイがパスする（Yes）と消去を完了（ＥＮＤ）し、全ビットの消去ベリファイがパスするまで（No）は消去パルス印加（Ｅ２）、消去ベリファイ（Ｅ３）、消去ベリファイ判定（Ｅ４）の処理を繰り返す。
（サスペンドコマンド発生時の割り込み処理フロー、および、レジュームコマンド発行時の処理フロー）
図７は、サスペンドコマンド発生時の割り込み処理フローを示す図である。図８は、レジュームコマンド発行時の処理フローを示す図である。
図５、図６で示されているサスペンド受付期間ＴＰＳＵＳ中に、ＣＰＵからサスペンドコマンドＳＵＳＣＭＤが発行されると、書込み処理または消去処理に割り込み、サスペンド処理を実施する。その際に実施する処理内容を表したフローを図７に示す。サスペンドコマンドＳＵＳＣＭＤに基づく割り込みが発生すると（Ｓ５）、サスペンド状態レジスタＳＳＲｅｇをセットし（Ｓ６）、レジューム時にコマンド開始アドレス、選択マクロ情報など中断した処理を復帰するために必要なデータを退避し（Ｓ７）、フラッシュメモリＦＬＭの中断処理を実施することでサスペンドを完了する（Ｓ８）。
ＣＰＵからレジュームコマンドＲＥＳＣＭＤが発行されると、図８に示すように、レジューム処理を実施する。レジューム処理では、レジュームコマンドＲＥＳＣＭＤに基づいてレジューム要求がされ（Ｓ９）、サスペンドフロー時に行った処理に対して、サスペンド状態レジスタＳＳＲｅｇのクリア（Ｓ１０）、退避情報（コマンド開始アドレス、選択マクロ情報など）の復帰（Ｓ１１）、フラッシュ動作ＦＬＭＯＰの復帰処理（Ｓ１２）、中断箇所からの再開（Ｓ１３）といった処理を実施する。
（問題点の説明）
図９は、書込みサスペンド中の書込みにおけるラッチデータの遷移を説明する図である。図１０は、書込みサスペンド中の消去におけるラッチデータの遷移を説明する図である。図９、図１０において、書込みコマンド発行時（Ｐ１）のビットラッチＢＬＡＴの書込みデータをデータＡ、１回目のベリファイ（Ｐ３(１回目)）が終わったときのビットラッチＢＬＡＴのラッチデータをデータＢとする。また、上記書込みコマンドが完了した時のビットラッチＢＬＡＴのラッチデータをデータＣ、書込みサスペンド状態時に同一マクロに対するビットラッチＢＬＡＴの書込みデータをデータＤ、その書込みが完了した際のビットラッチＢＬＡＴのラッチデータをデータＥとする。さらに、２回目の書込みパルス印加が終了したタイミングでサスペンドが発生したとし、サスペンド中の書込み動作または消去動作によるビットラッチＢＬＡＴのラッチデータの遷移表を図９、図１０に示す(以降に示すデータ遷移表（図１３、図１５、図１８）についても、同タイミングでサスペンドが発生したものとする)。図９、図１０に記載のフロー中の書込み処理、消去処理、サスペンド処理は、それぞれ図５、図６、図７の動作フローに対応している。
Ｐ２、Ｐ３では、書込みパルス印加、ベリファイ実施によって書込みが完了したメモリセルに対応するビットラッチＢＬＡＴのビットラッチ回路の値を反転、再格納(ベリファイマスク)されることにより、ビットラッチＢＬＡＴの値がデータＡからデータＢへと変化している。書込みサスペンド状態において、フラッシュメモリＦＬＭに設定されているビットラッチＢＬＡＴのラッチデータは保持されたままである。そのため、書込みサスペンド状態時に同一マクロに対して書込みコマンドを実施するためにビットラッチＢＬＡＴにデータイン動作を行うと、ビットラッチＢＬＡＴのラッチデータが図９ではデータＢからデータＤに変化し、レジューム動作を実施できない。また、図１０に示す様に、書込みサスペンド状態時に同一マクロに対して消去コマンドを実施する時には、プレライト（Ｅ１）のために、データＢから“All 0”となり、レジューム動作を実施できない。ここで、この明細書において、同一マクロとは、１つのフラッシュメモリＦＬＭ、または、複数のメモリバンクを有するフラッシュメモリＦＬＭにおいて１つのメモリバンクを示している。
本発明では、同一マクロに対する書込みサスペンド状態中に書込み動作または消去動作が行われた後のレジューム動作時に、サスペンド時のビットラッチＢＬＡＴのラッチデータへの復帰する手法を提供する。以降、書込みサスペンド中における書込み動作後および消去動作後におけるビットラッチＢＬＡＴのデータ復帰方法は同様であるため、代表例として、書込み動作の場合について記載するが、消去動作の場合を排除するものではない。なお、複数のメモリセルＭＣは、複数の第１メモリセルと、複数の第２メモリセルとを含む。複数の第１メモリセルは、書き込み時に書込みデータが書き込まれるメモリセルである。複数の第２メモリセルは、複数の第１メモリセルへの書き込み動作の書込みサスペンド状態中において、書込み動作または消去動作の対象とされるメモリセルである。
同一マクロにおける、書込みサスペンド状態における書込みコマンドまたは消去コマンドの実行をサポートする。そのため、ＣＰＵから転送されてくる書込みデータＰｄａｔａを保持する追加回路をフラッシュメモリＦＬＭ以外、例えば、メモリコントローラＦＬＭＣに設ける。図１１は、メモリコントローラＦＬＭＣの回路構成の一例を示す図である。図１１に示す回路構成は、あくまでも一例であり、データインプロトコルが異なればそのプロトコルに従って回路の変更を行っても良い。
図１１に示す様に、メモリコントローラＦＬＭＣは、退避用のレジスタ（以下、退避レジスタと言う）ＳＲＥＧと、データイン発生フラグＦＬＧと、第１選択回路ＳＥＬ１と、第２選択回路ＳＥＬ２と、アンド回路ＡＮＤ１と、を有する。フラッシュメモリＦＬＭは、ビットラッチＢＬＡＴを有する。
メモリコントローラＦＬＭＣは、ＣＰＵから書込みデータＰｄａｔａと、データインコマンドＣＭ＿ＤＩＮと、データインモード信号ＭＤ＿ＤＩＮとを受信するように構成されている。また、メモリコントローラＦＬＭＣは、書込み状態において、ＣＰＵからサスペンドコマンドＳＵＳＣＭＤが発行されると、書込みサスペンド状態通知信号ＮＳ＿ＰＳＳを“０”状態から“１”状態に設定するように構成されている。書込みサスペンド状態でない場合、書込みサスペンド状態通知信号ＮＳ＿ＰＳＳは“０”状態とされている。
データイン発生フラグＦＬＧは、書込みサスペンド状態中にデータインが発生すると、書込みサスペンド状態通知信号ＮＳ＿ＰＳＳの“１”状態とデータインモード信号ＭＤ＿ＤＩＮの“１”状態とに基づいて、“０”状態から“１”状態へセットされる。
第１選択回路ＳＥＬ１の“０”と示される入力端子は、書込みデータＰｄａｔａを受信する様に構成され、第１選択回路ＳＥＬ１の“１”と示される入力端子は、退避レジスタＳＲＥＧの出力端子に接続されている。第１選択回路ＳＥＬ１の出力端子は、退避レジスタＳＲＥＧの入力端子に接続されている。第１選択回路ＳＥＬ１は、書込みサスペンド状態通知信号ＮＳ＿ＰＳＳに基づいて、その選択動作を制御される。書込みサスペンド状態通知信号ＮＳ＿ＰＳＳが“０”状態の場合、第１選択回路ＳＥＬ１の“０”と示される入力端子が第１選択回路ＳＥＬ１の出力端子に接続される。書込みサスペンド状態通知信号ＮＳ＿ＰＳＳが“１”状態の場合、第１選択回路ＳＥＬ１の“１”と示される入力端子が第１選択回路ＳＥＬ１の出力端子に接続される。
第２選択回路ＳＥＬ２の“０”と示される入力端子は、書込みデータＰｄａｔａを受信する様に構成され、第２選択回路ＳＥＬ２の“１”と示される入力端子は、退避レジスタＳＲＥＧの出力端子に接続されている。第２選択回路ＳＥＬ２の出力端子は、ビットラッチＢＬＡＴの入力端子に接続されている。第２選択回路ＳＥＬ２は、アンド回路ＡＮＤ１の出力に基づいて、その選択動作を制御される。アンド回路ＡＮＤ１の出力が“０”状態の場合、第２選択回路ＳＥＬ２の“０”と示される入力端子が第２選択回路ＳＥＬ２の出力端子に接続される。アンド回路ＡＮＤ１の出力が“１”状態の場合、第２選択回路ＳＥＬ２の“１”と示される入力端子が第２選択回路ＳＥＬ２の出力端子に接続される。
アンド回路ＡＮＤ１は、データイン発生フラグＦＬＧの出力信号とレジューム信号ＲＥＳとを受ける様に構成されている。レジューム信号ＲＥＳは、ＣＰＵからレジュームコマンドＲＥＳＣＭＤが発行されると、“１”状態とされる。アンド回路ＡＮＤ１の出力信号は、データイン発生フラグＦＬＧが“１”状態、かつ、レジューム信号ＲＥＳが“１”状態とされる時、“１”状態とされ、それ以外の時、“０”状態とされる。
サスペンド状態でない場合（書込みサスペンド状態通知信号ＮＳ＿ＰＳＳが“０”状態）、データインコマンド（ＣＭ＿ＤＩＮ）と共にＣＰＵから転送されてくる書込みデータＰｄａｔａをメモリコントローラＦＬＭＣはフラッシュメモリＦＬＭのビットラッチＢＬＡＴに転送すると同時に、退避レジスタＳＲＥＧに転送する。書込みサスペンド状態中（書込みサスペンド状態通知信号ＮＳ＿ＰＳＳが“１”状態）において、メモリコントローラＦＬＭＣは退避レジスタＳＲＥＧへデータを転送せず、フラッシュメモリＦＬＭのビットラッチＢＬＡＴのみに書込みデータＰｄａｔａを転送する。また、書込みサスペンド状態中にデータインが発生するとデータイン発生フラグＦＬＧを“１“状態にセットする。そして、レジューム時（レジューム信号ＲＥＳが“１”状態）に、データイン発生フラグＦＬＧとレジューム信号とによってデータＰｄａｔａの転送元をＣＰＵから退避レジスタＳＲＥＧの経路へ切り替える。
図１２は、実施例１に係るレジュームコマンド発行時の処理フローを示す図である。図１３は、実施例１に係るラッチデータの遷移を説明する図である。なお、図１３の書込みと書込みサスペンド中の書込みとは、図９の説明を参照することができるので、繰り返しの説明は省略する。
ＣＰＵからレジュームコマンドＲＥＳＣＭＤが発行されると、図１２に示すように、レジューム処理を実施する。レジューム処理では、レジュームコマンドＲＥＳＣＭＤに基づいてレジューム要求がされ（ＳＳ９）、次に、データイン発生フラグＦＬＧが“１”にセットされているか否か判断される（ＳＳ１０）。データイン発生フラグＦＬＧが“１”にセットされていれば（Ｙｅｓ）、ＳＳ１１へ移行する。データイン発生フラグＦＬＧが“１”にセットされていなければ（Ｎｏ）、ＳＳ１３へ移行する。
ＳＳ１１では、退避レジスタＳＲＥＧに格納されている書込みデータＰｄａｔａ（Ａ）をフラッシュメモリＦＬＭのビットラッチＢＬＡＴに再設定する処理（ＳＳ１１）を実施する。そして、ベリファイマスクを考慮し、再設定したラッチデータＰｄａｔａ（Ａ）をサスペンド時のラッチデータ（Ｂ）に復帰させるために書込みベリファイを実施する（ＳＳ１２）。
次に、サスペンド動作フロー時に行った処理に対して、サスペンド状態レジスタＳＳＲｅｇのクリア（ＳＳ１３）、退避情報（コマンド開始アドレス、選択マクロ情報など）の復帰（ＳＳ１４）、フラッシュ動作ＦＬＭＯＰの復帰処理（ＳＳ１５）、および、中断箇所からの再開（ＳＳ１６）といった処理を実施する。
図１２および図１３に示す様に、書込みサスペンド中の書込みを行うことでデータイン発生フラグＦＬＧがセットされ、レジューム時の処理開始前に退避レジスタＳＲＥＧに格納されているデータＰｄａｔａ（Ａ）を用いて、フラッシュメモリＦＬＭのビットラッチＢＬＡＴに対して書込みデータＰｄａｔａ（Ａ）を再設定する処理（ＳＳ１１）を実施する。また、ベリファイマスクを考慮し、再設定したラッチデータＰｄａｔａ（Ａ）をサスペンド時のラッチデータ（Ｂ）に復帰させるためにベリファイを実施する（ＳＳ１２）。ベリファイ（ＳＳ１２）によってラッチデータ（Ａ）とメモリセルＭＣを比較、メモリセルＭＣが書込まれていればラッチデータ（Ａ）が反転し、サスペンド時のラッチデータ（Ｂ）の状態に復帰することができる。図１３では、サスペンドするタイミングが書込みパルス印加後かつ書込みベリファイ前であったため、レジューム時のベリファイ（ＳＳ１２）によってラッチデータ（Ａ）がラッチデータ（Ｃ）へと変化する。それ以外のタイミングにおいてはサスペンド時の状態に復帰することができる。
実施例１によれば、以下の効果を得ることができる。
１）メモリコントローラＦＬＭＣに追加回路を設けるのみで、書込みサスペンド中の書込み動作および書込みサスペンド中の消去動作をサポートできる。
２）上記１）において、本発明前の設計資産であるフラッシュメモリＦＬＭをそのまま使用することができ、設計コストの増大を抑制することができる。
３）書込みデータの再設定（ＳＳ１１）およびベリファイマスク情報復元の為の書込みベリファイ（ＳＳ１２）といった処理によって増加してしまうサスペンド応答時間に関しては、レジュームフロー処理中においてもサスペンドを受け付けることで悪化しないよう対策を講じることができる。
次に、実施例２について説明する。図１４は、実施例２に係るフラッシュメモリＦＬＭの回路構成の一例を示す。実施例２では、図１４に示す様に、フラッシュメモリＦＬＭの内部に、２つのビットラッチ（ＢＬＡＴ１，ＢＬＡＴ２）と２つの選択回路（ＳＥＬ３，ＳＥＬ４）とが設けられる。第１選択回路ＳＥＬ３および第２選択回路ＳＥＬ４は、書込みサスペンド状態通知信号ＮＳ＿ＰＳＳとレジューム信号ＲＥＳとに基づいてその選択動作が制御されるように構成されている。
サスペンド実施時、または、サスペンド中の書込みコマンドまたは消去コマンド受付時に、第１ビットラッチＢＬＡＴ１を第２ビットラッチＢＬＡＴ２へ切り替え、または、データの書込み先および内部参照を第２ビットラッチＢＬＡＴ２へ切り替える。そして、レジューム時には、第２ビットラッチＢＬＡＴ２から第１ビットラッチＢＬＡＴ１へ切り替え、または、書込み先および内部参照を第１ビットラッチＢＬＡＴ１とすることで、サスペンド時の状態に復帰する。
信号（ＮＳ＿ＰＳＳ、ＲＥＳ）による経路切替または退避のため、実施例１または後述される実施例３と比較してラッチデータの復帰処理が高速に完了する。図１５は、実施例２におけるラッチデータの遷移を説明する図である。図１５が図１３と異なる点は、ベリファイマスクによって反転したラッチデータを含む情報を退避、または、別のビットラッチへと切替を行うため、図１３で行ったレジューム時での書込みデータの再設定（ＳＳ１１）やベリファイ（ＳＳ１２）といった処理の追加が不要である。そのため、レジューム時の動作フローは、図１２ではなく、図８の動作フローをそのまま使用することができる。
次に、実施例３について説明する。図１６は、実施例３に係るメモリコントローラＦＬＭＣとフラッシュメモリＦＬＭの回路構成の一例を示す図である。図１７は、実施例３に係るレジュームコマンド発行時の処理フローを示す図である。図１８は、実施例３に係るラッチデータの遷移を説明する図である。
図１６に示す様に、ビットラッチＢＬＡＴにリード機構を設け、サスペンド時またはサスペンド中の書込みコマンドまたは消去コマンド受付時に、メモリコントローラＦＬＭＣがフラッシュメモリＦＬＭのビットラッチＢＬＡＴのラッチデータをリードし、メモリコントローラＦＬＭＣに設けた退避レジスタＳＲＥＧに格納または退避する。そして、実施例１と同様に、選択回路ＳＥＬ２、データイン発生フラグＦＬＧを設け、データイン発生フラグＦＬＧが“１”状態にセットされた状態でレジュームが行われると、メモリコントローラＦＬＭがレジューム時に退避レジスタＳＲＥＧに退避していたラッチデータをフラッシュメモリＦＬＭのビットラッチＢＬＡＴに再設定する。
図１７は、図１２とほぼ同じで処理であるが、ベリファイマスク情報復帰の処理が不要のため、図１２に設けられているベリファイ処理（ＳＳ１２）が不要である。ベリファイマスク機能を搭載するフラッシュメモリＦＬＭにおいて、ラッチデータは書込みが完了しているとラッチデータを反転し再格納されており、リードする際にベリファイマスクを含めた情報を退避、復帰することができる。実施例３の独自効果としては、ビットラッチＢＬＡＴをそのまま２重持ちするような実施例２と比較すると、面積増大を抑えることができる。
実施例４における回路構成は、図１から変更はない。実施例１～３は、メモリコントローラＦＬＭＣあるいはフラッシュメモリＦＬＭに追加回路を設け、書込みデータＰｄａｔａの保持を行っていたが、実施例４では、ＣＰＵが書込みデータＰｄａｔａの保持を行い、レジューム前にフラッシュメモリＦＬＭに対して書込みデータＰｄａｔａを再度転送し、レジュームコマンドＲＥＳＣＭＤを発行する。フラッシュメモリＦＬＭがベリファイマスク機能搭載時、メモリコントローラＦＬＭＣはレジュームコマンドＲＥＳＣＭＤを受け取ると、ベリファイを実施し、ベリファイマスク情報をサスペンド時の状態へ復帰させ、レジューム処理を継続する。
以上、本発明者によってなされた発明を実施例に基づき具体的に説明したが、本発明は、上記実施形態および実施例に限定されるものではなく、種々変更可能であることはいうまでもない。
ＣＰＵ：中央処理装置
ＦＬＭ：フラッシュメモリ
ＦＬＭＣ：メモリコントローラ
ＭＣ：不揮発性メモリセル
ＢＴＡＬ：ビットラッチ
ＳＲＥＧ：退避用のレジスタ
Ｐｄａｔａ：書込みデータ
ＳＵＳＣＭＤ：サスペンドコマンド
ＲＥＳＣＭＤ：レジュームコマンド

Claims (6)

  1. 複数の第１メモリセルと複数の第２メモリセルとを含む不揮発性メモリセルと、
    ビットラッチと、
    退避レジスタと、を含み、
    第１書込み動作において、前記ビットラッチと前記退避レジスタとに、第１書込みデータを格納し、前記ビットラッチに格納された前記第１書込みデータに基づいて、前記複数の第１メモリセルへの書込みを実施し、
    前記第１書込み動作中において、サスペンドコマンドに基づいて、前記第１書込み動作を中断して、第２書込み動作を実施し、
    前記第２書込み動作において、前記ビットラッチに第２書込みデータを格納して、前記第２書込みデータに基づいて、前記複数の第２メモリセルの書込みを実施し、
    前記第２書込み動作の終了後、レジュームコマンドに基づいて、前記退避レジスタの前記第１書込みデータを前記ビットラッチに再設定し、前記ビットラッチに再設定された前記第１書込みデータに基づいて、中断された前記第１書込み動作を再開する、
    半導体装置。
  2. 請求項１の半導体装置において、
    前記ビットラッチに再設定した前記第１書込みデータをサスペンド時のデータに復帰させるため、前記複数の第１メモリセルに対して書込みベリファイを実施する、半導体装置。
  3. 請求項１の半導体装置において、
    前記ビットラッチと前記不揮発性メモリセルとを含むフラッシュメモリと、
    前記フラッシュメモリに対する書込み動作、読み出し動作、および、消去動作に関する処理を行うメモリコントローラと、を含み、
    前記退避レジスタは、前記メモリコントローラに設けられる、半導体装置。
  4. 請求項３の半導体装置において、
    ＣＰＵを含み、
    前記ＣＰＵは、前記サスペンドコマンドおよび前記レジュームコマンドを発生する、半導体装置。
  5. 複数の第１メモリセルと複数の第２メモリセルとを含む不揮発性メモリセルと、
    第１ビットラッチと、
    第２ビットラッチと、を含み、
    第１書込み動作において、前記第１ビットラッチに、第１書込みデータを格納し、前記第１ビットラッチに格納された前記第１書込みデータに基づいて、前記複数の第１メモリセルへの書込みを実施し、
    前記第１書込み動作中において、サスペンドコマンドに基づいて、前記第１書込み動作を中断して、第２書込み動作を実施し、
    前記第２書込み動作において、前記第２ビットラッチに第２書込みデータを格納して、
    前記第２書込みデータに基づいて、前記複数の第２メモリセルの書込みを実施し、
    前記第２書込み動作の終了後、レジュームコマンドに基づいて、前記第１ビットラッチのラッチデータに基づいて、中断された前記第１書込み動作を再開する、半導体装置。
  6. 請求項５の半導体装置において、
    前記第１ビットラッチ、前記第２ビットラッチ、および、前記不揮発性メモリセルを含むフラッシュメモリと、
    前記フラッシュメモリに対する書込み動作、読み出し動作、および、消去動作に関する処理を行うメモリコントローラと、を含む、半導体装置。
JP2020086359A 2020-05-15 2020-05-15 半導体装置 Active JP7461794B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2020086359A JP7461794B2 (ja) 2020-05-15 2020-05-15 半導体装置
US17/318,525 US11868654B2 (en) 2020-05-15 2021-05-12 Semiconductor device
CN202110529328.2A CN113674776A (zh) 2020-05-15 2021-05-14 半导体器件
EP21173982.6A EP3910638A1 (en) 2020-05-15 2021-05-14 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020086359A JP7461794B2 (ja) 2020-05-15 2020-05-15 半導体装置

Publications (2)

Publication Number Publication Date
JP2021180062A JP2021180062A (ja) 2021-11-18
JP7461794B2 true JP7461794B2 (ja) 2024-04-04

Family

ID=75936812

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020086359A Active JP7461794B2 (ja) 2020-05-15 2020-05-15 半導体装置

Country Status (4)

Country Link
US (1) US11868654B2 (ja)
EP (1) EP3910638A1 (ja)
JP (1) JP7461794B2 (ja)
CN (1) CN113674776A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023103618A (ja) * 2022-01-14 2023-07-27 株式会社日立製作所 情報処理システム

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013109823A (ja) 2011-11-21 2013-06-06 Samsung Electronics Co Ltd 不揮発性メモリ装置及び不揮発性メモリ装置を制御するコントローラの動作方法
JP2018045741A (ja) 2016-09-12 2018-03-22 東芝メモリ株式会社 半導体記憶装置及びメモリシステム
US10140062B1 (en) 2016-03-15 2018-11-27 Adesto Technologies Corporation Automatic resumption of suspended write operation upon completion of higher priority write operation in a memory device
JP2019204565A (ja) 2018-05-22 2019-11-28 東芝メモリ株式会社 半導体記憶装置及びメモリシステム

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63117396A (ja) 1986-11-05 1988-05-21 Mitsubishi Electric Corp 不揮発性半導体記憶装置
JP4986213B2 (ja) 2006-07-31 2012-07-25 ルネサスエレクトロニクス株式会社 半導体集積回路及び記憶装置
KR102639697B1 (ko) 2017-01-09 2024-02-21 삼성전자주식회사 비휘발성 메모리 장치 및 그 프로그램 방법
KR20200126609A (ko) * 2019-04-30 2020-11-09 삼성전자주식회사 비휘발성 메모리 장치 및 그 프로그래밍 방법
JP2021022414A (ja) * 2019-07-29 2021-02-18 キオクシア株式会社 半導体記憶装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013109823A (ja) 2011-11-21 2013-06-06 Samsung Electronics Co Ltd 不揮発性メモリ装置及び不揮発性メモリ装置を制御するコントローラの動作方法
US10140062B1 (en) 2016-03-15 2018-11-27 Adesto Technologies Corporation Automatic resumption of suspended write operation upon completion of higher priority write operation in a memory device
JP2018045741A (ja) 2016-09-12 2018-03-22 東芝メモリ株式会社 半導体記憶装置及びメモリシステム
JP2019204565A (ja) 2018-05-22 2019-11-28 東芝メモリ株式会社 半導体記憶装置及びメモリシステム

Also Published As

Publication number Publication date
EP3910638A1 (en) 2021-11-17
JP2021180062A (ja) 2021-11-18
US11868654B2 (en) 2024-01-09
US20210357152A1 (en) 2021-11-18
CN113674776A (zh) 2021-11-19

Similar Documents

Publication Publication Date Title
US7586785B2 (en) Non-volatile semiconductor memory device
JP6234945B2 (ja) 半導体装置、およびプレライトプログラム
US9558837B2 (en) Nonvolatile semiconductor memory device
JP5072723B2 (ja) 不揮発性半導体記憶装置
US20060050314A1 (en) Memory system which copies successive pages, and data copy method therefor
JP2012511789A (ja) 並行且つパイプライン化されたメモリ動作用の不揮発性メモリデバイス
JPWO2007069295A1 (ja) 半導体装置およびその制御方法
KR20100019350A (ko) 불휘발성 반도체 기억 시스템
JP2012507768A (ja) フラッシュメモリのキャッシングポリシーを実施する方法および装置
JP2011100518A (ja) 半導体装置及びその制御方法
US20190295634A1 (en) Memory system
JP7461794B2 (ja) 半導体装置
JP2004030784A (ja) 半導体記憶装置
JP2018156698A (ja) メモリシステム
JP4254932B2 (ja) メモリコントローラ及びフラッシュメモリシステム
CN111627482A (zh) 非易失性存储装置中的程序挂起-恢复技术
JP2012133843A (ja) 半導体記憶装置
JP2007034581A (ja) メモリコントローラ、フラッシュメモリシステム及びフラッシュメモリの制御方法
JPWO2007013154A1 (ja) 半導体装置およびその制御方法
JP2000132981A (ja) 不揮発性半導体記憶装置の書込み装置とその書込み方法
JP5023208B2 (ja) 半導体記憶装置及びそのテスト方法
JP2023039459A (ja) メモリシステムおよび方法
JP4609406B2 (ja) メモリコントローラ、メモリコントローラを備えるフラッシュメモリシステム、並びに、フラッシュメモリの制御方法
JP6877265B2 (ja) 半導体装置、及びフラッシュメモリ制御方法
JP4148990B2 (ja) エラー許容データのための不揮発性メモリデバイス

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220905

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230905

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231031

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231212

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240312

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240325

R150 Certificate of patent or registration of utility model

Ref document number: 7461794

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150