CN104733007B - 半导体器件和包括半导体器件的半导体系统 - Google Patents

半导体器件和包括半导体器件的半导体系统 Download PDF

Info

Publication number
CN104733007B
CN104733007B CN201410060407.3A CN201410060407A CN104733007B CN 104733007 B CN104733007 B CN 104733007B CN 201410060407 A CN201410060407 A CN 201410060407A CN 104733007 B CN104733007 B CN 104733007B
Authority
CN
China
Prior art keywords
data
pad
signal
unit block
semiconductor devices
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410060407.3A
Other languages
English (en)
Other versions
CN104733007A (zh
Inventor
全炳得
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN104733007A publication Critical patent/CN104733007A/zh
Application granted granted Critical
Publication of CN104733007B publication Critical patent/CN104733007B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/1201—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising I/O circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/12015—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising clock generation or timing circuitry

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Dram (AREA)

Abstract

半导体器件包括第一数据输入/输出I/O部分、第二数据I/O部分以及连接部分，第一数据I/O部分适用于同步于测试数据选通信号或第一数据选通信号而将通过第一焊盘输入至第一数据I/O部分的数据储存在第一单元块中，并且适用于将存储在第一单元块中的数据输出至第一焊盘，第二数据I/O部分适用于同步于测试数据选通信号或第二数据选通信号而将通过第二焊盘输入至第二数据I/O部分的数据储存在第二单元块中，并且适用于将储存在第二单元块中的数据输出至第二焊盘，连接部分适用于在测试模式下将第一焊盘和第二焊盘彼此电连接。还提供了相关的半导体系统。

Description

半导体器件和包括半导体器件的半导体系统
相关申请的交叉引用本申请要求于2013年12月24日向韩国知识产权局提交的申请号为10-2013-0162039的韩国专利申请的优先权，其全部内容通过引用合并于此，如同全文阐述。
技术领域本公开的实施例涉及包括数据选通信号的半导体器件和包括所述半导体器件的半导体系统。
背景技术
系统封装（system-in-package，SiP）技术和片上片（chip-on-chip，CoC）技术已经广泛用作用于将大容量的存储器芯片和控制器芯片置于单个封装体内的封装技术。系统封装（SiP）技术可以使用引线接合工艺来将多个芯片彼此电连接。片上片（CoC）技术可以是适于增大单个封装体的存储器容量并且适于提高单个封装体中的存储器芯片和控制器芯片之间的数据传输速度的一种封装技术。这是因为封装体中的存储器芯片和控制器芯片通过微凸块（micro-bump）焊盘彼此通信。
微凸块焊盘可以呈现出良好的电阻特性、良好的电感特性以及良好的寄生电容特性，以允许封装体在高频下操作。因而，可以通过增加封装体中使用的微凸块焊盘的数目来提高数据传输速度。在片上片（CoC）封装体中，存储器芯片和控制器芯片的每个都可以被制造成包括微凸块焊盘，并且存储器芯片和控制器芯片中的微凸块焊盘可以彼此连接以产生包括存储器芯片和控制器芯片的单个标准芯片。
在半导体存储器件中，可以执行测试操作来验证缓冲器或驱动器的功能，其中数据通过缓冲器或驱动器输入或输出。当测试使用片上片（CoC）技术制造的半导体封装体时，数据可以通过半导体封装体的微凸块焊盘来输入或输出。
发明内容
各种实施例涉及包括数据选通信号的半导体器件和包括所述半导体器件的半导体系统。
根据一些实施例，一种半导体器件包括：第一数据输入/输出（I/O）部分、第二数据I/O部分以及连接部分，其中第一数据输入/输出（I/O）部分适用于同步于测试数据选通信号或第一数据选通信号而将通过第一焊盘输入至第一数据输入/输出（I/O）部分的数据储存在第一单元块中，并且适用于将储存在第一单元块中的数据输出至第一焊盘，第二数据I/O部分适用于同步于测试数据选通信号或第二数据选通信号而将通过第二焊盘输入至第二数据I/O部分的数据存储在第二单元块中，并且适用于将储存在第二单元块中的数据输出至第二焊盘，连接部分适于在测试模式下将第一焊盘和第二焊盘彼此电连接。还提供了相关的半导体系统。
根据另一个实施例，一种半导体器件包括：第一选择单元、第一输入驱动器、第一数据锁存器单元、第二选择单元、第二输入驱动器以及第二数据锁存器单元，其中第一选择单元适用于将测试数据选通信号或第一数据选通信号作为第一选择选通信号输出，第一输入驱动器适用于响应于第一写入使能信号而驱动通过第一焊盘输入至第一输入驱动器的数据以产生第一内部输入数据，第一数据锁存器单元适用于同步于与第一选择选通信号而锁存第一内部输入数据并且适用于将锁存的数据储存在第一单元块中，第二选择单元适于将测试数据选通信号或第二数据选通信号作为第二选择选通信号输出，第二输入驱动器适用于响应于第二写入使能信号而驱动通过第二焊盘输入至第二输入驱动器的数据以产生第二内部输入数据，第二数据锁存器单元适用于同步于第二选择选通信号而锁存第二内部输入数据并且适用于将锁存的数据储存在第二单元块中。
根据另一个实施例，一种半导体系统包括第一半导体器件和第二半导体器件。第一半导体器件产生地址信号、命令信号、模式数据以及测试数据选通信号，并且接收验证数据。第二半导体器件包括接收并存储模式数据的第一单元块、和接收测试数据选通信号的测试焊盘部分。在测试模式中，第二半导体器件将存储在第一单元块中的数据作为验证数据输出。验证数据被传输至第一半导体器件。
根据另一个实施例，第一写入使能信号、第一读取使能信号、第二写入使能信号以及第二读取使能信号响应于接收的内部地址信号、读取信号以及写入信号而接收自读取/写入控制器中，内部地址信号响应于内部地址发生器接收到半导体器件外部的地址信号而产生，以及读取信号和写入信号响应于内部命令发生器接收到半导体器件外部的命令信号而产生。
根据另一个实施例，第一半导体器件将验证数据和模式数据进行比较以验证验证数据是否等于模式数据，从而确定第一数据I/O部分和第二数据I/O部分是否正常操作。
附图说明
结合附图和所附具体实施方式，本发明的实施例将更加显然，其中：
图1是说明根据本发明的一个实施例的半导体系统的框图；
图2是说明包括在图1的半导体系统中的第一数据I/O部分、第二数据I/O部分和连接部分的框图；
图3是说明用于验证图1和2的半导体系统中的接口的正常状态/异常状态而执行的测试模式操作的时序图；
图4至图7是说明一种在测试模式下验证在单元块之间传输的数据的有效窗的方法的时序图。
具体实施方式
在下文中将参照附图来描述本发明的各种实施例。然而，本文描述的实施例仅出于说明的目的，并非意图限制本发明的范围。
参见图1，根据本实施例的半导体系统可以包括第一半导体器件1和第二半导体器件2。第一半导体器件1可以将地址信号ADD、命令信号CMD、模式数据PD以及测试数据选通信号DQS_PT施加至第二半导体器件2。第一半导体器件1可以接收从半导体器件2输出的验证数据CD以控制测试数据选通信号DQL_PT的时序。第二半导体器件2可以包括内部地址发生器21、内部命令发生器22、读取/写入控制器23、测试焊盘部分24、第一数据输入/输出（I/O）部分25、第二数据输入/输出（I/O）部分26以及连接部分27。第一半导体器件1和第二半导体器件2可以在单个芯片或多个芯片上实现。
内部地址发生器21可以接收并解码地址信号ADD以产生内部地址信号IADD。内部地址信号IADD可以包括关于执行读取操作或写入操作的单元块的信息。
内部命令发生器22可以接收并解码命令信号CMD以产生读取信号RD、写入信号WT以及测试模式信号TM。读取信号RD可以被使能以执行读取操作，并且写入信号WT可以被使能以执行写入操作。另外，测试模式信号TM可以被使能以执行测试模式。
读取/写入控制器23可以响应于内部地址信号IADD、读取信号RD和写入信号WT而产生第一读取使能信号RD_EN1、第一写入使能信号WT_EN1、第二读取使能信号RD_EN2和第二写入使能信号WT_EN2。第一读取使能信号RD_EN1可以被使能以执行第一单元块（图2的256）的读取操作。第一写入使能信号WT_EN1可以被使能以执行第一单元块的写入操作。第二读取使能信号RD_EN2可以被使能以执行第二单元块（图2的266）的读取操作。第二写入使能信号WT_EN2可以被使能以执行第二单元块的写入操作。在测试模式中，测试焊盘部分24可以接收从第一半导体器件1提供的测试数据选通信号DQS_PT以将测试数据选通信号DQS_PT传输至第一数据I/O部分25和第二数据I/O部分26。第一数据I/O部分25和第二数据I/O部分26可以在测试模式中同步于测试数据选通信号DQS_PT而接收并存储输入至该部分的数据。连接部分27可以在空闲模式中将第一数据I/O部分25的焊盘（图2的251）与第二数据I/O部分26的焊盘（图2的261）电连接。储存在第一数据I/O部分25和第二数据I/O部分26中的数据可以通过焊盘251和261来输入或输出。
图2更详细地说明了第一数据I/O部分25、第二数据I/O部分26以及连接部分27的配置。
参见图2，第一数据I/O部分25可以包括：第一焊盘251、第二焊盘252、第一输入驱动器253、第一选择单元254、第一数据锁存器单元255、第一单元块256以及第一输出驱动器257。
第一焊盘251可以是数据经此而被输入或输出的数据焊盘。第一数据I/O部分25可以接收从第一半导体器件1中输出的模式数据PD、从控制器（未示出）输出的数据以及通过第一焊盘251从连接部分27中输出的数据。在非测试模式下，第一数据I/O部分25可以通过第二焊盘252接收从控制器（未示出）中提供的用于第一单元块256的写入操作的第一数据选通信号DQS1。第一焊盘251和第二焊盘252的每个可以是微凸块焊盘。第一输入驱动器253可以响应于第一写入使能信号WT_EN1而通过第一焊盘251接收数据以驱动第一内部输入数据DIN1。第一写入使能信号WT_EN1可以被使能以执行第一单元块256的写入操作。第一选择单元254可以响应于测试模式信号TM而将测试数据选通信号DQS_PT或第一数据选通信号DQS1作为第一选择选通信号DQS_SEL1输出。当半导体系统在测试模式下操作时，第一选择单元254可以将测试数据选通信号DQS_PT作为第一选择选通信号DQS_SEL1输出。此外，当半导体系统不在测试模式下时，第一选择单元254可以将第一数据选通信号DQS1作为第一选择选通信号DQS_SEL1输出。第一数据锁存器单元255可以同步于第一选择选通信号DQS_SEL1而锁存第一内部输入数据DIN1，并且可以将锁存的数据储存在第一单元块256中。第一输出驱动器257可以响应于第一读取使能信号RD_EN1而驱动从第一单元块256输出的第一内部输出数据DOUT1，并且可以将第一内部输出数据DOUT1输出至第一焊盘251。第一读取使能信号RD_EN1可以被使能以执行第一单元块256的读取操作。
第二数据I/O部分26可以包括：第三焊盘261、第四焊盘262、第二输入驱动器263、第二选择单元264、第二数据锁存器单元265、第二单元块266以及第二输出驱动器267。
第三焊盘261可以是数据经此而被输入或输出的数据焊盘。第二数据I/O部分26可以接收从第一半导体器件1中输出的模式数据PD、从控制器（未示出）中输出的数据以及通过第三焊盘261从连接部分27中输出的数据。在非测试模式下，第二数据I/O部分26可以通过第四焊盘262接收从控制器（未示出）中提供的用于第二单元块266的写入操作的第二数据选通信号DQS2。第三焊盘261和第四焊盘262的每个可以是微凸块焊盘。第二输入驱动器263可以响应于第二写入使能信号WT_EN2而通过第三焊盘261接收数据以驱动第二内部输入数据DIN2。第二写入使能信号WT_EN2可以被使能以执行第二单元块266的写入操作。第二选择单元264可以响应于测试模式信号TM而将测试数据选通信号DQS_PT或第二数据选通信号DQS2作为第二选择选通信号DQS_SEL2输出。当半导体系统在测试模式下操作时，第二选择单元264可以将测试数据选通信号DQS_PT作为第二选择选通信号DQS_SEL2输出。此外，当半导体系统不在测试模式下时，第二选择单元264可以将第二数据选通信号DQS2作为第二选择选通信号DQS_SEL2输出。第二数据锁存器单元265可以同步于第二选择选通信号DQS_SEL2而锁存第二内部输入数据DIN2，并且可以将锁存的数据储存在第二单元块266中。第二输出驱动器267可以响应于第二读取使能信号RD_EN2而驱动从第二单元块266输出的第二内部输出数据DOUT2，并且可以将第二内部输出数据DOUT2输出至第三焊盘261。第二读取使能信号RD_EN2可以被使能以执行第二单元块266的读取操作。
连接部分27可以包括反相缓冲测试模式信号TM的反相器IV21、和响应于测试模式信号TM和反相器IV21的输出信号而导通的传输门T21。连接部分27可以通过传输门T21将从第一焊盘251输出的数据传输至第三焊盘261或将从第三焊盘261输出的数据传输至第一焊盘251，传输门T21当在测试模式下具有逻辑“高”电平的测试模式信号TM被输入至传输门T21时导通。
在下文将参照图3更全面地描述用于验证图1和2中所示的半导体系统的接口的正常状态/异常状态所执行的测试模式操作。
在时间点“T11”，如果第一写入使能信号WT_EN1被使能以执行第一单元块256的写入操作，则从第一半导体器件1输出的模式数据PD可以被储存在第一单元块256中。在时间点“T12”，如果半导体系统进入测试模式，则测试模式信号TM的电平可以从逻辑“低”电平改变成逻辑“高”电平。在时间点“T13”，如果第一读取使能信号RD_EN1被使能以执行第一单元块256的读取操作，则储存在第一单元块256中的数据可以通过第一焊盘251输出，并且可以通过由测试模式信号TM导通的连接部分27传输至第三焊盘261。在时间点“T14”，如果第二写入使能信号WT_EN2被使能以执行第二单元块266的写入操作，则通过第三焊盘261输入的数据可以被储存在第二单元块266中。在时间点“T15”，如果测试模式终止，则测试模式信号TM的电平可以从逻辑“高”电平改变成逻辑“低”电平。在时间点“T16”，如果在测试模式终止之后第二读取使能信号RD_EN2被使能以执行第二单元块266的读取操作，则储存在第二单元块266中的数据可以作为验证数据CD通过第三焊盘261输出，并且验证数据CD可以被传输至第一半导体器件1。
第一半导体器件1可以将验证数据CD与模式数据PD进行比较以验证包括第一输入驱动器253、第一输出驱动器257、第二输入驱动器263以及第二输出驱动器267的I/O接口的正常状态/异常状态。即，如果验证数据CD等于模式数据PD，则I/O接口可以被视为正常操作，而如果验证数据CD不同于模式数据PD，则I/O接口可以被视为异常操作。
在下文中，将参照图4至图7结合如下的实例详细描述验证通过连接部分27传输的数据的有效窗的方法，在实例中储存在第一单元块256中的数据通过连接部分27传输至第二单元块266并且被储存在第二单元块266中。
参见图4，如果在时间点“T21”执行第一单元块256的读取操作，然后在时间点“T22”执行第二单元块266的写入操作，则存储在第一单元块256中的数据可以通过连接部分27传输至第二单元块266。在时间点“T23”，第二单元块266可以同步于测试数据选通信号DQS_PT而接收第二内部输入数据DIN2，并且可以将第二内部输入数据DIN2储存其中。如果在时间点“T24”执行第二单元块266的读取操作，则储存在第二单元块266中的数据可以作为验证数据CD输出，并且验证数据CD可以被传输至第一半导体器件1。第一半导体器件1可以响应于验证数据CD而通过控制测试数据选通信号DQS_PT的时序来验证通过连接部分27传输的数据的有效窗。
第一半导体器件1可以通过重复执行感测被包括在验证数据CD中的相应位Q0、Q1、Q2以及Q3的逻辑电平的操作、和控制测试数据选通信号DQS_PT的时序的操作来验证通过连接部分27传输的数据的有效窗。可以通过在将数据的中心点与测试数据选通信号DQS_PT的上升沿和下降沿同步之后移位测试数据选通信号DQS_PT的操作来验证数据的有效窗。
更具体地，如图5中所示，第一半导体器件1可以通过控制在测试数据选通信号DQS_PT之前输入的时钟信号CLK的脉冲宽度（参见图5的部分“X”）来将通过连接部分27传输的数据的中心点与测试数据选通信号DQS_PT的上升沿和下降沿同步，以移位时钟信号CLK和测试数据选通信号DQS_PT两者。测试数据选通信号DQS_PT可以从时钟信号CLK中产生。因而，如果时钟信号CLK被移位，则测试数据选通信号DQS_PT也可以被移位。接着，第一半导体器件1可以通过向左移位（如图6中所示）或向右移位（如图7中所示）测试数据选通信号DQS_PT来验证通过连接部分27传输的数据的有效窗。即，第一半导体器件1可以通过每当测试数据选通信号DQS_PT被移位预定的时段时重复地感测验证数据CD中包括的相应位Q0、Q1、Q2以及Q3的逻辑电平来验证或确认有效数据的时段。
根据如上阐述的实施例，半导体系统可以控制数据选通信号的时序以提供验证内部传输的数据的有效窗的测试模式。因此，即使在封装半导体系统之前的晶圆级，也可以容易地验证半导体系统中的接口的正常状态/异常状态。
通过以上实施例可以看出，本申请提供了以下的技术方案。
技术方案1.一种半导体器件，包括：
第一数据输入/输出I/O部分，其适用于同步于测试数据选通信号或第一数据选通信号而将通过第一焊盘输入至所述第一数据I/O部分的数据储存在第一单元块中，并且适用于将储存在所述第一单元块中的数据输出至所述第一焊盘；
第二数据I/O部分，其适用于同步于所述测试数据选通信号或第二数据选通信号而将通过第二焊盘输入至所述第二数据I/O部分的数据储存在第二单元块中，并且适用于将储存在所述第二单元块中的数据输出至所述第二焊盘；以及
连接部分，其适用于在测试模式下将所述第一焊盘和第二焊盘彼此电连接。
技术方案2.根据技术方案1所述的半导体器件，还包括测试焊盘部分，其中在所述测试模式下所述测试数据选通信号被施加至所述焊盘部分。
技术方案3.根据技术方案1所述的半导体器件，
其中，所述第一数据I/O部分包括第三焊盘，其中在非所述测试模式下执行所述第一单元块的写入操作时所述第一数据选通信号被施加至所述第三焊垫；以及
其中，所述第二数据I/O部分包括第四焊盘，其中在非所述测试模式下执行所述第二单元块的写入操作时所述第二数据选通信号被施加至所述第四焊盘。
技术方案4.根据技术方案3所述的半导体器件，
其中，所述测试数据选通信号从测试装置中提供用于执行所述测试模式；以及
其中，所述第一数据选通信号和所述第二数据选通信号从控制器中提供。
技术方案5.根据技术方案1所述的半导体器件，其中，所述第一数据I/O部分包括：
第一选择单元，其适用于将所述测试数据选通信号或所述第一数据选通信号作为第一选择选通信号输出；
第一输入驱动器，其适用于响应于第一写入使能信号而驱动通过所述第一焊盘输入至所述第一输入驱动器的数据以产生第一内部输入数据；以及
第一数据锁存器单元，其适用于同步于所述第一选择选通信号而锁存所述第一内部输入数据，并且适用于将锁存的数据储存在所述第一单元块中。
技术方案6.根据技术方案5所述的半导体器件，其中，所述第一数据I/O部分还包括第一输出驱动器，其适用于响应于第一读取使能信号而驱动储存在所述第一单元块中的第一内部输出数据以将被驱动的信号输出至所述第一焊盘。
技术方案7.根据技术方案6所述的半导体器件，
其中，当执行所述第一单元块的写入操作时，所述第一写入使能信号被使能；以及
其中，当执行所述第一单元块的读取操作时，所述第一读取使能信号被使能。
技术方案8.根据技术方案1所述的半导体器件，其中，所述第二数据I/O部分包括：
第二选择单元，其适用于将所述测试数据选通信号或所述第二数据选通信号作为第二选择选通信号输出；
第二输入驱动器，其适用于响应于第二写入使能信号而驱动通过所述第二焊盘输入至所述第二输入驱动器的数据以产生第二内部输入数据；以及
第二数据锁存器单元，其适用于同步于所述第二选择选通信号而锁存所述第二内部输入数据，并且适用于将锁存的数据储存在所述第二单元块中。
技术方案9.根据技术方案8所述的半导体器件，其中，所述第二数据I/O部分还包括第二输出驱动器，其适用于响应于第二读取使能信号而驱动储存在所述第二单元块中的第二内部输出数据以将被驱动的信号输出至所述第二焊盘。
技术方案10.根据技术方案9所述的半导体器件，
其中，当执行所述第二单元块的写入操作时，所述第二写入使能信号被使能；以及
其中，当执行所述第二单元块的读取操作时，所述第二读取使能信号被使能。
技术方案11.根据技术方案1所述的半导体器件，其中，所述连接部分包括传输门，所述传输门响应于测试模式中被使能的测试模式信号而导通。
技术方案12.一种半导体器件，包括：
第一选择单元，其适用于将测试数据选通信号或第一数据选通信号作为第一选择选通信号输出；
第一输入驱动器，其适用于响应于第一写入使能信号而驱动通过第一焊盘输入至所述第一输入驱动器的数据以产生第一内部输入数据；
第一数据锁存器单元，其适用于同步于所述第一选择选通信号而锁存所述第一内部输入数据，并且适用于将锁存的数据储存在第一单元块中；
第二选择单元，其适用于将所述测试数据选通信号或第二数据选通信号作为第二选择选通信号输出；
第二输入驱动器，其适用于响应于第二写入使能信号而驱动通过第二焊盘输入至所述第二输入驱动器的数据以产生第二内部输入数据；以及
第二数据锁存器单元，其适用于同步于所述第二选择选通信号而锁存所述第二内部输入数据，并且适用于将锁存的数据储存在第二单元块中。
技术方案13.根据技术方案12所述的半导体器件，还包括连接部分，所述连接部分适用于在测试模式下将所述第一焊盘和第二焊盘彼此电连接。
技术方案14.根据技术方案12所述的半导体器件，还包括测试焊盘部分，其中在测试模式下所述测试数据选通信号被施加至所述测试焊盘部分。
技术方案15.根据技术方案12所述的半导体器件，还包括：
第三焊盘，在非所述测试模式下执行所述第一单元块的写入操作时所述第一数据选通信号被施加至所述第三焊盘；以及
第四焊盘，在非所述测试模式下执行所述第二单元块的写入操作时所述第二数据选通信号被施加至所述第四焊盘。
技术方案16.根据技术方案12所述的半导体器件，还包括：
第一输出驱动器，其适用于响应于第一读取使能信号而驱动储存在所述第一单元块中的第一内部输出数据以将被驱动的信号输出至所述第一焊盘；以及
第二输出驱动器，其适用于响应于第二读取使能信号而驱动储存在所述第二单元块中的第二内部输出数据以将被驱动的信号输出至所述第二焊盘。
技术方案17.根据技术方案16所述的半导体器件，
其中，当执行所述第一单元块的写入操作时，所述第一写入使能信号被使能；
其中，当执行所述第一单元块的读取操作时，所述第一读取使能信号被使能；
其中，当执行所述第二单元块的写入操作时，所述第二写入使能信号被使能；
其中，当执行所述第二单元块的读取操作时，所述第二读取使能信号被使能。
技术方案18.一种半导体系统，包括：
第一半导体器件，其适用于产生地址信号、命令信号、模式数据以及测试数据选通信号，并且适用于接收验证数据；以及
第二半导体器件，其包括第一单元块和测试焊盘部分，所述第一单元块适用于接收并储存所述模式数据，所述测试焊盘部分适用于接收所述测试数据选通信号，
其中，在测试模式下，所述第二半导体器件将储存在所述第一单元块中的数据作为所述验证数据输出，以及
其中，所述验证数据被传输至所述第一半导体器件。
技术方案19.根据技术方案18所述的半导体系统，其中，所述第二半导体器件包括：
第一数据输入/输出I/O部分，其适用于在测试模式下执行所述第一单元块的读取操作时将储存在所述第一单元块中的数据输出至第一焊盘；
连接部分，其适用于在所述测试模式下将所述第一焊盘与第二焊盘电连接；以及
第二数据I/O部分，其适用于在所述测试模式下执行所述第二单元块的写入操作时同步于所述测试数据选通信号而将通过所述连接部分从所述第二焊盘输出的数据储存在第二单元块中，并且适用于在所述测试模式下执行所述第二单元块的读取操作时将储存在所述第二单元块中的数据作为所述验证数据通过所述第二焊盘输出。
技术方案20.根据技术方案19所述的半导体系统，其中，所述第一半导体器件接收所述验证数据以控制所述测试数据选通信号的时序。

Claims (16)

1.一种半导体器件，包括：
第一数据输入/输出I/O部分，其适用于同步于测试数据选通信号或第一数据选通信号而将通过第一焊盘输入至所述第一数据I/O部分的数据储存在第一单元块中，并且适用于将储存在所述第一单元块中的数据输出至所述第一焊盘；
第二数据I/O部分，其适用于同步于所述测试数据选通信号或第二数据选通信号而将通过第二焊盘输入至所述第二数据I/O部分的数据储存在第二单元块中，并且适用于将储存在所述第二单元块中的数据输出至所述第二焊盘；以及
连接部分，其适用于在测试模式下将所述第一焊盘和所述第二焊盘彼此直接连接，
其中，所述第一数据I/O部分包括第三焊盘，其中在非所述测试模式下执行所述第一单元块的写入操作时所述第一数据选通信号被施加至所述第三焊盘；以及
其中，所述第二数据I/O部分包括第四焊盘，其中在非所述测试模式下执行所述第二单元块的写入操作时所述第二数据选通信号被施加至所述第四焊盘。
2.根据权利要求1所述的半导体器件，还包括测试焊盘部分，其中在所述测试模式下所述测试数据选通信号被施加至所述测试焊盘部分。
3.根据权利要求1所述的半导体器件，
其中，所述测试数据选通信号从测试装置中提供用于执行所述测试模式；以及
其中，所述第一数据选通信号和所述第二数据选通信号从控制器中提供。
4.根据权利要求1所述的半导体器件，其中，所述第一数据I/O部分包括：
第一选择单元，其适用于将所述测试数据选通信号或所述第一数据选通信号作为第一选择选通信号输出；
第一输入驱动器，其适用于响应于第一写入使能信号而驱动通过所述第一焊盘输入至所述第一输入驱动器的数据以产生第一内部输入数据；以及
第一数据锁存器单元，其适用于同步于所述第一选择选通信号而锁存所述第一内部输入数据，并且适用于将锁存的数据储存在所述第一单元块中。
5.根据权利要求4所述的半导体器件，其中，所述第一数据I/O部分还包括第一输出驱动器，其适用于响应于第一读取使能信号而驱动储存在所述第一单元块中的第一内部输出数据以将被驱动的信号输出至所述第一焊盘。
6.根据权利要求5所述的半导体器件，
其中，当执行所述第一单元块的写入操作时，所述第一写入使能信号被使能；以及
其中，当执行所述第一单元块的读取操作时，所述第一读取使能信号被使能。
7.根据权利要求1所述的半导体器件，其中，所述第二数据I/O部分包括：
第二选择单元，其适用于将所述测试数据选通信号或所述第二数据选通信号作为第二选择选通信号输出；
第二输入驱动器，其适用于响应于第二写入使能信号而驱动通过所述第二焊盘输入至所述第二输入驱动器的数据以产生第二内部输入数据；以及
第二数据锁存器单元，其适用于同步于所述第二选择选通信号而锁存所述第二内部输入数据，并且适用于将锁存的数据储存在所述第二单元块中。
8.根据权利要求7所述的半导体器件，其中，所述第二数据I/O部分还包括第二输出驱动器，其适用于响应于第二读取使能信号而驱动储存在所述第二单元块中的第二内部输出数据以将被驱动的信号输出至所述第二焊盘。
9.根据权利要求8所述的半导体器件，
其中，当执行所述第二单元块的写入操作时，所述第二写入使能信号被使能；以及
其中，当执行所述第二单元块的读取操作时，所述第二读取使能信号被使能。
10.根据权利要求1所述的半导体器件，其中，所述连接部分包括传输门，所述传输门响应于测试模式中被使能的测试模式信号而导通。
11.一种半导体器件，包括：
第一选择单元，其适用于将测试数据选通信号或第一数据选通信号作为第一选择选通信号输出；
第一输入驱动器，其适用于响应于第一写入使能信号而驱动通过第一焊盘输入至所述第一输入驱动器的数据以产生第一内部输入数据；
第一数据锁存器单元，其适用于同步于所述第一选择选通信号而锁存所述第一内部输入数据，并且适用于将锁存的数据储存在第一单元块中；
第二选择单元，其适用于将所述测试数据选通信号或第二数据选通信号作为第二选择选通信号输出；
第二输入驱动器，其适用于响应于第二写入使能信号而驱动通过第二焊盘输入至所述第二输入驱动器的数据以产生第二内部输入数据；
第二数据锁存器单元，其适用于同步于所述第二选择选通信号而锁存所述第二内部输入数据，并且适用于将锁存的数据储存在第二单元块中；
连接部分，其适用于在测试模式下将所述第一焊盘和所述第二焊盘彼此直接连接；
第三焊盘，在非所述测试模式下执行所述第一单元块的写入操作时所述第一数据选通信号被施加至所述第三焊盘；以及
第四焊盘，在非所述测试模式下执行所述第二单元块的写入操作时所述第二数据选通信号被施加至所述第四焊盘。
12.根据权利要求11所述的半导体器件，还包括测试焊盘部分，其中在测试模式下所述测试数据选通信号被施加至所述测试焊盘部分。
13.根据权利要求11所述的半导体器件，还包括：
第一输出驱动器，其适用于响应于第一读取使能信号而驱动储存在所述第一单元块中的第一内部输出数据以将被驱动的信号输出至所述第一焊盘；以及
第二输出驱动器，其适用于响应于第二读取使能信号而驱动储存在所述第二单元块中的第二内部输出数据以将被驱动的信号输出至所述第二焊盘。
14.根据权利要求13所述的半导体器件，
其中，当执行所述第一单元块的写入操作时，所述第一写入使能信号被使能；
其中，当执行所述第一单元块的读取操作时，所述第一读取使能信号被使能；
其中，当执行所述第二单元块的写入操作时，所述第二写入使能信号被使能；
其中，当执行所述第二单元块的读取操作时，所述第二读取使能信号被使能。
15.一种半导体系统，包括：
第一半导体器件，其适用于产生地址信号、命令信号、模式数据以及测试数据选通信号，并且适用于接收验证数据；以及
第二半导体器件，其包括第一单元块和测试焊盘部分，所述第一单元块适用于接收并储存所述模式数据，所述测试焊盘部分适用于接收所述测试数据选通信号，
其中，在测试模式下，所述第二半导体器件将储存在所述第一单元块中的数据作为所述验证数据输出，以及
其中，所述验证数据被传输至所述第一半导体器件，并且所述第二半导体器件包括连接部分，所述连接部分适用于在测试模式下将第一焊盘和第二焊盘直接连接；
其中，所述第二半导体器件还包括：
第一数据输入/输出I/O部分，其适用于在测试模式下执行所述第一单元块的读取操作时将储存在所述第一单元块中的数据输出至第一焊盘；以及
第二数据I/O部分，其适用于在所述测试模式下执行第二单元块的写入操作时同步于所述测试数据选通信号而将通过所述连接部分从所述第二焊盘输出的数据储存在所述第二单元块中，并且适用于在所述测试模式下执行所述第二单元块的读取操作时将储存在所述第二单元块中的数据作为所述验证数据通过所述第二焊盘输出；
其中，所述第一数据I/O部分包括第三焊盘，其中在非所述测试模式下执行所述第一单元块的写入操作时第一数据选通信号被施加至所述第三焊盘；以及
其中，所述第二数据I/O部分包括第四焊盘，其中在非所述测试模式下执行所述第二单元块的写入操作时第二数据选通信号被施加至所述第四焊盘。
16.根据权利要求15所述的半导体系统，其中，所述第一半导体器件接收所述验证数据以控制所述测试数据选通信号的时序。
CN201410060407.3A 2013-12-24 2014-02-21 半导体器件和包括半导体器件的半导体系统 Active CN104733007B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020130162039A KR102076858B1 (ko) 2013-12-24 2013-12-24 반도체장치 및 이를 포함하는 반도체시스템
KR10-2013-0162039 2013-12-24

Publications (2)

Publication Number Publication Date
CN104733007A CN104733007A (zh) 2015-06-24
CN104733007B true CN104733007B (zh) 2019-05-07

Family

ID=53400756

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410060407.3A Active CN104733007B (zh) 2013-12-24 2014-02-21 半导体器件和包括半导体器件的半导体系统

Country Status (3)

Country Link
US (1) US9293225B2 (zh)
KR (1) KR102076858B1 (zh)
CN (1) CN104733007B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160025956A (ko) * 2014-08-28 2016-03-09 에스케이하이닉스 주식회사 반도체장치 및 이를 포함하는 반도체시스템
KR20170068718A (ko) * 2015-12-09 2017-06-20 에스케이하이닉스 주식회사 반도체장치 및 반도체시스템
KR102441013B1 (ko) * 2015-12-28 2022-09-08 에스케이하이닉스 주식회사 메모리 회로 및 이를 포함하는 적층형 메모리 시스템
KR102298923B1 (ko) 2017-05-24 2021-09-08 에스케이하이닉스 주식회사 반도체 장치, 테스트 방법 및 이를 포함하는 시스템
US11579799B2 (en) * 2020-03-18 2023-02-14 Micron Technology, Inc. Dynamic selection of cores for processing responses

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7120067B2 (en) * 2005-03-14 2006-10-10 Infineon Technologies Ag Memory with data latching circuit including a selector
US8176370B2 (en) * 2003-09-12 2012-05-08 Broadcom Corporation Method and system for direct access memory testing of an integrated circuit
CN102768860A (zh) * 2011-05-02 2012-11-07 海力士半导体有限公司 集成电路的监控装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5983375A (en) * 1995-12-27 1999-11-09 Samsung Electronics, Co., Ltd. Multi-bit test circuit and method thereof
US5825782A (en) * 1996-01-22 1998-10-20 Micron Technology, Inc. Non-volatile memory system including apparatus for testing memory elements by writing and verifying data patterns
US6233182B1 (en) * 1997-04-16 2001-05-15 Hitachi, Ltd. Semiconductor integrated circuit and method for testing memory
KR100238256B1 (ko) * 1997-12-03 2000-01-15 윤종용 직접 억세스 모드 테스트를 사용하는 메모리 장치 및 테스트방법
JP4075140B2 (ja) * 1998-06-25 2008-04-16 富士通株式会社 電子装置及び半導体記憶装置
US6405150B1 (en) * 1999-08-31 2002-06-11 Unisys Corporation Program storage device containing instructions that are spaced apart by unused bits that end on word boundaries and which generate chip testing bit streams of any length
US7313740B2 (en) * 2002-07-25 2007-12-25 Inapac Technology, Inc. Internally generating patterns for testing in an integrated circuit device
US7386768B2 (en) * 2003-06-05 2008-06-10 Intel Corporation Memory channel with bit lane fail-over
US6922367B2 (en) * 2003-07-09 2005-07-26 Micron Technology, Inc. Data strobe synchronization circuit and method for double data rate, multi-bit writes
KR100624576B1 (ko) * 2004-06-11 2006-09-19 삼성전자주식회사 허브를 갖는 메모리 모듈을 테스트하는 방법 및 이를수행하기 위한 메모리 모듈의 허브
JP4914771B2 (ja) * 2007-06-01 2012-04-11 エルピーダメモリ株式会社 半導体装置
KR100952438B1 (ko) * 2008-02-29 2010-04-14 주식회사 하이닉스반도체 반도체 메모리 장치
KR100927409B1 (ko) * 2008-04-30 2009-11-19 주식회사 하이닉스반도체 반도체 소자와 그의 구동 방법
JP5593053B2 (ja) 2009-10-09 2014-09-17 ピーエスフォー ルクスコ エスエイアールエル 半導体装置
JP5499808B2 (ja) * 2010-03-19 2014-05-21 富士通セミコンダクター株式会社 受信回路、受信回路の制御方法及び受信回路の試験方法
JP2012038377A (ja) * 2010-08-05 2012-02-23 Elpida Memory Inc 半導体装置及びその試験方法
US8595575B2 (en) * 2010-12-30 2013-11-26 Hynix Semiconductor Inc. Semiconductor memory device, test circuit, and test operation method thereof
KR20120119960A (ko) 2011-04-21 2012-11-01 삼성전자주식회사 마이크로 범프 연결성을 테스트할 수 있는 반도체 장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8176370B2 (en) * 2003-09-12 2012-05-08 Broadcom Corporation Method and system for direct access memory testing of an integrated circuit
US7120067B2 (en) * 2005-03-14 2006-10-10 Infineon Technologies Ag Memory with data latching circuit including a selector
CN102768860A (zh) * 2011-05-02 2012-11-07 海力士半导体有限公司 集成电路的监控装置

Also Published As

Publication number Publication date
KR102076858B1 (ko) 2020-02-12
US20150179283A1 (en) 2015-06-25
US9293225B2 (en) 2016-03-22
CN104733007A (zh) 2015-06-24
KR20150074352A (ko) 2015-07-02

Similar Documents

Publication Publication Date Title
CN104733007B (zh) 半导体器件和包括半导体器件的半导体系统
US8648339B2 (en) Semiconductor device including first semiconductor chip including first pads connected to first terminals, and second semiconductor chip including second pads connected to second terminals
KR102092745B1 (ko) 반도체 장치 및 이의 테스트 방법
CN110534500A (zh) 半导体器件和包括半导体器件的存储模块
US20190088348A1 (en) Memory test control for stacked ddr memory
CN102543206A (zh) 半导体存储器件及其测试电路和测试操作方法
US9263371B2 (en) Semiconductor device having through-silicon via
CN110060714A (zh) 半导体器件以及包括其的半导体系统
CN103377713B (zh) 半导体器件和包括半导体器件的半导体系统
US9959184B2 (en) Input/output (I/O) line test device and method for controlling the same
US8896340B2 (en) Semiconductor modules
US20200133669A1 (en) Techniques for dynamic proximity based on-die termination
CN105702298B (zh) 半导体器件和包括所述半导体器件的半导体系统
CN104425420B (zh) 半导体芯片、包括其的半导体芯片封装体和半导体系统
KR20170016582A (ko) 복수의 전원을 사용하는 메모리 장치 및 이를 포함하는 시스템
JP4643691B2 (ja) 半導体集積回路装置
US9859020B2 (en) Semiconductor devices
CN112912864B (zh) 用于对闪存模块直接访问的方法和系统
CN104576577B (zh) 包括穿通孔的半导体装置
CN108511026B (zh) 检查电路、半导体存储元件、半导体装置以及连接检查方法
US9805824B2 (en) Semiconductor devices and semiconductor systems
CN105373500A (zh) 半导体器件和包括半导体器件的半导体系统
US9761327B2 (en) Semiconductor devices to store test data in memory cell array
CN109426640A (zh) 封装模块以及测试包括在封装模块中的芯片的操作的方法
CN103531251A (zh) 一种多芯片封装系统

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant