KR20170068718A - 반도체장치 및 반도체시스템 - Google Patents

반도체장치 및 반도체시스템 Download PDF

Info

Publication number
KR20170068718A
KR20170068718A KR1020150175453A KR20150175453A KR20170068718A KR 20170068718 A KR20170068718 A KR 20170068718A KR 1020150175453 A KR1020150175453 A KR 1020150175453A KR 20150175453 A KR20150175453 A KR 20150175453A KR 20170068718 A KR20170068718 A KR 20170068718A
Authority
KR
South Korea
Prior art keywords
local line
enable signal
line
response
data
Prior art date
Application number
KR1020150175453A
Other languages
English (en)
Inventor
이현규
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020150175453A priority Critical patent/KR20170068718A/ko
Priority to US15/088,267 priority patent/US9659611B1/en
Priority to CN201610480010.9A priority patent/CN106856100B/zh
Publication of KR20170068718A publication Critical patent/KR20170068718A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1063—Control signal output circuits, e.g. status or busy flags, feedback command signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • G11C7/1009—Data masking during input/output
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4093—Input/output [I/O] data interface arrangements, e.g. data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/065—Differential amplifiers of latching type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1045—Read-write mode select circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1072—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers for memories with random access ports synchronised on clock signal pulse trains, e.g. synchronous memories, self timed memories
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1084—Data input buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1096—Write circuits, e.g. I/O line write drivers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4097—Bit-line organisation, e.g. bit-line layout, folded bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Databases & Information Systems (AREA)
  • Dram (AREA)

Abstract

반도체시스템은 커맨드 및 마스크커맨드를 출력하는 제1 반도체장치 및 상기 커맨드 및 상기 마스크커맨드에 응답하여 제1 마스크라이트동작이 수행되는 경우 제1 글로벌라인에 실린 데이터에 따라 제1 로컬라인을 구동하고, 제2 로컬라인을 센싱 및 증폭하는 제2 반도체장치를 포함한다.

Description

반도체장치 및 반도체시스템{SEMICONDUCTOR DEVICE AND SEMICONDUCTOR SYSTEM}
본 발명은 마스크동작을 수행하는 반도체장치 및 반도체시스템에 관한 것이다.
일반적으로, 데이터 입출력라인은 반도체메모리장치 내부에서 데이터 전송을 위해 사용되고 있다. 메모리코어에 포함되는 메모리셀의 데이터는 비트라인에 전송되어 비트라인센스앰프를 통해 센싱 및 증폭되고, 비트라인에 실린 데이터는 로컬라인을 경유하여 글로벌라인으로 전송된다. 통상적으로 글로벌라인은 다수의 뱅크에 걸쳐 글로벌하게 배치되어 데이터패드와 메모리코어 사이의 데이터 전송을 담당한다. 여기서, 글로벌라인과 로컬라인사이의 데이터전송을 위한 회로가 필요하다. 디램(DRAM)의 경우 리드동작에서 로컬라인에 실린 데이터를 글로벌라인으로 전송하기 위해서 입출력센스앰프가 사용되고, 라이트동작에서는 글로벌라인에 실린 데이터를 로컬라인에 전송하기 위해 라이트드라이버가 사용된다.
한편, 반도체메모리장치는 리드동작 또는 라이트동작시 데이터 전송경로를 원하는 만큼 차단하여 데이터 진행을 가로막는 마스크동작을 제공한다. 이러한 마스크동작은 연속적으로 입출력되는 데이터를 마스킹하여 원하는 데이터만 리드 또는 라이트하기 위해 사용된다.
본 발명은 라이트동작시 마스크동작을 수행하는 반도체장치 및 반도체시스템을 제공한다.
이를 위해 본 발명은 커맨드 및 마스크커맨드를 출력하는 제1 반도체장치 및 상기 커맨드 및 상기 마스크커맨드에 응답하여 제1 마스크라이트동작이 수행되는 경우 제1 글로벌라인에 실린 데이터에 따라 제1 로컬라인을 구동하고, 제2 로컬라인을 센싱 및 증폭하는 제2 반도체장치를 포함하는 반도체시스템을 제공한다.
또한, 본 발명은 라이트신호, 리드신호 및 내부마스크신호에 응답하여 제1 라이트인에이블신호, 제2 라이트인에이블신호, 제1 리드인에이블신호 및 제2 리드인에이블신호를 생성하는 제어신호생성회로 및 상기 제1 및 제2 라이트인에이블신호에 응답하여 제1 및 제2 글로벌라인에 실린 데이터에 따라 제1 및 제2 로컬라인을 구동하고, 상기 제1 및 제2 리드인에이블신호에 응답하여 제1 및 제2 로컬라인을 센싱 및 증폭하는 데이터입출력회로를 포함하되, 제1 마스크라이트동작이 수행되는 경우 상기 데이터입출력회로는 상기 제1 라이트인에이블신호에 응답하여 상기 제1 글로벌라인에 실린 데이터에 따라 상기 제1 로컬라인을 구동하고, 상기 제2 리드인에이블신호에 응답하여 상기 제2 로컬라인을 센싱 및 증폭하는 반도체장치를 제공한다.
또한, 본 발명은 제1 라이트인에이블신호에 응답하여 제1 글로벌라인에 실린 데이터에 따라 제1 로컬라인을 구동하고, 제1 리드인에이블신호에 응답하여 제1 로컬라인을 센싱 및 증폭하는 제1 데이터입출력회로 및 제2 라이트인에이블신호에 응답하여 제2 글로벌라인에 실린 데이터에 따라 제2 로컬라인을 구동하고, 제2 리드인에이블신호에 응답하여 제2 로컬라인을 센싱 및 증폭하는 제2 데이터입출력회로를 포함하되, 제1 마스크라이트동작이 수행되는 경우 상기 제1 라이트인에이블신호 및 상기 제2 리드인에이블신호가 인에이블되는 반도체장치를 제공한다.
본 발명에 의하면 라이트동작시 마스크동작을 수행하는 경우 리드동작시 사용되는 입출력센스앰프로 라이트되지 않는 로컬라인을 센싱 및 증폭하여 커플링현상으로 인하여 라이트되지 않는 로컬라인의 데이터가 뒤집히는 현상을 방지할 수 있는 효과가 있다.
도 1은 본 발명의 일 실시예에 따른 반도체시스템의 구성을 도시한 블럭도이다.
도 2는 도 1에 도시된 반도체시스템에 포함된 제1 데이터입출력회로의 일 실시예에 따른 블럭도이다.
도 3은 도 2에 도시된 제1 데이터입출력회로에 포함된 제1 라이트드라이버의 일 실시예에 따른 블럭도이다.
도 4는 도 3에 도시된 제1 라이트드라이버에 포함된 데이터증폭부의 일 실시예에 따른 회로도이다.
도 5는 도 3에 도시된 제1 라이트드라이버에 포함된 데이터구동부의 일 실시예에 따른 회로도이다.
도 6은 도 2에 도시된 제1 데이터입출력회로에 포함된 제1 센스앰프회로의 일 실시예에 따른 블럭도이다.
도 7은 도 6에 도시된 제1 센스앰프회로에 포함된 로컬라인센스앰프부의 일 실시예에 따른 회로도이다.
도 8은 도 1에 도시된 반도체시스템에 포함된 제2 데이터입출력회로의 일 실시예에 따른 블럭도이다.
도 9는 도 1 내지 도 8에 도시된 반도체시스템의 동작을 설명하기 위한 타이밍도이다.
도 10은 도1 내지 도9에 도시된 반도체장치 및 반도체시스템이 적용된 전자시스템의 일 실시예에 따른 구성을 도시한 도면이다.
이하, 실시예를 통하여 본 발명을 더욱 상세히 설명하기로 한다. 이들 실시예는 단지 본 발명을 예시하기 위한 것이며, 본 발명의 권리 보호 범위가 이들 실시예에 의해 제한되는 것은 아니다.
도 1에 도시된 바와 같이, 본 발명의 일실시예에 따른 반도체시스템은 제1 반도체장치(11) 및 제2 반도체장치(12)로 구성될 수 있다.
제1 반도체장치(11)는 커맨드(CMD), 마스크커맨드(DM)를 출력할 수 있다. 제1 반도체장치(11)는 전송데이터(TD)를 입출력 할 수 있다. 커맨드(CMD)는 다수의 비트를 포함할 수 있다. 커맨드(CMD)는 제2 반도체장치(12)에 대한 라이트동작 또는 리드동작에 대한 정보를 포함할 수 있다. 실시예에 따라 커맨드(CMD)는 어드레스(미도시)와 동일한 전송라인을 통해 전송될 수 있다. 마스크커맨드(DM)는 제2 반도체장치(12)의 마스크동작에 대한 정보를 포함할 수 있다. 마스크커맨드(DM)는 다수의 비트로 구성되어 제1 내부마스크신호(IDM<1>) 및 제2 내부마스크신호(IDM<2>)에 각각 대응되는 비트를 포함할 수 있다. 전송데이터(TD)는 다수의 비트로 구성되어 제1 글로벌라인(GIO1) 및 제2 글로벌라인(GIO2)에 각각 대응되는 비트를 포함하여 데이터를 입출력할 수 있다.
제2 반도체장치(12)는 커맨드디코더(13), 내부마스크신호생성회로(14), 제어신호생성회로(15), 데이터패드(16), 데이터입출력회로(17) 및 메모리코어회로(18)를 포함할 수 있다.
커맨드디코더(13)는 커맨드(CMD)를 입력받아 디코딩하여 라이트신호(WT) 및 리드신호(RD)를 생성할 수 있다. 라이트신호(WT)는 제2 반도체장치(12)에 대한 라이트동작이 수행되는 경우 생성될 수 있다. 리드신호(RD)는 제2 반도체장치(12)에 대한 리드동작이 수행되는 경우 생성될 수 있다.
내부마스크신호생성회로(14)는 마스크커맨드(DM)에 응답하여 제1 및 제2 내부마스크신호(IDM<1:2>)를 생성할 수 있다. 제1 내부마스크신호(IDM<1>)는 제1 글로벌라인에 대한 마스크동작이 수행되는 경우 인에이블될 수 있다. 제2 내부마스크신호(IDM<2>)는 제2 글로벌라인(GIO2)에 대한 마스크동작이 수행되는 경우 인에이블될 수 있다.
제어신호생성회로(15)는 라이트신호(WT), 리드신호(RD), 제1 내부마스크신호(IDM<1>) 및 제2 내부마스크신호(IDM<2>)에 응답하여 제1 라이트인에이블신호(BWEN<1>), 제2 라이트인에이블신호(BWEN<2>), 제1 리드인에이블신호(IOSAEN<1>) 및 제2 리드인에이블신호(IOSAEN<2>)를 생성할 수 있다. 제1 라이트인에이블신호(BWEN<1>)는 라이트신호(WT)가 인에이블되고, 제1 내부마스크신호(IDM<1>)가 디스에이블되는 경우 인에이블될 수 있다. 제2 라이트인에이블신호(BWEN<2>)는 라이트신호(WT)가 인에이블되고, 제2 내부마스크신호(IDM<2>)가 디스에이블되는 경우 인에이블될 수 있다. 제1 리드인에이블신호(IOSAEN<1>)는 리드신호(RD)가 입력되는 경우 인에이블될 수 있다. 제1 리드인에이블신호(IOSAEN<1>)는 라이트신호(WT)가 인에이블 되고, 제1 내부마스크신호(IDM<1>)가 인에이블 되어 제1 글로벌라인(GIO1)에 대한 마스크동작이 수행되는 경우 인에이블 될 수 있다. 제2 리드인에이블신호(IOSAEN<2>)는 리드신호(RD)가 인에이블되는 경우 인에이블될 수 있다. 제2 리드인에이블신호(IOSAEN<2>)는 라이트신호(WT)가 인에이블 되고, 제2 내부마스크신호(IDM<2>)가 인에이블되어 제2 글로벌라인(GIO2)에 대한 마스크동작이 수행되는 경우 인에이블 될 수 있다.
제어신호생성회로(15)는 제1 글로벌라인(GIO1)에 실린 데이터에 따라 제1 로컬라인(LIO1) 및 제1 반전로컬라인(LIO1B)을 구동하고, 제2 글로벌라인(GIO2)에 실린 데이터에 따라 제2 로컬라인(LIO2) 및 제2 반전로컬라인(LIO2B)을 구동하는 라이트동작에서 인에이블되는 제1 라이트인에이블신호(BWEN<1>) 및 제2 라이트인에이블신호(BWEN<2>)를 생성할 수 있다.
제어신호생성회로(15)는 제1 글로벌라인(GIO1)에 실린 데이터에 따라 제1 로컬라인(LIO1) 및 제1 반전로컬라인(LIO1B)을 구동하고, 제2 글로벌라인(GIO2)에 실린 데이터에 따라 제2 로컬라인(LIO2) 및 제2 반전로컬라인(LIO2B)을 구동하는 동작을 차단하며, 제2 로컬라인(LIO2) 및 제2 반전로컬라인(LIO2B)을 센싱 및 증폭하는 제1 마스크라이트동작에서 인에이블되는 제1 라이트인에이블신호(BWEN<1>) 및 제2 센스앰프인에이블(IOSAEN<2>)를 생성할 수 있다.
제어신호생성회로(15)는 제1 글로벌라인(GIO1)에 실린 데이터에 따라 제1 로컬라인(LIO1) 및 제1 반전로컬라인(LIO1B)을 구동하는 동작을 차단하고, 제1 로컬라인(LIO1) 및 제1 반전로컬라인(LIO1B)을 센싱 및 증폭하며, 제2 글로벌라인(GIO2)에 실린 데이터에 따라 제2 로컬라인(LIO2) 및 제2 반전로컬라인(LIO2B)을 구동하는 제2 마스크라이트동작에서 인에이블되는 제1 리드인에이블신호(IOSAEN<1>) 및 제2 라이트인에이블신호(BWEN<2>)를 생성할 수 있다.
제어신호생성회로(15)는 제1 로컬라인(LIO1) 및 제1 반전로컬라인(LIO1B)을 센싱 및 증폭하고, 제1 로컬라인(LIO1) 및 제1 반전로컬라인(LIO1B)에 실린 데이터에 따라 제1 글로벌라인(GIO1)을 구동하며, 제2 로컬라인(LIO2) 및 제2 반전로컬라인(LIO2B)을 센싱 및 증폭하고, 제2 로컬라인(LIO2) 및 제2 반전로컬라인(LIO2B)에 실린 데이터에 따라 제2 글로벌라인(GIO2)을 구동하는 리드동작에서 인에이블 되는 제1 리드인에이블신호(IOSAEN<1>) 및 제2 리드인에이블신호(IOSAEN<2>)를 생성할 수 있다.
데이터패드(16)는 전송데이터(TD)를 입력받아 제1 글로벌라인(GIO1) 및 제2 글로벌라인(GIO2)으로 전달하거나, 제1 글로벌라인(GIO1) 및 제2 글로벌라인(GIO2)에 실린 데이터를 전송데이터(TD)로 전달할 수 있다.
데이터입출력회로(17)는 제1 데이터입출력회로(171) 및 제2 데이터입출력회로(172)를 포함할 수 있다.
제1 데이터입출력회로(171)는 제1 라이트인에이블신호(BWEN<1>)가 인에이블되는 경우 제1 글로벌라인(GIO1)에 실린 데이터에 따라 제1 로컬라인(LIO1) 및 제1 반전로컬라인(LIO1B)를 구동하고, 제1 리드인에이블신호(IOSAEN<1>)가 인에이블되는 경우 제1 로컬라인(LIO1) 및 제1 반전로컬라인(LIO1B)을 센싱 및 증폭할 수 있다. 제1 데이터입출력회로(171)는 라이트동작 및 제1 마스크라이트동작에서 제1 라이트인에이블신호(BWEN<1>)가 인에이블되는 경우 제1 글로벌라인(GIO1)에 실린 데이터에 따라 제1 로컬라인(LIO1) 및 제1 반전로컬라인(LIO1B)을 구동할 수 있다. 제1 데이터입출력회로(171)는 리드동작 및 제2 마스크라이트동작에서 인에이블되는 제1 리드인에이블신호(IOSAEN<1>)에 응답하여 제1 로컬라인(LIO1) 및 제1 반전로컬라인(LIO1B)을 센싱 및 증폭하고, 제1 로컬라인(LIO1) 및 제1 반전로컬라인(LIO1B)에 실린 데이터에 따라 제1 글로벌라인(GIO1)을 구동할 수 있다.
제2 데이터입출력회로(172)는 제2 라이트인에이블신호(BWEN<2>)가 인에이블되는 경우 제2 글로벌라인(GIO2)에 실린 데이터에 따라 제2 로컬라인(LIO2) 및 제2 반전로컬라인(LIO2B)를 구동하고, 제2 리드인에이블신호(IOSAEN<2>)가 인에이블되는 경우 제2 로컬라인(LIO2) 및 제2 반전로컬라인(LIO2B)을 센싱 및 증폭할 수 있다. 제2 데이터입출력회로(172)는 라이트동작 및 제2 마스크라이트동작에서 제2 라이트인에이블신호(BWEN<2>)가 인에이블되는 경우 제2 글로벌라인(GIO2)에 실린 데이터에 따라 제2 로컬라인(LIO2) 및 제2 반전로컬라인(LIO2B)을 구동할 수 있다. 제1 데이터입출력회로(172)는 리드동작 및 제1 마스크라이트동작에서 인에이블되는 제2 리드인에이블신호(IOSAEN<2>)에 응답하여 제2 로컬라인(LIO2) 및 제2 반전로컬라인(LIO2B)을 센싱 및 증폭하고, 제2 로컬라인(LIO2) 및 제2 반전로컬라인(LIO2B)에 실린 데이터에 따라 제2 글로벌라인(GIO2)을 구동할 수 있다.
메모리코어회로(18)는 라이트동작 또는 리드동작이 수행되는 경우 어드레스(미도시)에 따라서 제1 로컬라인(LIO1), 제1 반전로컬라인(LIO1B), 제2 로컬라인(LIO2) 및 제2 반전로컬라인(LIO2B)과 연결되는 비트라인(미도시)을 각각 포함할 수 있다. 메모리코어회로(18)는 라이트동작이 수행되는 경우 제1 로컬라인(LIO1) 및 제1 반전로컬라인(LIO1B)에 실린 데이터를 제1 비트라인쌍(미도시)에 전달하여 제1 메모리셀(미도시)에 저장하고, 제2 로컬라인(LIO2) 및 제2 반전로컬라인(LIO2B)에 실린 데이터를 제2 비트라인쌍(미도시)에 전달하여 제2 메모리셀(미도시)에 저장할 수 있다. 메모리코어회로(18)는 리드동작이 수행되는 경우 제1 메모리셀(미도시)과 제1 비트라인(미도시)간에 차지쉐어링(Charge sharing)현상이 발생되고, 제1 비트라인(미도시)의 전하는 다시 제1 로컬라인(LIO1)과 차지쉐어링(Charge sharing)이 발생할 수 있다. 또한, 메모리코어회로(18)는 리드동작이 수행되는 경우 제2 메모리셀(미도시)과 제2 비트라인(미도시)간에 차지쉐어링(Charge sharing)현상이 발생되고, 제2 비트라인(미도시)의 전하는 다시 제2 로컬라인(LIO1)과 차지쉐어링(Charge sharing)이 발생할 수 있다.
도 2를 참고하면, 제1 데이터입출력회로(171)는 제1 라이트드라이버(21) 및 제1 센스앰프회로(22)를 포함할 수 있다.
제1 라이트드라이버(21)는 제1 라이트인에이블신호(BWEN<1>)에 응답하여 제1 글로벌라인(GIO1)에 실린 데이터에 따라 제1 로컬라인(LIO1) 및 제1 반전로컬라인(LIO1B)을 구동할 수 있다. 좀 더 구체적으로, 제1 라이트드라이버(21)는 제1 라이트인에이블신호(BWEN<1>)가 인에이블되고, 제1 글로벌라인(GIO1)에 로직하이레벨의 데이터가 실린 경우 제1 로컬라인(LIO1)을 로직하이레벨로 구동하고 제1 반전로컬라인(LIO1B)을 로직로우레벨로 구동할 수 있다. 제1 라이트드라이버(21)는 제1 라이트인에이블신호(BWEN<1>)가 인에이블되고, 제1 글로벌라인(GIO1)에 로직로우레벨의 데이터가 실린 경우 제1 로컬라인(LIO1)을 로직로우레벨로 구동하고 제1 반전로컬라인(LIO1B)을 로직하이레벨로 구동할 수 있다. 제1 글로벌라인(GIO1)의 로직레벨에 따라 제1 로컬라인(LIO1) 및 제1 반전로컬라인(LIO1B)이 구동되는 논리레벨은 실시예에 따라 다양하게 설정할 수 있다. 제1 라이트드라이버(21)는 제1 라이트인에이블신호(BWEN<1>)가 디스에이블되는 경우 제1 글로벌라인(GIO1)에 실린 데이터에 따라 제1 로컬라인(LIO1) 및 제1 반전로컬라인(LIO1B)을 구동하는 동작을 차단할 수 있다.
제1 센스앰프회로(22)는 제1 리드인에이블신호(IOSAEN<1>)에 응답하여 제1 로컬라인(LIO1) 및 제1 반전로컬라인(LIO1B)의 데이터를 센싱 및 증폭하고, 제1 로컬라인(LIO1)의 데이터 및 제1 반전로컬라인(LIO1B)의 데이터에 따라 제1 글로벌라인(GIO1)을 구동할 수 있다. 좀 더 구체적으로, 제1 센스앰프회로(22)는 리드동작 또는 라이트동작에서 메모리코어회로(18)에 포함된 메모리셀(미도시)과 제1 로컬라인(LIO1) 또는 제1 반전로컬라인(LIO1B)이 차지쉐어링 되는 경우 제1 로컬라인(LIO1) 및 제1 반전로컬라인(LIO1B)을 센싱 및 증폭할 수 있다. 제1 센스앰프회로(22)는 제1 로컬라인(LIO1) 및 제2 로컬라인(LIO1B)의 데이터를 입력받아 제1 글로벌라인(GIO1)을 구동할 수 있다. 제1 센스앰프회로(22)는 제1 로컬라인(LIO1)이 로직하이레벨로 증폭되고, 제1 반전로컬라인(LIO1B)이 로직로우레벨로 증폭되는 경우 제1 글로벌라인(GIO1)을 로직하이레벨로 구동할 수 있다. 제1 센스앰프회로(22)는 제1 로컬라인(LIO1)이 로직로우레벨로 증폭되고, 제1 반전로컬라인(LIO1B)이 로직하이레벨로 증폭되는 경우 제1 글로벌라인(GIO1)을 로직로우레벨로 구동할 수 있다. 제1 로컬라인(LIO1) 및 제1 반전로컬라인(LIO1B)의 로직레벨에 따라 제1 글로벌라인(GIO1)이 구동되는 논리레벨은 실시예에 따라 다양하게 설정할 수 있다.
도 3을 참고하면, 제1 라이트드라이버(21)는 데이터입력부(31), 데이터증폭부(32) 및 데이터구동부(33)를 포함할 수 있다.
데이터입력부(31)는 제1 글로벌라인(GIO1)에 실린 데이터를 입력받아 입력데이터(DIN) 및 반전입력데이터(DINB)를 생성할 수 있다. 데이터입력부(31)는 제1 글로벌라인(GIO1)에 로직하이레벨의 데이터가 실린 경우 로직하이레벨의 입력데이터(DIN) 및 로직로우레벨의 반전입력데이터(DINB)를 생성할 수 있다. 데이터입력부(31)는 제1 글로벌라인(GIO1)에 로직로우레벨의 데이터가 실린 경우 로직로우레벨의 입력데이터(DIN) 및 로직하이레벨의 반전입력데이터(DINB)를 생성할 수 있다. 제1 글로벌라인(GIO1)에 실린 데이터에 따라 생성되는 입력데이터(DIN) 및 반전입력데이터(DINB)의 논리레벨은 실시예에 따라 다양하게 설정할 수 있다.
데이터증폭부(32)는 제1 라이트인에이블신호(BWEN<1>)에 응답하여 입력데이터(DIN) 및 반전입력데이터(DINB)에 따라 래치데이터(LAT), 반전래치데이터(LATB), 구동데이터(DRV) 및 반전구동데이터(DRVB)를 생성할 수 있다. 데이터증폭부(32)는 제1 라이트인에이블신호(BWEN<1>)가 인에이블되는 경우 로직하이레벨의 입력데이터(DIN) 및 로직로우레벨의 반전입력데이터(DINB)에 응답하여 로직로우레벨의 래치데이터(LAT), 로직하이레벨의 반전래치데이터(LATB), 로직로우레벨의 구동데이터(DRV), 로직하이레벨의 반전구동데이터(DRVB)를 생성할 수 있다. 데이터증폭부(32)는 제1 라이트인에이블신호(BWEN<1>)가 인에이블되는 경우 로직로우레벨의 입력데이터(DIN) 및 로직하이레벨의 반전입력데이터(DINB)에 응답하여 로직하이레벨의 래치데이터(LAT), 로직로우레벨의 반전래치데이터(LATB), 로직하이레벨의 구동데이터(DRV), 로직로우레벨의 반전구동데이터(DRVB)를 생성할 수 있다. 입력데이터(DIN) 및 반전입력데이터(DINB)에 따라 생성되는 래치데이터(LAT), 반전래치데이터(LATB), 구동데이터(DRV) 및 반전구동데이터(DRVB)의 논리레벨은 실시예에 따라 다양하게 설정할 수 있다.
데이터구동부(33)는 라이트프리차지신호(LIOPCG)에 응답하여 래치데이터(LAT), 반전래치데이터(LATB), 구동데이터(DRV) 및 반전구동데이터(DRVB)에 따라 제1 로컬라인(LIO1) 및 제1 반전로컬라인(LIO1B)을 구동할 수 있다. 라이트프리차지신호(LIOPCG)는 라이트동작이 수행되기 전에 인에이블되고, 라이트동작이 수행되는 경우 디스에이블되도록 설정될 수 있다. 데이터구동부(33)는 라이트프리차지신호(LIOPCG)가 인에이블되는 경우 제1 로컬라인(LIO1) 및 제1 반전로컬라인(LIO1B)을 프리차지전압으로 프리차지시킬 수 있다. 프리차지전압의 레벨은 실시예에 따라 다양하게 설정할 수 있다. 데이터구동부(33)는 라이트프리차지신호(LIOPCG)가 디스에이블되는 경우 래치데이터(LAT), 반전래치데이터(LATB), 구동데이터(DRV) 및 반전구동데이터(DRVB)에 따라 제1 로컬라인(LIO1) 및 제1 반전로컬라인(LIO1B)을 구동할 수 있다. 데이터구동부(33)는 라이트프리차지신호(LIOPCG)가 디스에이블되는 경우 로직로우레벨의 래치데이터(LAT), 로직하이레벨의 반전래치데이터(LATB), 로직로우레벨의 구동데이터(DRV), 로직하이레벨의 반전구동데이터(DRVB)에 응답하여 제1 로컬라인(LIO)을 로직하이레벨로 구동하고 제1 반전로컬라인(LIO1B)을 로직로우레벨로 구동할 수 있다. 데이터구동부(33)는 라이트프리차지신호(LIOPCG)가 디스에이블되는 경우 로직하이레벨의 래치데이터(LAT), 로직로우레벨의 반전래치데이터(LATB), 로직하이레벨의 구동데이터(DRV), 로직로우레벨의 반전구동데이터(DRVB)에 응답하여 제1 로컬라인(LIO)을 로직로우레벨로 구동하고 제1 반전로컬라인(LIO1B)을 로직하이레벨로 구동할 수 있다. 래치데이터(LAT), 반전래치데이터(LATB), 구동데이터(DRV) 및 반전구동데이터(DRVB)에 따라 구동되는 제1 로컬라인(LIO1) 및 제1 반전로컬라인(LIO1B)의 로직레벨은 실시예에 따라 다양하게 설정할 수 있다.
도 4를 참고하면, 데이터증폭부(32)는 데이터감지부(41), 제1 반전버퍼부(42), 제2 반전버퍼부(43) 및 리셋부(44)를 포함할 수 있다.
데이터감지부(41)는 제1 라이트인에이블신호(BWEN<1>)에 응답하여 입력데이터(DIN) 및 반전입력데이터(DINB)에 따라 래치신호(LAT) 및 반전래치신호(LATB)를 생성할 수 있다. 데이터감지부(41)는 제1 라이트인에이블신호(BWEN<1>)가 로직하이레벨로 인에이블되는 경우 로직하이레벨의 입력데이터(DIN) 및 로직로우레벨의 반전입력데이터(DINB)를 입력받아 로직로우레벨의 래치데이터(LAT) 및 로직하이레벨의 반전래치데이터(LATB)를 생성할 수 있다. 데이터감지부(41)는 제1 라이트인에이블신호(BWEN<1>)가 로직하이레벨로 인에이블되는 경우 로직로우레벨의 입력데이터(DIN) 및 로직하이레벨의 반전입력데이터(DINB)를 입력받아 로직하이레벨의 래치데이터(LAT) 및 로직로우레벨의 반전래치데이터(LATB)를 생성할 수 있다.
제1 반전버퍼부(42)는 래치신호(LAT)를 반전버퍼링하여 반전구동신호(DRVB)를 생성할 수 있다.
제2 반전버퍼부(43)는 반전래치신호(LATB)를 반전버퍼링하여 구동신호(DRV)를 생성할 수 있다.
리셋부(44)는 제1 라이트인에이블신호(BWEN<1>)에 응답하여 래치데이터(LAT) 및 반전래치데이터(LATB)를 구동할 수 있다. 리셋부(44)는 제1 라이트인에이블신호(BWEN<1>)가 로직로우레벨로 디스에이블 되는 경우 래치데이터(LAT) 및 반전래치데이터(LATB)를 로직하이레벨로 구동할 수 있다.
도 5를 참고하면, 데이터구동부(33)는 제1 논리부(51), 로컬라인구동부(52), 제2 논리부(53), 반전로컬라인구동부(54), 버퍼부(55), 균등화부(56)를 포함할 수 있다.
제1 논리부(51)는 래치데이터(LAT) 및 라이트프리차지신호(LIOPCG)를 입력받아 논리곱 연산을 수행하여 출력할 수 있다. 제1 논리부(51)는 라이트프리차지신호(LIOPCG)가 로직로우레벨로 인에이블 되는 경우 로직로우레벨을 출력할 수 있다. 제1 논리부(51)는 라이트프리차지신호(LIOPCG)가 로직하이레벨로 디스에이블 되는 경우 래치데이터(LAT)를 버퍼링하여 출력할 수 있다.
로컬라인구동부(52)는 제1 논리부(51)의 출력 및 구동데이터(DRV)를 입력받아 제1 로컬라인(LIO1)을 구동할 수 있다. 로컬라인구동부(52)는 제1 논리부(51)의 출력이 로직로우레벨이고 구동데이터(DRV)가 로직로우레벨인 경우 제1 로컬라인(LIO1)을 로직하이레벨로 구동할 수 있다. 로컬라인구동부(52)는 제1 논리부(51)의 출력이 로직하이레벨이고 구동데이터(DRV)가 로직하이레벨인 경우 제1 로컬라인(LIO1)을 로직로우레벨로 구동할 수 있다.
제2 논리부(53)는 반전래치데이터(LATB) 및 라이트프리차지신호(LIOPCG)를 입력받아 논리곱 연산을 수행하여 출력할 수 있다. 제2 논리부(53)는 라이트프리차지신호(LIOPCG)가 로직로우레벨로 인에이블 되는 경우 로직로우레벨을 출력할 수 있다. 제2 논리부(53)는 라이트프리차지신호(LIOPCG)가 로직하이레벨로 디스에이블 되는 경우 반전래치데이터(LATB)를 버퍼링하여 출력할 수 있다.
반전로컬라인구동부(54)는 제2 논리부(53)의 출력 및 반전구동데이터(DRVB)를 입력받아 제1 반전로컬라인(LIO1B)을 구동할 수 있다. 반전로컬라인구동부(54)는 제2 논리부(53)의 출력이 로직로우레벨이고 반전구동데이터(DRVB)가 로직로우레벨인 경우 제1 반전로컬라인(LIO1B)을 로직하이레벨로 구동할 수 있다. 로컬라인구동부(52)는 제1 논리부(51)의 출력이 로직하이레벨이고 반전구동데이터(DRVB)가 로직하이레벨인 경우 제1 반전로컬라인(LIOB)을 로직로우레벨로 구동할 수 있다.
버퍼부(55)는 라이트프리차지신호(LIOPCG)를 버퍼링하여 균등화부(56)에 공급할 수 있다.
균등화부(56)는 버퍼링된 라이트프리차지신호(LIOPCG)에 응답하여 제1 로컬라인(LIO1) 및 제1 반전로컬라인(LIO1B)를 프리차시킬 수 있다. 좀 더 구체적으로, 균등화부(56)는 로직로우레벨로 인에이블되는 라이트프리차지신호(LIOPCG)가 생성되는 경우 제1 로컬라인(LIO1) 및 제1 반전로컬라인(LIO1B)을 전원전압(VDD)으로 프리차지시킬 수 있다. 라이트프리차지신호(LIOPCG)에 응답하여 제1 로컬라인(LIO1) 및 제1 반전로컬라인(LIO1B)을 프리차지시키는 프리차지전압의 레벨은 실시예에 따라 다양하게 설정할 수 있다.
도 6을 참고하면, 제1 센스앰프회로는 로컬라인센스앰프부(61) 및 글로벌라인구동부(62)를 포함할 수 있다.
로컬라인센스앰프부(61)는 제1 리드인에이블신호(IOSAEN<1>) 및 리드프리차지신호(IOSAPCG)에 응답하여 제1 로컬라인(LIO1) 및 제1 반전로컬라인(LIO1B)을 센싱 및 증폭할 수 있다. 리드프리차지신호(IOSAPCG)는 리드동작이 수행되기 전에 인에이블되고, 리드동작이 수행되는 경우 디스에이블되도록 설정될 수 있다. 로컬라인센스앰프부(61)는 제1 리드인에이블신호(IOSAEN<1>)가 인에이블되고, 리드프리차지신호(IOSAPCG)가 지스에이블되는 경우 리드동작 또는 라이트동작이 수행되어 로컬라인(LIO1) 또는 제1 반전로컬라인(LIO1B)에 실리는 데이터를 센싱 및 증폭할 수 있다.
글로벌라인구동부(62)는 제1 리드인에이블신호(IOSAEN<1>)에 응답하여 제1 로컬라인(LIO1) 및 제1 반전로컬라인(LIO1B)에 실린 데이터를 입력받아 제1 글로벌라인(GIO1)을 구동할 수 있다. 글로벌라인구동부(62)는 제1 리드인에이블신호(IOSAEN<1>)가 인에이블되고, 제1 로컬라인(LIO1)에 로직하이레벨의 데이터가 실리며, 제1 반전로컬라인(LIO1B)에 실린 로직로우레벨의 데이터가 실린 경우 제1 글로벌라인(GIO1)을 로직하이레벨로 구동할 수 있다. 글로벌라인구동부(62)는 제1 리드인에이블신호(IOSAEN<1>)가 인에이블되고, 제1 로컬라인(LIO1)에 로직로우레벨의 데이터가 실리며, 제1 반전로컬라인(LIO1B)에 실린 로직하이레벨의 데이터가 실린 경우 제1 글로벌라인(GIO1)을 로직로우레벨로 구동할 수 있다. 제1 로컬라인(LIO1) 및 제1 반전로컬라인(LIO1B)의 로직레벨에 따라 제1 글로벌라인(GIO1)이 구동되는 논리레벨은 실시예에 따라 다양하게 설정할 수 있다.
도 7을 참고하면, 로컬라인센스앰프부(61)는 래치부(71) 및 프리차지부(72)를 포함할 수 있다.
래치부(71)는 제1 리드인에이블신호(IOSAEN<1>)에 응답하여 제1 로컬라인(LIO1) 및 제1 반전로컬라인(LIO1B)을 센싱 및 증폭할 수 있다. 래치부(71)는 제1 로컬라인(LIO1) 및 제1 반전로컬라인(LIO1B)에 미세한 전압차를 감지하여 증폭할 수 있다. 래치부(71)는 크로스커플드래치(cross coupled latch)로 구현될 수 있다. 실시예에 따라 래치부(71)는 제1 로컬라인(LIO1) 및 제1 반전로컬라인(LIO1B)을 센싱 및 증폭하는 다양한 회로로 구현될 수 있다.
프리차지부(72)는 리드프리차지신호(IOSAPCG)에 응답하여 제1 로컬라인(LIO1) 및 제1 반전로컬라인(LIO1B)을 전원전압(VDD)으로 프리차지시킬 수 있다. 프리차지부(72)는 로직로우레벨로 인에이블되는 리드프리차지신호(IOSAPCG)에 응답하여 제1 로컬라인(LIO1) 및 제1 반전로컬라인(LIO1B)를 전원전압으로 프리차지시킬 수 있다. 프리차지부(72)는 로직하이레벨로 디스에이블되는 리드프리차지신호(IOSAPCG)에 응답하여 제1 로컬라인(LIO1) 및 제1 반전로컬라인(LIO1B)의 프리차지동작을 중단할 수 있다.
도 8을 참고하면, 제2 데이터입출력회로(172)는 제2 라이트드라이버(81) 및 제2 센스앰프회로(82)를 포함할 수 있다.
제2 라이트드라이버(81)는 제2 라이트인에이블신호(BWEN<2>)에 응답하여 제2 글로벌라인(GIO2)에 실린 데이터에 따라 제2 로컬라인(LIO2) 및 제2 반전로컬라인(LIO2B)을 구동할 수 있다. 좀 더 구체적으로, 제2 라이트드라이버(81)는 제2 라이트인에이블신호(BWEN<2>)가 인에이블되고, 제2 글로벌라인(GIO2)에 로직하이레벨의 데이터가 실린 경우 제2 로컬라인(LIO2)을 로직하이레벨로 구동하고 제2 반전로컬라인(LIO2B)을 로직로우레벨로 구동할 수 있다. 제2 라이트드라이버(81)는 제2 라이트인에이블신호(BWEN<2>)가 인에이블되고, 제2 글로벌라인(GIO2)에 로직로우레벨의 데이터가 실린 경우 제2 로컬라인(LIO2)을 로직로우레벨로 구동하고 제2 반전로컬라인(LIO2B)을 로직하이레벨로 구동할 수 있다. 제2 글로벌라인(GIO2)의 로직레벨에 따라 제2 로컬라인(LIO2) 및 제2 반전로컬라인(LIO2B)이 구동되는 논리레벨은 실시예에 따라 다양하게 설정할 수 있다. 제2 라이트드라이버(81)는 제2 라이트인에이블신호(BWEN<2>)가 디스에이블되는 경우 제2 글로벌라인(GIO2)에 실린 데이터에 따라 제2 로컬라인(LIO2) 및 제2 반전로컬라인(LIO2B)을 구동하는 동작을 차단할 수 있다. 제2 라이트드라이버(81)는 앞서 설명한 제1 라이트드라이버(21)와 입출력되는 라인 및 입력되는 신호가 상이할 뿐, 같은 내부구조를 가지므로 구체적인 설명은 생략한다.
제2 센스앰프회로(82)는 제2 리드인에이블신호(IOSAEN<2>)에 응답하여 제2 로컬라인(LIO2) 및 제2 반전로컬라인(LIO2B)의 데이터를 센싱 및 증폭하고, 제2 로컬라인(LIO2)의 데이터 및 제2 반전로컬라인(LIO2B)의 데이터에 따라 제2 글로벌라인(GIO2)을 구동할 수 있다. 좀 더 구체적으로, 제2 센스앰프회로(82)는 리드동작 또는 라이트동작에서 메모리코어회로(18)에 포함된 메모리셀(미도시)과 제2 로컬라인(LIO2) 또는 제2 반전로컬라인(LIO2B)이 차지쉐어링 되는 경우 제2 로컬라인(LIO2) 및 제2 반전로컬라인(LIO2B)을 센싱 및 증폭할 수 있다. 제2 센스앰프회로(82)는 제2 로컬라인(LIO2) 및 제2 반전로컬라인(LIO2B)의 데이터를 입력받아 제2 글로벌라인(GIO2)을 구동할 수 있다. 제2 센스앰프회로(82)는 제2 로컬라인(LIO2)이 로직하이레벨로 증폭되고, 제2 반전로컬라인(LIO2B)이 로직로우레벨로 증폭되는 경우 제2 글로벌라인(GIO2)을 로직하이레벨로 구동할 수 있다. 제2 센스앰프회로(82)는 제2 로컬라인(LIO2)이 로직로우레벨로 증폭되고, 제2 반전로컬라인(LIO2B)이 로직하이레벨로 증폭되는 경우 제2 글로벌라인(GIO2)을 로직로우레벨로 구동할 수 있다. 제2 로컬라인(LIO2) 및 제2 반전로컬라인(LIO2B)의 로직레벨에 따라 제2 글로벌라인(GIO2)이 구동되는 논리레벨은 실시예에 따라 다양하게 설정할 수 있다. 제2 센스앰프회로(82)는 앞서 설명한 제1 센스앰프회로(22)와 입출력되는 라인 및 입력되는 신호가 상이할 뿐, 같은 내부구조를 가지므로 구체적인 설명은 생략한다.
도 9는 본 발명의 라이트동작, 제1 마스크라이트동작, 제2 마스크라이트동작 및 리드동작에 대한 신호들의 관계를 구간별로 나타내는 타이밍도 이다.
우선, 라이트동작이 수행되는 경우 T1 시점과 T2 시점 사이의 제1 구간(TD1)을 살펴보면, 로직로우레벨로 디스에이블되는 제1 내부마스크신호(IDM<1>)에 응답하여 로직하이레벨로 인에이블되는 제1 라이트인에이블신호(BWEN<1>) 및 로직로우레벨로 디스에이블되는 제1 리드인에이블신호(IOSAEN<1>)가 생성되고, 로직로우레벨로 디스에이블되는 제2 내부마스크신호(IDM<2>)에 응답하여 로직하이레벨로 인에이블되는 제2 라이트인에이블신호(BWEN<2>) 및 로직로우레벨로 디스에이블되는 제2 리드인에이블신호(IOSAEN<2>)가 생성될 수 있다. 제1 데이터입출력회로(171)는 인에이블되는 제1 라이트인에이블신호(BWEN<1>)에 응답하여 제1 글로벌라인(GIO1)에 실린 데이터에 따라 제1 로컬라인(LIO1) 및 제1 반전로컬라인(LIO1B)을 구동할 수 있다. 제2 데이터입출력회로(172)는 인에이블되는 제2 라이트인에이블신호(BWEN<2>)에 응답하여 제2 글로벌라인(GIO2)에 실린 데이터에 따라 제2 로컬라인(LIO2) 및 제2 반전로컬라인(LIO2B)을 구동할 수 있다.
다음으로, 제1 마스크라이트동작이 수행되는 경우 T3 시점과 T4 시점 사이의 제2 구간(TD2)을 살펴보면, 로직로우레벨로 디스에이블되는 제1 내부마스크신호(IDM<1>)에 응답하여 로직하이레벨로 인에이블되는 제1 라이트인에이블신호(BWEN<1>) 및 로직로우레벨로 디스에이블되는 제1 리드인에이블신호(IOSAEN<1>)가 생성되고, 로직하이레벨로 인에이블되는 제2 내부마스크신호(IDM<2>)에 응답하여 로직로우레벨로 디스에이블되는 제2 라이트인에이블신호(BWEN<2>) 및 로직하이레벨로 인에이블되는 제2 리드인에이블신호(IOSAEN<2>)가 생성될 수 있다. 제1 데이터입출력회로(171)는 인에이블되는 제1 라이트인에이블신호(BWEN<1>)에 응답하여 제1 글로벌라인(GIO1)에 실린 데이터에 따라 제1 로컬라인(LIO1) 및 제1 반전로컬라인(LIO1B)을 구동할 수 있다. 제2 데이터입출력회로(172)는 인에이블되는 제2 리드인에이블신호(IOSAEN<2>)에 응답하여 제2 로컬라인(LIO2) 및 제2 반전로컬라인(LIO2B)을 센싱 및 증폭할 수 있다.
다음으로, 제2 마스크라이트동작이 수행되는 경우 T5 시점과 T6 시점 사이의 제3 구간(TD3)을 살펴보면, 로직하이레벨로 인에이블되는 제1 내부마스크신호(IDM<1>)에 응답하여 로직로우레벨로 디스에이블되는 제1 라이트인에이블신호(BWEN<1>) 및 로직하이레벨로 인에이블되는 제1 리드인에이블신호(IOSAEN<1>)가 생성되고, 로직로우레벨로 디스에이블되는 제2 내부마스크신호(IDM<2>)에 응답하여 로직하이레벨로 인에이블되는 제2 라이트인에이블신호(BWEN<2>) 및 로직로우레벨로 디스에이블되는 제2 리드인에이블신호(IOSAEN<2>)가 생성될 수 있다. 제1 데이터입출력회로(171)는 인에이블되는 제1 리드인에이블신호(IOSAEN<1>)에 응답하여 제1 로컬라인(LIO1) 및 제1 반전로컬라인(LIO1B)을 센싱 및 증폭할 수 있다. 제2 데이터입출력회로(172)는 인에이블되는 제2 라이트인에이블신호(BWEN<2>)에 응답하여 제2 글로벌라인(GIO2)에 실린 데이터에 따라 제2 로컬라인(LIO2) 및 제2 반전로컬라인(LIO2B)을 구동할 수 있다.
다음으로, 리드동작이 수행되는 경우 T7 시점과 T8 시점 사이의 제4 구간(TD4)을 살펴보면, 인에이블되는 제1 리드인에이블신호(IOSAEN<1>) 및 제2 리드인에이블신호(IOSAEN<1>)를 생성될 수 있다. 제1 데이터입출력회로(171)는 인에이블되는 제1 리드인에이블신호(IOSAEN<1>)에 응답하여 제1 로컬라인(LIO1) 및 제1 반전로컬라인(LIO1B)을 센싱 및 증폭할 수 있다. 제2 데이터입출력회로(172)는 인에이블되는 제2 리드인에이블신호(IOSAEN<2>)에 응답하여 제2 로컬라인(LIO2) 및 제2 반전로컬라인(LIO2B)을 센싱 및 증폭할 수 있다.
이상 살펴본 바와 같이 본 실시예에 따른 반도체시스템은 제1 마스크라이트동작이 수행되는 경우 제1 로컬라인(LIO1) 및 제1 반전로컬라인(LIO1B)은 제1 데이터입출력회로(171)에 의해 구동되지만, 제2 로컬라인(LIO2) 및 제2 반전로컬라인(LIO2B)은 비트라인(미도시)과 연결되어 차지쉐어링(charge sharing)된 상태가 될 수 있다. 비트라인과 연결된 비트라인센스앰프는 구동력이 낮아 제2 로컬라인 및 제2 반전로컬라인에 실린 데이터까지 센싱 및 증폭하기에 구동력이 부족할 수 있다. 따라서, 리드동작시 사용되는 센스앰프회로를 강제로 인에이블시켜 제2 로컬라인 및 제2 반전로컬라인의 데이터를 센싱 및 증폭시켜 주변라인에 의해 제2 로컬라인 및 제2 반전로컬라인의 데이터가 뒤집히는 현상을 방지할 수 있는 효과가 있다.
앞서, 도 1 내지 도 9에서 살펴본 반도체장치 및 반도체시스템은 메모리시스템, 그래픽시스템, 컴퓨팅시스템 및 모바일시스템 등을 포함하는 전자시스템에 적용될 수 있다. 예를 들어, 도 10을 참고하면 본 발명의 일 실시예에 따른 전자시스템(1000)은 데이터저장부(1001), 메모리컨트롤러(1002), 버퍼메모리(1003) 및 입출력인터페이스(1004)를 포함할 수 있다.
데이터저장부(1001)는 메모리컨트롤러(1002)로부터의 제어신호에 따라 메모리컨트롤러(1002)로부터 인가되는 데이터를 저장하고 저장된 데이터를 판독하여 메모리컨트롤러(1002)에 출력한다. 데이터저장부(1001)는 도 1에 도시된 제2 반도체장치(12)를 포함할 수 있다. 한편, 데이터저장부(1001)는 전원이 차단되어도 데이터를 잃지 않고 계속 저장할 수 있는 비휘발성 메모리를 포함할 수 있다. 비휘발성 메모리는 플래쉬 메모리(Nor Flash Memory, NAND Flash Memory), 상변환 메모리(Phase Change Random Access Memory; PRAM), 저항 메모리(Resistive Random Access Memory;RRAM), 스핀 주입자화반전 메모리(Spin Transfer Torque Random Access Memory; STTRAM), 자기메모리(Magnetic Random Access Memory; MRAM)로 구현될 수 있다.
메모리컨트롤러(1002)는 입출력인터페이스(1004)를 통해 외부기기(호스트 장치)로부터 인가되는 명령어를 디코딩하고 디코딩된 결과에 따라 데이터저장부(1001) 및 버퍼메모리(1003)에 대한 데이터 입출력을 제어한다. 메모리컨트롤러(1002)는 도 1에 도시된 제1 반도체장치(11)를 포함할 수 있다. 도 10에서는 메모리컨트롤러(1002)가 하나의 블록으로 표시되었으나, 메모리컨트롤러(1002)는 비휘발성 메모리(1001)를 제어하기 위한 컨트롤러와 휘발성 메모리인 버퍼메모리(1003)를 제어하기 위한 컨트롤러가 독립적으로 구성될 수 있다.
버퍼메모리(1003)는 메모리컨트롤러(1002)에서 처리할 데이터 즉 데이터저장부(1001)에 입출력되는 데이터를 임시적으로 저장할 수 있다. 버퍼메모리(1003)는 제어신호에 따라 메모리컨트롤러(1002)에서 인가되는 데이터(DATA)를 저장할 수 있다. 버퍼메모리(1003)는 저장된 데이터를 판독하여 메모리컨트롤러(1002)에 출력한다. 버퍼메모리(1003)는 DRAM(Dynamic Random Access Memory), Moblie DRAM, SRAM(Static Random Access Memory) 등의 휘발성 메모리를 포함할 수 있다.
입출력인터페이스(1004)는 메모리컨트롤러(1002)와 외부기기(호스트) 사이의 물리적 연결을 제공하여 메모리컨트롤러(1002)가 외부기기로부터 데이터 입출력을 위한 제어신호를 수신하고 외부기기와 데이터를 교환할 수 있도록 해준다. 입출력인터페이스(1004)는 USB, MMC, PCI-E, SAS, SATA, PATA, SCSI, ESDI, 및 IDE 등과 같은 다양한 인터페이스 프로토콜들 중 하나를 포함할 수 있다.
전자시스템(1000)은 호스트 장치의 보조 기억장치 또는 외부 저장장치로 사용될 수 있다. 전자시스템(1000)은 고상 디스크(Solid State Disk; SSD), USB 메모리(Universal Serial Bus Memory), 씨큐어 디지털 카드(Secure Digital; SD), 미니 씨큐어 디지털 카드(mini Secure Digital card; mSD), 마이크로 씨큐어 디지털 카드(micro SD), 고용량 씨큐어 디지털 카드(Secure Digital High Capacity; SDHC), 메모리 스틱 카드(Memory Stick Card), 스마트 미디어 카드(Smart Media Card; SM), 멀티 미디어 카드(Multi Media Card; MMC), 내장 멀티 미디어 카드(Embedded MMC; eMMC), 컴팩트 플래시 카드(Compact Flash; CF) 등을 포함할 수 있다.
11: 제1 반도체장치 12: 제2 반도체장치
13: 커맨드디코더 14: 내부마스크신호생성회로
15: 제어신호생성회로 16: 데이터패드
17: 데이터입출력회로 171: 제1 데이터입출력회로
172: 제2 데이터입출력회로 18: 메모리코어회로
21: 제1 라이트드라이버 22: 제1 센스앰프회로
31: 데이터입력부 32: 데이터증폭부
33: 데이터구동부 61: 로컬라인센스앰프부
62: 글로벌라인구동부 81: 제2 라이트드라이버

Claims (20)

  1. 커맨드 및 마스크커맨드를 출력하는 제1 반도체장치; 및
    상기 커맨드 및 상기 마스크커맨드에 응답하여 제1 마스크라이트동작이 수행되는 경우 제1 글로벌라인에 실린 데이터에 따라 제1 로컬라인을 구동하고, 제2 로컬라인을 센싱 및 증폭하는 제2 반도체장치를 포함하는 반도체시스템.
  2. 제 1 항에 있어서, 상기 제1 마스크라이트동작은 제2 글로벌라인에 실린 데이터에 따라 상기 제2 로컬라인을 구동하는 동작이 차단되는 반도체시스템.
  3. 제 1 항에 있어서, 상기 제2 반도체장치는 상기 커맨드 및 상기 마스크커맨드에 응답하여 제2 마스크라이트동작이 수행되는 경우 상기 제1 로컬라인을 센싱 및 증폭하고, 제2 글로벌라인에 실린 데이터에 따라 상기 제2 로컬라인을 구동하는 반도체시스템.
  4. 제 3 항에 있어서, 상기 제2 마스크라이트동작은 상기 제1 글로벌라인에 실린 데이터에 따라 상기 제1 로컬라인을 구동하는 동작이 차단되는 반도체시스템.
  5. 제 1 항에 있어서, 상기 제2 반도체장치는 상기 커맨드 및 상기 마스크커맨드에 응답하여 라이트동작이 수행되는 경우 상기 제1 글로벌라인에 실린 데이터에 따라 상기 제1 로컬라인을 구동하고, 제2 글로벌라인에 실린 데이터에 따라 상기 제2 로컬라인을 구동하는 반도체시스템.
  6. 제 1 항에 있어서, 상기 제2 반도체장치는 상기 커맨드 및 상기 마스크커맨드에 응답하여 리드동작이 수행되는 경우 상기 제1 로컬라인을 센싱 및 증폭하고, 상기 제2 로컬라인을 센싱 및 증폭하는 반도체시스템.
  7. 제 1 항에 있어서, 상기 제2 반도체장치는
    라이트신호, 리드신호 및 내부마스크신호에 응답하여 제1 라이트인에이블신호, 제2 라이트인에이블신호, 제1 리드인에이블신호 및 제2 리드인에이블신호를 생성하는 제어신호생성회로를 포함하는 반도체시스템.
  8. 제 7 항에 있어서, 상기 제어신호생성회로는
    상기 제1 마스크라이트동작이 수행되는 경우 상기 제1 라이트인에이블신호를 인에이블시켜 상기 제1 글로벌라인에 실린 데이터에 따라 상기 제1 로컬라인을 구동하고, 상기 제2 리드인에이블신호를 인에이블시켜 상기 제2 로컬라인을 센싱 및 증폭하는 반도체시스템.
  9. 제 7 항에 있어서, 상기 제어신호생성회로는
    제2 마스크라이트동작이 수행되는 경우 상기 제1 리드인에이블신호를 인에이블시켜 상기 제1 로컬라인을 센싱 및 증폭하고, 상기 제2 라이트인에이블신호를 인에이블시켜 제2 글로벌라인에 실린 데이터에 따라 상기 제2 로컬라인을 센싱 및 증폭하는 반도체시스템.
  10. 제 1 항에 있어서, 상기 제2 반도체장치는
    제1 라이트인에이블신호에 응답하여 상기 제1 글로벌라인에 실린 데이터에 따라 상기 제1 로컬라인을 구동하고, 제1 리드인에이블신호에 응답하여 상기 제1 로컬라인을 센싱 및 증폭하는 제1 데이터입출력회로를 포함하는 반도체시스템.
  11. 제 10 항에 있어서, 상기 제1 라이트인에이블신호는 상기 제1 마스크라이트동작 또는 라이트동작에서 인에이블되고, 상기 제1 리드인에이블신호는 제2 마스크라이트동작 또는 리드동작에서 인에이블되는 반도체시스템.
  12. 제 10 항에 있어서, 상기 제1 데이터입출력회로는
    상기 제1 라이트인에이블신호에 응답하여 상기 제1 글로벌라인에 실린 데이터에 따라 상기 제1 로컬라인을 구동하는 제1 라이트드라이버; 및
    상기 제1 리드인에이블신호에 응답하여 상기 제1 로컬라인을 센싱 및 증폭하는 제1 센스앰프회로를 포함하는 반도체시스템.
  13. 제 10 항에 있어서, 상기 제2 반도체장치는
    제2 라이트인에이블신호에 응답하여 제2 글로벌라인에 실린 데이터에 따라 상기 제2 로컬라인을 구동하고, 제2 리드인에이블신호에 응답하여 상기 제2 로컬라인을 센싱 및 증폭하는 제2 데이터입출력회로를 더 포함하는 반도체시스템.
  14. 제 13 항에 있어서, 상기 제2 라이트인에이블신호는 제2 마스크라이트동작 또는 라이트동작에서 인에이블되고, 상기 제2 리드인에이블신호는 상기 제1 마스크라이트동작 또는 리드동작에서 인에이블되는 반도체시스템.
  15. 제 13 항에 있어서, 상기 제2 데이터입출력회로는
    상기 제2 라이트인에이블신호에 응답하여 상기 제2 글로벌라인에 실린 데이터에 따라 상기 제2 로컬라인을 구동하는 제2 라이트드라이버; 및
    상기 제2 리드인에이블신호에 응답하여 상기 제2 로컬라인을 센싱 및 증폭하는 제2 센스앰프회로를 포함하는 반도체시스템.
  16. 라이트신호, 리드신호 및 내부마스크신호에 응답하여 제1 라이트인에이블신호, 제2 라이트인에이블신호, 제1 리드인에이블신호 및 제2 리드인에이블신호를 생성하는 제어신호생성회로; 및
    상기 제1 및 제2 라이트인에이블신호에 응답하여 제1 및 제2 글로벌라인에 실린 데이터에 따라 제1 및 제2 로컬라인을 구동하고, 상기 제1 및 제2 리드인에이블신호에 응답하여 제1 및 제2 로컬라인을 센싱 및 증폭하는 데이터입출력회로를 포함하되, 제1 마스크라이트동작이 수행되는 경우 상기 데이터입출력회로는 상기 제1 라이트인에이블신호에 응답하여 상기 제1 글로벌라인에 실린 데이터에 따라 상기 제1 로컬라인을 구동하고, 상기 제2 리드인에이블신호에 응답하여 상기 제2 로컬라인을 센싱 및 증폭하는 반도체장치.
  17. 제 16 항에 있어서, 상기 데이터입출력회로는 제2 마스크라이트동작이 수행되는 경우 상기 제1 리드인에이블신호에 응답하여 상기 제1 로컬라인을 센싱 및 증폭하고, 상기 제2 라이트인에이블신호에 응답하여 상기 제2 글로벌라인에 실린 데이터에 따라 상기 제2 로컬라인을 구동하는 반도체장치.
  18. 제 16 항에 있어서, 상기 데이터입출력회로는
    상기 제1 라이트인에이블신호에 응답하여 상기 제1 글로벌라인에 실린 데이터에 따라 상기 제1 로컬라인을 구동하고, 상기 제1 리드인에이블신호에 응답하여 상기 제1 로컬라인을 센싱 및 증폭하는 제1 데이터입출력회로; 및
    상기 제2 라이트인에이블신호에 응답하여 상기 제2 글로벌라인에 실린 데이터에 따라 상기 제2 로컬라인을 구동하고, 상기 제2 리드인에이블신호에 응답하여 상기 제2 로컬라인을 센싱 및 증폭하는 제2 데이터입출력회로를 포함하는 반도체장치.
  19. 제1 라이트인에이블신호에 응답하여 제1 글로벌라인에 실린 데이터에 따라 제1 로컬라인을 구동하고, 제1 리드인에이블신호에 응답하여 제1 로컬라인을 센싱 및 증폭하는 제1 데이터입출력회로; 및
    제2 라이트인에이블신호에 응답하여 제2 글로벌라인에 실린 데이터에 따라 제2 로컬라인을 구동하고, 제2 리드인에이블신호에 응답하여 제2 로컬라인을 센싱 및 증폭하는 제2 데이터입출력회로를 포함하되, 제1 마스크라이트동작이 수행되는 경우 상기 제1 라이트인에이블신호 및 상기 제2 리드인에이블신호가 인에이블되는 반도체장치.
  20. 제 19 항에 있어서, 제2 마스크라이트동작이 수행되는 경우 상기 제1 리드인에이블신호 및 상기 제1 라이트인에이블신호가 인에이블되는 반도체장치.
KR1020150175453A 2015-12-09 2015-12-09 반도체장치 및 반도체시스템 KR20170068718A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020150175453A KR20170068718A (ko) 2015-12-09 2015-12-09 반도체장치 및 반도체시스템
US15/088,267 US9659611B1 (en) 2015-12-09 2016-04-01 Semiconductor devices and semiconductor systems including the same
CN201610480010.9A CN106856100B (zh) 2015-12-09 2016-06-27 半导体器件以及包括其的半导体系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150175453A KR20170068718A (ko) 2015-12-09 2015-12-09 반도체장치 및 반도체시스템

Publications (1)

Publication Number Publication Date
KR20170068718A true KR20170068718A (ko) 2017-06-20

Family

ID=58708293

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150175453A KR20170068718A (ko) 2015-12-09 2015-12-09 반도체장치 및 반도체시스템

Country Status (3)

Country Link
US (1) US9659611B1 (ko)
KR (1) KR20170068718A (ko)
CN (1) CN106856100B (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10147483B1 (en) * 2017-09-19 2018-12-04 Qualcomm Incorporated Robust write driver scheme for static random access memory compilers
KR102638791B1 (ko) * 2018-09-03 2024-02-22 에스케이하이닉스 주식회사 반도체장치 및 반도체시스템
KR102634962B1 (ko) * 2018-09-06 2024-02-08 에스케이하이닉스 주식회사 반도체장치

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6600681B1 (en) * 2002-06-10 2003-07-29 Lsi Logic Corporation Method and apparatus for calibrating DQS qualification in a memory controller
KR100813533B1 (ko) * 2006-09-13 2008-03-17 주식회사 하이닉스반도체 반도체 메모리 장치 및 그 데이터 마스크 방법
US9535876B2 (en) * 2009-06-04 2017-01-03 Micron Technology, Inc. Conditional operation in an internal processor of a memory device
JP2011044214A (ja) 2009-08-24 2011-03-03 Elpida Memory Inc 半導体メモリ及び半導体装置
KR101223537B1 (ko) 2010-10-29 2013-01-21 에스케이하이닉스 주식회사 반도체 메모리 장치
US9213054B2 (en) * 2011-03-14 2015-12-15 Rambus Inc. Methods and apparatus for testing inaccessible interface circuits in a semiconductor device
KR20120113478A (ko) * 2011-04-05 2012-10-15 삼성전자주식회사 반도체 메모리 장치의 테스트 방법
KR20130036556A (ko) * 2011-10-04 2013-04-12 에스케이하이닉스 주식회사 반도체 장치 및 이의 동작 방법
KR20130097574A (ko) * 2012-02-24 2013-09-03 에스케이하이닉스 주식회사 커맨드디코더
CN103456356A (zh) * 2012-05-31 2013-12-18 三星电子株式会社 半导体存储器装置和相关的操作方法
US9588840B2 (en) * 2013-04-18 2017-03-07 Samsung Electronics Co., Ltd. Memory devices that perform masked write operations and methods of operating the same
KR102076858B1 (ko) * 2013-12-24 2020-02-12 에스케이하이닉스 주식회사 반도체장치 및 이를 포함하는 반도체시스템
US9508409B2 (en) * 2014-04-16 2016-11-29 Micron Technology, Inc. Apparatuses and methods for implementing masked write commands
KR20160025956A (ko) * 2014-08-28 2016-03-09 에스케이하이닉스 주식회사 반도체장치 및 이를 포함하는 반도체시스템

Also Published As

Publication number Publication date
CN106856100A (zh) 2017-06-16
US9659611B1 (en) 2017-05-23
CN106856100B (zh) 2020-11-20
US20170169865A1 (en) 2017-06-15

Similar Documents

Publication Publication Date Title
KR102611898B1 (ko) 반도체장치 및 반도체시스템
CN106856097B (zh) 半导体器件和包括它的半导体系统
CN108305654B (zh) 半导体器件
US9659615B1 (en) Semiconductor device comprising pipe latch circuit and auto-precharge signal generation circuit
US9613666B1 (en) Semiconductor devices and semiconductor systems including the same
KR20170013488A (ko) 반도체장치 및 반도체시스템
CN106856100B (zh) 半导体器件以及包括其的半导体系统
CN106409322B (zh) 半导体器件以及包括半导体器件的半导体系统
US10381066B2 (en) Semiconductor memory device with burst mode
KR20180106491A (ko) 반도체장치
KR20190014949A (ko) 반도체장치
US10636460B2 (en) Semiconductor system including mode register control circuit
US10475486B2 (en) Electronic devices
US9570151B1 (en) Semiconductor device and semiconductor system
KR20170013101A (ko) 입출력라인구동회로를 포함하는 반도체장치 및 반도체시스템
US10288677B2 (en) Semiconductor device method relating to latch circuit testing
CN106611609B (zh) 半导体器件和半导体系统
US9911475B1 (en) Semiconductor device which performs an active operation
KR20170127812A (ko) 반도체장치 및 반도체시스템
KR102550686B1 (ko) 반도체장치
US9613677B1 (en) Semiconductor devices and semiconductor systems including the same
KR20170103272A (ko) 반도체장치