KR20170127812A - 반도체장치 및 반도체시스템 - Google Patents

반도체장치 및 반도체시스템 Download PDF

Info

Publication number
KR20170127812A
KR20170127812A KR1020160058436A KR20160058436A KR20170127812A KR 20170127812 A KR20170127812 A KR 20170127812A KR 1020160058436 A KR1020160058436 A KR 1020160058436A KR 20160058436 A KR20160058436 A KR 20160058436A KR 20170127812 A KR20170127812 A KR 20170127812A
Authority
KR
South Korea
Prior art keywords
word line
cell
control signal
enabled
circuit
Prior art date
Application number
KR1020160058436A
Other languages
English (en)
Other versions
KR102444948B1 (ko
Inventor
김희성
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020160058436A priority Critical patent/KR102444948B1/ko
Priority to US15/229,487 priority patent/US10318186B2/en
Publication of KR20170127812A publication Critical patent/KR20170127812A/ko
Application granted granted Critical
Publication of KR102444948B1 publication Critical patent/KR102444948B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40618—Refresh operations over multiple banks or interleaving
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/065—Replication mechanisms
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4085—Word line control circuits, e.g. word line drivers, - boosters, - pull-up, - pull-down, - precharge
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50016—Marginal testing, e.g. race, voltage or current testing of retention
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/52—Protection of memory contents; Detection of errors in memory contents
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2236—Copy

Abstract

반도체장치는 엑세스정보를 토대로 엑세스된 타켓워드라인에 대한 동작제어신호를 생성하는 동작제어신호생성회로; 및 상기 동작제어신호에 응답하여 상기 타겟워드라인에 인접한 인접워드라인에 연결된 제1 셀의 데이터를 제1 클론워드라인에 연결된 제2 셀에 저장하는 제1 카피동작을 수행하는 카피동작회로를 포함한다.

Description

반도체장치 및 반도체시스템{SEMICONDUCTOR DEVICE AND SEMICONDUCTOR SYSTEM}
본 발명의 실시예는 리프레시 동작을 수행할 수 있는 반도체장치 및 반도체시스템에 관한 것이다.
반도체장치는 데이터를 저장하기 위한 다수의 셀어레이들을 구비하고 있으며, 다수의 셀어레이 각각은 다수의 셀들을 구비하고 있다. 셀 각각은 셀 커패시터(capacitor)와 셀 트랜지스터(transistor)로 구성된다. 반도체장치는 셀 커패시터에 전하를 충전하거나 방전하는 동작을 통해 데이터를 저장하며, 셀 커패시터에 저장된 전하량은 이상적으로 항상 일정해야만 한다. 하지만, 실질적으로 주변 회로와의 전압 차이로 인하여 셀 커패시터에 저장된 전하량이 변하게 된다. 셀 커패시터가 충전된 상태에서 전하가 유출되거나 셀 커패시터가 방전된 상태에서 전하가 유입될 수 있다. 이와 같이 셀 커패시터의 전하량이 변화된다는 것은 셀 커패시터에 저장된 데이터가 변화됨을 의미하며, 이는 저장된 데이터의 유실을 의미한다. 반도체장치는 이와 같이 데이터가 유실되는 현상을 방지하기 위하여 리프레시(refresh) 동작을 수행한다.
한편, 공정 기술이 발달함에 따라 반도체장치의 집적도는 점점 증가하고 있으며, 반도체장치의 집적도 증가는 뱅크의 크기에도 영향을 미치고 있다. 뱅크의 크기가 점점 줄어든다는 것은 셀 간의 간격이 줄어듦을 의미하며, 이는 곧 인접한 셀들 각각에 연결되어 있는 워드라인(word line) 간의 간격이 줄어듦을 의미한다. 기존에는 워드라인 간의 간격과 관련하여 별다른 문제가 발생하지 않았지만, 최근에는 워드라인 간의 간격이 좁아지면서 기존에 문제시되지 않았던 새로운 문제점들이 야기되고 있다. 그 중 하나가 인접한 워드라인 사이에 발생하는 간섭 효과이다. 인접한 워드라인 사이에 간섭 효과가 발생하게 되면 해당 워드라인에 연결되어 있는 셀은 저장된 데이터를 유지하기 어려운 상태가 될 수 있다. 즉, 데이터가 유실될 수 있는 확률이 증가한다.
최근 반도체장치는 데이터 유실을 방지하기 위해 뱅크의 모든 셀에 대하여 리프레시 동작을 수행하거나, 엑세스(access)가 집중되는 타겟 워드라인(target word line)에 인접한 인접 워드라인에 대해 추가 리프레시 동작을 수행하게 된다.
본 발명은 리프레쉬 동작 효율성을 향상시킬 수 있는 반도체장치 및 반도체시스템을 제공한다.
이를 위해 본 발명은 엑세스정보를 토대로 엑세스된 타켓워드라인에 대한 동작제어신호를 생성하는 동작제어신호생성회로; 및 상기 동작제어신호에 응답하여 상기 타겟워드라인에 인접한 인접워드라인에 연결된 제1 셀의 데이터를 제1 클론워드라인에 연결된 제2 셀에 저장하는 제1 카피동작을 수행하는 카피동작회로를 포함하는 반도체장치를 제공한다.
또한, 본 발명은 엑세스정보를 토대로 엑세스된 타켓워드라인에 대한 동작제어신호를 생성하는 동작제어신호생성회로; 및 상기 동작제어신호에 응답하여 상기 타겟워드라인에 연결된 제1 셀의 데이터를 클론워드라인에 연결된 제2 셀에 저장하는 카피동작을 수행하는 카피동작회로를 포함하는 반도체장치를 제공한다.
또한, 본 발명은 커맨드 및 어드레스를 출력하는 제1 반도체장치; 및 상기 커맨드에 응답하여 리프레쉬가 수행되는 상태에서 상기 어드레스에 응답하여 구동되는 타겟워드라인에 대한 제1 카피동작을 수행하는 제2 반도체장치를 포함하되, 상기 제2 반도체장치는 엑세스정보를 토대로 엑세스된 타켓워드라인에 대한 동작제어신호를 생성하고, 상기 동작제어신호에 응답하여 상기 타겟워드라인에 인접한 인접워드라인에 연결된 제1 셀의 데이터를 제1 클론워드라인에 연결된 제2 셀에 저장하는 상기 제1 카피동작을 수행하는 반도체시스템을 제공한다.
본 발명에 의하면 엑세스가 집중되는 타겟 워드라인(target word line)에 인접한 인접 워드라인(adjacent word line)에 연결된 셀의 데이터를 클론워드라인(clone word line)에 연결된 셀에 저장하여 인접 워드라인의 데이터가 유실되는 것을 방지할 수 있는 효과가 있다.
또한, 본 발명에 의하면 엑세스가 집중되는 타겟 워드라인에 인접한 인접 워드라인에 대해 추가 리프레시 동작을 수행하지 않으므로 리프레시 동작 횟수를 최소한으로 줄여 반도체장치의 성능을 향상시키며, 리프레시 전력 소모를 감소할 수 있는 효과도 있다.
또한, 본 발명에 의하면 엑세스가 집중되는 타겟 워드라인에 인접한 인접 워드라인에 연결된 셀의 데이터를 클론워드라인에 연결된 셀에 저장하는 카피동작을 수행한 후 다시 타겟 워드라인이 엑세스되는 경우 타겟 워드라인에 대한 리프레시 동작만을 수행하여 카피동작을 중복적으로 수행하지 않고, 인접 워드라인에 대한 리프레시 동작도 수행하지 않아 전력 소모를 절감할 수 있는 효과도 있다.
도 1은 본 발명의 일 실시예에 따른 반도체시스템의 구성을 도시한 블록도이다.
도 2는 도 1에 도시된 반도체시스템에 포함된 로우경로제어회로의 일 실시예에 따른 구성을 도시한 블럭도이다.
도 3은 도 1에 도시된 반도체시스템에 포함된 코어회로의 일 실시예에 따른 구성을 도시한 블럭도이다.
도 4는 도 1에 도시된 반도체시스템의 동작을 설명하기 위한 순서도이다.
도 5는 본 발명의 다른 실시예에 따른 반도체시스템의 구성을 도시한 블록도이다.
도 6은 도 5에 도시된 반도체시스템에 포함된 로우경로제어회로의 일 실시예에 따른 구성을 도시한 블럭도이다.
도 7은 도 5에 도시된 반도체시스템에 포함된 코어회로의 일 실시예에 따른 구성을 도시한 블럭도이다.
도 8은 본 발명의 다른 실시예에 따른 반도체시스템의 구성을 도시한 블록도이다.
도 9는 도 8에 도시된 반도체시스템에 포함된 로우경로제어회로의 일 실시예에 따른 구성을 도시한 블럭도이다.
도 10은 도 8에 도시된 반도체시스템에 포함된 코어회로의 일 실시예에 따른 구성을 도시한 블럭도이다.
도 11은 도 1 내지 도 10에 도시된 반도체시스템이 적용된 전자시스템의 일 실시예에 따른 구성을 도시한 도면이다.
이하, 실시예를 통하여 본 발명을 더욱 상세히 설명하기로 한다. 이들 실시예는 단지 본 발명을 예시하기 위한 것이며, 본 발명의 권리 보호 범위가 이들 실시예에 의해 제한되는 것은 아니다.
도 1에 도시된 바와 같이, 본 발명의 일 실시예에 따른 반도체장치는 제1 반도체장치(1) 및 제2 반도체장치(2)를 포함할 수 있다. 제2 반도체장치(2)는 리프레시펄스생성회로(21), 로우경로제어회로(22), 정보저장회로(23) 및 코어회로(24)를 포함할 수 있다.
제1 반도체장치(1)는 커맨드(CMD) 및 어드레스(ADD)를 제2 반도체장치(2)에 인가할 수 있다. 커맨드(CMD) 및 어드레스(ADD)는 동일한 라인을 통해 전송되거나 상이한 라인을 통해 전송되도록 구현될 수 있다. 커맨드(CMD) 및 어드레스(ADD)는 다수의 비트들을 포함할 수 있다.
리프레시펄스생성회로(21)는 커맨드(CMD)에 응답하여 리프레쉬펄스(REF_P)를 생성할 수 있다. 리프레시펄스생성회로(21)는 커맨드(CMD)를 디코딩하여 리프레쉬펄스(REF_P)를 생성할 수 있다. 리프레쉬펄스(REF_P)는 리프레쉬 동작을 수행하기 위해 발생될 수 있다.
로우경로제어회로(22)는 리프레쉬펄스(REF_P), 어드레스(ADD) 및 엑세스정보(RH)에 응답하여 타겟워드라인(TWL), 제1 및 제2 인접워드라인(VWL<1:2>), 제1 및 제2 클론워드라인(CWL<1:2>)과 제1 및 제2 센스앰프신호(SA<1:2>)를 구동할 수 있다. 로우경로제어회로(22)는 어드레스(ADD)를 디코딩하여 타겟워드라인(TWL)을 구동할 수 있다. 타겟워드라인(TWL)은 어드레스(ADD)에 포함된 비트들의 논리레벨조합에 따라 기설정된 논리레벨로 구동될 수 있다. 타겟워드라인(TWL)을 구동할 수 있는 어드레스(ADD)에 포함된 비트들의 논리레벨조합은 실시예에 따라서 다양하게 설정될 수 있다. 로우경로제어회로(22)는 리프레쉬 동작이 수행되는 상태에서 어드레스(ADD)에 대응되는 엑세스정보(RH)가 인에이블되는 경우 제1 및 제2 센스앰프신호(SA<1:2>)에 의해 제1 및 제2 인접워드라인(VWL<1:2>)에 연결된 셀의 데이터를 제1 및 제2 클론워드라인(CWL<1:2>)에 연결된 셀에 저장할 수 있다.
정보저장회로(23)는 어드레스(ADD) 및 액티브신호(ACT)에 응답하여 엑세스정보(RH)를 생성할 수 있다. 액티브신호(ACT)는 액티브 동작을 수행하기 위해 인에이블되는 신호일 수 있다. 정보저장회로(23)는 액티브 동작이 수행되는 상태에서 어드레스(ADD)의 논리레벨조합에 따라 구동되는 타겟워드라인(TWL)에 대한 정보를 저장할 수 있다. 좀 더 구체적으로, 정보저장회로(23)는 타겟워드라인(TWL)이 기설정된 횟수 이상으로 구동되는 경우 인에이블되는 엑세스정보(RH)를 생성할 수 있다. 타겟워드라인(TWL)에 대한 액티브 동작이 수행되면 타겟워드라인(TWL)에 연결된 셀이 엑세스됨을 의미한다.
코어회로(24)는 타겟워드라인(TWL), 제1 및 제2 인접워드라인(VWL<1:2>), 제1 및 제2 클론워드라인(CWL<1:2>)에 연결된 다수의 셀들을 포함할 수 있다. 타겟워드라인(TWL)에 연결된 셀들은 타겟워드라인(TWL)이 구동되는 경우 엑세스될 수 있다. 제1 및 제2 인접워드라인(VWL<1:2>)에 연결된 셀들은 제1 및 제2 인접워드라인(VWL<1:2>)이 구동되는 경우 엑세스될 수 있다. 제1 및 제2 클론워드라인(CWL<1:2>)에 연결된 셀들은 제1 및 제2 클론워드라인(CWL<1:2>)이 구동되는 경우 엑세스될 수 있다. 코어회로(24)는 제1 및 제2 센스앰프신호(SA<1:2>)에 응답하여 제1 및 제2 인접워드라인(VWL<1:2>)에 연결된 셀들의 데이터를 제1 및 제2 클론워드라인(CWL<1:2>)에 저장할 수 있다.
도 2를 참고하면 로우경로제어회로(22)는 타겟워드라인구동회로(221), 동작제어신호생성회로(222) 및 카피동작회로(223)를 포함할 수 있다.
타겟워드라인구동회로(221)는 어드레스(ADD) 및 리프레쉬펄스(REF_P)에 응답하여 타겟워드라인(TWL)을 구동할 수 있다. 타겟워드라인구동회로(221)는 어드레스(ADD)를 디코딩하여 타겟워드라인(TWL)을 구동할 수 있다. 타겟워드라인(TWL)은 어드레스(ADD)에 포함된 비트들의 논리레벨조합에 따라 기설정된 논리레벨로 구동될 수 있다. 타겟워드라인(TWL)을 구동할 수 있는 어드레스(ADD)에 포함된 비트들의 논리레벨조합은 실시예에 따라 다양하게 설정될 수 있다.
동작제어신호생성회로(222)는 타겟워드라인(TWL) 및 엑세스정보(RH)에 응답하여 동작제어신호(OP_CNT)를 생성할 수 있다. 동작제어신호생성회로(222)는 엑세스정보(RH)를 토대로 엑세스된 타겟워드라인(TWL)에 대한 동작제어신호(OP_CNT)를 생성할 수 있다. 엑세스정보(RH)는 타겟워드라인(TWL)이 기설정된 횟수 이상으로 구동되는 경우 인에이블 될 수 있다. 동작제어신호(OP_CNT)는 엑세스정보(RH)가 인에이블 된 상태에서 타겟워드라인(TWL)에 엑세스되는 경우 인에이블 될 수 있다. 즉, 타겟워드라인(TWL)이 기설정된 횟수 이상으로 구동되는 경우 엑세스정보(RH)가 인에이블 되고, 엑세스정보(RH)가 인에이블 된 상태에서 타겟워드라인(TWL)에 엑세스되는 경우 동작제어신호(OP_CNT)가 인에이블 된다.
카피동작회로(223)는 감지신호생성회로(224) 및 로우제어회로(225)를 포함할 수 있다.
감지신호생성회로(224)는 타겟워드라인(TWL), 제1 및 제2 인접워드라인(VWL<1:2>) 및 제1 및 제2 클론워드라인(CWL<1:2>)에 응답하여 감지신호(DET)를 생성할 수 있다. 감지신호생성회로(224)는 타겟워드라인(TWL)에 인접한 제1 및 제2 인접워드라인(VWL<1:2>)에 연결된 셀의 데이터와 제1 및 제2 클론워드라인(CWL<1:2>)에 연결된 셀의 데이터가 동일한 경우 인에이블되는 감지신호(DET)를 생성할 수 있다. 제1 및 제2 인접워드라인(VWL<1:2>)에 연결된 셀의 데이터를 제1 및 제2 클론워드라인(CWL<1:2>)에 연결된 셀에 저장하는 카피동작이 수행되는 경우 제1 및 제2 인접워드라인(VWL<1:2>)에 연결된 셀의 데이터와 제1 및 제2 클론워드라인(CWL<1:2>)에 연결된 셀의 데이터가 동일하게 설정될 수 있다.
로우제어회로(225)는 타겟워드라인(TWL), 동작제어신호(OP_CNT) 및 감지신호(DET)에 응답하여 제1 및 제2 인접워드라인(VWL<1:2>)과 제1 및 제2 클론워드라인(CWL<1:2>)을 구동할 수 있고, 제1 및 제2 센스앰프신호(SA<1:2>)를 생성할 수 있다. 로우제어회로(225)는 동작제어신호(OP_CNT)가 인에이블되고 감지신호(DET)가 디스에이블된 상태에서 제1 및 제2 인접워드라인(VWL<1:2>)에 연결된 셀의 데이터를 제1 및 제2 클론워드라인(CWL<1:2>)에 연결된 셀에 저장하는 카피동작을 수행할 수 있다. 로우제어회로(225)는 감지신호(DET)가 인에이블된 상태에서 제1 및 제2 인접워드라인(VWL<1:2>)에 연결된 셀의 데이터를 제1 및 제2 클론워드라인(CWL<1:2>)에 연결된 셀에 저장하는 카피동작을 차단할 수 있다.
좀 더 구체적으로, 로우제어회로(225)는 인접워드라인구동회로(226), 클론워드라인구동회로(227) 및 센스앰프제어신호생성회로(228)를 포함할 수 있다.
인접워드라인구동회로(226)는 타겟워드라인(TWL), 동작제어신호(OP_CNT) 및 감지신호(DET)에 응답하여 제1 및 제2 인접워드라인(VWL<1:2>)을 구동할 수 있다. 인접워드라인구동회로(226)는 동작제어신호(OP_CNT)가 인에이블되고, 감지신호(DET)가 디스에이블된 상태에서 타겟워드라인(TWL)에 인접한 제1 및 제2 인접워드라인(VWL<1:2>)을 구동할 수 있다. 인접워드라인구동회로(226)는 감지신호(DET)가 인에이블된 상태에서 제1 및 제2 인접워드라인(VWL<1:2>)의 구동을 중단할 수 있다.
클론워드라인구동회로(227)는 타겟워드라인(TWL), 동작제어신호(OP_CNT) 및 감지신호(DET)에 응답하여 제1 및 제2 클론워드라인(CWL<1:2>)을 구동할 수 있다. 클론워드라인구동회로(227)는 동작제어신호(OP_CNT)가 인에이블되고, 감지신호(DET)가 디스에이블된 상태에서 제1 및 제2 클론워드라인(CWL<1:2>)을 구동할 수 있다. 제1 및 제2 클론워드라인(CWL<1:2>)은 제1 및 제2 인접워드라인(VWL<1:2>)과 동일 셀영역 또는 상이한 셀영역에 포함되도록 설정할 수 있다. 클론워드라인구동회로(227)는 감지신호(DET)가 인에이블된 상태에서 제1 및 제2 클론워드라인(CWL<1:2>)의 구동을 중단할 수 있다.
센스앰프제어신호생성회로(228)는 타겟워드라인(TWL), 동작제어신호(OP_CNT) 및 감지신호(DET)에 응답하여 제1 및 제2 센스앰프신호(SA<1:2>)를 생성할 수 있다. 센스앰프제어신호생성회로(228)는 동작제어신호(OP_CNT)가 인에이블되고, 감지신호(DET)가 디스에이블된 상태에서 인에이블된 제1 및 제2 센스앰프신호(SA<1:2>)를 생성할 수 있다. 센스앰프제어신호생성회로(228)는 감지신호(DET)가 인에이블된 상태에서 디스에이블된 제1 및 제2 센스앰프신호(SA<1:2>)를 생성할 수 있다.
도 3을 참고하면 코어회로(24)는 제1 셀영역(31), 제2 셀영역(32), 제3 셀영역(33), 제1 센스앰프영역(34) 및 제2 센스앰프영역(35)을 포함할 수 있다.
제1 셀영역(31)은 제1 셀(311) 및 제2 셀(312)을 포함할 수 있다. 제1 셀(311)은 제1 인접워드라인(VWL<1>)과 제1 비트라인(BL1) 사이에 연결될 수 있다. 제1 셀(311)은 제1 인접워드라인(VWL<1>)이 구동될 때 엑세스될 수 있다. 제1 셀(311)이 엑세스 되는 경우 제1 셀(311)에 저장된 데이터는 제1 비트라인(BL1)에 전달될 수 있다. 제2 셀(312)은 제2 인접워드라인(VWL<2>)과 제2 비트라인(BL2) 사이에 연결될 수 있다. 제2 셀(312)은 제2 인접워드라인(VWL<2>)이 구동될 때 엑세스될 수 있다. 제2 셀(312)이 엑세스 되는 경우 제2 셀(312)에 저장된 데이터는 제2 비트라인(BL2)에 전달될 수 있다.
제2 셀영역(32)은 제3 셀(321)을 포함할 수 있다. 제3 셀(321)은 제1 클론워드라인(CWL<1>)과 제3 비트라인(BL3) 사이에 연결될 수 있다. 제3 셀(321)은 제1 클론워드라인(CWL<1>)이 구동될 때 엑세스될 수 있다. 제3 셀(321)이 엑세스 되는 경우 제2 비트라인(BL2)의 데이터가 제3 셀(321)에 저장될 수 있다.
제3 셀영역(33)은 제4 셀(331)을 포함할 수 있다. 제4 셀(331)은 제2 클론워드라인(CWL<2>)과 제4 비트라인(BL4) 사이에 연결될 수 있다. 제4 셀(331)은 제2 클론워드라인(CWL<2>)이 구동될 때 엑세스될 수 있다. 제4 셀(331)이 엑세스 되는 경우 제4 비트라인(BL4)의 데이터가 제4 셀(331)에 저장될 수 있다.
제1 센스앰프영역(34)은 제1 센스앰프신호(SA<1>)에 응답하여 동작하는 제1 센스앰프(341)을 포함할 수 있다. 제1 센스앰프(341)는 제1 비트라인(BL1)과 제3 비트라인(BL3) 사이에 연결되어 제1 센스앰프신호(SA<1>)가 인에이블되는 경우 제1 비트라인(BL1) 및 제3 비트라인(BL3)에 실린 데이터를 센싱 및 증폭할 수 있다. 제1 센스앰프(341)의 센싱 및 증폭 동작에 의해 제1 비트라인(BL1)과 제3 비트라인(BL3)에 실린 데이터는 서로 반전된 논리레벨로 구동된다. 따라서, 제1 비트라인(BL1)에 연결된 제1 셀(311)의 데이터가 제1 센스앰프(341)에 의해 반전된 논리레벨로 센싱 및 증폭되어 제3 비트라인(BL3)을 통해 제3 셀(321)에 저장될 수 있다.
제2 센스앰프영역(35)은 제2 센스앰프신호(SA<2>)에 응답하여 동작하는 제2 센스앰프(351)을 포함할 수 있다. 제2 센스앰프(351)는 제2 비트라인(BL2)과 제4 비트라인(BL4) 사이에 연결되어 제2 센스앰프신호(SA<2>)가 인에이블되는 경우 제2 비트라인(BL2)과 제4 비트라인(BL4)에 실린 데이터를 센싱 및 증폭할 수 있다. 제2 센스앰프(351)의 센싱 및 증폭 동작에 의해 제2 비트라인(BL2)과 제4 비트라인(BL4)에 실린 데이터는 서로 반전된 논리레벨로 구동된다. 따라서, 제2 비트라인(BL2)에 연결된 제2 셀(312)의 데이터가 제2 센스앰프(351)에 의해 반전된 논리레벨로 센싱 및 증폭되어 제4 비트라인(BL4)을 통해 제4 셀(331)에 저장될 수 있다.
이상 살펴본 바와 같이 구성된 반도체시스템의 동작을 도 4를 참고하여 살펴보되, 제2 반도체장치(2)에 포함된 모든 셀들에 대한 리프레쉬동작이 순차적으로 수행될 때의 동작을 가정하여 살펴보면 다음과 같다.
첫번째 논리레벨조합을 갖는 어드레스에 대응되는 타겟워드라인이 구동(S11)되면 엑세스정보를 토대로 타겟워드라인에 대한 카피동작을 수행하기 위해 인에이블되는 동작제어신호가 생성된다.(S12) 즉, 타겟워드라인이 기설정된 횟수 이상으로 구동되어 엑세스정보가 인에이블된 상태에서 타겟워드라인이 구동되는 경우 인에이블되는 동작제어신호가 생성된다. 동작제어신호가 인에이블되는 경우 카피동작이 이미 수행되었는지 여부를 판단한다.(S13)
첫번째 논리레벨조합을 갖는 어드레스에 대응되는 타겟워드라인에 대한 카피동작이 수행되지 않은 상태에서는 타겟워드라인에 인접한 인접워드라인에 연결된 메모리셀의 데이터를 클론워드라인에 저장하는 카피동작이 수행된다.(S14) 카피동작이 수행된 후 첫번째 논리레벨조합을 갖는 어드레스에 대응되는 타겟워드라인의 구동(S11) 동작이 반복된다.
첫번째 논리레벨조합을 갖는 어드레스에 대응되는 타겟워드라인에 대한 카피동작이 이미 수행된 상태에서는 타겟워드라인에 대한 리프레쉬동작이 수행(S15)되고, 다음 타겟워드라인을 구동하기 위해 어드레스 카운팅동작(S16)이 수행된다. 어드레스 카운팅동작에 의해 두번째 논리레벨조합을 갖는 어드레스에 대응되는 타겟워드라인이 구동된다.
본 실시예에 따른 반도체시스템에 의하면 엑세스가 집중되는 타겟 워드라인에 인접한 인접 워드라인에 연결된 셀의 데이터를 클론워드라인에 연결된 셀에 저장하여 인접 워드라인의 데이터가 유실되는 것을 방지할 수 있다. 또한, 본 실시예에 따른 반도체시스템에 의하면 엑세스가 집중되는 타겟 워드라인에 인접한 인접 워드라인에 대해 추가 리프레시 동작을 수행하지 않고 카피동작만을 수행함으로써 리프레시 동작 횟수를 최소한으로 줄여 반도체장치의 성능을 향상시키며, 리프레시 전력 소모를 감소할 수 있다. 또한, 본 실시예에 따른 반도체시스템에 의하면 엑세스가 집중되는 타겟 워드라인에 인접한 인접 워드라인에 연결된 셀의 데이터를 클론워드라인에 연결된 셀에 저장하는 카피동작을 수행한 후 다시 타겟 워드라인이 엑세스되는 경우 타겟 워드라인에 대한 리프레시 동작만을 수행하여 카피동작을 중복적으로 수행하지 않고, 인접 워드라인에 대한 리프레시 동작도 수행하지 않아 전력 소모를 절감할 수 있다.
도 5에 도시된 바와 같이, 본 발명의 일 실시예에 따른 반도체장치는 제1 반도체장치(4) 및 제2 반도체장치(5)를 포함할 수 있다. 제2 반도체장치(5)는 리프레시펄스생성회로(51), 로우경로제어회로(52), 정보저장회로(53) 및 코어회로(54)를 포함할 수 있다.
제1 반도체장치(4)는 커맨드(CMD) 및 어드레스(ADD)를 제2 반도체장치(5)에 인가할 수 있다. 커맨드(CMD) 및 어드레스(ADD)는 동일한 라인을 통해 전송되거나 상이한 라인을 통해 전송되도록 구현될 수 있다. 커맨드(CMD) 및 어드레스(ADD)는 다수의 비트들을 포함할 수 있다.
리프레시펄스생성회로(51)는 커맨드(CMD)에 응답하여 리프레쉬펄스(REF_P)를 생성할 수 있다. 리프레시펄스생성회로(51)는 커맨드(CMD)를 디코딩하여 리프레쉬펄스(REF_P)를 생성할 수 있다. 리프레쉬펄스(REF_P)는 리프레쉬 동작을 수행하기 위해 발생될 수 있다.
로우경로제어회로(52)는 리프레쉬펄스(REF_P), 어드레스(ADD) 및 엑세스정보(RH)에 응답하여 타겟워드라인(TWL), 클론워드라인(CWL) 및 센스앰프신호(SA)를 구동할 수 있다. 로우경로제어회로(52)는 어드레스(ADD)를 디코딩하여 타겟워드라인(TWL)을 구동할 수 있다. 타겟워드라인(TWL)은 어드레스(ADD)에 포함된 비트들의 논리레벨조합에 따라 기설정된 논리레벨로 구동될 수 있다. 타겟워드라인(TWL)을 구동할 수 있는 어드레스(ADD)에 포함된 비트들의 논리레벨조합은 실시예에 따라서 다양하게 설정될 수 있다. 로우경로제어회로(52)는 리프레쉬 동작이 수행되는 상태에서 어드레스(ADD)에 대응되는 엑세스정보(RH)가 인에이블되는 경우 센스앰프신호(SA)에 의해 타겟워드라인(TWL)에 연결된 셀의 데이터를 클론워드라인(CWL)에 연결된 셀에 저장할 수 있다.
정보저장회로(53)는 어드레스(ADD) 및 액티브신호(ACT)에 응답하여 엑세스정보(RH)를 생성할 수 있다. 액티브신호(ACT)는 액티브 동작을 수행하기 위해 인에이블되는 신호일 수 있다. 정보저장회로(53)는 액티브 동작이 수행되는 상태에서 어드레스(ADD)의 논리레벨조합에 따라 구동되는 타겟워드라인(TWL)에 대한 정보를 저장할 수 있다. 좀 더 구체적으로, 정보저장회로(53)는 타겟워드라인(TWL)이 기설정된 횟수 이상으로 구동되는 경우 인에이블되는 엑세스정보(RH)를 생성할 수 있다. 타겟워드라인(TWL)에 대한 액티브 동작이 수행되면 타겟워드라인(TWL)에 연결된 셀이 엑세스됨을 의미한다.
코어회로(54)는 타겟워드라인(TWL) 및 클론워드라인(CWL)에 연결된 다수의 셀들을 포함할 수 있다. 타겟워드라인(TWL)에 연결된 셀들은 타겟워드라인(TWL)이 구동되는 경우 엑세스될 수 있다. 클론워드라인(CWL)에 연결된 셀들은 클론워드라인(CWL)이 구동되는 경우 엑세스될 수 있다. 코어회로(54)는 센스앰프신호(SA)에 응답하여 타겟워드라인(TWL)에 연결된 셀들의 데이터를 클론워드라인(CWL)에 연결된 셀에 저장할 수 있다.
도 6을 참고하면 로우경로제어회로(52)는 타겟워드라인구동회로(521), 동작제어신호생성회로(522) 및 카피동작회로(523)를 포함할 수 있다.
타겟워드라인구동회로(521)는 어드레스(ADD) 및 리프레쉬펄스(REF_P)에 응답하여 타겟워드라인(TWL)을 구동할 수 있다. 타겟워드라인구동회로(521)는 어드레스(ADD)를 디코딩하여 타겟워드라인(TWL)을 구동할 수 있다. 타겟워드라인(TWL)은 어드레스(ADD)에 포함된 비트들의 논리레벨조합에 따라 기설정된 논리레벨로 구동될 수 있다. 타겟워드라인(TWL)을 구동할 수 있는 어드레스(ADD)에 포함된 비트들의 논리레벨조합은 실시예에 따라 다양하게 설정될 수 있다.
동작제어신호생성회로(522)는 타겟워드라인(TWL) 및 엑세스정보(RH)에 응답하여 동작제어신호(OP_CNT)를 생성할 수 있다. 동작제어신호생성회로(522)는 엑세스정보(RH)를 토대로 엑세스된 타겟워드라인(TWL)에 대한 동작제어신호(OP_CNT)를 생성할 수 있다. 엑세스정보(RH)는 타겟워드라인(TWL)이 기설정된 횟수 이상으로 구동되는 경우 인에이블 될 수 있다. 동작제어신호(OP_CNT)는 엑세스정보(RH)가 인에이블 된 상태에서 타겟워드라인(TWL)에 엑세스되는 경우 인에이블 될 수 있다. 즉, 타겟워드라인(TWL)이 기설정된 횟수 이상으로 구동되는 경우 엑세스정보(RH)가 인에이블 되고, 엑세스정보(RH)가 인에이블 된 상태에서 타겟워드라인(TWL)에 엑세스되는 경우 동작제어신호(OP_CNT)가 인에이블 된다.
카피동작회로(523)는 감지신호생성회로(524) 및 로우제어회로(525)를 포함할 수 있다.
감지신호생성회로(524)는 타겟워드라인(TWL) 및 클론워드라인(CWL)에 응답하여 감지신호(DET)를 생성할 수 있다. 감지신호생성회로(524)는 타겟워드라인(TWL)에 연결된 셀의 데이터와 클론워드라인(CWL)에 연결된 셀의 데이터가 동일한 경우 인에이블되는 감지신호(DET)를 생성할 수 있다. 타겟워드라인(TWL)에 연결된 셀의 데이터를 클론워드라인(CWL)에 연결된 셀에 저장하는 카피동작이 수행되는 경우 타겟워드라인(TWL)에 연결된 셀의 데이터와 클론워드라인(CWL)에 연결된 셀의 데이터가 동일하게 설정될 수 있다.
로우제어회로(525)는 타겟워드라인(TWL), 동작제어신호(OP_CNT) 및 감지신호(DET)에 응답하여 클론워드라인(CWL)을 구동할 수 있고, 센스앰프신호(SA)를 생성할 수 있다. 로우제어회로(525)는 동작제어신호(OP_CNT)가 인에이블되고 감지신호(DET)가 디스에이블된 상태에서 타겟워드라인(TWL)에 연결된 셀의 데이터를 클론워드라인(CWL)에 연결된 셀에 저장하는 카피동작을 수행할 수 있다. 로우제어회로(525)는 감지신호(DET)가 인에이블된 상태에서 타겟워드라인(TWL)에 연결된 셀의 데이터를 클론워드라인(CWL)에 연결된 셀에 저장하는 카피동작을 차단할 수 있다.
좀 더 구체적으로, 로우제어회로(525)는 클론워드라인구동회로(526) 및 센스앰프제어신호생성회로(527)를 포함할 수 있다.
클론워드라인구동회로(526)는 타겟워드라인(TWL), 동작제어신호(OP_CNT) 및 감지신호(DET)에 응답하여 클론워드라인(CWL)을 구동할 수 있다. 클론워드라인구동회로(526)는 동작제어신호(OP_CNT)가 인에이블되고, 감지신호(DET)가 디스에이블된 상태에서 클론워드라인(CWL)을 구동할 수 있다. 클론워드라인(CWL)은 타겟워드라인(TWL)과 동일 셀영역 또는 상이한 셀영역에 포함되도록 설정할 수 있다. 클론워드라인구동회로(526)는 감지신호(DET)가 인에이블된 상태에서 클론워드라인(CWL)의 구동을 중단할 수 있다.
센스앰프제어신호생성회로(527)는 타겟워드라인(TWL), 동작제어신호(OP_CNT) 및 감지신호(DET)에 응답하여 센스앰프신호(SA)를 생성할 수 있다. 센스앰프제어신호생성회로(527)는 동작제어신호(OP_CNT)가 인에이블되고, 감지신호(DET)가 디스에이블된 상태에서 인에이블된 센스앰프신호(SA)를 생성할 수 있다. 센스앰프제어신호생성회로(527)는 감지신호(DET)가 인에이블된 상태에서 디스에이블된 센스앰프신호(SA)를 생성할 수 있다.
도 7을 참고하면 코어회로(54)는 제1 셀영역(551), 제2 셀영역(552) 및 센스앰프영역(553)을 포함할 수 있다.
제1 셀영역(551)은 제1 셀(554)을 포함할 수 있다. 제1 셀(554)은 타겟워드라인(TWL)과 제1 비트라인(BL1) 사이에 연결될 수 있다. 제1 셀(554)은 타겟워드라인(TWL)이 구동될 때 엑세스될 수 있다. 제1 셀(554)이 엑세스 되는 경우 제1 셀(554)에 저장된 데이터는 제1 비트라인(BL1)에 전달될 수 있다.
제2 셀영역(552)은 제2 셀(555)을 포함할 수 있다. 제2 셀(555)은 클론워드라인(CWL)과 제2 비트라인(BL2) 사이에 연결될 수 있다. 제2 셀(555)은 클론워드라인(CWL)이 구동될 때 엑세스될 수 있다. 제2 셀(555)이 엑세스 되는 경우 제2 비트라인(BL2)의 데이터가 제2 셀(555)에 저장될 수 있다.
센스앰프영역(553)은 센스앰프신호(SA)에 응답하여 동작하는 센스앰프(556)을 포함할 수 있다. 센스앰프(556)는 제1 비트라인(BL1)과 제2 비트라인(BL2) 사이에 연결되어 센스앰프신호(SA)가 인에이블되는 경우 제1 비트라인(BL1) 및 제2 비트라인(BL2)에 실린 데이터를 센싱 및 증폭할 수 있다. 센스앰프(556)의 센싱 및 증폭 동작에 의해 제1 비트라인(BL1) 및 제2 비트라인(BL2)에 실린 데이터는 서로 반전된 논리레벨로 구동된다. 따라서, 제1 비트라인(BL1)에 연결된 제1 셀(554)의 데이터가 센스앰프(556)에 의해 반전된 논리레벨로 센싱 및 증폭되어 제2 비트라인(BL2)을 통해 제2 셀(555)에 저장될 수 있다.
본 실시예에 따른 반도체시스템에 의하면 엑세스가 집중되는 타겟 워드라인에 연결된 셀의 데이터를 클론워드라인에 연결된 셀에 저장하여 타겟 워드라인의 데이터가 유실되는 것을 방지할 수 있다. 또한, 본 실시예에 따른 반도체시스템에 의하면 엑세스가 집중되는 타겟 워드라인에 연결된 셀의 데이터를 클론워드라인에 연결된 셀에 저장하는 카피동작을 수행한 후 다시 타겟 워드라인이 엑세스되는 경우 타겟 워드라인에 대한 리프레시 동작만을 수행하여 카피동작을 중복적으로 수행하지 않고, 타겟 워드라인에 대한 리프레시 동작도 수행하지 않아 전력 소모를 절감할 수 있다.
도 8에 도시된 바와 같이, 본 발명의 일 실시예에 따른 반도체장치는 제1 반도체장치(6) 및 제2 반도체장치(7)를 포함할 수 있다. 제2 반도체장치(7)는 리프레시펄스생성회로(71), 로우경로제어회로(72), 정보저장회로(73) 및 코어회로(74)를 포함할 수 있다.
제1 반도체장치(6)는 커맨드(CMD) 및 어드레스(ADD)를 제2 반도체장치(7)에 인가할 수 있다. 커맨드(CMD) 및 어드레스(ADD)는 동일한 라인을 통해 전송되거나 상이한 라인을 통해 전송되도록 구현될 수 있다. 커맨드(CMD) 및 어드레스(ADD)는 다수의 비트들을 포함할 수 있다.
리프레시펄스생성회로(71)는 커맨드(CMD)에 응답하여 리프레쉬펄스(REF_P)를 생성할 수 있다. 리프레시펄스생성회로(71)는 커맨드(CMD)를 디코딩하여 리프레쉬펄스(REF_P)를 생성할 수 있다. 리프레쉬펄스(REF_P)는 리프레쉬 동작을 수행하기 위해 발생될 수 있다.
로우경로제어회로(72)는 리프레쉬펄스(REF_P), 어드레스(ADD) 및 엑세스정보(RH)에 응답하여 타겟워드라인(TWL), 제1 및 제2 인접워드라인(VWL<1:2>), 제1 내지 제4 클론워드라인(CWL<1:4>)과 제1 및 제2 센스앰프신호(SA<1:2>)를 구동할 수 있다. 로우경로제어회로(72)는 어드레스(ADD)를 디코딩하여 타겟워드라인(TWL)을 구동할 수 있다. 타겟워드라인(TWL)은 어드레스(ADD)에 포함된 비트들의 논리레벨조합에 따라 기설정된 논리레벨로 구동될 수 있다. 타겟워드라인(TWL)을 구동할 수 있는 어드레스(ADD)에 포함된 비트들의 논리레벨조합은 실시예에 따라서 다양하게 설정될 수 있다. 로우경로제어회로(72)는 리프레쉬 동작이 수행되는 상태에서 어드레스(ADD)에 대응되는 엑세스정보(RH)가 인에이블되는 경우 제1 및 제2 센스앰프신호(SA<1:2>)에 의해 제1 및 제2 인접워드라인(VWL<1:2>)에 연결된 셀의 데이터를 제1 및 제2 클론워드라인(CWL<1:2>)에 연결된 셀에 저장하는 제1 카피동작을 수행할 수 있다. 로우경로제어회로(72)는 제1 카피동작이 수행된 후 제1 및 제2 센스앰프신호(SA<1:2>)에 의해 제1 및 제2 클론워드라인(CWL<1:2>)에 연결된 셀의 데이터를 제3 및 제4 클론워드라인(CWL<3:4>)에 연결된 셀에 저장하는 제2 카피동작을 수행할 수 있다.
정보저장회로(73)는 어드레스(ADD) 및 액티브신호(ACT)에 응답하여 엑세스정보(RH)를 생성할 수 있다. 액티브신호(ACT)는 액티브 동작을 수행하기 위해 인에이블되는 신호일 수 있다. 정보저장회로(73)는 액티브 동작이 수행되는 상태에서 어드레스(ADD)의 논리레벨조합에 따라 구동되는 타겟워드라인(TWL)에 대한 정보를 저장할 수 있다. 좀 더 구체적으로, 정보저장회로(73)는 타겟워드라인(TWL)이 기설정된 횟수 이상으로 구동되는 경우 인에이블되는 엑세스정보(RH)를 생성할 수 있다. 타겟워드라인(TWL)에 대한 액티브 동작이 수행되면 타겟워드라인(TWL)에 연결된 셀이 엑세스됨을 의미한다.
코어회로(74)는 타겟워드라인(TWL), 제1 및 제2 인접워드라인(VWL<1:2>), 제1 내지 제4 클론워드라인(CWL<1:4>)에 연결된 다수의 셀들을 포함할 수 있다. 타겟워드라인(TWL)에 연결된 셀들은 타겟워드라인(TWL)이 구동되는 경우 엑세스될 수 있다. 제1 및 제2 인접워드라인(VWL<1:2>)에 연결된 셀들은 제1 및 제2 인접워드라인(VWL<1:2>)이 구동되는 경우 엑세스될 수 있다. 제1 내지 제4 클론워드라인(CWL<1:4>)에 연결된 셀들은 제1 내지 제4 클론워드라인(CWL<1:4>)이 구동되는 경우 엑세스될 수 있다. 코어회로(74)는 제1 및 제2 센스앰프신호(SA<1:2>)에 응답하여 제1 및 제2 인접워드라인(VWL<1:2>)에 연결된 셀들의 데이터를 제1 및 제2 클론워드라인(CWL<1:2>)에 저장하는 제1 카피동작을 수행할 수 있다. 코어회로(74)는 제1 카피동작이 수행된 후 제1 및 제2 센스앰프신호(SA<1:2>)에 의해 제1 및 제2 클론워드라인(CWL<1:2>)에 연결된 셀의 데이터를 제3 및 제4 클론워드라인(CWL<3:4>)에 연결된 셀에 저장하는 제2 카피동작을 수행할 수 있다.
도 9를 참고하면 로우경로제어회로(72)는 타겟워드라인구동회로(721), 동작제어신호생성회로(722) 및 카피동작회로(723)를 포함할 수 있다.
타겟워드라인구동회로(721)는 어드레스(ADD) 및 리프레쉬펄스(REF_P)에 응답하여 타겟워드라인(TWL)을 구동할 수 있다. 타겟워드라인구동회로(721)는 어드레스(ADD)를 디코딩하여 타겟워드라인(TWL)을 구동할 수 있다. 타겟워드라인(TWL)은 어드레스(ADD)에 포함된 비트들의 논리레벨조합에 따라 기설정된 논리레벨로 구동될 수 있다. 타겟워드라인(TWL)을 구동할 수 있는 어드레스(ADD)에 포함된 비트들의 논리레벨조합은 실시예에 따라 다양하게 설정될 수 있다.
동작제어신호생성회로(722)는 타겟워드라인(TWL) 및 엑세스정보(RH)에 응답하여 동작제어신호(OP_CNT)를 생성할 수 있다. 동작제어신호생성회로(722)는 엑세스정보(RH)를 토대로 엑세스된 타겟워드라인(TWL)에 대한 동작제어신호(OP_CNT)를 생성할 수 있다. 엑세스정보(RH)는 타겟워드라인(TWL)이 기설정된 횟수 이상으로 구동되는 경우 인에이블 될 수 있다. 동작제어신호(OP_CNT)는 엑세스정보(RH)가 인에이블 된 상태에서 타겟워드라인(TWL)에 엑세스되는 경우 인에이블 될 수 있다. 즉, 타겟워드라인(TWL)이 기설정된 횟수 이상으로 구동되는 경우 엑세스정보(RH)가 인에이블 되고, 엑세스정보(RH)가 인에이블 된 상태에서 타겟워드라인(TWL)에 엑세스되는 경우 동작제어신호(OP_CNT)가 인에이블 된다.
카피동작회로(723)는 감지신호생성회로(724) 및 로우제어회로(725)를 포함할 수 있다.
감지신호생성회로(724)는 타겟워드라인(TWL), 제1 및 제2 인접워드라인(VWL<1:2>) 및 제1 및 제2 클론워드라인(CWL<1:2>)에 응답하여 감지신호(DET)를 생성할 수 있다. 감지신호생성회로(724)는 타겟워드라인(TWL)에 인접한 제1 및 제2 인접워드라인(VWL<1:2>)에 연결된 셀의 데이터와 제1 및 제2 클론워드라인(CWL<1:2>)에 연결된 셀의 데이터가 동일한 경우 인에이블되는 감지신호(DET)를 생성할 수 있다. 제1 및 제2 인접워드라인(VWL<1:2>)에 연결된 셀의 데이터를 제1 및 제2 클론워드라인(CWL<1:2>)에 연결된 셀에 저장하는 제1 카피동작이 수행되는 경우 제1 및 제2 인접워드라인(VWL<1:2>)에 연결된 셀의 데이터와 제1 및 제2 클론워드라인(CWL<1:2>)에 연결된 셀의 데이터가 동일하게 설정될 수 있다.
로우제어회로(725)는 타겟워드라인(TWL), 동작제어신호(OP_CNT) 및 감지신호(DET)에 응답하여 제1 및 제2 인접워드라인(VWL<1:2>)과 제1 내지 제4 클론워드라인(CWL<1:4>)을 구동할 수 있고, 제1 및 제2 센스앰프신호(SA<1:2>)를 생성할 수 있다. 로우제어회로(725)는 동작제어신호(OP_CNT)가 인에이블되고 감지신호(DET)가 디스에이블된 상태에서 제1 및 제2 인접워드라인(VWL<1:2>)에 연결된 셀의 데이터를 제1 및 제2 클론워드라인(CWL<1:2>)에 연결된 셀에 저장하는 제1 카피동작을 수행할 수 있다. 로우제어회로(725)는 제1 카피동작이 수행된 후 제1 및 제2 클론워드라인(CWL<1:2>)에 연결된 셀의 데이터를 제3 및 제4 클론워드라인(CWL<3:4>)에 연결된 셀에 저장하는 제2 카피동작을 수행할 수 있다. 로우제어회로(725)는 감지신호(DET)가 인에이블된 상태에서 제1 및 제2 인접워드라인(VWL<1:2>)에 연결된 셀의 데이터를 제1 및 제2 클론워드라인(CWL<1:2>)에 연결된 셀에 저장하는 제1 카피동작을 차단할 수 있다.
좀 더 구체적으로, 로우제어회로(725)는 인접워드라인구동회로(726), 클론워드라인구동회로(727) 및 센스앰프제어신호생성회로(728)를 포함할 수 있다.
인접워드라인구동회로(726)는 타겟워드라인(TWL), 동작제어신호(OP_CNT) 및 감지신호(DET)에 응답하여 제1 및 제2 인접워드라인(VWL<1:2>)을 구동할 수 있다. 인접워드라인구동회로(726)는 동작제어신호(OP_CNT)가 인에이블되고, 감지신호(DET)가 디스에이블된 상태에서 타겟워드라인(TWL)에 인접한 제1 및 제2 인접워드라인(VWL<1:2>)을 구동할 수 있다. 인접워드라인구동회로(726)는 감지신호(DET)가 인에이블된 상태에서 제1 및 제2 인접워드라인(VWL<1:2>)의 구동을 중단할 수 있다.
클론워드라인구동회로(727)는 타겟워드라인(TWL), 동작제어신호(OP_CNT) 및 감지신호(DET)에 응답하여 제1 내지 제4 클론워드라인(CWL<1:4>)을 구동할 수 있다. 클론워드라인구동회로(727)는 동작제어신호(OP_CNT)가 인에이블되고, 감지신호(DET)가 디스에이블된 상태에서 제1 내지 제4 클론워드라인(CWL<1:4>)을 구동할 수 있다. 제1 내지 제4 클론워드라인(CWL<1:4>)은 제1 및 제2 인접워드라인(VWL<1:2>)과 동일 셀영역 또는 상이한 셀영역에 포함되도록 설정할 수 있다. 클론워드라인구동회로(727)는 감지신호(DET)가 인에이블된 상태에서 제1 내지 제4 클론워드라인(CWL<1:4>)의 구동을 중단할 수 있다.
센스앰프제어신호생성회로(728) 타겟워드라인(TWL), 동작제어신호(OP_CNT) 및 감지신호(DET)에 응답하여 제1 및 제2 센스앰프신호(SA<1:2>)를 생성할 수 있다. 센스앰프제어신호생성회로(828)는 동작제어신호(OP_CNT)가 인에이블되고, 감지신호(DET)가 디스에이블된 상태에서 인에이블된 제1 및 제2 센스앰프신호(SA<1:2>)를 생성할 수 있다. 센스앰프제어신호생성회로(728)는 감지신호(DET)가 인에이블된 상태에서 디스에이블된 제1 및 제2 센스앰프신호(SA<1:2>)를 생성할 수 있다.
도 10을 참고하면 코어회로(74)는 제1 셀영역(71), 제2 셀영역(72), 제3 셀영역(73), 제1 센스앰프영역(74) 및 제2 센스앰프영역(75)을 포함할 수 있다.
제1 셀영역(71)은 제1 셀(711), 제2 셀(712), 제3 셀(713) 및 제4 셀(714)을 포함할 수 있다. 제1 셀(711)은 제1 인접워드라인(VWL<1>)과 제1 비트라인(BL1) 사이에 연결될 수 있다. 제1 셀(711)은 제1 인접워드라인(VWL<1>)이 구동될 때 엑세스될 수 있다. 제1 셀(711)이 엑세스 되는 경우 제1 셀(711)에 저장된 데이터는 제1 비트라인(BL1)에 전달될 수 있다. 제2 셀(712)은 제2 인접워드라인(VWL<2>)과 제2 비트라인(BL2) 사이에 연결될 수 있다. 제2 셀(712)은 제2 인접워드라인(VWL<2>)이 구동될 때 엑세스될 수 있다. 제2 셀(712)이 엑세스 되는 경우 제2 셀(712)에 저장된 데이터는 제2 비트라인(BL2)에 전달될 수 있다. 제3 셀(713)은 제3 클론워드라인(CWL<3>)과 제1 비트라인(BL1) 사이에 연결될 수 있다. 제3 셀(713)은 제3 클론워드라인(CWL<3>)이 구동될 때 엑세스될 수 있다. 제3 셀(713)이 엑세스 되는 경우 제3 셀(713)에 저장된 데이터는 제1 비트라인(BL1)에 전달될 수 있다. 제4 셀(714)은 제4 클론워드라인(CWL<4>)과 제2 비트라인(BL2) 사이에 연결될 수 있다. 제4 셀(714)은 제4 클론워드라인(CWL<4>)이 구동될 때 엑세스될 수 있다. 제4 셀(714)이 엑세스 되는 경우 제4 셀(714)에 저장된 데이터는 제2 비트라인(BL2)에 전달될 수 있다.
제2 셀영역(72)은 제5 셀(721)을 포함할 수 있다. 제5 셀(721)은 제1 클론워드라인(CWL<1>)과 제3 비트라인(BL3) 사이에 연결될 수 있다. 제5 셀(721)은 제1 클론워드라인(CWL<1>)이 구동될 때 엑세스될 수 있다. 제5 셀(721)이 엑세스 되는 경우 제2 비트라인(BL2)의 데이터가 제5 셀(721)에 저장될 수 있다.
제3 셀영역(73)은 제6 셀(731)을 포함할 수 있다. 제6 셀(731)은 제2 클론워드라인(CWL<2>)과 제4 비트라인(BL4) 사이에 연결될 수 있다. 제6 셀(731)은 제2 클론워드라인(CWL<2>)이 구동될 때 엑세스될 수 있다. 제6 셀(731)이 엑세스 되는 경우 제4 비트라인(BL4)의 데이터가 제6 셀(731)에 저장될 수 있다.
제1 센스앰프영역(74)은 제1 센스앰프신호(SA<1>)에 응답하여 동작하는 제1 센스앰프(741)을 포함할 수 있다. 제1 센스앰프(741)는 제1 비트라인(BL1)과 제3 비트라인(BL3) 사이에 연결되어 제1 센스앰프신호(SA<1>)가 인에이블되는 경우 제1 비트라인(BL1) 및 제3 비트라인(BL3)에 실린 데이터를 센싱 및 증폭할 수 있다. 제1 센스앰프(741)의 센싱 및 증폭 동작에 의해 제1 비트라인(BL1)과 제3 비트라인(BL3)에 실린 데이터는 서로 반전된 논리레벨로 구동된다. 따라서, 제1 비트라인(BL1)에 연결된 제1 셀(711)의 데이터가 제1 센스앰프(741)에 의해 반전된 논리레벨로 센싱 및 증폭되어 제3 비트라인(BL3)을 통해 제5 셀(721)에 저장될 수 있다. 또한, 제3 비트라인(BL3)에 연결된 제5 셀(721)의 데이터가 제1 센스앰프(741)에 의해 반전된 논리레벨로 센싱 및 증폭되어 제1 비트라인(BL1)을 통해 제3 셀(713)에 저장될 수 있다.
제2 센스앰프영역(75)은 제2 센스앰프신호(SA<2>)에 응답하여 동작하는 제2 센스앰프(751)을 포함할 수 있다. 제2 센스앰프(751)는 제2 비트라인(BL2)과 제4 비트라인(BL4) 사이에 연결되어 제2 센스앰프신호(SA<2>)가 인에이블되는 경우 제2 비트라인(BL2)과 제4 비트라인(BL4)에 실린 데이터를 센싱 및 증폭할 수 있다. 제2 센스앰프(751)의 센싱 및 증폭 동작에 의해 제2 비트라인(BL2)과 제4 비트라인(BL4)에 실린 데이터는 서로 반전된 논리레벨로 구동된다. 따라서, 제2 비트라인(BL2)에 연결된 제2 셀(712)의 데이터가 제2 센스앰프(751)에 의해 반전된 논리레벨로 센싱 및 증폭되어 제4 비트라인(BL4)을 통해 제6 셀(731)에 저장될 수 있다. 또한, 제4 비트라인(BL4)에 연결된 제6 셀(731)의 데이터가 제2 센스앰프(751)에 의해 반전된 논리레벨로 센싱 및 증폭되어 제2 비트라인(BL2)을 통해 제4 셀(714)에 저장될 수 있다.
본 실시예에 따른 반도체시스템에 의하면 엑세스가 집중되는 타겟 워드라인에 인접한 인접 워드라인에 연결된 셀의 데이터를 클론워드라인에 연결된 셀에 저장하여 인접 워드라인의 데이터가 유실되는 것을 방지할 수 있다. 또한, 본 실시예에 따른 반도체시스템에 의하면 엑세스가 집중되는 타겟 워드라인에 인접한 인접 워드라인에 대해 추가 리프레시 동작을 수행하지 않고 카피동작만을 수행함으로써 리프레시 동작 횟수를 최소한으로 줄여 반도체장치의 성능을 향상시키며, 리프레시 전력 소모를 감소할 수 있다. 또한, 본 실시예에 따른 반도체시스템에 의하면 엑세스가 집중되는 타겟 워드라인에 인접한 인접 워드라인에 연결된 셀의 데이터를 클론워드라인에 연결된 셀에 저장하는 카피동작을 수행한 후 다시 타겟 워드라인이 엑세스되는 경우 타겟 워드라인에 대한 리프레시 동작만을 수행하여 카피동작을 중복적으로 수행하지 않고, 인접 워드라인에 대한 리프레시 동작도 수행하지 않아 전력 소모를 절감할 수 있다.
앞서, 도 1 내지 도 10에서 살펴본 반도체장치는 메모리시스템, 그래픽시스템, 컴퓨팅시스템 및 모바일시스템 등을 포함하는 전자시스템에 적용될 수 있다. 예를 들어, 도 11을 참고하면 본 발명의 일 실시예에 따른 전자시스템(1000)은 데이터저장부(1001), 메모리컨트롤러(1002), 버퍼메모리(1003) 및 입출력인터페이스(1004)를 포함할 수 있다.
데이터저장부(1001)는 메모리컨트롤러(1002)로부터의 제어신호에 따라 메모리컨트롤러(1002)로부터 인가되는 데이터를 저장하고 저장된 데이터를 판독하여 메모리컨트롤러(1002)에 출력한다. 데이터저장부(1001)는 도 1에 도시된 제2 반도체장치(2), 도 5에 도시된 제2 반도체장치(5) 및 도 8에 도시된 제2 반도체장치(7)를 포함할 수 있다. 한편, 데이터저장부(1001)는 전원이 차단되어도 데이터를 잃지 않고 계속 저장할 수 있는 비휘발성 메모리를 포함할 수 있다. 비휘발성 메모리는 플래쉬 메모리(Nor Flash Memory, NAND Flash Memory), 상변환 메모리(Phase Change Random Access Memory; PRAM), 저항 메모리(Resistive Random Access Memory;RRAM), 스핀 주입자화반전 메모리(Spin Transfer Torque Random Access Memory; STTRAM), 자기메모리(Magnetic Random Access Memory; MRAM)로 구현될 수 있다.
메모리컨트롤러(1002)는 입출력인터페이스(1004)를 통해 외부기기(호스트 장치)로부터 인가되는 명령어를 디코딩하고 디코딩된 결과에 따라 데이터저장부(1001) 및 버퍼메모리(1003)에 대한 데이터 입출력을 제어한다. 도 11에서는 메모리컨트롤러(1002)가 하나의 블록으로 표시되었으나, 메모리컨트롤러(1002)는 데이터저장부(1001)를 제어하기 위한 컨트롤러와 휘발성 메모리인 버퍼메모리(1003)를 제어하기 위한 컨트롤러가 독립적으로 구성될 수 있다.
버퍼메모리(1003)는 메모리컨트롤러(1002)에서 처리할 데이터 즉 데이터저장부(1001)에 입출력되는 데이터를 임시적으로 저장할 수 있다. 버퍼메모리(1003)는 제어신호에 따라 메모리컨트롤러(1002)에서 인가되는 데이터(DATA)를 저장할 수 있다. 버퍼메모리(1003)는 저장된 데이터를 판독하여 메모리컨트롤러(1002)에 출력한다. 버퍼메모리(1003)는 DRAM(Dynamic Random Access Memory), Moblie DRAM, SRAM(Static Random Access Memory) 등의 휘발성 메모리를 포함할 수 있다.
입출력인터페이스(1004)는 메모리컨트롤러(1002)와 외부기기(호스트) 사이의 물리적 연결을 제공하여 메모리컨트롤러(1002)가 외부기기로부터 데이터 입출력을 위한 제어신호를 수신하고 외부기기와 데이터를 교환할 수 있도록 해준다. 입출력인터페이스(1004)는 USB, MMC, PCI-E, SAS, SATA, PATA, SCSI, ESDI, 및 IDE 등과 같은 다양한 인터페이스 프로토콜들 중 하나를 포함할 수 있다.
전자시스템(1000)은 호스트 장치의 보조 기억장치 또는 외부 저장장치로 사용될 수 있다. 전자시스템(1000)은 고상 디스크(Solid State Disk; SSD), USB 메모리(Universal Serial Bus Memory), 씨큐어 디지털 카드(Secure Digital; SD), 미니 씨큐어 디지털 카드(mini Secure Digital card; mSD), 마이크로 씨큐어 디지털 카드(micro SD), 고용량 씨큐어 디지털 카드(Secure Digital High Capacity; SDHC), 메모리 스틱 카드(Memory Stick Card), 스마트 미디어 카드(Smart Media Card; SM), 멀티 미디어 카드(Multi Media Card; MMC), 내장 멀티 미디어 카드(Embedded MMC; eMMC), 컴팩트 플래시 카드(Compact Flash; CF) 등을 포함할 수 있다.
1: 제1 반도체장치 2: 제2 반도체장치
21: 리프레시펄스생성회로 22: 로우경로제어회로
23: 정보저장회로 24: 코어회로
221: 타겟워드라인구동회로 222: 동작제어신호생성회로
223: 카피동작회로 224: 감지신호생성회로
225: 로우제어회로 226: 인접워드라인구동회로
227: 클론워드라인구동회로 228: 센스앰프제어신호생성회로
31: 제1 셀영역 32: 제2 셀영역
33: 제3 셀영역제2 셀영역 34: 제1 센스앰프영역
35: 제2 센스앰프영역
311: 제1 셀 312: 제2 셀
321: 제3 셀 331: 제4 셀
341: 제1 센스앰프 351: 제2 센스앰프

Claims (20)

  1. 엑세스정보를 토대로 엑세스된 타켓워드라인에 대한 동작제어신호를 생성하는 동작제어신호생성회로; 및
    상기 동작제어신호에 응답하여 상기 타겟워드라인에 인접한 인접워드라인에 연결된 제1 셀의 데이터를 제1 클론워드라인에 연결된 제2 셀에 저장하는 제1 카피동작을 수행하는 카피동작회로를 포함하는 반도체장치.
  2. 제 1 항에 있어서, 상기 엑세스정보는 상기 타겟워드라인이 기설정된 횟수 이상으로 엑세스되는 경우 인에이블되는 반도체장치.
  3. 제 2 항에 있어서, 상기 동작제어신호는 상기 엑세스정보가 인에이블된 상태에서 상기 타겟워드라인에 엑세스되는 경우 인에이블되는 반도체장치.
  4. 제 1 항에 있어서, 상기 카피동작회로는 감지신호에 응답하여 상기 제1 카피동작을 제어하는 반도체장치
  5. 제 4 항에 있어서, 상기 카피동작회로는 상기 감지신호가 인에이블되는 경우 상기 제1 카피동작을 차단하는 반도체장치.
  6. 제 1 항에 있어서, 상기 카피동작회로는 상기 제1 셀의 데이터와 상기 제2 셀의 데이터가 동일한 경우 인에이블되는 감지신호를 생성하는 감지신호생성회로를 포함하는 반도체장치.
  7. 제 1 항에 있어서, 상기 카피동작회로는 상기 동작제어신호와 감지신호에 응답하여 인접워드라인 및 제1 클론워드라인을 구동하고, 센스앰프제어신호를 생성하는 로우제어회로를 포함하는 반도체장치.
  8. 제 7 항에 있어서, 상기 로우제어회로는 상기 동작제어신호가 인에이블되고, 상기 감지신호가 디스에이블된 경우 상기 제1 카피동작을 위해 상기 인접워드라인 및 상기 제1 클론워드라인을 구동하고 상기 센스앰프제어신호를 인에이블시키는 반도체장치.
  9. 제 7 항에 있어서, 상기 로우제어회로는 상기 감지신호가 인에이블된 경우 상기 센스앰프제어신호를 디스에이블시키는 반도체장치.
  10. 제 1 항에 있어서, 상기 카피동작회로는 상기 제1 카피동작을 수행한 후 제2 카피동작을 수행하되 상기 제2 카피동작은 제1 클론워드라인에 연결된 제2 셀의 데이터를 제2 클론워드라인에 연결된 제 3 셀에 저장하는 반도체장치.
  11. 제 10 항에 있어서, 상기 제2 클론워드라인은 상기 타겟워드라인과 동일한 셀영역에 포함되어 있는 반도체장치.
  12. 엑세스정보를 토대로 엑세스된 타켓워드라인에 대한 동작제어신호를 생성하는 동작제어신호생성회로; 및
    상기 동작제어신호에 응답하여 상기 타겟워드라인에 연결된 제1 셀의 데이터를 클론워드라인에 연결된 제2 셀에 저장하는 카피동작을 수행하는 카피동작회로를 포함하는 반도체장치.
  13. 제 12 항에 있어서, 상기 엑세스정보는 상기 타겟워드라인이 기설정된 횟수 이상으로 엑세스되는 경우 인에이블되는 반도체장치.
  14. 제 13 항에 있어서, 상기 동작제어신호는 상기 엑세스정보가 인에이블된 상태에서 상기 타겟워드라인에 엑세스되는 경우 인에이블되는 반도체장치.
  15. 제 13 항에 있어서, 상기 카피동작회로는 상기 감지신호가 인에이블되는 경우 상기 카피동작을 차단하는 반도체장치.
  16. 제 12 항에 있어서, 상기 카피동작회로는 상기 제1 셀의 데이터와 상기 제2 셀의 데이터가 동일한 경우 인에이블되는 감지신호를 생성하는 감지신호생성회로를 포함하는 반도체장치.
  17. 제 12 항에 있어서, 상기 카피동작회로는 상기 동작제어신호와 감지신호에 응답하여 클론워드라인을 구동하고, 센스앰프제어신호를 생성하는 로우제어회로를 포함하는 반도체장치.
  18. 제 17 항에 있어서, 상기 로우제어회로는 상기 동작제어신호가 인에이블되고, 상기 감지신호가 디스에이블된 경우 상기 카피동작을 위해 상기 클론워드라인을 구동하고 상기 센스앰프제어신호를 인에이블시키는 반도체장치.
  19. 제 17 항에 있어서, 상기 로우제어회로는 상기 감지신호가 인에이블된 경우 상기 센스앰프제어신호를 디스에이블시키는 반도체장치.
  20. 커맨드 및 어드레스를 출력하는 제1 반도체장치; 및
    상기 커맨드에 응답하여 리프레쉬가 수행되는 상태에서 상기 어드레스에 응답하여 구동되는 타겟워드라인에 대한 제1 카피동작을 수행하는 제2 반도체장치를 포함하되, 상기 제2 반도체장치는 엑세스정보를 토대로 엑세스된 타켓워드라인에 대한 동작제어신호를 생성하고, 상기 동작제어신호에 응답하여 상기 타겟워드라인에 인접한 인접워드라인에 연결된 제1 셀의 데이터를 제1 클론워드라인에 연결된 제2 셀에 저장하는 상기 제1 카피동작을 수행하는 반도체시스템.
KR1020160058436A 2016-05-12 2016-05-12 반도체장치 및 반도체시스템 KR102444948B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020160058436A KR102444948B1 (ko) 2016-05-12 2016-05-12 반도체장치 및 반도체시스템
US15/229,487 US10318186B2 (en) 2016-05-12 2016-08-05 Semiconductor device and semiconductor system with word line copy

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160058436A KR102444948B1 (ko) 2016-05-12 2016-05-12 반도체장치 및 반도체시스템

Publications (2)

Publication Number Publication Date
KR20170127812A true KR20170127812A (ko) 2017-11-22
KR102444948B1 KR102444948B1 (ko) 2022-09-21

Family

ID=60294638

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160058436A KR102444948B1 (ko) 2016-05-12 2016-05-12 반도체장치 및 반도체시스템

Country Status (2)

Country Link
US (1) US10318186B2 (ko)
KR (1) KR102444948B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10740188B2 (en) 2018-12-07 2020-08-11 Winbond Electronics Corp. Volatile memory device and method for efficient bulk data movement, backup operation in the volatile memory device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160019940A1 (en) * 2014-07-21 2016-01-21 SK Hynix Inc. Memory device

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5449670B2 (ja) 2007-12-25 2014-03-19 ピーエスフォー ルクスコ エスエイアールエル 半導体記憶装置、および冗長領域のリフレッシュ方法
US9117544B2 (en) * 2012-06-30 2015-08-25 Intel Corporation Row hammer refresh command
KR102017736B1 (ko) 2012-12-20 2019-10-21 에스케이하이닉스 주식회사 코어 회로, 메모리 및 이를 포함하는 메모리 시스템
JP2017182854A (ja) * 2016-03-31 2017-10-05 マイクロン テクノロジー， インク． 半導体装置
US10373695B2 (en) * 2016-12-30 2019-08-06 Western Digital Technologies, Inc. Methods and apparatus for read disturb detection and handling

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160019940A1 (en) * 2014-07-21 2016-01-21 SK Hynix Inc. Memory device

Also Published As

Publication number Publication date
KR102444948B1 (ko) 2022-09-21
US10318186B2 (en) 2019-06-11
US20170329540A1 (en) 2017-11-16

Similar Documents

Publication Publication Date Title
US10445010B2 (en) Nonvolatile memory device and method of throttling temperature of nonvolatile memory device
US8705276B2 (en) Semiconductor memory device, reading method thereof, and data storage device having the same
TWI684295B (zh) 電子裝置
US10108370B2 (en) Methods of reading nonvolatile memory devices
US8935467B2 (en) Memory system, and a method of controlling an operation thereof
KR102561346B1 (ko) 반도체장치
US10902924B2 (en) Memory system varying pass voltage based on erase count of target memory block and operating method thereof
US10748626B2 (en) Data storage device and operating method thereof
US20200356289A1 (en) Controller, operating method thereof, and memory system including the same
US9424183B2 (en) Data storage device and method for operating the same
KR20190125026A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20180000594A (ko) 반도체장치 및 반도체시스템
US20190018768A1 (en) Data storage device and method for operating the same
US9728264B2 (en) Nonvolatile memory device, operating method thereof, and data storage device including the same
KR102591121B1 (ko) 반도체장치
US10055152B2 (en) Semiconductor devices
KR102444948B1 (ko) 반도체장치 및 반도체시스템
KR20170068718A (ko) 반도체장치 및 반도체시스템
US10153033B2 (en) Semiconductor devices
KR20170013101A (ko) 입출력라인구동회로를 포함하는 반도체장치 및 반도체시스템
US20230214139A1 (en) Second read initialization on latch-limited memory device
US10186306B2 (en) Apparatus and method for non-volatile memory address decoding
US10475486B2 (en) Electronic devices
KR20170089646A (ko) 반도체 메모리 장치 및 그것을 포함하는 데이터 저장 장치

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right