KR102017736B1 - 코어 회로, 메모리 및 이를 포함하는 메모리 시스템 - Google Patents

코어 회로, 메모리 및 이를 포함하는 메모리 시스템 Download PDF

Info

Publication number
KR102017736B1
KR102017736B1 KR1020120149944A KR20120149944A KR102017736B1 KR 102017736 B1 KR102017736 B1 KR 102017736B1 KR 1020120149944 A KR1020120149944 A KR 1020120149944A KR 20120149944 A KR20120149944 A KR 20120149944A KR 102017736 B1 KR102017736 B1 KR 102017736B1
Authority
KR
South Korea
Prior art keywords
memory
word line
memory cells
activated
lines
Prior art date
Application number
KR1020120149944A
Other languages
English (en)
Other versions
KR20140080295A (ko
Inventor
송청기
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020120149944A priority Critical patent/KR102017736B1/ko
Priority to US14/085,478 priority patent/US9190131B2/en
Publication of KR20140080295A publication Critical patent/KR20140080295A/ko
Priority to US14/883,305 priority patent/US9418724B2/en
Application granted granted Critical
Publication of KR102017736B1 publication Critical patent/KR102017736B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/783—Masking faults in memories by using spares or by reconfiguring using programmable devices with refresh of replacement cells, e.g. in DRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
    • G11C29/808—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout using a flexible replacement scheme
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines

Abstract

본 기술은 각 워드라인이 활성화된 횟수를 카운팅한 정보를 각 워드라인에 연결된 메모리 셀들에 저장하여 각 워드라인이 활성화된 횟수를 카운팅하되 워드라인의 활성화 횟수를 저장하는 메모리 셀들에 불량이 발생한 경우 이를 리페어 하기 위한 것으로, 본 발명에 따른 메모리는 제1 내지 제N워드라인 각각에 연결된 다수의 제1메모리 셀을 포함하는 제1셀 어레이; 리페어 정보에 응답하여 제1 내지 제M비트라인 중 하나 이상의 비트라인을 선택하는 비트라인 선택부; 상기 제1 내지 제N워드라인 각각에 연결되고, 상기 제1 내지 제M비트라인 각각에 연결되며, 자신이 연결된 비트라인이 선택된 경우 상기 제1 내지 제N워드라인 중 자신이 연결된 워드라인이 활성화된 횟수를 저장하는 다수의 제2메모리 셀을 포함하는 제2셀 어레이; 및 상기 제1 내지 제N워드라인 중 활성화된 워드라인에 연결된 상기 다수의 제2메모리 셀 중 상기 선택된 하나 이상의 비트라인에 연결된 제2메모리 셀에 저장된 값을 갱신하는 활성화 횟수 갱신부를 포함한다.

Description

코어 회로, 메모리 및 이를 포함하는 메모리 시스템{CORE CIRCUIT, MEMORY AND MEMORY SYSTEM ICLUDING THE SAME}
본 발명은 각 워드라인을 활성화된 횟수를 카운팅하여 저장하는 셀 어레이에 불량이 발생한 경우 이를 리페어하기 위한 코어 회로, 메모리 및 이를 포함하는 메모리 시스템에 관한 것이다.
메모리의 집적도가 증가하면서 메모리에 포함된 다수의 워드라인 사이의 간격이 줄어들고 있다. 워드라인 사이의 간격이 줄어들면서 인접한 워드라인 사이의 커플링 효과가 증가하고 있다.
한편, 메모리 셀에 데이터가 입출력될 때마다 워드라인이 활성화(액티브) 상태와 비활성화 상태 사이에서 토글하게 되는데 상술한 바와 같이 인접한 워드라인 사이의 커플링 효과가 커지면서 자주 활성화되는 워드라인에 인접한 워드라인에 연결된 메모리 셀의 데이터가 손상되는 현상이 발생하고 있다. 이러한 현상을 워드라인 디스터번스(word line disturbance)라고도 하는데 워드라인 디스터번스로 인해 메모리 셀이 리프레시되기 전에 메모리 셀의 데이터가 손상되는 현상이 발생하여 문제가 되고 있다.
도 1은 워드라인 디스터번스 현상을 설명하기 위한 도면으로 메모리에 포함된 셀 어레이의 일부를 나타낸 도면이다.
도 1에서 'WLL'은 활성화 횟수가 많은 워드라인에 해당하며 'WLL-1', 'WLL+1'은 각각 'WLL'에 인접하게 배치된 워드라인, 즉 활성화 횟수가 워드라인에 인접한 워드라인에 해당한다. 그리고 'CL'은 'WLL'에 연결된 메모리셀, 'CL-1'은 'WLL-1'에 연결된 메모리 셀, 'CL+1'은 'WLL+1'에 연결된 메모리 셀을 나타낸다. 각각의 메모리 셀은 셀 트랜지스터(TL, TL-1, TL+1) 및 셀 캐패시터(CAPL, CAPL-1, CAPL+1)를 포함한다.
도 1에서 'WLL'이 활성화되거나 비활성화되면 'WLL'과 'WLL-1' 및 'WLL+1' 사이에 발생하는 커플링 현상으로 인해 'WLL-1' 및 'WLL+1'의 전압이 상승하거나 하강하면서 셀 캐패시터(CL-1, CL+1)의 전하량에도 영향을 미친다. 따라서 'WLL'의 활성화가 빈번하게 일어나서 'WLL'이 활성화 상태와 비활성화 상태 사이에서 토글하는 경우 'CL-1' 및 'CL+1'에 포함된 셀 캐패시터(CAPL-1, CAPL+1)에 저장된 전하의 양의 변화가 증가하고 메모리 셀의 데이터가 열화될 수 있다.
또한 워드라인이 활성화 상태와 비활성화 상태를 토글하면서 발생한 전자기파가 인접한 워드라인에 연결된 메모리 셀의 셀 캐패시터에 전자를 유입시키거나 셀 캐패시터로부터 전자를 유출 시킴으로써 데이터를 손상시킨다.
워드라인 디스터번스로 인한 데이터의 열화를 방지하기 위해서는 먼저 활성화 횟수가 많은 워드라인을 검출하고, 검출된 워드라인에 인접한 워드라인에 연결된 다수의 메모리 셀의 데이터 열화를 방지하기 위한 방법이 필요하다. 또한 활성화 횟수가 많은 워드라인을 검출하는 구성을 추가하는 경우 이러한 구성에도 불량이 발생할 수 있다.
본 발명은 각 워드라인이 활성화된 횟수를 카운팅한 정보를 각 워드라인에 연결된 메모리 셀들에 저장하여 각 워드라인이 활성화된 횟수를 카운팅하되 워드라인의 활성화 횟수를 저장하는 메모리 셀들에 불량이 발생한 경우 이를 리페어 할 수 있는 코어 회로, 메모리 및 메모리 시스템을 제공한다.
본 발명에 따른 메모리는, 제1 내지 제N워드라인 각각에 연결된 다수의 제1메모리 셀을 포함하는 제1셀 어레이; 리페어 정보에 응답하여 제1 내지 제M비트라인 중 하나 이상의 비트라인을 선택하는 비트라인 선택부; 상기 제1 내지 제N워드라인 각각에 연결되고, 상기 제1 내지 제M비트라인 각각에 연결되며, 자신이 연결된 비트라인이 선택된 경우 상기 제1 내지 제N워드라인 중 자신이 연결된 워드라인이 활성화된 횟수를 저장하는 다수의 제2메모리 셀을 포함하는 제2셀 어레이; 및 상기 제1 내지 제N워드라인 중 활성화된 워드라인에 연결된 상기 다수의 제2메모리 셀 중 상기 선택된 하나 이상의 비트라인에 연결된 제2메모리 셀에 저장된 값을 갱신하는 활성화 횟수 갱신부를 포함할 수 있다.
또한 본 발명에 따른 메모리는, 제1 내지 제N워드라인 각각에 연결된 다수의 제1메모리 셀을 포함하는 제1셀 어레이; 리페어 정보에 응답하여 제1 내지 제M비트라인 중 하나 이상의 비트라인을 선택하는 비트라인 선택부; 상기 제1 내지 제N워드라인 각각에 연결되고, 상기 제1 내지 제M비트라인 각각에 연결되며, 자신이 연결된 비트라인 선택된 경우 상기 제1 내지 제N워드라인 중 자신이 연결된 워드라인이 활성화된 횟수를 저장하는 다수의 제2메모리 셀을 포함하는 제2셀 어레이; 액티브 커맨드에 응답하여 제1전달신호를 활성화하고, 상기 제1전달신호가 활성화되고 소정의 시간이 지난 후에 제2전달신호를 활성화하는 전달신호 생성부; 및 상기 제1전달신호에 응답하여 상기 제1 내지 제N워드라인 중 어드레스에 대응하는 워드라인에 연결된 상기 다수의 제2메모리 셀 중 상기 선택된 하나 이상의 비트라인에 연결된 제2메모리 셀에서 출력된 값을 전달받아 증가시키고, 상기 제2전달신호에 응답하여 상기 증가된 값을 상기 어드레스에 대응하는 워드라인에 연결된 다수의 제2메모리 셀 중 상기 선택된 하나 이상의 비트라인에 연결된 제2메모리 셀로 전달하는 저장값 갱신부를 포함할 수 있다.
또한 본 발명에 따른 메모리 시스템은, 제1 내지 제N워드라인 각각에 연결된 다수의 제1메모리 셀을 포함하는 제1셀 어레이 및 상기 제1 내지 제N워드라인 각각에 연결되고, 제1 내지 제M비트라인 각각에 연결되며 자신이 연결된 비트라인이 선택된 경우 상기 제1 내지 제N워드라인 중 자신이 연결된 워드라인이 활성화된 횟수를 저장하는 다수의 제2메모리 셀을 포함하는 제2셀 어레이를 포함하되, 상기 제1 내지 제N워드라인 중 활성화 횟수가 기준횟수 이상인 경우 경고신호를 생성하는 메모리; 및 특수 리프레시 모드에서 상기 메모리에 상기 제1 내지 제N워드라인 중 활성화 횟수가 상기 기준횟수 이상인 워드라인에 대응하는 초과 어드레스 및 상기 초과 어드레스에 인접한 값을 가지는 하나 이상의 인접 어드레스를 인가하는 메모리 컨트롤러를 포함할 수 있다.
또한 본 발명에 따른 코어 회로는, 제1 내지 제N워드라인 각각에 연결된 다수의 제1메모리 셀을 포함하는 제1영역; 리페어 정보에 응답하여 제1 내지 제M비트라인 중 하나 이상의 비트라인을 선택하는 비트라인 선택부; 및 상기 제1 내지 제N워드라인 각각에 연결되고, 상기 제1 내지 제M비트라인 각각에 연결되며, 자신이 연결된 비트라인이 선택된 경우 상기 제1 내지 제N워드라인 중 자신이 연결된 워드라인이 활성화된 횟수를 저장하는 다수의 제2메모리 셀을 포함하는 제2셀 어레이를 포함할 수 있다.
본 기술은 각 워드라인에 연결된 메모리 셀들에 각 워드라인이 활성화된 횟수를 저장함으로써 각 워드라인의 활성화 횟수를 카운팅하되, 워드라인의 활성화 횟수를 저장하는 메모리 셀에 불량이 발생한 경우 이를 리페어하여 워드라인의 활성화 횟수를 카운팅하는데 문제가 발생하지 않도록 할 수 있다.
도 1은 워드라인 디스터번스 현상을 설명하기 위한 도면으로 메모리에 포함된 셀 어레이의 일부를 나타낸 도면,
도 2는 활성화 횟수가 기준횟수 이상인 워드라인에 인접한 워드라인에 연결된 메모리 셀의 데이터가 워드라인 디스터번스 현상으로 열화되는 것을 방지하기 위해 사용되는 특수 리프레시 동작을 설명하기 위한 도면,
도 3은 본 발명의 일 실시예에 따른 메모리 시스템의 구성도,
도 4는 본 발명의 일 실시예에 따른 메모리(310)의 구성도,
도 5는 도 4의 비트라인 선택부(BS)의 구성도,
도 6은 도 4의 저장값 갱신부(412)의 구성도.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있도록 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
이하에서 특정 워드라인에 인접한 워드라인이란 특정 워드라인에 소정의 거리보다 가깝게 배치된 워드라인을 의미할 수 있다. 이때 특정 워드라인과 인접한 워드라인 사이에 배치된 워드라인의 갯수는 소정의 갯수 이하일 수 있다. 특정 워드라인에 인접한 워드라인의 범위는 설계에 따라 달라질 수 있다. 이하에서 인접한 워드라인은 특정 워드라인 바로 옆에 배치된(즉 특정 워드라인과 인접한 워드라인 사이에 배치된 워드라인의 개수가 0개인) 워드라인인 경우에 대해서 설명한다.
도 2는 활성화 횟수가 기준횟수 이상인 워드라인에 인접한 워드라인에 연결된 메모리 셀의 데이터가 워드라인 디스터번스 현상으로 열화되는 것을 방지하기 위해 사용되는 특수 리프레시 동작을 설명하기 위한 도면이다.
메모리는 제1 내지 제N(N은 자연수)워드라인을 포함하고, 메모리 컨트롤러(도 2에 미도시 됨)는 메모리에 커맨드 신호(CMD), 어드레스(ADD<0:A>) 및 데이터(도 2에 미도시 됨) 등 각종 신호를 인가하여 메모리를 제어한다. 이하에서 제1 내지 제N워드라인 중 제L(L는 자연수, 1≤L≤N)워드라인에 대응하는 어드레스의 값을 'L'로 표기한다.
제1 내지 제N워드라인이 활성화된 횟수는 제1 내지 제N워드라인에 대응하는 어드레스가 액티브 커맨드와 함께 메모리 컨트롤러로부터 메모리로 입력된 횟수와 동일하다. 예를 들어 메모리 컨트롤러가 '15'인 어드레스를 액티브 커맨드와 함께 10회 입력해준 경우 제15워드라인이 10회 활성화된 것이다. 따라서 메모리 또는 메모리 컨트롤러는 제1 내지 제N워드라인에 대응하는 어드레스가 액티브 커맨드와 함께 메모리로 입력된 횟수를 카운팅한 결과를 이용하여 활성화된 횟수가 설정된 기준횟수보다 많은 워드라인이 있는지 판단한다. 이때 기준횟수는 메모리 시스템 내부적으로 결정된 값 일수도 있고 메모리 시스템 외부로부터 입력된 값 일수도 있다.
메모리 컨트롤러에서 MRS커맨드(MRS)와 함께 특정 어드레스 조합이 입력되면 MRS(Mode Resistor Set) 설정에 의해 메모리는 특수 리프레시 모드로 진입한다('시작'설정). 그리고 MRS 커맨드(MRS)와 함께 특정 어드레스 조합이 입력되면 메모리는 특수 리프레시 모드에서 빠져나온다('종료'설정). MRS커맨드와 특정 어드레스 조합으로 특수 리프레시 모드로 진입하여 데이터 열화를 보상하는 것은 하나의 예이며 설계에 따라 새롭게 정의된 신호 또는 기존의 신호 조합을 이용해서 메모리가 상술한 보상동작을 수행하도록 제어할 수 있다.
특수 리프레시 모드에서 메모리 컨트롤러는 액티브 커맨드와 함께 입력된 횟수가 기준횟수 이상인 어드레스(이하 초과 어드레스라 함)를 입력하는 동작 및 초과 어드레스에 대응하는 워드라인에 인접한 워드라인을 활성화하는 동작을 포함하는 '보상 사이클'을 단위로 메모리를 동작시킨다. 이하에서는 제L워드라인에 대응하는 'L'인 어드레스가 초과 어드레스인 경우에 대해 설명한다.
각 '보상 사이클'에서 첫번째 액티브 커맨드(ACT)와 함께 초과 어드레스(L)가 메모리에 입력된다. 소정의 시간이 지난 후에 프리차지 커맨드(PRE)가 메모리에 입력된다. 메모리는 액티브 커맨드(ACT) 및 'L'인 어드레스에 응답하여 제L워드라인을 활성화하고 프리차지 커맨드(PRE)에 응답하여 활성화된 제L워드라인을 비활성화한다.
첫번째 이후에 액티브 커맨드(ACT)와 함께 제L워드라인에 인접한 워드라인에 대응하는 어드레스(L+1, L-1)이 차례로 입력된다. 도 2에서는 두번째 액티브 커맨드(ACT)와 함께 'L+1'인 어드레스가 입력되고, 세번째 액티브 커맨드(ACT)와 함께 'L-1'인 어드레스가 입력된다. 따라서 메모리의 제L+1워드라인과 제L-1워드라인이 순서대로 활성화된다. 참고로 'L+1'인 어드레스와 'L-1'인 어드레스가 입력되는 순서는 바뀔 수 있다.
제L워드라인에 인접한 워드라인들을 활성화하는 동작이 모두 완료되면 메모리는 메모리 컨트롤러로부터 입력되는 MRS 커맨드 및 어드레스의 조합에 의해서 특수 리프레시 모드에서 빠져나간다.
어떤 워드라인이 활성화되면 그 워드라인에 연결된 메모리 셀들의 데이터가 리프레시된다. 따라서 특수 리프레시 모드에서 초과 어드레스에 대응하는 워드라인에 인접한 워드라인을 활성화함으로써 워드라인 디스터번스로 발생하는 데이터 열화를 방지할 수 있다.
여기서 상술한 특수 리프레시 동작을 수행하기 위해서는 초과 어드레스를 검출하는 것이 필요하다. 이하에서 초과 어드레스를 검출하기 위해 메모리 셀에 각 워드라인의 활성화 횟수를 저장하면서, 워드라인의 활성화 횟수를 저장하는 메모리 셀에 불량이 발생한 경우 리페어도 가능한 코어 회로, 메모리 및 메모리 시스템에 대해 설명한다.
도 3은 본 발명의 일 실시예에 따른 메모리 시스템의 구성도이다.
도 3에 도시된 바와 같이, 메모리 시스템은 메모리(310) 및 메모리 컨트롤러(320)를 포함한다. 메모리(310)는 제1 내지 제N워드라인(WL1 - WLN) 각각에 연결된 다수의 제1메모리 셀(도 4에 도시됨)을 포함하는 제1셀 어레이(CA1) 및 제1 내지 제N워드라인(WL1 - WLN) 각각에 연결되고, 제1 내지 제M비트라인(BL1 - BLM) 각각에 연결되며 자신이 연결된 비트라인이 선택된 경우 제1 내지 제N워드라인(WL1 - WLN) 중 자신이 연결된 워드라인이 활성화된 횟수를 저장하는 다수의 제2메모리 셀(도 4에 도시됨)을 포함하는 제2셀 어레이(CA2)를 포함하되, 제1 내지 제N워드라인(WL1 - WLN) 중 활성화 횟수가 기준횟수 이상인 경우 경고신호(ALERT)를 생성한다. 또한 메모리(310)는 리페어 정보(REPAIR<0:B>)에 응답하여 제1 내지 제M비트라인(BL1 - BLM) 중 하나 이상의 비트라인을 선택하는 비트라인 선택부(BS)를 포함한다. 메모리 컨트롤러(320)는 특수 리프레시 모드에서 메모리(310)에 제1 내지 제N워드라인 중 활성화 횟수가 기준횟수 이상인 워드라인에 대응하는 초과 어드레스 및 초과 어드레스에 인접한 값을 가지는 하나 이상의 인접 어드레스를 인가한다. 예를 들어, 활성화 횟수가 기준횟수 이상인 워드라인에 대응하는 초과 어드레스가 '5'인 경우 '4' 또는 '6'인 값을 가지는 어드레스를 말할 수 있다.
참고로 메모리 컨트롤러(320)는 메모리(310)에 칩 셀렉트 신호(CSB), 액티브 제어신호(ACTB), 로우 어드레스 스트로브 신호(RASB), 컬럼 어드레스 스트로브 신호(CASB) 및 라이트 인에이블 신호(WEB)를 포함하는 커맨드 신호들을 입력하며 메모리 컨트롤러(310)가 메모리(320)에 특정 커맨드를 인가한다는 것은 위 커맨드 신호들(CSB, ACTB, RASB, CASB, WEB)의 조합이 특정 커맨드에 대응한다는 것이다. 예를 들어 메모리 컨트롤러(320)가 액티브 커맨드를 메모리(310)에 인가한다는 것은 메모리 컨트롤러(320)가 메모리(310)에 인가하는 커맨드 신호(CSB, ACTB, RASB, CASB, WEB)의 조합이 액티브 커맨드에 대응한다는 것이다. 메모리(310)에 포함된 커맨드 디코더(도 3에 미도시 됨)는 커맨드 신호들(CSB, ACTB, RASB, CASB, WEB)을 디코딩하여 메모리(310) 내부적으로 커맨드를 생성한다. 또한 메모리 컨드롤러(320)는 메모리(310)의 동작을 위해 메모리(310)에 다수의 커맨드 신호(CSB, ACTB, RASB, CASB, WEB) 외에 어드레스(ADD<0:A>), 데이터(DATA) 등을 인가한다.
이하에서 특수 리프레시 모드란 활성화 횟수가 기준횟수 이상인 워드라인에 인접한 워드라인을 활성화하여 활성화 횟수가 기준횟수 이상인 워드라인에 인접한 워드라인에 연결된 다수의 메모리 셀의 데이터를 리프레시 하는 동작을 수행하는 동작모드를 말한다.
도 3을 참조하여 메모리 시스템에 대해 설명한다.
제1셀 어레이(CA1)는 제1 내지 제N워드라인(WL1 - WLN) 각각에 연결된 다수의 제1메모리 셀을 포함한다. 제1메모리 셀은 메모리(310)에 입출력되는 일반적인 데이터를 저장하기 위한 메모리 셀이다. 제2셀 어레이(CA2)는 제1 내지 제N워드라인(WL1 - WLN)에 각각 연결되고(로우 방향), 제1 내지 제M비트라인(BL1 - BLM)에 각각 연결된(컬럼 방향) 다수의 제2메모리 셀을 포함한다. 다수의 제2메모리 셀 중 선택된 비트라인에 연결된 메모리 셀에는 제1 내지 제N워드라인(WL1 - WLN) 중 자신에게 연결된 워드라인의 활성화 횟수가 저장된다. 예를 들어 제1 내지 제M비트라인(BL1 - BLM) 중 제1 내지 제L(1≤L≤M)비트라인(BL1 - BLL)이 선택된 경우, 제K워드라인(WLK)에 연결된 다수의 제2메모리 셀 중 제1 내지 제L비트라인(BL1 - BLL)에 연결된 제2메모리 셀에는 제K워드라인(WLK)의 활성화 횟수가 저장된다.
여기서 비트라인은 메모리(310) 내부에 저장된 리페어 정보(REPAIR<0:B>)에 의해 선택될 수 있다. 리페어 정보(REPAIR<0:B>)는 제1 내지 제M비트라인(BL1 - BLM) 중 어떤 비트라인에 불량이 발생하였는지 나타내는 정보이며, 제1 내지 제M비트라인(BL1 - BLM) 중 불량이 발생하지 않은 비트라인을 선택하기 위한 정보일 수 있다. 리페어 정보(REPAIR<0:B>)를 생성하기 위해 메모리(310)는 테스트 동작을 통해 제1 내지 제M비트라인(BL1 - BLM) 중 불량이 발생한 비트라인을 검출할 수 있다. 메모리(310)에 포함된 비트라인 선택부(BS) 테스트를 통해 검출된 불량이 발생한 비트라인을 나타내는 정보를 리페어 정보(REPAIR<0:B>)로 저장하고, 이러한 리페어 정보(REPAIR<0:B>)를 이용하여 제1 내지 제M비트라인(BL1 - BLM) 중 불량이 발생하지 않은 하나 이상의 비트라인을 선택하고, 선택된 비트라인에 연결된 제2메모리 셀에 워드라인의 활성화 횟수를 저장한다.
비트라인에 불량이 발생했다는 것은 비트라인에 연결된 제2메모리 셀에 불량이 발생하거나 비트라인 자체 또는 비트라인의 주변회로에 불량이 발생하여 당해 비트라인에 연결된 제2메모리 셀에 데이터를 라이트하거나 제2메모리 셀로부터 데이터를 리드하는 동작을 정상적으로 수행할 수 없다는 것을 의미한다.
이하에서 메모리(310)가 제2셀 어레이(CA2)에 제1 내지 제N워드라인(WL1 - WLN)의 활성화 횟수를 저장하고, 제2셀 어레이(CA2)에 저장된 값을 갱신하는 방법에 대해 설명한다.
메모리(310)는 메모리 컨트롤러(320)로부터 인가된 다수의 커맨드 신호(CSB, ACTB, RASB, CASB, WEB)를 디코딩하여 워드라인을 활성화하기 위한 액티브 커맨드(active command), 워드라인을 프리차지 하기 위한 프리차지 커맨드(precharge command), 메모리 셀의 리프레시 동작을 수행하기 위한 리프레시 커맨드(refresh command), 메모리 셀의 데이터를 리드하기 위한 리드 커맨드(read command), 메모리 셀에 데이터를 라이트하기 위한 라이트 커맨드(write commnad), 모드 레지스터 셋의 설정의 위한 MRS 커맨드(Mode Resister Set command) 등을 생성한다.
메모리(310)는 활성화된 워드라인에 연결된 다수의 제2메모리 셀 중 선택된 하나 이상의 비트라인에 연결된 제2메모리 셀에 저장된 값을 갱신한다. 보다 자세히 살펴보면 메모리(310)는 (1) 액티브 커맨드에 응답하여 어드레스(ADD<0:A>)에 대응하는 워드라인을 활성화하는 경우 활성화된 워드라인에 연결된 다수의 제2메모리 셀 중 선택된 하나 이상의 비트라인에 연결된 제2메모리 셀에 저장된 값을 증가시키고, (2) 리프레시 동작 또는 특수 리프레시 동작을 수행하는 경우 활성화된 워드라인에 연결된 다수의 제2메모리 셀 중 선택된 하나 이상의 비트라인에 연결된 제2메모리 셀에 저장된 값을 초기화한다. 초기화는 선택된 하나 이상의 비트라인에 연결된 제2메모리 셀에 저장된 값(즉 저장된 워드라인의 활성화 횟수)을 0회에 대응하는 값으로 만드는 것을 말한다.
(1) 하나 이상의 선택된 비트라인에 연결된 제2메모리 셀에 저장된 값을 증가시키는 경우
도 2의 설명에서 상술한 특수 리프레시 동작을 수행하기 위해서는 초과 어드레스를 검출해야 한다. 따라서 액티브 커맨드에 응답하여 각 워드라인이 활성화된 횟수를 카운팅 해야한다. 따라서 메모리(310)는 액티브 커맨드에 응답하여 어드레스(ADD<0:A>)에 대응하는 워드라인이 활성화된 경우 워드라인에 연결된 다수의 제2메모리 셀 중 선택된 하나 이상의 비트라인에 연결된 제2메모리 셀에 저장된 값을 증가시킨다.
보다 자세히 살펴보면 활성화된 워드라인에 연결된 다수의 제1메모리 셀 및 다수의 제2메모리 셀은 자신에게 대응하는 비트라인과 전기적으로 연결되므로 활성화된 워드라인에 연결된 메모리 셀들과 비트라인 사이에 데이터가 전달된다. 다수의 제2메모리 셀 중 선택된 하나 이상의 비트라인에 연결된 제2메모리 셀들에 저장된 값은 자신이 연결된 워드라인이 활성화된 횟수를 2진수로 변환한 값에 대응한다. 따라서 메모리(310)는 액티브 커맨드에 응답하여 활성화된 워드라인에 연결된 다수의 제2메모리 셀 중 선택된 하나 이상의 비트라인에 연결된 제2메모리 셀들로부터 출력된 2진값을 '1'만큼 증가시키고, 증가된 값을 다시 위 제2메모리 셀들로 저장한다. 따라서 액티브 커맨드에 응답하여 워드라인이 활성화될 때마다 활성화된 워드라인에 연결된 다수의 제2메모리 셀 중 선택된 하나 이상의 비트라인에 연결된 제2메모리 셀들에 저장된 2진값이 '1'만큼 증가한다.
또한 메모리(310)는 활성화된 워드라인에 연결된 다수의 제2메모리 셀에 저장된 값이 기준횟수 이상인 경우 특수 리프레시 동작이 필요함을 알리는 경고신호(ALERT)를 활성화한다. 또한 메모리(310)는 경고신호(ALERT)가 활성화되었을 때 메모리(310)에 인가된 어드레스(ADD<0:A>)를 저장할 수 있다.
메모리 컨트롤러(320)는 경고신호(ALERT)가 활성화되면 도 2의 설명에서 상술한 특수 리프레시 동작을 수행하기 위해 메모리(310)를 제어할 수 있다. 메모리 컨트롤러(320)는 경고신호(ALERT)가 활성화되면 즉시 메모리(310)를 특수 리프레시 모드에 진입시킬 수도 있고, 경고신호(ALERT)가 활성화되고 소정의 시간이 지난 후에 메모리(310)를 특수 리프레시 모드로 진입시킬 수도 있다. 메모리(310)는 특수 리프레시 모드로 진입하는 시점부터 특수 리프레시 모드에서 빠져나오는 시점까지 특수 리프레시 모드에서 동작한다.
(2) 하나 이상의 선택된 비트라인에 연결된 제2메모리 셀에 저장된 값을 초기화시키는 경우
메모리(310)가 리프레시 동작시 메모리(310)에 포함된 제1 내지 제N워드라인(WL1 - WLN) 중 활성화된 워드라인에 연결된 다수의 제1메모리 셀의 데이터를 리프레시하면 각 워드라인의 활성화 횟수를 처음부터 다시 카운팅하여 기준횟수 이상 활성화된 워드라인을 검출해야 한다. 또한 특정 워드라인이 기준횟수 이상 활성화되어 특정 워드라인에 인접 워드라인에 대한 특수 리프레시 동작이 수행된 경우 특정 워드라인의 활성화 횟수를 처음부터 다시 카운팅하여 기준횟수 이상 활성화된 워드라인을 검출해야 한다.
따라서 메모리(310)는 리프레시 동작 또는 특수 리프레시 동작시 활성화된 워드라인에 연결된 다수의 제1메모리 셀의 데이터가 리프레시 되는 경우 활성화되는 워드라인에 연결된 다수의 제2메모리 셀 중 선택된 하나 이상의 비트라인에 연결된 제2메모리 셀들에 저장된 값을 초기화한다.
참고로 리프레시 동작시 활성화된 워드라인에 연결된 다수의 제2메모리 셀 중 선택된 하나 이상의 비트라인에 연결된 제2메모리 셀들에 저장된 값을 초기화하는 이유는 리프레시 동작시 다수의 워드라인이 순서대로 활성화되므로 활성화된 워드라인에 인접한 워드라인도 곧 활성화되어 인접한 워드라인에 연결된 다수의 제1메모리 셀의 데이터가 리프레시 되었으므로 워드라인 디스터번스가 발생하지 않아 당장 다시 특수 리프레시 동작을 수행할 필요가 없기 때문이다.
보다 자세히 살펴보면 메모리(310)는 리프레시 동작시 활성화된 워드라인에 연결된 다수의 제2메모리 셀 중 선택된 하나 이상의 비트라인에 연결된 제2메모리 셀들에서 출력된 값을 '0'으로 초기화하고, 초기화된 값을 위 제2메모리 셀들에 저장한다. 또한 메모리(310)는 특수 리프레시 동작시 상술한 '보상 사이클'에서 첫번째로 활성화된 워드라인(초과 어드레스에 대응하는 워드라인)에 연결된 다수의 제2메모리 셀 중 선택된 하나 이상의 비트라인에 연결된 제2메모리 셀들에서 출력된 값을 '0'으로 초기화하고, 초기화된 값을 위 제2메모리 셀들에 저장한다.
도 3을 참조하여 메모리 시스템의 특수 리프레시 모드에서의 동작에 대해 설명한다.
경고신호(ALERT)가 활성화되면 메모리 컨트롤러(320)는 다수의 커맨드 신호(CSB, ACTB, RASB, CASB, WEB) 및 어드레스(ADD<0:A>)의 조합에 의해 메모리(310)가 특수 리프레시 모드로 진입하도록 한다. 메모리(310)가 특수 리프레시 모드로 진입하면 메모리 컨트롤러(320)는 액티브 커맨드(ACT)와 함께 초과 어드레스(L), 초과 어드레스에 대응하는 워드라인과 인접한 워드라인에 대응하는 어드레스(L+1, L-1)을 차례로 인가한다. 메모리(310)는 액티브 커맨드(ACT)에 응답하여 어드레스 'L', 'L+1', 'L-1'에 각각 대응하는 제L워드라인(WLL), 제L+1워드라인(WLL+1), 제L-1워드라인(WLL-1)을 활성화한다. 특수 리프레시 동작이 완료되면 메모리 컨트롤러(320)는 다수의 커맨드 신호(CSB, ACTB, RASB, CASB, WEB) 및 어드레스(ADD<0:A>)의 조합에 의해 메모리(310)가 특수 리프레시 모드에서 빠져나오도록 한다. 메모리(310)가 반드시 다수의 커맨드 신호(CSB, ACTB, RASB, CASB, WEB) 및 어드레스(ADD<0:A>)의 조합에 의해 특수 리프레시 모드에서 빠져나오는 것은 아니며 위 3번의 액티브 동작이 완료되면 외부의 입력 없이 자동으로 빠져나올 수도 있다.
본 발명에 따른 메모리 시스템은 각 워드라인에 연결된 메모리 셀을 사용하여 해당 워드라인에 활성화된 횟수를 저장한다. 이때 워드라인의 활성화 횟수를 저장하는 메모리 셀 또는 이러한 메모리 셀이 연결된 비트라인에 불량이 발생한 경우 특수 리프레시 동작을 제대로 수행할 수 없다. 따라서 본 발명에 따른 메모리 시스템은 워드라인의 활성화 횟수를 저장하기 위한 메모리 셀 및 이러한 메모리 셀이 연결된 비트라인에 여분을 두고, 테스트를 통해 불량이 발생한 비트라인(또는 메모리 셀)을 검출하여 검출된 비트라인을 제외한 비트라인들에 연결된 메모리 셀들에 워드라인의 활성화 횟수를 저장함으로써 특수 리프레시 동작을 원활하게 수행할 수 있다.
도 4는 본 발명의 일 실시예에 따른 메모리(310)의 구성도이다.
도 4에 도시된 바와 같이, 메모리(310)는 제1 내지 제N워드라인(WL1 - WLN) 각각에 연결된 다수의 제1메모리 셀(C1)을 포함하는 제1셀 어레이(CA1), 리페어 정보(REPAIR<0:B>)에 응답하여 제1 내지 제M비트라인(BL1 - BLM) 중 하나 이상의 비트라인을 선택하는 비트라인 선택부(BS), 제1 내지 제N워드라인(WL1 - WLN) 각각에 연결되고, 제1 내지 제M비트라인(BL1 - BLM) 각각에 연결되며, 자신이 연결된 비트라인이 선택된 경우 제1 내지 제N워드라인(WL1 - WLN) 중 자신이 연결된 워드라인이 활성화된 횟수를 저장하는 다수의 제2메모리 셀(C2)을 포함하는 제2셀 어레이(CA2) 및 제1 내지 제N워드라인 중 활성화된 워드라인에 연결된 다수의 제2메모리 셀(C2) 중 상기 선택된 하나 이상의 비트라인에 연결된 제2메모리 셀(C2)에 저장된 값을 갱신하는 활성화 횟수 갱신부(410), 어드레스(ADD<0:A>)에 대응하는 워드라인에 연결된 다수의 제2메모리 셀(C2) 중 선택된 하나 이상의 비트라인에 연결된 제2메모리 셀(C2)에 저장된 어드레스(ADD<0:A>)에 대응하는 워드라인의 활성화 횟수가 기준횟수 이상이면 경고신호(ALERT)를 활성화하는 경고신호 생성부(420) 및 경고 신호(ALERT)가 활성화되면 어드레스(ADD<0:A>)를 저장하는 어드레스 저장부(430)를 포함한다.
메모리(310)는 리페어 정보(REPAIR<0:B>)를 저장하는 저장부(470)를 포함할 수도 있다. 리페어 정보(REPAIR<0:B>)를 저장하는 저장부(470)는 다수의 퓨즈를 포함할 수도 있다.
또한 메모리(310)는 메모리 컨트롤러(320)로부터 입력된 커맨드 신호(CSB, ACTB, RASB, CASB, WEB)를 디코딩하여 액티브 커맨드(ACT), 프리차지 커맨드(도 2에 미도시 됨), 리프레시 커맨드(REF), 리드 커맨드(도 2에 미도시 됨), 라이트 커맨드(도 2에 미도시 됨), MRS 커맨드(도 2에 미도시 됨) 등을 생성하는 커맨드 디코더(440), 각 메모리 셀에 연결된 비트라인(BL1 - BLM), 셀 어레이(CA1, CA2)의 로우 동작을 제어하는 로우 제어부(450), 제1셀 어레이(CA1)의 컬럼 동작을 제어하는 컬럼 제어부(460)를 포함한다.
도 4를 참조하여 메모리(310)에 대해 설명한다.
메모리(310)에 입출력되는 데이터는 제1셀 어레이(CA1)에 저장되고, 제1 내지 제N워드라인(WL1 - WLN)의 활성화 횟수는 제2셀 어레이(CA2)에 저장된다. 로우 제어부(440)는 액티브 커맨드(ACT), 리프레시 커맨드(REF) 등이 인가되면 제1 내지 제N워드라인(WL1 - WLN) 중 하나 이상의 워드라인을 활성화하는 동작을 수행하고, 컬럼 제어부(440)는 활성화된 워드라인에 연결된 다수의 제1메모리 셀로부터 데이터를 리드하거나 활성화된 워드라인에 연결된 다수의 제1메모리 셀에 데이터를 라이트하기 위해 필요한 동작을 한다. 제1셀 어레이(CA1)에 데이터를 리드 또는 라이트하는 동작은 널리 알려진 사항이며 본 발명과 직접적인 관계가 없으므로 생략한다.
비트라인 선택부(BS)는 리페어 정보(REPAIR<0:B>)에 응답하여 제1 내지 제M비트라인(BL1 - BLM) 중 선택된 하나 이상의 비트라인에서 출력된 값(SEL_OUT<0:C>, 1≤C≤M)을 활성화 횟수 갱신부(410)로 전달하고, 활성화 횟수 갱신부(410)에서 출력된 값(SEL_IN<0:C>)을 선택된 하나 이상의 비트라인으로 전달한다.
활성화 횟수 갱신부(410)는 활성화된 워드라인에 연결된 다수의 제2메모리 셀 중 선택된 하나 이상의 비트라인에 연결된 제2메모리 셀에 저장된 값을 갱신한다. (1) 활성화 횟수 갱신부(410)는 액티브 커맨드에 응답하여 어드레스(ADD<0:A>)에 대응하는 워드라인을 활성화하는 경우 활성화된 워드라인에 연결된 다수의 제2메모리 셀 중 선택된 하나 이상의 비트라인에 연결된 제2메모리 셀들에 저장된 값을 증가시킨다. (2) 활성화 횟수 갱신부(410)는 리프레시 동작 또는 특수 리프레시 동작을 수행하면서 워드라인을 활성화하는 경우 활성화된 워드라인에 연결된 다수의 제2메모리 셀 중 선택된 하나 이상의 비트라인에 연결된 제2메모리 셀들에 저장된 값을 초기화한다. 초기화는 선택된 하나 이상의 비트라인에 연결된 제2메모리 셀들에 저장된 워드라인의 활성화 횟수를 '0'으로 만드는 것을 말한다.
(1) 선택된 하나 이상의 비트라인에 연결된 제2메모리 셀(C2)들에 저장된 값을 증가시키는 경우
활성화 횟수 갱신부(410)는 액티브 커맨드(ACT)가 인가되고 소정의 시간(제1시간)이 지난 후 액티브 커맨드(ACT)에 응답하여 활성화된 워드라인에 연결된 다수의 제2메모리 셀(C2)에 저장된 값을 리드한다. 비트라인 선택부(BS)는 리드된 값 중 선택된 하나 이상의 비트라인에 연결된 제2메모리 셀(C2)들에 저장된 값을 활성화 횟수 갱신부(410)로 전달한다. 활성화 횟수 갱신부(410)는 전달된 값(SEL_OUT<0:C>)을 '1'만큼 증가시키고, 증가된 값(SEL_IN<0:C>)을 비트라인 선택부(BS)로 전달한다. 비트라인 선택부(BS)로 전달된 증가된 값(SEL_IN<0:C>)은 활성화된 워드라인에 연결된 다수의 제2메모리 셀(C2) 중 선택된 하나 이상의 비트라인에 연결된 제2메모리 셀(C2)들에 라이트된다.
(2) 선택된 하나 이상의 비트라인에 연결된 제2메모리 셀(C2)들에 저장된 값을 초기화시키는 경우
활성화 횟수 갱신부(410)는 메모리(310)가 리프레시 동작을 수행하는 경우 리프레시 커맨드(REF)에 응답하여 활성화된 워드라인에 연결된 다수의 제2메모리 셀(C2)에 저장된 값을 리드한다. 비트라인 선택부(BS)는 리드된 값 중 선택된 하나 이상의 비트라인에 연결된 제2메모리 셀(C2)들에 저장된 값을 활성화 횟수 갱신부(410)로 전달한다. 활성화 횟수 갱신부(410)는 전달된 값(SEL_OUT<0:C>)을 초기값(예를 들어 '0')으로 초기화하고, 초기화된 값(SEL_IN<0:C>)을 비트라인 선택부(BS)로 전달한다. 비트라인 선택부(BS)로 전달된 초기화된 값(SEL_IN<0:C>)은 활성화된 워드라인에 연결된 다수의 제2메모리 셀(C2) 중 선택된 하나 이상의 비트라인에 연결된 제2메모리 셀(C2)들에 라이트 된다.
또한 활성화 횟수 갱신부(410)는 메모리(310)가 특수 리프레스 동작을 수행하는 경우 액티브 커맨드(ACT)에 응답하여 활성화된 워드라인에 연결된 다수의 제2메모리 셀(C2)에 저장된 값을 리드한다. 비트라인 선택부(BS)는 리드된 값 중 선택된 하나 이상의 비트라인에 연결된 제2메모리 셀(C2)들에 저장된 값을 활성화 횟수 갱신부(410)로 전달한다. 활성화 횟수 갱신부(410)는 전달된 값(SEL_OUT<0:C>)을 초기값(예를 들어 '0')으로 초기화하고, 초기화된 값(SEL_IN<0:C>)을 비트라인 선택부(BS)로 전달한다. 비트라인 선택부(BS)로 전달된 초기화된 값(SEL_IN<0:C>)은 활성화된 워드라인에 연결된 다수의 제2메모리 셀(C2) 중 선택된 하나 이상의 비트라인에 연결된 제2메모리 셀(C2)들에 라이트 된다.
상술한 동작을 위해 활성화 횟수 갱신부(410)는 전달신호 생성부(411) 및 저장값 갱신부(412)를 포함한다.
전달신호 생성부(411)는 액티브 커맨드(ACT) 또는 리프레시 커맨드(REF)에 응답하여 제1전달신호(SELF_RD)를 활성화하고, 제1전달신호(SELF_RD)가 활성화되고 소정의 시간이 지난 후에 제2전달신호(SELF_WT)를 활성화한다.
보다 자세히 살펴보면 전달신호 생성부(411)는 커맨드 디코더(440)로부터 액티브 커맨드(ACT) 또는 리프레시 커맨드(REF)가 인가된 시점으로부터 제1시간이 지난 후에 제1전달신호(SELF_RD)를 활성화한다. 여기서 제1시간은 tRCD(Ras to Cas Delay, RAS 신호가 활성화된 후 비트라인(BL)의 전하가 충분히 분배되어 비트라인 감지 증폭기가 비트라인의 데이터를 증폭시키는 시간)일 수 있다. 다음으로 전달 신호 생성부(411)는 제1전달신호(SELF_RD)가 활성화된 시점으로부터 제2시간이 지난 후에 제2전달신호(SELF_WT)를 활성화한다. 여기서 제2시간은 활성화된 워드라인에 연결된 다수의 제2메모리 셀(C2) 중 선택된 하나 이상의 비트라인에 연결된 제2메모리 셀(C2)에서 출력된 값이 저장값 갱신부(412)에 의해 갱신이 완료되는데 걸리는 시간일 수 있다.
이러한 동작을 위해 전달신호 생성부(411)는 액티브 커맨드(ACT) 또는 리프레시 커맨드(REF)를 제1시간만큼 지연시켜 제1전달신호(SELF_RD)를 생성하는 제1전달신호 생성부(411A) 및 제1전달신호(SELF_RD)를 제2시간만큼 지연시켜 제2전달신호(SELF_WT)를 생성하는 제2전달신호 생성부(411B)를 포함한다. 제1전달신호 생성부(411A) 및 제2전달신호 생성부(411B)는 클럭신호(clock signal)에 동기하여 자신의 입력을 지연시킬 수도 있고, 클럭신호에 동기하지 않고 자신의 입력을 지연시킬 수도 있다.
비트라인 선택부(BS)는 리페어 정보(REPAIR<0:B>)에 응답하여 제1 내지 제M비트라인(BL1 - BLM) 중 하나 이상의 비트라인을 선택하고, 활성화된 워드라인에 연결된 다수의 제2메모리 셀(C2) 중 선택된 하나 이상의 비트라인에 연결된 제2메모리 셀(C2)에서 출력된 값(SEL_OUT<0:C>)을 저장값 갱신부(412)로 전달한다. 저장값 갱신부(412)는 비트라인 선택부(BS)로부터 전달된 값(SEL_OUT<0:C>)을 제1전달신호(SELF_RD)에 응답하여 전달받아 갱신하고, 갱신한 값(SEL_IN<0:C>)을 제2전달신호(SELF_WT)에 응답하여 비트라인 선택부(BS)로 전달한다. 비트라인 선택부(BS)는 리페어 정보(REPAIR<0:B>)에 응답하여 갱신된 값(SEL_IN<0:C>)을 제1 내지 제M비트라인(BL1 - BLM) 중 선택된 하나 이상의 비트라인으로 전달한다. 따라서 갱신된 값(SEL_IN<0:C>)은 활성화된 워드라인에 연결된 다수의 제2메모리 셀(C2) 중 선택된 하나 이상의 비트라인에 연결된 제2메모리 셀(C2)에 라이트 된다.
참고로 'SEL_OUT<0:C>'는 제1 내지 제M비트라인(BL1 - BLM) 중 선택된 하나 이상의 비트라인에서 출력된 값으로 비트라인 선택부(BS)에서 저장값 갱신부(411)로 전달된 값을 나타낸다. 'SEL_IN<0:C>'는 제1 내지 제M비트라인(BL1 - BLM) 중 선택된 하나 이상의 비트라인으로 입력되는 값으로 저장값 갱신부(411)에서 비트라인 선택부(BS)로 전달된 값을 나타낸다.
보다 자세히 살펴보면 (1) 액티브 커맨드(ACT)에 응답하여 어드레스(ADD<0:A>)에 대응하는 워드라인이 활성화되면, 활성화된 워드라인에 연결된 다수의 제2메모리 셀(C2)에서 출력된 값이 비트라인 선택부(BS)로 전달된다. 비트라인 선택부(BS)는 제1 내지 제M비트라인(BL1 - BLM) 중 선택된 하나 이상의 비트라인을 통해 전달된 값을 저장값 갱신부(412)로 전달한다. 저장값 갱신부(412)는 비트라인 선택부(BS)로부터 전달된 값을 제1전달신호(SELF_RD)가 활성화되면 입력받아 내부적으로 '1'만큼 증시킨다. 그리고 제2전달신호(SELF_WT)가 활성화되면 증가된 값을 비트라인 선택부(BS)로 전달한다. 비트라인 선택부(BS)는 저장값 갱신부(412)로부터 전달된 값을 제1 내지 제M비트라인(BL1 - BLM) 중 선택된 하나 이상의 비트라인으로 전달하고, 전달된 값은 활성화된 워드라인에 연결된 다수의 제2메모리 셀(C2) 중 선택된 하나 이상의 비트라인에 연결된 제2메모리 셀(C2)에 라이트 된다.
또한 (2) 저장값 갱신부(412)는 리프레시 동작 또는 특수 리프레시 동작시 비트라인 선택부(BS)로부터 전달된 값을 초기화하여 비트라인 선택부(BS)로 전달한다. 비트라인 선택부(BS)가 신호를 전달하는 방법은 상술한 바와 동일하다.
리프레시 동작시 리프레시 커맨드(REF)가 활성화된 후 소정의 시간이 지난 후에 제1전달신호(SELF_RD)가 활성화되면 비트라인 선택부(BS)로부터 전달된 값을 입력받는다. 이때 한 싸이클(1-cycle) 동안의 리프레쉬 시간인 'tRFC' 동안 활성화되는 리프레시 신호(REFPW)에 응답하여 전달된 값을 초기값으로 초기화한다. 그리고 제2전달신호(SELF_WT)가 활성화되면 초기값을 비트라인 선택부(BS)로 전달한다.
특수 리프레시 동작시 액티브 커맨드(ACT)에 응답하여 어드레스(ADD<0:A>)에 대응하는 워드라인이 활성화된 경우 액티브 커맨드(ACT)가 활성화된 후 소정의 시간이 지난 후에 제1전달신호(SELF_RD)가 활성화되면 비트라인 선택부(BS)로부터 전달된 값을 입력받는다. 이때 특수 리프레시 동작시 활성화되는 특수 리프레시 신호(TRREN)에 응답하여 전달된 값을 초기값으로 초기화한다. 그리고 제2전달신호(SELF_WT)가 활성화되면 초기값을 비트라인 선택부(BS)로 전달한다.
저장값 갱신부(412)에 의해 증가되거나 갱신된 값이 활성화된 워드라인에 연결된 다수의 제2메모리 셀(C2) 중 선택된 하나 이상의 제2메모리 셀(C2)에 저장되면 워드라인이 활성화된 횟수를 카운팅하는 동작이 완료된다.
경고신호 생성부(420)는 저장값 갱신부(412)에 의해서 갱신된 값(UP_OUT<0:C>, 도 6에 도시됨)과 기준횟수에 관한 정보(REF<0:C>)을 비교하여 비교한 결과에 따라 경고신호(ALERT)를 생성한다. 위 값에 대한 내용은 도 5의 설명에서 후술한다. 'UP_OUT<0:C>'가 'REF<0:C>' 이상의 값을 갖는 경우(또는 'UP_OUT<0:C>'가 'REF<0:C>'보다 큰 경우) 워드라인의 활성화 횟수가 기준횟수 이상인 것이므로 경고신호(ALERT)를 활성화한다. 'UP_OUT<0:C>'가 'REF<0:C>'보다 작은 경우 경고신호(ALERT)를 비활성화한다. 기준횟수 정보(REF<0:C>)는 메모리(310)의 내부에 미리 설정된 값이거나 메모리(310)의 외부로부터 입력받아 저장한 값일 수 있다. 이 값은 메모리의 동작환경, 메모리의 성능 등에 따라 다르게 설정될 수 있다.
경고신호(ALERT)는 메모리 컨트롤러(320)로 전달될 수 있으며 메모리 컨트롤러(320)는 경고신호(ALERT)가 활성화되면 메모리(310)가 바로 특수 리프레시 동작을 하도록 제어하거나 경고신호(ALERT)가 활성화되고 소정의 시간이 지난 후에 메모리(310)가 바로 특수 리프레시 동작을 하도록 제어할 수 있다.
어드레스 저장부(430)는 경고신호(ALERT)가 활성화되면 어드레스(ADD<0:A>)를 저장한다. 즉 경고신호(ALERT)가 활성화되면 현재 활성화된 워드라인에 대응하는 어드레스(ADD<0:A>)를 저장한다. 경고신호(ALERT)가 활성화되었다는 것은 현재 활성화된 워드라인에 대응하는 어드레스(ADD<0:A>)가 상술한 초과 어드레스에 해당한다는 것을 의미한다. 특수 리프레스 동작을 수행하는 경우 메모리 컨트롤러(320)는 초과 어드레스를 필요로 하므로 메모리(310)에서 초과 어드레스를 어드레스 저장부(430)에 저장하고 필요에 따라 이를 메모리 컨트롤러(320)에 전달할 수 있다.
본 발명에 따른 메모리는 각 워드라인에 연결된 메모리 셀을 사용하여 해당 워드라인에 활성화된 횟수를 저장한다. 이때 워드라인의 활성화 횟수를 저장하는 메모리 셀 또는 이러한 메모리 셀이 연결된 비트라인에 불량이 발생한 경우 특수 리프레시 동작을 제대로 수행할 수 없다. 따라서 본 발명에 따른 메모리는 워드라인의 활성화 횟수를 저장하기 위한 메모리 셀 및 이러한 메모리 셀이 연결된 비트라인에 여분을 두고, 테스트를 통해 불량이 발생한 비트라인(또는 메모리 셀)을 검출하여 검출된 비트라인을 제외한 비트라인들에 연결된 메모리 셀들에 워드라인의 활성화 횟수를 저장함으로써 특수 리프레시 동작을 원활하게 수행할 수 있다.
도 5는 도 4의 비트라인 선택부(BS)의 구성도이다.
도 5에 도시된 바와 같이, 제1선택부(510) 및 제2선택부(520)를 포함한다. 제1선택부(510)는 리페어 정보(REPAIR<0:B>)에 응답하여 제1 내지 제M비트라인(BL1 - BLM) 중 하나 이상의 비트라인을 선택하고, 선택된 하나 이상의 비트라인을 통해 전달된 값을 출력정보(SEL_OUT<0:C>)로 전달한다. 제2선택부(520)는 리페어 정보(REPAIR<0:B>)에 응답하여 제1 내지 제M비트라인(BL1 - BLM) 중 하나 이상의 비트라인을 선택하고, 입력정보(SEL_IN<0:C>)를 선택된 하나 이상의 비트라인으로 전달한다. 출력정보(SEL_OUT<0:C>)는 비트라인 선택부(BS)로부터 저장값 갱신부(412)로 전달되는 값이고, 입력정보(SEL_IN<0:C>)는 저장값 갱신부(412)로부터 비트라인 선택부(BS)로 전달되는 값이다.
리페어 정보(REPAIR<0:B>)는 불량이 발생한 비트라인의 어드레스에 관한 정보를 포함한다. 제1선택부(510)는 리페어 정보(REPAIR<0:B>)에 응답하여 제1 내지 제M비트라인(BL1 - BLM) 중 불량이 발생하지 않은 하나 이상의 비트라인을 선택하고, 제2선택부(520)는 제1선택부(510)와 동일한 비트라인을 선택한다.
도 6은 도 4의 저장값 갱신부(412)의 구성도이다.
도 6에 도시된 바와 같이, 저장값 갱신부(412)는 입력단(IN)으로 입력된 값을 소정의 값만큼 증가시켜 출력단(OUT)으로 출력하는 가산부(620), 제1전달신호(SELF_RD)가 활성화되면 비트라인 선택부(BS)에서 출력된 값(SEL_OUT<0:C>)을 가산부(620)의 입력단(IN)으로 전달하는 제1전달부(610), 제2전달신호(SELF_WT)가 활성화되면 가산부(520)의 출력단(OUT)으로 출력된 값을 비트라인 선택부(BS)로 전달하는 제2전달부(630) 및 제1전달신호(SELF_RD) 및 제2전달신호(SELF_WT)에 응답하여 제1전달부(610) 및 제2전달부(630)를 제어하는 전달 제어부(640)를 포함한다.
도 6를 참조하여 저장값 갱신부(412)에 대해 설명한다.
전달 제어부(640)는 제1전달신호(SELF_RD) 및 제2전달신호(SELF_WT)에 응답하여 구간신호(SELF_WTS) 및 스트로브 신호(SELF_YI)를 생성한다. 구간신호(SELF_WTS)는 현재 활성화된 워드라인에 연결된 제2메모리 셀(C2)에 저장된 값이 출력되는 구간인지 제2메모리 셀(C2)에 갱신된 값을 저장하는 구간인지 나타내는 신호이다.
구간신호(SELF_WTS)가 활성화된 경우(하이) 제2메모리 셀(C2)에 갱신된 값을 저장하는 구간임을 나타내고, 구간신호(SELF_WTS)가 비활성화된 경우(로우) 활성화된 워드라인에 연결된 제2메모리 셀(C2)에 저장된 값을 출력하는 구간임을 나타낸다. 전달 제어부(640)는 제1전달신호(SELF_RD)가 활성화되면 구간신호(SELF_WTS)를 비활성화하고, 제2전달신호(SELF_WT)가 활성화되면 구간신호(SELF_WTS)를 활성화한다. 또한 전달 제어부(640)는 제1전달신호(SELF_RD) 또는 제2전달신호(SELF_WT)가 활성화되면 스트로브 신호(SELF_YI)는 소정의 구간 동안 활성화시킨다.
제1전달부(610)는 제1전달신호(SELF_RD)가 활성화되면 비트라인 선택부(BS)에서 전달된 값(SEL_OUT<0:C>)을 가산부(620)의 입력단의 신호인 'UP_IN<0:C>'로 전달한다. 보다 자세히 살펴보면 제1전달부(610)는 구간신호(SELF_WTS) 및 스트로브 신호(SELF_YI)에 응답하여 활성화된 워드라인에 연결된 다수의 제2메모리 셀(C2)에서 출력된 값 중 비트라인 선택부(BS)에 의해서 선택된 값(SEL_OUT<0:C>)을 가산부(620)의 입력단의 신호인 'UP_IN<0:C>'으로 전달한다. 제1전달부(610)는 구간신호(SELF_WTS)가 비활성화되었을 때 스트로브 신호(SELF_YI)가 활성화되면 비트라인 선택부(BS)로부터 전달된 값(SEL_OUT<0:C>)을 'UP_IN<0:C>'로 전달한다.
가산부(620)는 자신의 입력단(IN)으로 입력되는 신호(UP_IN<0:C>)의 값에 소정의 값을 더한값을 생성하여 이 값(UP_OUT<0:C>)을 자신의 출력단(OUT)으로 출력한다. 가산부(620)는 입력된 값에 '1'이 더해진 값을 생성하는 일반적인 가산기(adder)일 수 있다.
제2전달부(630)는 제2전달신호(SELF_WT)가 활성화되면 'UP_OUT<0:C>'를 비트라인 선택부(BS)로 전달할 값(SEL_IN<0:C>)로 전달하거나, 'SEL_IN<0:C>'를 초기화한다. 보다 자세히 살펴보면, 제2전달부(630)는 도 4의 설명에서 상술한 'REFPW' 및 'TRREN' 두 신호가 모두 비활성화된 경우 구간신호(SELF_WTS)가 활성화되었을 때 스트로브 신호(SELF_YI)가 활성화되면 'UP_OUT<0:C>'을 'SEL_IN<0:C>'으로 전달한다. 반면에 제2전달부(630)는 'REFPW' 및 'TRREN' 중 하나의 신호가 활성화된 경우 구간신호(SELF_WTS)가 활성화되었을 때 스트로브 신호(SELF_YI)가 활성화되면 'SEL_IN<0:C>'을 초기화한다.
도 4를 다시 참조하여 본 발명의 일 실시에에 따른 코어 회로에 대해 설명한다.
도 4에 도시된 바와 같이, 코어 회로는 제1 내지 제N워드라인(WL1 - WLN) 각각에 연결된 다수의 제1메모리 셀(C1)을 포함하는 제1셀 어레이(CA1), 리페어 정보(REPAIR<0:B>)에 응답하여 제1 내지 제M비트라인(BL1 - BLM) 중 하나 이상의 비트라인을 선택하는 비트라인 선택부(BS) 및 제1 내지 제N워드라인(WL1 - WLN) 각각에 연결되고, 제1 내지 제M비트라인(BL1 - BLM) 각각에 연결되며, 자신이 연결된 비트라인이 선택된 경우 제1 내지 제N워드라인(WL1 - WLN) 중 자신이 연결된 워드라인이 활성화된 횟수를 저장하는 다수의 제2메모리 셀(C2)을 포함하는 제2셀 어레이(CA2)를 포함한다.
코어 회로의 제2셀 어레이(CA2)에 워드라인이 활성화된 횟수를 저장하고, 갱신하는 방식은 도 3 및 도 4의 설명에서 상술한 바와 동일하다.
코어 회로는 워드라인의 활성화 횟수를 저장하기 위한 메모리 셀 및 이러한 메모리 셀이 연결된 비트라인에 여분을 두고, 테스트를 통해 불량이 발생한 비트라인(또는 메모리 셀)을 검출하여 검출된 비트라인을 제외한 비트라인들에 연결된 메모리 셀들에 워드라인의 활성화 횟수를 저장함으로써 특수 리프레시 동작을 원활하게 수행할 수 있다.
본 발명의 기술사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술분야의 통상의 전문가라면 본 발명의 기술사상의 범위 내에서 다양한 실시예가 가능함을 알 수 있을 것이다.

Claims (26)

  1. 제1 내지 제N워드라인 각각에 연결된 다수의 제1메모리 셀을 포함하는 제1셀 어레이;
    리페어 정보에 응답하여 제1 내지 제M비트라인 중 하나 이상의 비트라인을 선택하는 비트라인 선택부;
    상기 제1 내지 제N워드라인 각각에 연결되고, 상기 제1 내지 제M비트라인 각각에 연결되며, 자신이 연결된 비트라인이 선택된 경우 상기 제1 내지 제N워드라인 중 자신이 연결된 워드라인이 활성화된 횟수를 저장하는 다수의 제2메모리 셀을 포함하는 제2셀 어레이; 및
    상기 제1 내지 제N워드라인 중 활성화된 워드라인에 연결된 상기 다수의 제2메모리 셀 중 상기 선택된 하나 이상의 비트라인에 연결된 제2메모리 셀에 저장된 값을 갱신하는 활성화 횟수 갱신부
    를 포함하는 메모리.
  2. ◈청구항 2은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1항에 있어서,
    상기 비트라인 선택부는
    상기 리페어 정보에 응답하여 상기 선택된 하나 이상의 비트라인에서 출력된 값을 상기 활성화 횟수 갱신부로 전달하고, 상기 활성화 횟수 갱신부에서 출력된 값을 상기 선택된 하나 이상의 비트라인으로 전달하는 메모리.
  3. ◈청구항 3은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1항에 있어서,
    상기 활성화 횟수 갱신부는
    액티브 커맨드에 응답하여 어드레스에 대응하는 워드라인에 연결된 상기 다수의 제2메모리 셀 중 상기 선택된 하나 이상의 비트라인에 연결된 제2메모리 셀들에 저장된 값을 증가시키는 메모리.
  4. ◈청구항 4은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1항에 있어서,
    상기 활성화 횟수 갱신부는
    상기 메모리가 리프레시 동작을 수행하는 경우 상기 제1 내지 제N워드라인 중 활성화된 워드라인에 연결된 상기 다수의 제2메모리 셀 중 상기 선택된 하나 이상의 비트라인에 연결된 제2메모리 셀에 저장된 값을 초기화하는 메모리.
  5. ◈청구항 5은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1항에 있어서,
    상기 활성화 횟수 갱신부는
    상기 메모리가 특수 리프레시 모드에서 동작하는 경우 상기 제1 내지 제N워드라인 중 활성화된 워드라인에 연결된 상기 다수의 제2메모리 셀 중 상기 선택된 하나 이상의 비트라인에 연결된 제2메모리 셀에 저장된 값을 초기화하는 메모리.
  6. ◈청구항 6은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1항에 있어서,
    액티브 커맨드에 응답하여 어드레스에 대응하는 워드라인에 연결된 상기 다수의 제2메모리 셀 중 상기 선택된 하나 이상의 비트라인에 연결된 제2메모리 셀에 저장된 상기 어드레스에 대응하는 워드라인의 활성화 횟수가 기준횟수 이상이면 경고신호를 활성화하는 경고신호 생성부
    를 더 포함하는 메모리.
  7. ◈청구항 7은(는) 설정등록료 납부시 포기되었습니다.◈
    제 6항에 있어서,
    상기 경고 신호가 활성화되면 상기 어드레스를 저장하는 어드레스 저장부
    를 더 포함하는 메모리.
  8. 제1 내지 제N워드라인 각각에 연결된 다수의 제1메모리 셀을 포함하는 제1셀 어레이;
    리페어 정보에 응답하여 제1 내지 제M비트라인 중 하나 이상의 비트라인을 선택하는 비트라인 선택부;
    상기 제1 내지 제N워드라인 각각에 연결되고, 상기 제1 내지 제M비트라인 각각에 연결되며, 자신이 연결된 비트라인 선택된 경우 상기 제1 내지 제N워드라인 중 자신이 연결된 워드라인이 활성화된 횟수를 저장하는 다수의 제2메모리 셀을 포함하는 제2셀 어레이;
    액티브 커맨드에 응답하여 제1전달신호를 활성화하고, 상기 제1전달신호가 활성화되고 소정의 시간이 지난 후에 제2전달신호를 활성화하는 전달신호 생성부; 및
    상기 제1전달신호에 응답하여 상기 제1 내지 제N워드라인 중 어드레스에 대응하는 워드라인에 연결된 상기 다수의 제2메모리 셀 중 상기 선택된 하나 이상의 비트라인에 연결된 제2메모리 셀에서 출력된 값을 전달받아 증가시키고, 상기 제2전달신호에 응답하여 상기 증가된 값을 상기 어드레스에 대응하는 워드라인에 연결된 다수의 제2메모리 셀 중 상기 선택된 하나 이상의 비트라인에 연결된 제2메모리 셀로 전달하는 저장값 갱신부
    를 포함하는 메모리.
  9. ◈청구항 9은(는) 설정등록료 납부시 포기되었습니다.◈
    제 8항에 있어서,
    상기 비트라인 선택부는
    상기 리페어 정보에 응답하여 상기 선택된 하나 이상의 비트라인에서 출력된 값을 상기 저장값 갱신부로 전달하고, 상기 저장값 갱신부에서 출력된 값을 상기 선택된 하나 이상의 비트라인으로 전달하는 메모리.
  10. ◈청구항 10은(는) 설정등록료 납부시 포기되었습니다.◈
    제 9항에 있어서,
    상기 저장값 갱신부는
    상기 메모리가 리프레시 동작을 수행하는 경우 상기 제1 내지 제N워드라인 중 활성화된 워드라인에 연결된 상기 다수의 제2메모리 셀 중 상기 선택된 하나 이상의 비트라인에 연결된 제2메모리 셀에 초기값을 전달하는 메모리.
  11. ◈청구항 11은(는) 설정등록료 납부시 포기되었습니다.◈
    제 9항에 있어서,
    상기 저장값 갱신부는
    상기 메모리가 특수 리프레시 모드에서 동작하는 경우 상기 제1 내지 제N워드라인 중 활성화된 워드라인에 연결된 상기 다수의 제2메모리 셀 중 상기 선택된 하나 이상의 비트라인에 연결된 제2메모리 셀에 초기값을 전달하는 메모리.
  12. ◈청구항 12은(는) 설정등록료 납부시 포기되었습니다.◈
    제 8항에 있어서,
    상기 전달신호 생성부는
    리프레시 커맨드에 응답하여 상기 제1전달신호를 활성화하고, 상기 제1전달신호가 활성화되고 소정의 시간이 지난 후에 제2전달신호를 활성화하는 메모리.
  13. ◈청구항 13은(는) 설정등록료 납부시 포기되었습니다.◈
    제 9항에 있어서,
    상기 저장값 갱신부는
    입력단으로 입력된 값을 증가시켜 출력단으로 출력하는 가산부;
    상기 제1전달신호가 활성화되면 상기 비트라인 선택부에서 출력된 값을 상기 가산부의 입력단으로 전달하는 제1전달부; 및
    상기 제2전달신호가 활성화되면 상기 가산부의 출력단으로 출력된 값을 상기 비트라인 선택부로 전달하는 제2전달부
    를 포함하는 메모리.
  14. ◈청구항 14은(는) 설정등록료 납부시 포기되었습니다.◈
    제 12항에 있어서,
    상기 전달신호 생성부는
    상기 액티브 커맨드 또는 상기 리프레시 커맨드가 인가되면 제1시간이 지난 후에 상기 제1전달신호를 활성화하고, 상기 제1전달신호가 활성화되면 제2시간이 지난 후에 상기 제2전달신호를 활성화하는 메모리.
  15. 제1 내지 제N워드라인 각각에 연결된 다수의 제1메모리 셀을 포함하는 제1셀 어레이 및 상기 제1 내지 제N워드라인 각각에 연결되고, 제1 내지 제M비트라인 각각에 연결되며 자신이 연결된 비트라인이 선택된 경우 상기 제1 내지 제N워드라인 중 자신이 연결된 워드라인이 활성화된 횟수를 저장하는 다수의 제2메모리 셀을 포함하는 제2셀 어레이를 포함하되, 상기 제1 내지 제N워드라인 중 활성화 횟수가 기준횟수 이상인 경우 경고신호를 생성하는 메모리; 및
    특수 리프레시 모드에서 상기 메모리에 상기 제1 내지 제N워드라인 중 활성화 횟수가 상기 기준횟수 이상인 워드라인에 대응하는 초과 어드레스 및 상기 초과 어드레스에 인접한 값을 가지는 하나 이상의 인접 어드레스를 인가하는 메모리 컨트롤러
    를 포함하는 메모리 시스템.
  16. ◈청구항 16은(는) 설정등록료 납부시 포기되었습니다.◈
    제 15항에 있어서,
    상기 메모리는
    리페어 정보에 응답하여 제1 내지 제M비트라인 중 하나 이상의 비트라인을 선택하는 비트라인 선택부
    를 더 포함하는 메모리 시스템.
  17. ◈청구항 17은(는) 설정등록료 납부시 포기되었습니다.◈
    제 15항에 있어서,
    상기 메모리 컨트롤러는
    상기 경고신호가 활성화되면 상기 메모리가 상기 특수 리프레시 모드에 진입하도록 하는 메모리 시스템.
  18. ◈청구항 18은(는) 설정등록료 납부시 포기되었습니다.◈
    제 16항에 있어서,
    상기 메모리는
    상기 제1 내지 제N워드라인 중 활성화된 워드라인에 연결된 상기 다수의 제2메모리 셀 중 상기 선택된 하나 이상의 비트라인에 연결된 제2메모리 셀에 저장된 값을 갱신하는 활성화 횟수 갱신부;
    액티브 커맨드에 응답하여 어드레스에 대응하는 워드라인에 연결된 다수의 제2메모리 셀 중 상기 선택된 비트라인에 연결된 제2메모리 셀에 저장된 상기 어드레스에 대응하는 워드라인의 활성화 횟수가 기준횟수 이상이면 경고신호를 활성화하는 경고신호 생성부; 및
    상기 경고신호가 활성화되면 상기 어드레스를 저장하는 어드레스 저장부
    를 더 포함하는 메모리 시스템.
  19. ◈청구항 19은(는) 설정등록료 납부시 포기되었습니다.◈
    제 18항에 있어서,
    상기 활성화 횟수 갱신부는
    상기 액티브 커맨드에 응답하여 상기 어드레스에 대응하는 워드라인에 연결된 다수의 제2메모리 셀 중 상기 선택된 하나 이상의 비트라인에 연결된 제2메모리 셀에 저장된 값을 증가시키는 메모리 시스템.
  20. ◈청구항 20은(는) 설정등록료 납부시 포기되었습니다.◈
    제 18항에 있어서,
    상기 활성화 횟수 갱신부는
    상기 메모리가 리프레시 동작을 수행하는 경우 상기 제1 내지 제N워드라인 중 활성화된 워드라인에 연결된 상기 다수의 제2메모리 셀 중 상기 선택된 하나 이상의 비트라인에 연결된 제2메모리 셀에 저장된 값을 초기화하는 메모리 시스템.
  21. ◈청구항 21은(는) 설정등록료 납부시 포기되었습니다.◈
    제 18항에 있어서,
    상기 활성화 횟수 갱신부는
    상기 메모리가 특수 리프레시 모드에서 동작하는 경우 상기 제1 내지 제N워드라인 중 활성화된 워드라인에 연결된 상기 다수의 제2메모리 셀 중 상기 선택된 비트라인에 연결된 제2메모리 셀에 저장된 값을 초기화하는 메모리 시스템.
  22. ◈청구항 22은(는) 설정등록료 납부시 포기되었습니다.◈
    제 15항에 있어서,
    상기 메모리는
    상기 특수 리프레시 모드에서 동작시 액티브 커맨드, 상기 초과 어드레스 및 상기 하나 이상의 인접 어드레스 중 일부 또는 전부에 응답하여 상기 제1 내지 제N워드라인 중 활성화된 횟수가 상기 기준횟수 이상인 워드라인에 인접한 하나 이상의 인접 워드라인을 활성화하는 메모리 시스템.
  23. 제1 내지 제N워드라인 각각에 연결된 다수의 제1메모리 셀을 포함하는 제1영역;
    리페어 정보에 응답하여 제1 내지 제M비트라인 중 하나 이상의 비트라인을 선택하는 비트라인 선택부; 및
    상기 제1 내지 제N워드라인 각각에 연결되고, 상기 제1 내지 제M비트라인 각각에 연결되며, 자신이 연결된 비트라인이 선택된 경우 상기 제1 내지 제N워드라인 중 자신이 연결된 워드라인이 활성화된 횟수를 저장하는 다수의 제2메모리 셀을 포함하는 제2셀 어레이
    을 포함하는 코어 회로.
  24. ◈청구항 24은(는) 설정등록료 납부시 포기되었습니다.◈
    제 23항에 있어서,
    액티브 커맨드가 인가된 경우 상기 제1 내지 제N워드라인 중 활성화된 워드라인에 연결된 상기 다수의 제2 메모리 셀 중 상기 선택된 하나 이상의 비트라인에 연결된 다수의 제2메모리 셀에 저장된 값을 증가시키는 코어 회로.
  25. ◈청구항 25은(는) 설정등록료 납부시 포기되었습니다.◈
    제 23항에 있어서,
    리프레시 동작을 수행하는 경우 상기 제1 내지 제N워드라인 중 활성화된 워드라인에 연결된 상기 다수의 제2메모리 셀 중 상기 선택된 하나 이상의 비트라인에 연결된 제2메모리 셀에 저장된 값을 초기화하는 코어 회로.
  26. ◈청구항 26은(는) 설정등록료 납부시 포기되었습니다.◈
    제 23항에 있어서,
    특수 리프레시 동작을 수행하는 경우 상기 제1 내지 제N워드라인 중 활성화된 워드라인에 연결된 상기 다수의 제2메모리 셀 중 상기 선택된 하나 이상의 비트라인에 연결된 제2메모리 셀에 저장된 값을 초기화하는 코어 회로.
KR1020120149944A 2012-12-20 2012-12-20 코어 회로, 메모리 및 이를 포함하는 메모리 시스템 KR102017736B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020120149944A KR102017736B1 (ko) 2012-12-20 2012-12-20 코어 회로, 메모리 및 이를 포함하는 메모리 시스템
US14/085,478 US9190131B2 (en) 2012-12-20 2013-11-20 Memory and memory system including the same
US14/883,305 US9418724B2 (en) 2012-12-20 2015-10-14 Memory and memory system including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120149944A KR102017736B1 (ko) 2012-12-20 2012-12-20 코어 회로, 메모리 및 이를 포함하는 메모리 시스템

Publications (2)

Publication Number Publication Date
KR20140080295A KR20140080295A (ko) 2014-06-30
KR102017736B1 true KR102017736B1 (ko) 2019-10-21

Family

ID=51131059

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120149944A KR102017736B1 (ko) 2012-12-20 2012-12-20 코어 회로, 메모리 및 이를 포함하는 메모리 시스템

Country Status (1)

Country Link
KR (1) KR102017736B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102444948B1 (ko) 2016-05-12 2022-09-21 에스케이하이닉스 주식회사 반도체장치 및 반도체시스템
CN112837729A (zh) * 2019-11-25 2021-05-25 补丁科技股份有限公司 在存储器模块中累积且存储字线的存取次数的方法及设备

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060120150A1 (en) 2001-09-04 2006-06-08 Renesas Technology Corp. Thin-film magnetic memory device with memory cells having magnetic tunnel junction

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060120150A1 (en) 2001-09-04 2006-06-08 Renesas Technology Corp. Thin-film magnetic memory device with memory cells having magnetic tunnel junction

Also Published As

Publication number Publication date
KR20140080295A (ko) 2014-06-30

Similar Documents

Publication Publication Date Title
KR102003894B1 (ko) 셀 어레이, 메모리 및 이를 포함하는 메모리 시스템
US9190131B2 (en) Memory and memory system including the same
US10770127B2 (en) Apparatuses and methods for managing row access counts
KR102003851B1 (ko) 메모리 및 이를 포함하는 메모리 시스템
EP1898427B1 (en) Test method for semiconductor memory device and semiconductor memory device therefor
US7260006B2 (en) Bitline driving circuit in semiconductor memory device and driving method thereof
US8045394B2 (en) Word line driving circuit, semiconductor memory device including the same, and method for testing the semiconductor memory device
KR101343557B1 (ko) 반도체 장치 및 그 테스트 방법
KR20140139849A (ko) 메모리 및 이를 포함 하는 메모리 시스템
US10438685B2 (en) Memory device for preventing duplicate programming of fail address, and operating method thereof
US20140355371A1 (en) Address detection circuit, memory system including the same
US7382668B2 (en) Full-stress testable memory device having an open bit line architecture and method of testing the same
US20070025168A1 (en) Method for testing memory device
US9275722B2 (en) Memory device preventing fail caused by successive read operations and system including the same
US9455049B2 (en) Semiconductor memory device and method of testing the same
KR102017736B1 (ko) 코어 회로, 메모리 및 이를 포함하는 메모리 시스템
US20060133168A1 (en) Semiconductor memory device for reducing chip area
KR20140080307A (ko) 셀 어레이, 메모리 및 이를 포함하는 메모리 시스템
US11107517B2 (en) Semiconductor memory device and method for refreshing memory with refresh counter
KR100933674B1 (ko) 워드라인 구동회로, 이를 포함하는 디램 및 그 테스트방법
KR102012375B1 (ko) 메모리 및 이를 포함하는 메모리 시스템
KR20140029023A (ko) 메모리 및 메모리 시스템

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant