KR20160025956A - 반도체장치 및 이를 포함하는 반도체시스템 - Google Patents

반도체장치 및 이를 포함하는 반도체시스템 Download PDF

Info

Publication number
KR20160025956A
KR20160025956A KR1020140113491A KR20140113491A KR20160025956A KR 20160025956 A KR20160025956 A KR 20160025956A KR 1020140113491 A KR1020140113491 A KR 1020140113491A KR 20140113491 A KR20140113491 A KR 20140113491A KR 20160025956 A KR20160025956 A KR 20160025956A
Authority
KR
South Korea
Prior art keywords
data
strobe signal
pad
input
semiconductor device
Prior art date
Application number
KR1020140113491A
Other languages
English (en)
Inventor
전병득
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020140113491A priority Critical patent/KR20160025956A/ko
Priority to US14/526,160 priority patent/US9324390B2/en
Priority to CN201410683123.XA priority patent/CN105702298B/zh
Publication of KR20160025956A publication Critical patent/KR20160025956A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1087—Data input latches
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/022—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in I/O circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/14—Implementation of control logic, e.g. test mode decoders
    • G11C29/16—Implementation of control logic, e.g. test mode decoders using microprogrammed units, e.g. state machines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1093—Input synchronization
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222—Clock generating, synchronizing or distributing circuits within memory device

Abstract

반도체장치는 테스트모드에서 제1 데이터스트로브신호를 시프팅하여 생성된 제1 시프트데이터스트로브신호에 응답하여 제1 내부데이터를 제1 셀블럭에 저장하는 제1 데이터입출력부; 상기 테스트모드에서 제2 데이터스트로브신호를 시프팅하여 생성된 제2 시프트데이터스트로브신호에 응답하여 제2 내부데이터를 제2 셀블럭에 저장하는 제2 데이터입출력부; 및 상기 테스트모드에서 상기 제1 데이터입출력부와 상기 제2 데이터입출력부 사이를 전기적으로 연결하는 연결부를 포함한다.

Description

반도체장치 및 이를 포함하는 반도체시스템{SEMICONDUCTOR DEVICE AND SEMICONDUCTOR SYSTEM USING THE SAME}
본 발명은 반도체장치를 포함하는 반도체시스템에 관한 것이다.
대용량의 메모리를 컨트롤러와 함께 같은 패키지에 담는 패키징 기술로는 SiP(System in Package) 패키징 기술 및 CoC(Chip on Chip) 패키징 기술 등이 있다. SiP(System in Package) 패키징 기술은 와이어 본딩으로 칩을 서로 연결하는 방식을 사용한다. CoC(Chip on Chip) 패키징 기술은 메모리의 고집적화와 메모리와 컨트롤러 간의 고속동작을 구현하는데 가장 유리하다. 이는 메모리와 컨트롤러가 마이크로 범프 패드를 통해 데이터를 포함한 신호들을 상호 전송하기 때문이다.
마이크로 범프 패드는 직경이 겨우 수십 마이크로미터(㎛)에 불과해서 저항, 인덕턴스 및 기생 커패시턴스 특성이 낮으므로 동작 주파수를 높이기가 더 수월하다. 따라서, 마이크로 범프 패드의 수를 늘리는 방법으로 데이터의 전송 속도를 용이하게 향상시킬 수 있다. CoC 패키징 기술에서 메모리와 컨트롤러에는 범프 패드들이 형성되고, 메모리와 컨트롤러에 형성된 마이크로 범프 패드들이 서로 접속되어 하나의 칩으로 형성된다.
반도체장치에서는 데이터가 입출력되는 버퍼 또는 드라이버의 성능을 보장하기 위해 데이터가 입출력되는 테스트가 실시된다. CoC 패키징 기술이 사용된 반도체장치 및 반도체시스템에 대해서 테스트가 수행되는 경우 데이터는 마이크로 범프 패드들를 통해 입출력된다.
본 발명은 테스트모드를 제공하는 반도체장치를 포함하는 반도체시스템을 제공한다.
이를 위해 본 발명은 테스트모드에서 제1 데이터스트로브신호를 시프팅하여 생성된 제1 시프트데이터스트로브신호에 응답하여 제1 내부데이터를 제1 셀블럭에 저장하는 제1 데이터입출력부; 상기 테스트모드에서 제2 데이터스트로브신호를 시프팅하여 생성된 제2 시프트데이터스트로브신호에 응답하여 제2 내부데이터를 제2 셀블럭에 저장하는 제2 데이터입출력부; 및 상기 테스트모드에서 상기 제1 데이터입출력부와 상기 제2 데이터입출력부 사이를 전기적으로 연결하는 연결부를 포함하는 반도체장치를 제공한다.
또한, 본 발명은 어드레스, 커맨드, 패턴데이터 및 데이터스트로브신호를 인가하고, 검증데이터를 입력받는 제1 반도체장치; 및 테스트모드에서 제1 데이터스트로브신호를 시프팅하여 생성된 제1 시프트데이터스트로브신호에 응답하여 상기 패턴데이터로부터 생성된 제1 내부데이터를 제1 셀블럭에 저장하고, 상기 테스트모드에서 상기 제1 셀블럭에 저장된 데이터로부터 생성된 제2 내부데이터를 제2 데이터스트로브신호를 시프팅하여 생성된 제2 시프트데이터스트로브신호에 응답하여 제2 셀블럭에 저장한 후 상기 제2 셀블럭에 저장된 데이터를 상기 검증데이터로 출력하는 제2 반도체장치를 포함하는 반도체시스템을 제공한다.
본 발명에 의하면 데이터스트로브신호의 위상을 조절하여 내부적으로 전달되는 데이터의 유효윈도우(valid window)를 확인하는 테스트모드를 제공함으로써, 웨이퍼 상태에서도 데이터가 입출력되는 인터페이스의 불량 여부를 용이하게 확인할 수 있는 효과가 있다.
도 1은 본 발명의 일 실시예에 따른 반도체시스템의 구성을 도시한 블럭도이다.
도 2는 도 1에 도시된 반도체시스템에 포함된 제1 및 제2 데이터입출력부와 연결부의 일 실시예에 따른 구성을 도시한 도면이다.
도 3은 도 1 및 도 2에 도시된 반도체시스템에서 인터페이스 불량 여부를 확인하기 위해 수행되는 테스트모드 동작을 설명하기 위한 타이밍도이다.
도 4 및 도 5는 테스트모드에서 내부에서 셀블럭간에 전달되는 데이터의 유효윈도우를 확인할 수 있는 방법을 설명하기 위한 타이밍도이다.
이하, 실시예를 통하여 본 발명을 더욱 상세히 설명하기로 한다. 이들 실시예는 단지 본 발명을 예시하기 위한 것이며, 본 발명의 권리 보호 범위가 이들 실시예에 의해 제한되는 것은 아니다.
도 1에 도시된 바와 같이, 본 실시예에 따른 반도체시스템은 제1 반도체장치(1) 및 제2 반도체장치(2)로 구성된다. 제1 반도체장치(1)는 어드레스(ADD), 커맨드(CMD), 패턴데이터(PD) 및 데이터스트로브신호(DQS)를 제2 반도체장치(2)에 인가한다. 제1 반도체장치(1)는 제2 반도체장치(2)에서 인가되는 검증데이터(CD)를 입력받아 데이터스트로브신호(DQS)의 타이밍을 조절한다. 제2 반도체장치(2)는 내부어드레스생성부(21), 내부커맨드생성부(22), 리드라이트제어부(23), 제1 데이터입출력부(25), 제2 데이터입출력부(26) 및 연결부(27)를 포함한다. 제1 반도체장치(1) 및 제2 반도체장치(2)는 하나의 칩 상에 형성되도록 구현될 수 있다.
내부어드레스생성부(21)는 어드레스(ADD)를 입력받아 디코딩하여 내부어드레스(IADD)를 생성한다. 내부어드레스(IADD)에는 리드동작 또는 라이트동작 등이 수행되는 셀블럭들에 대한 정보가 포함된다.
내부커맨드생성부(22)는 커맨드(CMD)를 입력받아 디코딩하여 리드신호(RD), 라이트신호(WT) 및 테스트모드신호(TM)를 생성한다. 리드신호(RD)는 리드동작을 수행하기 위해 인에이블된고, 라이트신호(WT)는 라이트동작을 수행하기 위해 인에이블되며, 테스트모드신호(TM)는 테스트모드에 진입하기 위해 인에이블된다.
리드라이트제어부(23)는 내부어드레스(IADD), 리드신호(RD) 및 라이트신호(WT)에 응답하여 제1 리드인에이블신호(RD_EN1), 제1 라이트인에이블신호(WT_EN1), 제2 리드인에이블신호(RD_EN2) 및 제2 라이트인에이블신호(WT_EN2)를 생성한다. 제1 리드인에이블신호(RD_EN1)는 제1 셀블럭(도 2의 256 참조)에 대한 리드동작을 수행하기 위해 인에이블된다. 제1 라이트인에이블신호(WT_EN1)는 제1 셀블럭에 대한 라이트동작을 수행하기 위해 인에이블된다. 제2 리드인에이블신호(RD_EN2)는 제2 셀블럭(도 2의 266 참조)에 대한 리드동작을 수행하기 위해 인에이블된다. 제2 라이트인에이블신호(WT_EN2)는 제2 셀블럭에 대한 라이트동작을 수행하기 위해 인에이블된다. 제1 데이터입출력부(25) 또는 제2 데이터입출력부(26)는 테스트모드에서 데이터스트로브신호(DQS)에 동기하여 데이터를 입력받아 저장한다. 연결부(27)는 테스트모드에 진입하는 경우 제1 데이터입출력부(25) 및 제2 데이터입출력부(26)에 포함된 데이터가 입출력되는 패드들(도 2의 250 및 260 참조)을 연결한다.
도 2를 참고하면 제1 데이터입출력부(25), 제2 데이터입출력부(26) 및 연결부(27)의 구성을 보다 구체적으로 확인할 수 있다.
제1 데이터입출력부(25)는 제1 패드(250), 제2 패드(251), 제1 입력드라이버(252), 제1 위상변환부(253), 제1 선택부(254), 제1 데이터래치부(255), 제1 셀블럭(256) 및 제1 출력드라이버(257)를 포함한다.
제1 패드(250)는 데이터가 입출력되는 데이터패드로 구현되고, 제2 패드(251)는 데이터스트로브신호가 입력되는 패드로 구현된다. 제1 반도체장치(1)에서 인가되는 패턴데이터(PD), 컨트롤러(미도시)에서 인가되는 데이터 및 연결부(27)를 통해 입력되는 데이터가 제1 패드(250)로 입력될 수 있다. 제1 반도체장치(1)에서 인가되는 데이터스트로브신호(DQS), 컨트롤러(미도시)에서 인가되는 데이터스트로브신호 및 제1 연결부(271)를 통해 입력되는 데이터스트로브신호가 제2 패드(251)로 입력될 수 있다. 제1 패드(250) 및 제2 패드(251)는 마이크로 범프 패드로 구현될 수 있다.
제1 입력드라이버(252)는 제1 라이트인에이블신호(WT_EN1)에 응답하여 제1 패드(250)를 통해 데이터를 입력받아 제1 내부입력데이터(DIN1)를 구동한다. 제1 라이트인에이블신호(WT_EN1)는 제1 셀블럭(256)에 대한 라이트동작을 수행하기 위해 인에이블된다.
제1 위상변환부(253)는 제1 제어신호(CNT1<1:2>)의 조합에 응답하여 제2 패드(251)를 통해 입력된 제1 데이터스트로브신호(DQS1)를 시프팅(shifting)시켜 위상이 변화된 제1 시프트데이터스트로브신호(DQS_SHF1)를 생성한다. 제1 위상변환부(253)는 제1 제어신호(CNT1<1:2>)의 논리레벨조합에 따라 제1 데이터스트로브신호(DQS1)를 시프팅(shifting)시키는 정도를 조절한다. 예를 들어, 제1 제어신호(CNT1<1:2>)의 논리레벨조합이 'L, H'인 경우 제1 데이터스트로브신호(DQS1)를 45°만큼 시프팅하고, 'H, L'인 경우 제1 데이터스트로브신호(DQS1)를 90°만큼 시프팅하며, 'H,H'인 경우 제1 데이터스트로브신호(DQS1)를 135°만큼 시프팅하여 제1 시프트데이터스트로브신호(DQS_SHF1)를 생성하도록 구현할 수 있다. 제1 제어신호(CNT1<1:2>)의 논리레벨조합이 'L, L'인 경우 제1 데이터스트로브신호(DQS1)를 시프팅하지 않고 제1 시프트데이터스트로브신호(DQS_SHF1)로 출력한다. 제1 제어신호(CNT1<1:2>)의 논리레벨조합이 'L, H'인 경우라함은 CNT1<2>가 로직로우레벨이고, CNT1<1>가 로직하이레벨임을 의미한다. 제1 제어신호(CNT1<1:2>)의 논리레벨조합 및 비트 수는 실시예에 따라 다양하게 설정할 수 있다. 또한, 제1 제어신호(CNT1<1:2>)는 제1 반도체장치(1)에서 인가되거나, 제2 반도체장치(2) 내부에서 생성되도록 구현될 수 있다.
제1 선택부(254)는 테스트모드신호(TM)에 응답하여 데이터스트로브신호(DQS) 또는 제1 시프트데이터스트로브신호(DQS_SHF1)를 제1 선택스트로브신호(DQS_SEL1)로 선택하여 출력한다. 제1 선택부(254)는 테스트모드에 진입하는 경우 제1 시프트데이터스트로브신호(DQS_SHF1)를 제1 선택스트로브신호(DQS_SEL1)로 선택하여 출력하고, 테스트모드에 진입하지 않는 경우 제1 데이터스트로브신호(DQS1)를 제1 선택스트로브신호(DQS_SEL1)로 선택하여 출력한다.
제1 데이터래치부(255)는 제1 선택스트로브신호(DQS_SEL1)에 동기하여 제1 내부입력데이터(DIN1)를 래치한 후 래치된 데이터를 제1 셀블럭(256)에 저장한다. 제1 출력드라이버(257)는 제1 리드인에이블신호(RD_EN1)에 응답하여 제1 셀블럭(256)에서 출력되는 제1 내부출력데이터(DOUT1)를 구동하여 제1 패드(250)로 출력한다. 제1 리드인에이블신호(RD_EN1)는 제1 셀블럭(256)에 대한 리드동작을 수행하기 위해 인에이블된다.
제2 데이터입출력부(26)는 제3 패드(260), 제4 패드(261), 제2 입력드라이버(262), 제2 위상변환부(263), 제2 선택부(264), 제2 데이터래치부(265), 제2 셀블럭(266) 및 제2 출력드라이버(267)를 포함한다.
제3 패드(260)는 데이터가 입출력되는 데이터패드로 구현되고, 제4 패드(261)는 데이터스트로브신호가 입력되는 패드로 구현된다. 제1 반도체장치(1)에서 인가되는 패턴데이터(PD), 컨트롤러(미도시)에서 인가되는 데이터 및 연결부(27)를 통해 입력되는 데이터가 제3 패드(260)로 입력될 수 있다. 제1 반도체장치(1)에서 인가되는 데이터스트로브신호(DQS), 컨트롤러(미도시)에서 인가되는 데이터스트로브신호 및 제2 연결부(272)를 통해 입력되는 데이터스트로브신호가 제2 패드(251)로 입력될 수 있다. 제3 패드(260) 및 제4 패드(261)는 마이크로 범프 패드로 구현될 수 있다.
제2 입력드라이버(262)는 제2 라이트인에이블신호(WT_EN2)에 응답하여 제3 패드(260)를 통해 데이터를 입력받아 제2 내부입력데이터(DIN2)를 구동한다. 제2 라이트인에이블신호(WT_EN2)는 제2 셀블럭(266)에 대한 라이트동작을 수행하기 위해 인에이블된다.
제2 위상변환부(263)는 제2 제어신호(CNT2<1:2>)의 조합에 응답하여 제4 패드(261)를 통해 입력된 제2 데이터스트로브신호(DQS2)를 시프팅(shifting)시켜 위상이 변화된 제2 시프트데이터스트로브신호(DQS_SHF2)를 생성한다. 제2 위상변환부(263)는 제2 제어신호(CNT2<1:2>)의 논리레벨조합에 따라 제2 데이터스트로브신호(DQS2)를 시프팅(shifting)시키는 정도를 조절한다. 예를 들어, 제2 제어신호(CNT2<1:2>)의 논리레벨조합이 'L, H'인 경우 제2 데이터스트로브신호(DQS2)를 45°만큼 시프팅하고, 'H, L'인 경우 제2 데이터스트로브신호(DQS2)를 90°만큼 시프팅하며, 'H,H'인 경우 제2 데이터스트로브신호(DQS2)를 135°만큼 시프팅하여 제2 시프트데이터스트로브신호(DQS_SHF2)를 생성하도록 구현할 수 있다. 제2 제어신호(CNT2<1:2>)의 논리레벨조합이 'L, L'인 경우 제2 데이터스트로브신호(DQS2)를 시프팅하지 않고 제2 시프트데이터스트로브신호(DQS_SHF2)로 출력한다. 제2 제어신호(CNT2<1:2>)의 논리레벨조합이 'L, H'인 경우라함은 CNT2<2>가 로직로우레벨이고, CNT2<1>가 로직하이레벨임을 의미한다. 제2 제어신호(CNT2<1:2>)의 논리레벨조합 및 비트 수는 실시예에 따라 다양하게 설정할 수 있다. 또한, 제2 제어신호(CNT2<1:2>)는 제1 반도체장치(1)에서 인가되거나, 제2 반도체장치(2) 내부에서 생성되도록 구현될 수 있다.
제2 선택부(264)는 테스트모드신호(TM)에 응답하여 제2 시프트데이터스트로브신호(DQS_SHF2) 또는 제2 데이터스트로브신호(DQS2)를 제2 선택스트로브신호(DQS_SEL2)로 선택하여 출력한다. 제2 선택부(264)는 테스트모드에 진입하는 경우 제2 시프트데이터스트로브신호(DQS_SHF2)를 제2 선택스트로브신호(DQS_SEL2)로 선택하여 출력하고, 테스트모드에 진입하지 않는 경우 제2 데이터스트로브신호(DQS2)를 제2 선택스트로브신호(DQS_SEL2)로 선택하여 출력한다.
제2 데이터래치부(265)는 제2 선택스트로브신호(DQS_SEL2)에 동기하여 제2 내부입력데이터(DIN2)를 래치한 후 래치된 데이터를 제2 셀블럭(266)에 저장한다. 제2 출력드라이버(267)는 제2 리드인에이블신호(RD_EN2)에 응답하여 제2 셀블럭(266)에서 출력되는 제2 내부출력데이터(DOUT2)를 구동하여 제3 패드(260)로 출력한다. 제2 리드인에이블신호(RD_EN2)는 제2 셀블럭(266)에 대한 리드동작을 수행하기 위해 인에이블된다.
연결부(27)는 제1 연결부(271) 및 제2 연결부(272)를 포함한다. 제1 연결부(271)는 테스트모드신호(TM)에 응답하여 턴온되는 전달게이트(273)를 포함한다. 전달게이트(273)는 테스트모드에 진입하여 테스트모드신호(TM)가 로직하이레벨로 인가되는 구간에서 턴온되어 제1 패드(250) 및 제2 패드(251)를 연결한다. 제2 연결부(272)는 테스트모드신호(TM)에 응답하여 턴온되는 전달게이트(274)를 포함한다. 전달게이트(274)는 테스트모드에서 테스트모드신호(TM)가 로직하이레벨로 인가되는 구간에서 턴온되어 제3 패드(260) 및 제4 패드(261)를 연결한다.
도 3을 참고하여 도 1 및 도 2에 도시된 반도체시스템에서 인터페이스 불량 여부를 확인하기 위해 수행되는 테스트모드 동작을 구체적으로 살펴보면 다음과 같다.
T11 시점에서 제1 셀블럭(256)에 대한 라이트동작을 수행하기 위해 제1 라이트인에이블신호(WT_EN1)가 인에이블되면 제1 반도체장치(1)에서 인가되는 패턴데이터(PD)가 제1 셀블럭(256)에 저장된다. T12 시점에서 테스트모드에 진입하면 테스트모드신호(TM)가 로직로우레벨에서 로직하이레벨로 천이한다. T13 시점에서 제1 셀블럭(256)에 대한 리드동작을 수행하기 위해 제1 리드인에이블신호(RD_EN1)가 인에이블되면 제1 셀블럭(256)에 저장된 데이터가 제1 패드(250)에서 출력되고, 테스트모드신호(TM)에 의해 턴온된 연결부(27)를 통해 제3 패드(260)로 전달된다. T14 시점에서 제2 셀블럭(266)에 대한 라이트동작을 수행하기 위해 제2 라이트인에이블신호(WT_EN2)가 인에이블되면 제3 패드(260)를 통해 입력된 데이터가 제2 셀블럭(266)에 저장된다. T15 시점에서 테스트모드가 종료되면 테스트모드신호(TM)가 로직하이레벨에서 로직로우레벨로 천이한다. 테스트모드가 종료된 후 T16 시점에서 제2 셀블럭(266)에 대한 리드동작을 수행하기 위해 제2 리드인에이블신호(RD_EN2)가 인에이블되면 제2 셀블럭(266)에 저장된 데이터를 검증데이터(CD)로 제3 패드(260)를 통해 제1 반도체장치(1)로 출력한다.
제1 반도체장치(1)는 검증데이터(CD)를 패턴데이터(PD)와 비교하여 제1 입력드라이버(252), 제1 출력드라이버(257), 제2 입력드라이버(262) 및 제2 출력드라이버(267)로 구성된 입출력 인터페이스의 불량 여부를 용이하게 검증할 수 있다. 즉, 제1 반도체장치(1)는 검증데이터(CD)와 패턴데이터(PD)가 동일한 경우 입출력 인터페이스가 정상적으로 동작함을 확인할 수 있고, 검증데이터(CD)와 패턴데이터(PD)가 상이한 경우 입출력 인터페이스에 불량이 발생함을 확인할 수 있다.
이하, 도 4 및 도 5를 참고하여 반도체시스템에서 수행되는 테스트모드에서 제1 셀블럭(256)에 저장된 데이터를 제1 연결부(271)를 통해 제2 셀블럭(266)에 전달하여 저장될 때 제1 연결부(271)를 통해 전달되는 데이터의 유효윈도우를 확인할 수 있는 방법을 구체적으로 살펴본다.
도 4에 도시된 바와 같이, T21 시점에서 제1 셀블럭(256)에 대한 리드동작이 수행된 후 T22 시점에서 제2 셀블럭(266)에 대한 라이트동작이 수행되면 제1 셀블럭(256)에 저장된 데이터가 제1 연결부(271)를 통해 제2 셀블럭(266)에 전달된다. 제2 셀블럭(266)은 T23 시점에서 제2 시프트데이터스트로브신호(DQS_SHF2)에 동기하여 제2 내부입력데이터(DIN2)를 입력받아 저장한다. T24 시점에서 제2 셀블럭(266)에 대한 리드동작이 수행되면 제2 셀블럭(266)에 저장된 데이터를 검증데이터(CD)로 제1 반도체장치(1)에 전달한다. 제1 반도체장치(1)는 검증데이터(CD)를 입력받아 데이터의 유효윈도우를 확인할 수 있다. 제2 위상변환부(263)에 인가되는 제2 제어신호(CNT2<1:2>)의 논리레벨조합을 순차적으로 변화시켜 제2 시프트데이터스트로브신호(DQS_SHF2)의 위상을 변화시키고, 제2 시프트데이터스트로브신호(DQS_SHF2)의 위상 별로 제1 반도체장치(1)에서 검증데이터(CD)에 포함된 각 비트들(Q0, Q1, Q2, Q3)이 패턴데이터(PD)와 동일한지 여부를 감지하는 방식으로 데이터의 유효 윈도우를 확인할 수 있다.
좀 더 구체적으로, 도 5의 X에 도시된 바와 같이 제1 반도체장치(1)는 데이터스트로브신호(DQS)가 입력되기 전에 입력되는 클럭(CLK)의 펄스폭을 조절함으로써 제1 연결부(271)를 통해 전달되는 데이터의 중심을 제2 시프트데이터스트로브신호(DQS_SHF2)에 동기시킨다. 제2 시프트데이터스트로브신호(DQS_SHF2)는 제2 연결부(272)를 통해 전달되는 데이터스트로브신호(DQS)를 시프팅하여 생성되고, 데이터스트로브신호(DQS)는 제1 반도체장치(1)에서 클럭(CLK)으로부터 생성되므로, 클럭(CLK)이 시프팅되는 경우 제2 시프트데이터스트로브신호(DQS_SHF2)도 함께 시프팅된다. 제1 반도체장치(1)는 순차적으로 가변되는 제2 제어신호(CNT2<1:2>)의 논리레벨조합을 'L, L' 'L, H', 'H, L', 'H, H'로 순차적으로 변화시켜 제2 시프트데이터스트로브신호(DQS_SHF2)의 위상을 0°, 45°, 90° 및 135°로 순차적으로 변화시킨다. 제2 시프트데이터스트로브신호(DQS_SHF2)의 위상별로 제1 반도체장치(1)에서 검증데이터(CD)에 포함된 각 비트들(Q0, Q1, Q2, Q3)이 패턴데이터(PD)와 동일한지 여부를 감지하는 방식으로 데이터의 유효 윈도우를 확인할 수 있다. 제1 반도체장치(1)는 검증데이터(CD)와 패턴데이터(PD)의 비교 결과 확인된 데이터의 유효 윈도우에 따라 입출력 인터페이스에 불량이 발생하지 않도록 데이터스트로브신호(DQS)의 타이밍을 조절한다.
1: 제1 반도체장치 2: 제2 반도체장치
21: 내부어드레스생성부 22: 내부커맨드생성부
23: 리드라이트제어부 25: 제1 데이터입출력부
26: 제2 데이터입출력부 27: 연결부
250: 제1 패드 251: 제2 패드
252: 제1 입력드라이버 253: 제1 위상변환부
254: 제1 선택부 255: 제1 데이터래치부
256: 제1 셀블럭 257: 제1 출력드라이버
260: 제3 패드 261: 제4 패드
262: 제2 입력드라이버 263: 제2 위상변환부
264: 제2 선택부 265: 제2 데이터래치부
266: 제2 셀블럭 267: 제2 출력드라이버

Claims (20)

  1. 테스트모드에서 제1 데이터스트로브신호를 시프팅하여 생성된 제1 시프트데이터스트로브신호에 응답하여 제1 내부데이터를 제1 셀블럭에 저장하는 제1 데이터입출력부;
    상기 테스트모드에서 제2 데이터스트로브신호를 시프팅하여 생성된 제2 시프트데이터스트로브신호에 응답하여 제2 내부데이터를 제2 셀블럭에 저장하는 제2 데이터입출력부; 및
    상기 테스트모드에서 상기 제1 데이터입출력부와 상기 제2 데이터입출력부 사이를 전기적으로 연결하는 연결부를 포함하는 반도체장치.
  2. 제 1 항에 있어서, 상기 제1 데이터입출력부는 상기 제1 데이터스트로브신호를 생성하기 위한 데이터스트로브신호가 인가되는 제1 패드를 포함하고, 상기 제2 데이터입출력부는 상기 제2 데이터스트로브신호를 생성하기 위한 상기 데이터스트로브신호가 인가되는 제2 패드를 포함하는 반도체장치.
  3. 제 2 항에 있어서, 상기 연결부는 상기 테스트모드에서 상기 제1 패드 및 상기 제2 패드를 전기적으로 연결하는 제1 연결부를 포함하는 반도체장치.
  4. 제 3 항에 있어서, 상기 제1 데이터입출력부는 상기 제1 내부데이터 생성을 위한 데이터가 인가되는 제3 패드를 포함하고, 상기 제2 데이터입출력부는 상기 제2 내부데이터 생성을 위한 데이터가 인가되는 인가되는 제4 패드를 포함하는 반도체장치.
  5. 제 4 항에 있어서, 상기 연결부는 상기 테스트모드에서 상기 제3 패드 및 상기 제4 패드를 전기적으로 연결하는 제2 연결부를 포함하는 반도체장치.
  6. 제 1 항에 있어서, 상기 제1 데이터입출력부는 제1 제어신호에 의해 결정되는 구간만큼 상기 제1 데이터스트로브신호를 시프팅하여 상기 제1 시프트데이터스트로브신호를 생성하는 제1 위상변화부를 포함하는 반도체장치.
  7. 제 6 항에 있어서, 상기 제1 데이터입출력부는
    상기 제1 시프트데이터스트로브신호 또는 상기 제1 데이터스트로브신호를 제1 선택스트로브신호로 선택하여 출력하는 제1 선택부;
    제1 라이트인에이블신호에 응답하여 제1 패드를 통해 입력된 데이터를 구동하여 상기 제1 내부입력데이터를 생성하는 제1 입력드라이버; 및
    상기 제1 선택스트로브신호에 동기하여 상기 제1 내부입력데이터를 래치하여 상기 제1 셀블럭에 저장하는 제1 데이터래치부를 포함하는 반도체장치.
  8. 제 7 항에 있어서, 상기 제1 데이터입출력부는
    제1 리드인에이블신호에 응답하여 상기 제1 셀블럭에 저장된 제1 내부출력데이터를 구동하여 상기 제1 패드로 출력하는 제1 출력드라이버를 더 포함하는 반도체장치.
  9. 제 8 항에 있어서, 상기 제1 라이트인에이블신호는 상기 제1 셀블럭에 대한 라이트동작이 수행되는 경우 인에이블되고, 상기 제1 리드인에이블신호는 상기 제1 셀블럭에 대한 리드동작이 수행되는 경우 인에이블되는 반도체장치.
  10. 제 1 항에 있어서, 상기 제2 데이터입출력부는 제2 제어신호에 의해 결정되는 구간만큼 상기 제2 데이터스트로브신호를 시프팅하여 상기 제2 시프트데이터스트로브신호를 생성하는 제2 위상변화부를 포함하는 반도체장치.
  11. 제 10 항에 있어서, 상기 제2 데이터입출력부는
    상기 제2 시프트데이터스트로브신호 또는 상기 제2 데이터스트로브신호를 제2 선택스트로브신호로 선택하여 출력하는 제2 선택부;
    제2 라이트인에이블신호에 응답하여 제2 패드를 통해 입력된 데이터를 구동하여 상기 제2 내부입력데이터를 생성하는 제2 입력드라이버; 및
    상기 제2 선택스트로브신호에 동기하여 상기 제2 내부입력데이터를 래치하여 상기 제2 셀블럭에 저장하는 제2 데이터래치부를 포함하는 반도체장치.
  12. 제 11 항에 있어서, 상기 제2 데이터입출력부는
    제2 리드인에이블신호에 응답하여 상기 제2 셀블럭에 저장된 제2 내부출력데이터를 구동하여 상기 제2 패드로 출력하는 제2 출력드라이버를 더 포함하는 반도체장치.
  13. 제 12 항에 있어서, 상기 제2 라이트인에이블신호는 상기 제2 셀블럭에 대한 라이트동작이 수행되는 경우 인에이블되고, 상기 제2 리드인에이블신호는 상기 제2 셀블럭에 대한 리드동작이 수행되는 경우 인에이블되는 반도체장치.
  14. 어드레스, 커맨드, 패턴데이터 및 데이터스트로브신호를 인가하고, 검증데이터를 입력받는 제1 반도체장치; 및
    테스트모드에서 제1 데이터스트로브신호를 시프팅하여 생성된 제1 시프트데이터스트로브신호에 응답하여 상기 패턴데이터로부터 생성된 제1 내부데이터를 제1 셀블럭에 저장하고, 상기 테스트모드에서 상기 제1 셀블럭에 저장된 데이터로부터 생성된 제2 내부데이터를 제2 데이터스트로브신호를 시프팅하여 생성된 제2 시프트데이터스트로브신호에 응답하여 제2 셀블럭에 저장한 후 상기 제2 셀블럭에 저장된 데이터를 상기 검증데이터로 출력하는 제2 반도체장치를 포함하는 반도체시스템.
  15. 제 14 항에 있어서, 상기 제1 반도체장치는 상기 검증데이터와 상기 패턴데이터를 비교하여 상기 데이터스트로브신호의 타이밍을 조절하는 반도체시스템.
  16. 제 14 항에 있어서, 상기 제2 반도체장치는
    상기 제1 데이터스트로브신호를 생성하기 위한 상기 데이터스트로브신호가 인가되는 제1 패드를 포함하고, 상기 제2 데이터스트로브신호를 생성하기 위한 상기 데이터스트로브신호가 인가되는 제2 패드를 포함하는 반도체시스템.
  17. 제 16 항에 있어서, 상기 제2 반도체장치는
    상기 테스트모드에서 상기 제1 패드 및 상기 제2 패드를 전기적으로 연결하는 제1 연결부를 더 포함하는 반도체시스템.
  18. 제 17 항에 있어서, 상기 제2 반도체장치는
    상기 제1 내부데이터 생성을 위한 상기 패턴데이터가 인가되는 제3 패드를 포함하고, 상기 제2 내부데이터 생성을 위한 상기 제1 셀블럭에 저장된 데이터가 인가되는 인가되는 제4 패드를 더 포함하는 반도체시스템.
  19. 제 18 항에 있어서, 상기 제2 반도체장치는
    상기 테스트모드에서 상기 제3 패드 및 상기 제4 패드를 전기적으로 연결하는 제2 연결부를 더 포함하는 반도체시스템.
  20. 제 14 항에 있어서, 상기 제2 반도체장치는
    제1 제어신호에 의해 결정되는 구간만큼 상기 제1 데이터스트로브신호를 시프팅하여 상기 제1 시프트데이터스트로브신호를 생성하는 제1 위상변화부;
    상기 제1 시프트데이터스트로브신호 또는 상기 제1 데이터스트로브신호를 제1 선택스트로브신호로 선택하여 출력하는 제1 선택부;
    제1 라이트인에이블신호에 응답하여 제1 패드를 통해 입력된 데이터를 구동하여 상기 제1 내부입력데이터를 생성하는 제1 입력드라이버; 및
    상기 제1 선택스트로브신호에 동기하여 상기 제1 내부입력데이터를 래치하여 상기 제1 셀블럭에 저장하는 제1 데이터래치부를 포함하는 반도체시스템.
KR1020140113491A 2014-08-28 2014-08-28 반도체장치 및 이를 포함하는 반도체시스템 KR20160025956A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020140113491A KR20160025956A (ko) 2014-08-28 2014-08-28 반도체장치 및 이를 포함하는 반도체시스템
US14/526,160 US9324390B2 (en) 2014-08-28 2014-10-28 Semiconductor devices and semiconductor systems including the same
CN201410683123.XA CN105702298B (zh) 2014-08-28 2014-11-24 半导体器件和包括所述半导体器件的半导体系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140113491A KR20160025956A (ko) 2014-08-28 2014-08-28 반도체장치 및 이를 포함하는 반도체시스템

Publications (1)

Publication Number Publication Date
KR20160025956A true KR20160025956A (ko) 2016-03-09

Family

ID=55403224

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140113491A KR20160025956A (ko) 2014-08-28 2014-08-28 반도체장치 및 이를 포함하는 반도체시스템

Country Status (3)

Country Link
US (1) US9324390B2 (ko)
KR (1) KR20160025956A (ko)
CN (1) CN105702298B (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170068718A (ko) * 2015-12-09 2017-06-20 에스케이하이닉스 주식회사 반도체장치 및 반도체시스템
CN113868044A (zh) * 2021-09-01 2021-12-31 中科可控信息产业有限公司 信号测试方法、装置、计算机设备和存储介质

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3644913B2 (ja) * 2001-07-23 2005-05-11 松下電器産業株式会社 半導体装置
KR101086874B1 (ko) * 2009-09-04 2011-11-25 주식회사 하이닉스반도체 반도체 집적회로
KR20120056018A (ko) * 2010-11-24 2012-06-01 삼성전자주식회사 범프들과 테스트 패드들이 십자 모양으로 배열되는 반도체 장치
WO2012125719A2 (en) 2011-03-14 2012-09-20 Rambus Inc. Methods and apparatus for testing inaccessible interface circuits in a semiconductor device
KR20140024665A (ko) * 2012-08-20 2014-03-03 에스케이하이닉스 주식회사 메모리셀 테스트 방법 및 이를 수행하는 반도체메모리장치
KR102076858B1 (ko) * 2013-12-24 2020-02-12 에스케이하이닉스 주식회사 반도체장치 및 이를 포함하는 반도체시스템

Also Published As

Publication number Publication date
US20160064049A1 (en) 2016-03-03
US9324390B2 (en) 2016-04-26
CN105702298A (zh) 2016-06-22
CN105702298B (zh) 2020-12-08

Similar Documents

Publication Publication Date Title
US9135981B2 (en) Memory system having memory ranks and related tuning method
KR102130494B1 (ko) 메모리 장치, 메모리 시스템 및 메모리 장치의 동작 방법
KR100913968B1 (ko) 반도체 메모리 장치
US20140151703A1 (en) Semiconductor device
KR102377362B1 (ko) 보조 테스트 장치, 그것을 포함하는 테스트 보드 및 그것의 테스트 방법
JP5310439B2 (ja) 半導体メモリデバイスおよびチップ積層型の半導体デバイス
KR102076858B1 (ko) 반도체장치 및 이를 포함하는 반도체시스템
US8300496B2 (en) Semiconductor memory apparatus and test method thereof
US8441876B2 (en) Memory module including parallel test apparatus
KR20160034698A (ko) 반도체장치 및 이를 포함하는 반도체시스템
KR20160025956A (ko) 반도체장치 및 이를 포함하는 반도체시스템
KR20090112998A (ko) 온 다이 터미네이션 테스트 장치 및 온 다이 터미네이션테스트 방법
US20150235714A1 (en) Semiconductor device for parallel bit test and test method thereof
US9761288B2 (en) Memory circuit and stack type memory system including the same
KR102010963B1 (ko) 반도체 장치
KR20150020838A (ko) 반도체 장치, 이를 포함하는 반도체 시스템 및 반도체 장치의 동작 방법
US9613716B2 (en) Semiconductor device and semiconductor system including the same
KR20120053602A (ko) 반도체 메모리 장치 및 그의 동작 방법
KR102652802B1 (ko) 웨이퍼 번인 테스트 회로 및 이를 포함하는 반도체 장치
JP4540433B2 (ja) 入出力縮退回路
US20240144984A1 (en) Loopback circuit for low-power memory devices
KR102467357B1 (ko) 메모리 시스템 및 이의 에러 분석 방법
JP2015170370A (ja) 半導体装置
KR20140086630A (ko) 반도체 메모리 장치 및 그의 동작 방법
KR20130072095A (ko) 반도체 장치 및 그 동작 방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid