KR20140086630A - 반도체 메모리 장치 및 그의 동작 방법 - Google Patents

반도체 메모리 장치 및 그의 동작 방법 Download PDF

Info

Publication number
KR20140086630A
KR20140086630A KR1020120157340A KR20120157340A KR20140086630A KR 20140086630 A KR20140086630 A KR 20140086630A KR 1020120157340 A KR1020120157340 A KR 1020120157340A KR 20120157340 A KR20120157340 A KR 20120157340A KR 20140086630 A KR20140086630 A KR 20140086630A
Authority
KR
South Korea
Prior art keywords
data
test data
test
command signal
response
Prior art date
Application number
KR1020120157340A
Other languages
English (en)
Inventor
이형욱
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020120157340A priority Critical patent/KR20140086630A/ko
Publication of KR20140086630A publication Critical patent/KR20140086630A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/1201—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising I/O circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/14—Implementation of control logic, e.g. test mode decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/36—Data generation devices, e.g. data inverters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G11C29/40—Response verification devices using compression techniques

Abstract

압축 테스트 동작 모드를 수행하는 반도체 메모리 장치에 관한 것으로, 테스트 동작 모드시 커맨드 신호에 응답하여 테스트 데이터를 생성하며, 순차적으로 입력되는 상기 커맨드 신호에 응답하여 상기 테스트 데이터의 패턴을 변경하기 위한 테스트 데이터 생성부, 상기 테스트 데이터를 메모리 뱅크에 저장하기 위한 데이터 전달부, 및 상기 메모리 뱅크에 저장된 데이터를 압축하여 출력하기 위한 데이터 압축부를 구비하는 반도체 메모리 장치가 제공된다.

Description

반도체 메모리 장치 및 그의 동작 방법{SEMICONDUCTOR MEMORY DEVICE AND OPERATING METHOD THEREOF}
본 발명은 반도체 설계 기술에 관한 것으로, 특히 압축 테스트 동작 모드를 수행하는 반도체 메모리 장치에 관한 것이다.
요즈음 DDR SDRAM(Double Data Rate Synchronous DRAM)을 비롯한 반도체 메모리 장치의 공정 기술이 급속도로 발전함에 따라 반도체 메모리 장치의 칩 집적도 역시 급속도로 증가하고 있다. 칩 집적도의 증가는 반도체 메모리 장치 내에 구비되는 메모리 셀(memory cell)의 개수 증가로 이어지며, 이는 반도체 메모리 장치의 데이터 저장 능력 증가를 뜻한다.
한편, 반도체 메모리 장치의 메모리 셀의 개수는 사용자 입장에서 많으면 많을수록 좋지만, 테스트 수행자 입장에서는 모든 메모리 셀을 테스트해야하기 때문에 셀의 개수 증가가 좋은 상황만은 아니다. 즉, 수천만 개 이상의 메모리 셀을 하나 하나 모두 테스트하는 것은 결코 쉬운 일이 아니다. 그리고, 수천만 개 이상의 메모리 셀을 테스트하여 정상/불량 여부를 판단하는 데에는 많은 테스트 시간이 소요되는데 생산자 입장에서는 이러한 테스트 시간이 모두 반도체 메모리 장치의 생산 비용에 포함된다.
따라서, 보다 효율적인 테스트 동작을 위한 방안들이 제시되고 있으며, 이중 하나가 압축 테스트 동작 모드이다. 압축 테스트 동작 모드는 외부에서 예정된 데이터를 입력받아 각 메모리 셀에 저장한 이후 이를 압축하여 출력하는 테스트 동작 모드로써, 테스트 수행자는 압축되어 출력되는 데이터 압축 정보를 근거로 해당 메모리 셀의 정상/불량 여부를 판단하는 것이 가능하다. 이러한, 압축 테스트 동작 모드는 테스트 동작 모드시 사용하는 채널(channel)의 개수를 감소시키는 것을 목적으로 하며, 이러한 채널의 개수 감소는 곧 테스트 시간을 줄여줄 수 있음을 뜻한다.
도 1 은 일반적인 반도체 메모리 장치의 개략적인 구성을 설명하기 위한 블록도이다.
도 1 을 참조하면, 반도체 메모리 제1 내지 제4 데이터 전달부(110)와, 제1 내지 제4 입/출력 구동부(120)와, 메모리 뱅크(130), 및 데이터 압축부(140)를 구비한다.
제1 내지 제4 데이터 전달부(110)는 라이트 동작과 리드 동작시 제1 내지 제4 데이터 패드(DQ1, DQ2, DQ3, DQ4)과 제1 내지 제4 글로벌 데이터 라인(GIO1<0:3>, GIO2<0:3>, GIO3<0:3>, GIO4<0:3>)과의 데이터 전달 동작을 수행한다. 제1 내지 제4 입/출력 구동부(120)는 라이트 동작과 리드 동작시 입력되는 데이터에 응답하여 제1 내지 제4 글로벌 데이터 라인(GIO1<0:3>, GIO2<0:3>, GIO3<0:3>, GIO4<0:3>) 및 제1 내지 제4 로컬 데이터 라인(LIO1<0:3>, LIO2<0:3>, LIO3<0:3>, LIO4<0:3>)을 구동한다. 메모리 뱅크(130)는 라이트 동작시 제1 내지 제4 로컬 데이터 라인(LIO1<0:3>, LIO2<0:3>, LIO3<0:3>, LIO4<0:3>)을 통해 입력되는 데이터를 저장하고, 리드 동작시 저장된 데이터를 제1 내지 제4 로컬 데이터 라인(LIO1<0:3>, LIO2<0:3>, LIO3<0:3>, LIO4<0:3>)으로 출력한다.
이상에서는 노말 동작 모드시의 리드 동작과 라이트 동작을 간략하게 설명한 것이고, 이하 압축 테스트 동작 모드에 대하여 설명하기로 한다. 설명의 편의를 위하여 노말 동작 모드시 4 개의 제1 내지 제4 데이터 패드(DQ0, DQ1, DQ2, DQ3)를 사용하고 압축 테스트 동작 모드시 제1 내지 제4 데이터 패드(DQ0, DQ1, DQ2, DQ3) 중 제1 데이터 패드(DQ1)를 통해 압축 결과인 데이터 압축 정보(INF_ZIP)를 출력하는 것을 일례로 한다.
우선, 압축 테스트 동작 모드시의 라이트 동작을 살펴보기로 한다.
압축 테스트 동작 모드시 테스트 모드 신호(TM)가 활성화되면 제1 내지 제4 데이터 패드(DQ1, DQ2, DQ3, DQ4)를 통해 테스트 데이터가 입력된다. 그리고, 제1 내지 제4 데이터 전달부(110)는 이 테스트 데이터를 제1 내지 제4 글로벌 데이터 라인(GIO1<0:3>, GIO2<0:3>, GIO3<0:3>, GIO4<0:3>)으로 출력하고, 제1 내지 제4 입/출력 구동부(120)는 제1 내지 제4 글로벌 데이터 라인(GIO1<0:3>, GIO2<0:3>, GIO3<0:3>, GIO4<0:3>)을 통해 전달되는 테스트 데이터를 제1 내지 제4 로컬 데이터 라인(LIO1<0:3>, LIO2<0:3>, LIO3<0:3>, LIO4<0:3>)으로 출력한다. 이렇게 출력되는 테스트 데이터는 메모리 뱅크(130)에 저장된다.
다음으로, 압축 테스트 동작 모드시의 리드 동작을 살펴보기로 한다.
메모리 뱅크(130)에 저장된 테스트 데이터 각각은 제1 내지 제4 로컬 데이터 라인(LIO1<0:3>, LIO2<0:3>, LIO3<0:3>, LIO4<0:3>)을 통해 제1 내지 제4 입출력 구동부(120)로 전달되고, 제1 내지 제4 입출력 구동부(120)는 전달되는 테스트 데이터에 응답하여 제1 내지 제4 글로벌 데이터 라인(GIO1<0:3>, GIO2<0:3>, GIO3<0:3>, GIO4<0:3>)을 구동한다. 이어서, 데이터 압축부(140)는 제1 내지 제4 글로벌 데이터 라인(GIO1<0:3>, GIO2<0:3>, GIO3<0:3>, GIO4<0:3>)을 통해 전달되는 데이터의 논리 레벨 값을 서로 비교하여 데이터 압축 정보(INF_ZIP)를 생성하고 이를 제1 데이터 패드(DQ1)로 출력한다. 테스트 수행자는 제1 데이터 패드(DQ1)로 출력되는 데이터 압축 정보(INF_ZIP)를 통해 메모리 뱅크(130)에 구비되는 메모리 셀의 정상/불량 여부를 판단하는 것이 가능하다.
위에서 살펴본 바와 같이, 압축 테스트 동작 모드시 테스트 데이터는 제1 내지 제4 데이터 패드(DQ1, DQ2, DQ3, DQ4)를 통해 입력되고, 데이터 압축 정보(INF_ZIP)는 제1 데이터 패드(DQ1)를 통해 출력된다. 만약, 메모리 뱅크(130)에 다양한 패턴의 테스트 데이터를 입력할 경우에는 제1 내지 제4 데이터 패드(DQ1, DQ2, DQ3, DQ4)를 통해 원하는 패턴의 테스트 데이터를 입력하면 된다. 하지만, 이 경우 제1 내지 제4 데이터 패드(DQ, DQ2, DQ3, DQ4)를 모두 사용해야하기 때문에 압축 테스트 동작 모드시 사용해야만 하는 채널에 개수가 많아지게 되고, 이는 테스트 동작시 소모되는 시간이 증가함을 의미한다.
따라서, 사용하는 채널의 개수를 줄이기 위하여 압축 테스트 동작 모드의 라이트 동작시에 리드 동작과 마찬가지로 제1 데이터 패드(DQ1)만을 이용하는 방법이 있다. 즉, 제1 데이터 패드(DQ1)를 통해 논리'하이(high)' 또는 논리'로우(low)'의 테스트 데이터를 입력하고 이를 제1 내지 제4 글로벌 데이터 라인(GIO1<0:3>, GIO2<0:3>, GIO3<0:3>, GIO4<0:3>)으로 전달하여 메모리 뱅크(130)를 모두 논리'하이'로 저장하거나 모두 논리'로우'로 저장하는 방법이다. 하지만, 이와 같은 방법은 테스트 동작 모드시 사용하는 채널의 개수를 줄여줄 수 있지만 메모리 뱅크(130)에 다양한 패턴의 데이터를 저장할 수 없는 단점이 있다.
채널의 증가 없이 다양한 패턴을 가지는 테스트 데이터를 생성하여 압축 테스트 동작 모드를 수행할 수 있는 반도체 메모리 장치를 제공하고자 한다.
본 발명의 실시예에 따른 반도체 메모리 장치는, 테스트 동작 모드시 커맨드 신호에 응답하여 테스트 데이터를 생성하며, 순차적으로 입력되는 상기 커맨드 신호에 응답하여 상기 테스트 데이터의 패턴을 변경하기 위한 테스트 데이터 생성부; 상기 테스트 데이터를 메모리 뱅크에 저장하기 위한 데이터 전달부; 및 상기 메모리 뱅크에 저장된 데이터를 압축하여 출력하기 위한 데이터 압축부를 구비할 수 있다.
바람직하게, 상기 커맨드 신호는 서로 다른 활성화 시점을 가지는 제1 및 제2 커맨드 신호를 포함하는 것을 특징으로 할 수 있다.
본 발명의 다른 실시예에 따른 반도체 메모리 장치는, 테스트 동작 모드시 커맨드 신호에 응답하여 테스트 데이터를 생성하며, 순차적으로 입력되는 상기 커맨드 신호에 응답하여 상기 테스트 데이터의 패턴을 변경하기 위한 테스트 데이터 생성부; 상기 테스트 데이터를 메모리 뱅크에 저장하기 위한 데이터 전달부; 및 상기 메모리 뱅크에 저장된 데이터와 상기 테스트 데이터를 비교하여 데이터 압축 정보로 출력하기 위한 데이터 압축부를 구비할 수 있다.
바람직하게, 상기 커맨드 신호는 라이트 동작에 대응하는 라이트 커맨드 신호와 리드 동작에 대응하는 리드 커맨드 신호를 포함하는 것을 특징으로 할 수 있고, 상기 테스트 데이터 생성부는, 상기 라이트 커맨드 신호에 응답하여 생성되는 라이트 테스트 데이터를 상기 테스트 데이터로 출력하기 위한 라이트 데이터 생성부; 및 상기 리드 커맨드 신호에 응답하여 생성되는 리드 테스트 데이터를 상기 테스트 데이터로 출력하기 위한 리드 데이터 생성부를 구비하는 것을 특징으로 할 수 있다.
본 발명의 또 다른 실시예에 따른 반도체 메모리 장치의 동작 방법은, 순차적으로 인가되는 커맨드 신호에 응답하여 서로 다른 패턴을 가지는 테스트 데이터를 생성하는 단계; 상기 테스트 데이터를 메모리 셀에 저장하는 단계; 및 상기 메모리 셀에 저장된 데이터를 압축하여 데이터 압축 정보로 출력하는 단계를 포함할 수 있다.
바람직하게, 상기 테스트 데이터를 생성하는 단계는, 상기 커맨드 신호의 제1 활성화 시점에 응답하여 상기 테스트 데이터를 초기 데이터 값으로 설정하는 단계; 및 상기 커맨드 신호의 제2 활성화 시점에 응답하여 상기 초기 데이터 값을 변경하는 단계를 포함할 수 있다.
본 발명의 또 다른 실시예에 따른 반도체 메모리 장치의 동작 방법은, 첫 번째 인가되는 커맨드 신호에 응답하여 생성되는 제1 테스트 데이터를 메모리 뱅크에 저장하고 제1 압축 테스트 동작을 수행하는 단계; 및 두 번째 인가되는 커맨드 신호에 응답하여 생성되는 제2 테스트 데이터를 상기 메모리 뱅크에 저장하고 제2 압축 테스트 동작을 수행하는 단계를 포함할 수 있다.
바람직하게, 상기 제1 압축 테스트 동작을 수행하는 단계는 상기 제1 테스트 데이터와 상기 메모리 뱅크에 저장된 데이터를 비교하여 그 결과를 데이터 압축 정보로 출력하는 것을 특징으로 할 수 있다.
본 발명의 실시예에 따른 반도체 메모리 장치는 커맨드 신호에 따라 내부적으로 다양한 패턴을 가지는 테스트 데이터를 생성하여 압축 테스트 동작 모드를 수행하는 것이 가능하다.
채널의 증가 업시 다양한 패턴을 가지는 테스트 데이터를 이용하여 압축 테스트 동작 모드를 수행함으로써, 압축 테스트 동작 모드에 대한 다양한 결과를 검출할 수 있는 효과를 얻을 수 있다.
도 1 은 일반적인 반도체 메모리 장치의 개략적인 구성을 설명하기 위한 블록도이다.
도 2 는 본 발명의 실시예에 따른 반도체 메모리 장치의 개략적인 구성을 설명하기 위한 블록도이다.
도 3 은 도 2 의 반도체 메모리 장치의 동작 타이밍을 설명하기 위한 타이밍도이다.
도 4 는 본 발명의 다른 실시예에 따른 반도체 메모리 장치를 설명하기 위한 블록도이다.
도 5 는 도 4 의 테스트 데이터 생성부(420)를 설명하기 위한 블록도이다.
도 6 은 도 5 의 라이트 데이터 생성부(510)를 설명하기 위한 회로도이다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 2 는 본 발명의 실시예에 따른 반도체 메모리 장치의 개략적인 구성을 설명하기 위한 블록도이다.
도 2 를 참조하면, 반도체 메모리 장치는 커맨드 디코딩부(210)와, 테스트 데이터 생성부(220)와, 데이터 전달부(230)와, 입/출력 구동부(240)와, 메모리 뱅크(250), 및 데이터 압축부(260)를 구비한다.
커맨드 디코딩부(210)는 커맨드 신호(CMD)를 디코딩하여 컬럼 커맨드 신호인 리드 커맨드 신호 및 라이트 커맨드 신호 등과 같은 내부 커맨드 신호(CMD_INN)를 생성한다. 참고로, 커맨드 신호(CMD)에는 칩 셀렉트(chip select) 신호와, 로우 어드레스 스트로브(row address strobe) 신호와, 컬럼 어드레스 스트로브(colunm address strobe) 신호, 및 라이트 인에이블(write enable) 신호 등이 있다.
테스트 데이터 생성부(220)는 커맨드 디코딩부(210)에서 출력되는 내부 커맨드 신호(CMD_INN)에 응답하여 테스트 데이터(DAT_TM)를 생성하기 위한 것으로, 압축 테스트 동작 모드시 테스트 데이터(DAT_TM)는 순차적으로 입력되는 내부 커맨드 신호(CMD_INN)에 응답하여 패턴이 변경된다. 다시 말하면, 예컨대 라이트 커맨드 신호가 순차적으로 입력되는 경우 첫 번째 라이트 커맨드 신호가 활성화되는 시점에 응답하여 테스트 데이터(DAT_TM)가 예정된 데이터 값으로 설정되고, 두 번째 라이트 커맨드 신호가 활성화되는 시점에 응답하여 설정된 테스트 데이터(DAT_TM)의 패턴이 변경된다. 테스트 데이터(DAT_TM)의 설정 동작 및 테스트 데이터(DAT_TM)의 변경 동작은 도 3 에서 살펴보기로 한다.
데이터 전달부(230)는 압축 테스트 동작 모드와 노말 동작 모드에 대응하는 테스트 모드 신호(TM)에 응답하여 압축 테스트 동작 모드시 테스트 데이터 생성부(220)에서 생성되는 테스트 데이터(DAT_TM)를 입/출력 구동부(240)로 전달하고, 노말 동작 모드시 제1 내지 제4 데이터 패드(DQ0, DQ1, DQ2, DQ3) 각각을 통해 전달되는 데이터를 입/출력 구동부(240)로 전달한다. 이어서, 입/출력 구동부(240)는 라이트 동작시 제1 내지 제4 글로벌 데이터 라인(GIO1<0:3>, GIO2<0:3>, GIO3<0:3>, GIO4<0:3>)을 통해 전달되는 데이터에 응답하여 제1 내지 제4 로컬 데이터 라인(LIO1<0:3>, LIO2<0:3>, LIO3<0:3>, LIO4<0:3>)을 구동하고, 리드 동작시 제1 내지 제4 로컬 데이터 라인(LIO1<0:3>, LIO2<0:3>, LIO3<0:3>, LIO4<0:3>)을 통해 전달되는 데이터에 응답하여 제1 내지 제4 글로벌 데이터 라인(GIO1<0:3>, GIO2<0:3>, GIO3<0:3>, GIO4<0:3>)을 구동한다. 메모리 뱅크(250)는 라이트 동작시 제1 내지 제4 로컬 데이터 라인(LIO1<0:3>, LIO2<0:3>, LIO3<0:3>, LIO4<0:3>)을 통해 전달되는 데이터를 저장하고 리드 동작시 저장된 데이터를 제1 내지 제4 로컬 데이터 라인(LIO1<0:3>, LIO2<0:3>, LIO3<0:3>, LIO4<0:3>)으로 출력한다.
마지막으로, 데이터 압축부(260)는 압축 테스트 동작 모드시 제1 내지 제4 글로벌 데이터 라인(GIO1<0:3>, GIO2<0:3>, GIO3<0:3>, GIO4<0:3>)을 통해 전달되는 데이터를 압축하여 데이터 압축 정보(INF_ZIP)로 출력한다. 이 데이터 압축 정보(INF_ZIP)는 예정된 패드를 통해 출력될 수 있으며, 테스트 수행자는 이 데이터 압축 정보(INF_ZIP)를 통해 메모리 뱅크(250)에 구비되는 메모리 셀의 정상/불량 여부를 판단하는 것이 가능하다.
본 발명의 실시예에 따른 반도체 메모리 장치는 순차적으로 입력되는 커맨드 신호(CMD)를 이용하여 테스트 데이터(DAT_TM)를 생성하기 때문에 압축 테스트 동작 모드시 사용하는 채널의 개수를 최소화하는 것이 가능하다.
도 3 은 도 2 의 반도체 메모리 장치의 동작 타이밍을 설명하기 위한 타이밍도로써, 이하 도 2 및 도 3 을 참조하여 압축 테스트 동작 모드를 간략하게 설명하기로 한다. 설명의 편의를 위하여 커맨드 신호(CMD)로 제1 및 제2 라이트 커맨드 신호(WT1, WT2)가 입력되는 것을 일례로 한다.
우선, 커맨드 디코딩부(210)에 커맨드 신호(CMD)가 입력되면 이를 디코딩하여 내부 커맨드 신호(CMD_INN)가 활성화된다. 여기서는, 제1 라이트 커맨드 신호(WT1)가 활성화되면 2.5 tCK 이후 내부 커맨드 신호(CMD_INN)가 활성화되는 것을 일례로 하였으며, 이 내부 커맨드 신호(CMD_INN)에 응답하여 테스트 데이터(DAT_TM)는 논리'로우'(L)가 된다. 즉, 첫 번째 라이트 커맨드 신호에 응답하여 테스트 데이터(DAT_TM)는 논리'로우'(L)'로 설정된다. 이 테스트 데이터(DAT_TM)는 데이터 전달부(230)로 입력되고 데이터 전달부(230)는 이를 입/출력 구동부(240)로 전달한다. 입/출력 구동부(240)는 입/출력 제어 신호(DIN)에 응답하여 제1 내지 제4 로컬 데이터 라인(LIO1<0:3>, LIO2<0:3>, LIO3<0:3>, LIO4<0:3>)을 논리'로우'(L)로 구동하고 메모리 뱅크(250)에는 논리'로우'(L) 데이터가 저장된다. 이어서, 메모리 뱅크(250)에 저장된 논리'로우'(L) 데이터는 제1 내지 제4 로컬 데이터 라인(LIO1<0:3>, LIO2<0:3>, LIO3<0:3>, LIO4<0:3>)과 제1 내지 제4 글로벌 데이터 라인(GIO1<0:3>, GIO2<0:3>, GIO3<0:3>, GIO4<0:3>)을 통해 데이터 압축부(260)로 전달되고, 데이터 압축부(260)는 제1 내지 제4 글로벌 데이터 라인(GIO1<0:3>, GIO2<0:3>, GIO3<0:3>, GIO4<0:3>)을 통해 전달되는 데이터를 압축하여 데이터 압축 정보(INF_ZIP)로 출력한다.
이어서, 제2 라이트 커맨드 신호(WT2)이 인가되면 테스트 데이터(DAT_TM)는 논리'하이'(H)가 된다. 즉, 두 번째 라이트 커맨드 신호에 응답하여 테스트 데이터(DAT_TM)는 논리'로우'(L)에서 논리'하이'(H)로 패턴이 변경된다. 이 논리'하이'(H)의 테스트 데이터(DAT_TM)는 위와 같은 동작을 통해 메모리 뱅크(250)에 저장되고, 마찬가지로 데이터 압축부(260)는 제1 내지 제4 글로벌 데이터 라인(GIO1<0:3>, GIO2<0:3>, GIO3<0:3>, GIO4<0:3>)을 통해 전달되는 데이터를 압축하여 데이터 압축 정보(INF_ZIP)로 출력한다.
본 발명의 실시예에 따른 반도체 메모리 장치는 압축 테스트 동작 모드시 커맨드 신호(CMD)를 이용하여 테스트 데이터(DAT_TM)를 논리'로우'(L)에서 논리'하이'(H)로 그 패턴을 변경하는 것이 가능하며, 이렇게 변경된 테스트 데이터(DAT_TM)를 이용하여 각 패턴에 대응하는 데이터 압축 정보(INF_ZIP)를 생성하는 것이 가능하다.
한편, 위에서는 제1 라이트 커맨드 신호(WT1)에 대응하는 데이터 압축 정보(INF_ZIP)를 생성하고, 이어서 제2 라이트 커맨드 신호(WT2)에 대응하는 데이터 압축 정보(INF_ZIP)를 생성하는 것을 일례로 하였다. 하지만, 본 발명의 실시예에 따른 반도체 메모리 장치는 제1 및 제2 라이트 커맨드 신호(WT1, WT2)가 테스트 데이터(DAT_TM)의 패턴을 변경하기 위한 신호로 사용된다. 즉, 제1 및 제2 라이트 커맨드 신호(WT1, WT2)를 이용하여 테스트 데이터(DAT_TM)를 논리'로우'(L) 또는 논리'하이'(H)로 제어한 이후 데이터 압축 정보(INF_ZIP)를 생성하는 것도 가능하다. 다시 말하면, 제1 라이트 커맨드 신호(WT1)에 대한 데이터 압축 정보(INF_ZIP)를 반드시 생성하지 않아도 된다.
도 4 는 본 발명의 다른 실시예에 따른 반도체 메모리 장치를 설명하기 위한 블록도이다.
도 4 를 참조하면, 반도체 메모리 장치는 커맨드 디코딩부(410)와, 테스트 데이터 생성부(420)와, 다수의 데이터 전달부(430)와, 다수의 입/출력 구동부(440)와, 메모리 뱅크(450), 및 다수의 데이터 압축부(460)를 구비한다.
커맨드 디코딩부(410)는 커맨드 신호(CMD)를 디코딩하여 리드 커맨드 신호 및 라이트 커맨드 신호 등과 같은 내부 커맨드 신호(CMD_INN)를 생성한다. 테스트 데이터 생성부(420)는 커맨드 신호(CMD)와 패턴 코드 신호(CD<1:4>)에 응답하여 다수의 테스트 데이터(DAT_TM1, DAT_TM2, DAT_TM3, DAT_TM4)를 생성한다. 압축 테스트 동작 모드시 다수의 테스트 데이터(DAT_TM1, DAT_TM2, DAT_TM3, DAT_TM4)는 패턴 코드 신호(CD<1:4>)를 초기 데이터 값으로 커맨드 신호(CMD)에 응답하여 패턴이 변경된다. 다시 말하면, 패턴 코드 신호(CD<1:4>)는 다수의 테스트 데이터(DAT_TM1, DAT_TM2, DAT_TM3, DAT_TM4) 각각의 초기 데이터 값이 될 수 있으며, 다수의 테스트 데이터(DAT_TM1, DAT_TM2, DAT_TM3, DAT_TM4)는 이 초기 데이터 값을 기준으로 커맨드 신호(CMD)에 따라 반전 또는 비반전 동작을 통해 데이터 값이 변경된다.
다수의 데이터 전달부(430)는 테스트 모드 신호(TM)에 응답하여 압축 테스트 동작 모드시 테스트 데이터 생성부(420)에서 생성되는 다수의 테스트 데이터(DAT_TM1, DAT_TM2, DAT_TM3, DAT_TM4) 각각을 입/출력 구동부(440)로 전달하고, 노말 동작 모드시 제1 내지 제4 데이터 패드(DQ0, DQ1, DQ2, DQ3) 각각을 통해 전달되는 데이터 각각을 다수의 입/출력 구동부(440)로 전달한다.
이어서, 다수의 입/출력 구동부(440)는 라이트 동작시 제1 내지 제4 글로벌 데이터 라인(GIO1<0:3>, GIO2<0:3>, GIO3<0:3>, GIO4<0:3>)을 통해 전달되는 데이터에 응답하여 제1 내지 제4 로컬 데이터 라인(LIO1<0:3>, LIO2<0:3>, LIO3<0:3>, LIO4<0:3>)을 구동하고, 리드 동작시 제1 내지 제4 로컬 데이터 라인(LIO1<0:3>, LIO2<0:3>, LIO3<0:3>, LIO4<0:3>)을 통해 전달되는 데이터에 응답하여 제1 내지 제4 글로벌 데이터 라인(GIO1<0:3>, GIO2<0:3>, GIO3<0:3>, GIO4<0:3>)을 구동한다. 메모리 뱅크(450)는 라이트 동작시 제1 내지 제4 로컬 데이터 라인(LIO1<0:3>, LIO2<0:3>, LIO3<0:3>, LIO4<0:3>)을 통해 전달되는 데이터를 저장하고 리드 동작시 저장된 데이터를 제1 내지 제4 로컬 데이터 라인(LIO1<0:3>, LIO2<0:3>, LIO3<0:3>, LIO4<0:3>)으로 출력한다.
마지막으로, 다수의 데이터 압축부(460)는 압축 테스트 동작 모드시 제1 내지 제4 글로벌 데이터 라인(GIO1<0:3>, GIO2<0:3>, GIO3<0:3>, GIO4<0:3>)을 통해 전달되는 데이터 각각을 다수의 테스트 데이터(DAT_TM1, DAT_TM2, DAT_TM3, DAT_TM4) 각각과 비교하고, 그 비교 결과를 다수의 데이터 압축 정보(INF_ZIP1, INF_ZIP2, INF_ZIP3, INF_ZIP4)로 출력한다. 즉, 압축 테스트 동작 모드시 제1 데이터 압축부(451)는 제1 글로벌 데이터 라인(GIO1<0:3>)을 통해 전달되는 데이터와 내부적으로 생성되는 제1 테스트 데이터(DAT_TM1)를 비교하여 제1 데이터 압축 정보(INF_ZIP1)를 생성하고, 제2 내지 제4 데이터 압축부(452, 453, 454) 역시 해당하는 글로벌 데이터 라인을 통해 전달되는 데이터와 해당하는 테스트 데이터를 각각 비교하여 제2 내지 제4 데이터 압축 정보(INF_ZIP2, INF_ZIP3, INF_ZIP4)를 생성한다.
본 발명의 실시예에 따른 반도체 메모리 장치는 압축 테스트 동작 모드시 커맨드 신호(CMD)에 응답하여 패턴이 변경되는 테스트 데이터를 생성하고, 이 테스트 데이터를 메모리 뱅크(450)에 저장되어 있는 데이터와 직접 비교하는 것이 가능하다. 직접 비교 동작은 제1 내지 제4 데이터 압축 정보(INF_ZIP2, INF_ZIP3, INF_ZIP4)에 대한 신뢰성을 높여줄 수 있다. 여기서, 제1 내지 제4 데이터 압축 정보(INF_ZIP2, INF_ZIP3, INF_ZIP4)는 설계에 따라 직렬 또는 병렬로 출력하는 것이 가능하며, 테스트 수행자는 이 출력 결과를 통해 불량 메모리 셀의 대략적인 위치를 검출하는 것이 가능하다.
도 5 는 도 4 의 테스트 데이터 생성부(420)를 설명하기 위한 블록도이다.
도 5 를 참조하면, 테스트 데이터 생성부(420)는 라이트 데이터 생성부(510)와, 리드 데이터 생성부(520), 및 선택 출력부(530)를 구비한다.
라이트 데이터 생성부(510)는 라이트 커맨드 신호(WT)와 패턴 코드 신호(CD<1:4>)에 응답하여 라이트 테스트 데이터(WT_TM<1:4>)를 생성하고, 리드 데이터 생성부(520)는 리드 커맨드 신호(RD)와 패턴 코드 신호(CD<1:4>)에 응답하여 리드 테스트 데이터(RD_TM<1:4>)를 생성한다. 여기서, 라이트 커맨드 신호(WT)와 리드 커내드 신호(RD)는 커맨드 디코딩부(410, 도 4 참조)에서 생성되는 내부 커맨드 신호(CMD_INN)에 포함되는 신호이다. 이어서, 선택 출력부(530)는 라이트 동작 및 리드 동작에 대응하는 동작 제어 신호(W/R)에 응답하여 라이트 테스트 데이터(WT_TM<1:4>) 또는 리드 테스트 데이터(RD_TM<1:4>)를 선택하여 다수의 테스트 데이터(DAT_TM1, DAT_TM2, DAT_TM3, DAT_TM4)로 출력한다.
본 발명의 실시예에 따른 반도체 메모리 장치는 순차적으로 입력되는 라이트 커맨드 신호(WT)에 응답하여 패턴이 변경되는 라이트 테스트 데이터(WT_TM<1:4>)와 순차적으로 입력되는 리드 커맨드 신호(RD)에 응답하여 패턴이 변경되는 리드 테스트 데이터(RD_TM<1:4>)를 생성하여 라이트 동작과 리드 동작시 각각 다수의 테스트 데이터(DAT_TM1, DAT_TM2, DAT_TM3, DAT_TM4)로 출력하는 것이 가능하다.
도 6 은 도 5 의 라이트 데이터 생성부(510)를 설명하기 위한 회로도이다. 참고로, 라이트 데이터 생성부(510)와 리드 데이터 생성부(520)는 회로 구성 및 회로 동작이 서로 유사하기 때문에 라이트 데이터 생성부(510)를 대표로 설명하기로 한다.
도 6 을 참조하면, 라이트 데이터 생성부(510)는 제어 신호 생성부(610)와, 데이터 출력부(620)를 구비한다.
제어 신호 생성부(610)는 라이트 커맨드 신호(WT)에 응답하여 라이트 제어 신호(CTR_WT)를 생성하기 위한 것으로, 라이트 제어 신호(CTR_WT)는 순차적으로 입력되는 라이트 제어 신호(WT)에 응답하여 논리'하이' 구간을 유지하거나 논리'로우' 구간을 유지한다. 데이터 출력부(620)는 제1 내지 제4 패턴 코드 신호(CD<1:4>) 각각을 라이트 제어 신호(CTR_WT)에 응답하여 반전하여 출력하거나 비반전하여 출력한다.
이하, 설명의 편의를 위하여 제1 패턴 코드 신호(CD<1>)를 입력받아 제1 라이트 테스트 데이터(WT_TM<1>)를 생성하는 경우를 일례로 설명하기로 한다.
우선, 라이트 커맨드 신호(WT)가 입력되면 라이트 제어 신호(CTR_WT)는 '논리'로우'가 된다. 따라서, 제1 패턴 코드 신호(CD<1>)는 제1 전송 게이트(TG1)를 통해 제1 라이트 테스트 데이터(WT_TM1)로 출력되는데 이때 제1 패턴 코드 신호(CD<1>)는 비반전되어 제1 라이트 테스트 데이터(WT_TM1)로 출력된다. 이후, 라이트 커맨드 신호(WT)가 다시 입력되면 라이트 제어 신호(CTR_WT)는 논리'하이'가 된다. 따라서, 제1 패턴 코드 신호(CD<1>)는 제2 전송 게이트(TG2)를 통해 제1 테스트 데이터(DAT_TM1)로 출력되는데 이제 제1 패턴 코드 신호(CD<1>)는 반전되어 제1 라이트 테스트 데이터(WT_TM1)로 출력된다. 그리고, 제2 내지 제4 라이트 테스트 데이터(WT_TM2, WT_TM3, WT_TM4) 역시 제1 라이트 테스트 데이터(WT_TM1)와 마찬가지로 제2 내지 제4 패턴 코드 신호(CD<2:4>)를 초기 데이터 값으로 하여 라이트 커맨드 신호(WT)에 따라 패턴이 변경된다.
본 발명의 실시예에 따른 반도체 메모리 장치는 제1 내지 제4 패턴 코드 신호(CD<1:4>)를 초기 데이터 값으로 하고 라이트 커맨드 신호(WT)에 따라 변경되는 제1 내지 제4 라이트 테스트 데이터(WT_TM<1:4>)를 생성한다. 제1 내지 제4 라이트 테스트 데이터(WT_TM<1:4>)의 이와 같은 패턴 변경은 제1 내지 제4 테스트 데이터(DAT_TM1, DAT_TM2, DAT_TM3, DAT_TM4)의 패턴 변경을 의미한다.
한편, 이렇게 생성되는 제1 내지 제4 테스트 데이터(DAT_TM1, DAT_TM2, DAT_TM3, DAT_TM4) 각각은 도 4 에서 볼 수 있듯이 제1 내지 제4 데이터 패드(DQ1, DQ2, DQ3, DQ4) 각각에 대응하여 입력된다. 즉, 제1 데이터 패드(DQ1)에 대응하여 제1 테스트 데이터(DAT_TM1)가 입력되고, 나머지 데이터 패드에 대응하여 각각 해당 테스트 데이터가 입력된다. 하지만, 본 발명의 실시예에 따른 반도체 메모리 장치는 설계에 따라 제1 내지 제4 테스트 데이터(DAT_TM1, DAT_TM2, DAT_TM3, DAT_TM4)를 제1 글로벌 데이터 라인(GIO1<0:3>) 각각에 대응하도록 입력하는 것도 가능하다. 즉, 'GIO1<0>' 글로벌 데이터 라인에 대응하여 제1 테스트 데이터(DAT_TM1)가 입력되고, 나머지 글로벌 데이터 라인에 대응하여 각각 해당 테스트 데이터가 입력될 수 있다.
전술한 바와 같이, 본 발명의 실시예에 따른 반도체 메모리 장치는 커맨드 신호에 응답하여 다양한 패턴의 테스트 데이터를 생성하는 것이 가능하며, 이를 통해 압축 테스트 동작 모드를 수행하는 것이 가능하다. 그리고, 이러한 압축 테스트 동작 모드를 통해 보다 다양한 테스트 동작 결과를 얻는 것이 가능하다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 이상에서 설명한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 여러 가지 치환, 변형 및 변경으로 다양한 실시예가 가능함을 이해할 수 있을 것이다.
뿐만 아니라, 전술한 실시예에서 예시한 논리 게이트 및 트랜지스터는 입력되는 신호의 극성에 따라 그 위치 및 종류가 다르게 구현되어야 할 것이다.
210 : 커맨드 디코딩부
220 : 테스트 데이터 생성부
230 : 데이터 전달부
240 : 입/출력 구동부
250 : 메모리 뱅크
260 : 데이터 압축부

Claims (15)

  1. 테스트 동작 모드시 커맨드 신호에 응답하여 테스트 데이터를 생성하며, 순차적으로 입력되는 상기 커맨드 신호에 응답하여 상기 테스트 데이터의 패턴을 변경하기 위한 테스트 데이터 생성부;
    상기 테스트 데이터를 메모리 뱅크에 저장하기 위한 데이터 전달부; 및
    상기 메모리 뱅크에 저장된 데이터를 압축하여 출력하기 위한 데이터 압축부
    를 구비하는 반도체 메모리 장치.
  2. 제1항에 있어서,
    상기 커맨드 신호를 디코딩하여 내부 커맨드 신호를 생성하고, 상기 내부 커맨드 신호를 상기 테스트 데이터 생성부에 제공하기 위한 커맨드 디코딩부를 더 구비하는 반도체 메모리 장치.
  3. 제1항에 있어서,
    상기 커맨드 신호는 서로 다른 활성화 시점을 가지는 제1 및 제2 커맨드 신호를 포함하는 것을 특징으로 하는 반도체 메모리 장치.
  4. 제1항에 있어서,
    상기 커맨드 신호는 컬럼 커맨드 신호인 것을 특징으로 하는 반도체 메모리 장치.
  5. 테스트 동작 모드시 커맨드 신호에 응답하여 테스트 데이터를 생성하며, 순차적으로 입력되는 상기 커맨드 신호에 응답하여 상기 테스트 데이터의 패턴을 변경하기 위한 테스트 데이터 생성부;
    상기 테스트 데이터를 메모리 뱅크에 저장하기 위한 데이터 전달부; 및
    상기 메모리 뱅크에 저장된 데이터와 상기 테스트 데이터를 비교하여 데이터 압축 정보로 출력하기 위한 데이터 압축부
    를 구비하는 반도체 메모리 장치.
  6. 제5항에 있어서,
    상기 커맨드 신호는 라이트 동작에 대응하는 라이트 커맨드 신호와 리드 동작에 대응하는 리드 커맨드 신호를 포함하는 것을 특징으로 하는 반도체 메모리 장치.
  7. 제6항에 있어서,
    상기 테스트 데이터 생성부는,
    상기 라이트 커맨드 신호에 응답하여 생성되는 라이트 테스트 데이터를 상기 테스트 데이터로 출력하기 위한 라이트 데이터 생성부; 및
    상기 리드 커맨드 신호에 응답하여 생성되는 리드 테스트 데이터를 상기 테스트 데이터로 출력하기 위한 리드 데이터 생성부를 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  8. 제7항에 있어서,
    상기 메모리 뱅크는 상기 라이트 테스트 데이터를 저장하고,
    상기 데이터 압축부는 상기 메모리 뱅크에 저장된 데이터와 상기 리드 테스트 데이터를 비교하는 것을 특징으로 하는 반도체 메모리 장치.
  9. 순차적으로 인가되는 커맨드 신호에 응답하여 서로 다른 패턴을 가지는 테스트 데이터를 생성하는 단계;
    상기 테스트 데이터를 메모리 셀에 저장하는 단계; 및
    상기 메모리 셀에 저장된 데이터를 압축하여 데이터 압축 정보로 출력하는 단계
    를 포함하는 반도체 메모리 장치의 동작 방법.
  10. 제9항에 있어서,
    상기 테스트 데이터를 생성하는 단계는,
    상기 커맨드 신호의 제1 활성화 시점에 응답하여 상기 테스트 데이터를 초기 데이터 값으로 설정하는 단계; 및
    상기 커맨드 신호의 제2 활성화 시점에 응답하여 상기 초기 데이터 값을 변경하는 단계를 포함하는 반도체 메모리 장치의 동작 방법.
  11. 제9항에 있어서,
    상기 압축하여 출력하는 단계는 상기 메모리 셀에 저장된 데이터와 상기 테스트 데이터를 비교하여 상기 데이터 압축 정보를 생성하는 것을 특징으로 하는 반도체 메모리 장치의 동작 방법.
  12. 첫 번째 인가되는 커맨드 신호에 응답하여 생성되는 제1 테스트 데이터를 메모리 뱅크에 저장하고 제1 압축 테스트 동작을 수행하는 단계; 및
    두 번째 인가되는 커맨드 신호에 응답하여 생성되는 제2 테스트 데이터를 상기 메모리 뱅크에 저장하고 제2 압축 테스트 동작을 수행하는 단계
    를 포함하는 반도체 메모리 장치의 동작 방법.
  13. 제12항에 있어서,
    상기 제1 테스트 데이터는 상기 두 번째 인가되는 커맨드 신호에 응답하여 상기 제2 테스트 데이터로 패턴이 변경되는 것을 특징으로 하는 반도체 메모리 장치의 동작 방법.
  14. 제12항에 있어서,
    상기 제1 압축 테스트 동작을 수행하는 단계는 상기 제1 테스트 데이터와 상기 메모리 뱅크에 저장된 데이터를 비교하여 그 결과를 데이터 압축 정보로 출력하는 것을 특징으로 하는 반도체 메모리 장치의 동작 방법.
  15. 제12항에 있어서,
    상기 제2 압축 테스트 동작을 수행하는 단계는 상기 제2 테스트 데이터와 상기 메모리 뱅크에 저장된 데이터를 비교하여 그 결과를 데이터 압축 정보로 출력하는 것을 특징으로 하는 반도체 메모리 장치의 동작 방법.
KR1020120157340A 2012-12-28 2012-12-28 반도체 메모리 장치 및 그의 동작 방법 KR20140086630A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120157340A KR20140086630A (ko) 2012-12-28 2012-12-28 반도체 메모리 장치 및 그의 동작 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120157340A KR20140086630A (ko) 2012-12-28 2012-12-28 반도체 메모리 장치 및 그의 동작 방법

Publications (1)

Publication Number Publication Date
KR20140086630A true KR20140086630A (ko) 2014-07-08

Family

ID=51735861

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120157340A KR20140086630A (ko) 2012-12-28 2012-12-28 반도체 메모리 장치 및 그의 동작 방법

Country Status (1)

Country Link
KR (1) KR20140086630A (ko)

Similar Documents

Publication Publication Date Title
US5991232A (en) Clock synchronous memory embedded semiconductor integrated circuit device
US8987735B2 (en) Semiconductor device
US9638751B2 (en) Parallel test device and method
US7441156B2 (en) Semiconductor memory device having advanced test mode
KR100679586B1 (ko) 모니터및테스터모드를가진내장자가테스트회로를구비한집적회로메모리장치
US9390815B1 (en) Semiconductor system and method for testing semiconductor device
KR100718518B1 (ko) 반도체 기억 장치
US7765442B2 (en) Memory device testable without using data and dataless test method
US7013413B1 (en) Method for compressing output data and a packet command driving type memory device
JP2004095156A (ja) テストモードのために選択的にイネーブルされる出力回路を有するメモリ装置及びそのテスト方法
KR20160121270A (ko) 반도체 장치 및 그 테스트 방법
JP2012104205A (ja) 半導体記憶装置
KR20130131992A (ko) 반도체 메모리 장치의 테스트 회로 및 테스트 방법
KR101282722B1 (ko) 메모리 장치 및 메모리 장치의 테스트 방법
KR101998815B1 (ko) 반도체 메모리 장치 및 그의 테스트 방법
US7336558B2 (en) Semiconductor memory device with reduced number of pads
KR100604888B1 (ko) 개선된 테스트 회로를 구비하는 집적회로 장치 및집적회로 장치 테스트 방법
US6424587B1 (en) Semiconductor memory device that is tested even with fewer test pins
KR20090104309A (ko) 반도체 메모리 장치의 컬럼 선택 신호 회로
US9236145B2 (en) Semiconductor device
KR20140086630A (ko) 반도체 메모리 장치 및 그의 동작 방법
US9941020B2 (en) Semiconductor system and method for testing semiconductor device
KR100744027B1 (ko) 테스트 모드 제어 장치
JP2003007097A (ja) 半導体記憶装置およびそのテスト方法
KR20070111563A (ko) 병렬 비트 테스트 회로 및 테스트 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination