KR102010963B1 - 반도체 장치 - Google Patents
반도체 장치 Download PDFInfo
- Publication number
- KR102010963B1 KR102010963B1 KR1020120143597A KR20120143597A KR102010963B1 KR 102010963 B1 KR102010963 B1 KR 102010963B1 KR 1020120143597 A KR1020120143597 A KR 1020120143597A KR 20120143597 A KR20120143597 A KR 20120143597A KR 102010963 B1 KR102010963 B1 KR 102010963B1
- Authority
- KR
- South Korea
- Prior art keywords
- output
- data
- test
- pad
- reference clock
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31725—Timing aspects, e.g. clock distribution, skew, propagation delay
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Tests Of Electronic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
반도체 장치는 출력 타이밍 테스트부 및 테스트 출력부를 포함한다. 출력 타이밍 테스트부는 출력 타이밍 테스트 모드 시, 입출력 패드로부터 인가되는 패드 출력 데이터를 제 1 타이밍에 에지 트리거링하여 출력 타이밍 테스트 데이터로 출력한다. 테스트 출력부는 상기 출력 타이밍 테스트 데이터를 수신하여 프로브 패드로 출력한다.
Description
본 발명은 반도체 장치에 관한 것으로, 더 상세하게는 반도체 장치의 테스트 구현에 관한 것이다.
반도체 장치를 제조함에 있어서, 생산 효율을 증대시키기 위해 반도체 장치가 정상적으로 동작하는지 여부에 대하여 테스트 공정을 실시한다. 반도체 장치에 대한 테스트 공정은, 반도체 장치의 패드에 전기적 신호를 인가한 후 출력되는 데이터가 정상적인지를 확인함으로써 이루어진다.
한편, 최근에 TSV(Through Silicon Via)를 이용하여 반도체 칩을 적층하는 반도체 장치가 개발되고 있는데, 이러한 반도체 장치의 경우 입출력 패드로서 일 예로 범프 패드(bump pad) 구조를 채용하고 있다. 즉, 반도체 패키지 내에 TSV를 통하여 복수의 칩이 연결되고, 범프 패드는 각 칩의 TSV 간 신호를 전달하는 역할을 한다. 범프 패드는 데이터 출력 로드(load)가 작기 때문에, 범프 패드로 데이터를 출력하는 출력 드라이버 또한 일반적인 반도체 장치보다 구동력이 떨어진다.
따라서, 상기 반도체 장치는 범프 패드 구조만을 이용해서는 프로브 테스트 장비의 로드를 감당할 수 없다. 따라서 프로브 테스트를 위한 별도의 회로 및 패드를 구비하게 된다.
도 1은 일반적인 범프 패드 구조의 반도체 장치에 대한 블록도이다.
도 1의 반도체 장치는 데이터 출력부(1), 입출력 패드(2), 테스트 출력부(4) 및 프로브 패드(5)를 포함한다.
리드 동작 시 메모리 셀(미도시)에 저장된 데이터가 데이터 라인(GIO)을 통해 전송된다. 데이터 출력부(1)는 전송 데이터(DATA)를 수신하여 출력 데이터(DO)를 입출력 패드(2)로 출력한다. 이때, 입출력 패드(2)는 데이터 출력 로드가 작게 설정될 수 있고, 일 예로 범프 패드로 형성될 수 있다.
프로브 패드(5)는 반도체 장치에 대한 프로브 테스트를 수행하기 위하여 별도로 구비된다. 테스트 출력부(4)는 테스트 모드 신호(TM)가 활성화되면, 상기 전송 데이터(DATA)를 수신하여 테스트 출력 데이터(TDO)로 출력한다. 테스트 출력부(4)는 상기 데이터 출력부(1)보다 데이터 구동력이 크게 설정된다. 상기 테스트 출력 데이터(TDO)는 프로브 패드(5)를 통해 외부로 출력될 수 있다.
이렇게 프로브 테스트를 위한 테스트 출력부(4) 및 프로브 패드(5)를 구비함으로써 상기 반도체 장치에 대한 프로브 테스트를 수행할 수 있다. 프로브 테스트를 통해 내부에 저장된 데이터를 출력하여 프로빙함으로써, 메모리 셀의 불량 여부를 검증할 수 있다.
그러나 반도체 장치에 잠재된 불량은 비단 메모리 셀에만 존재하는 것이 아니라 반도체 장치 내 다양한 부분에 존재할 수 있다. 예컨대, 데이터를 외부로 출력하는 데이터 출력 경로 즉, 출력 드라이버 및 관련 회로에도 잠재적인 불량이 존재할 수 있다. 따라서, 이에 대한 잠재적인 불량을 사전에 스크린하여 반도체 장치의 생산 효율을 늘리는 방안이 모색되고 있다.
본 발명은 반도체 장치의 데이터 출력 타이밍 테스트 방안을 제공한다.
본 발명의 일 실시예에 따른 반도체 장치는 출력 타이밍 테스트 모드 시, 입출력 패드로부터 인가되는 패드 출력 데이터를 제 1 타이밍에 에지 트리거링하여 출력 타이밍 테스트 데이터로 출력하는 출력 타이밍 테스트부; 및 상기 출력 타이밍 테스트 데이터를 수신하여 프로브 패드로 출력하는 테스트 출력부를 포함한다.
본 발명의 일 실시예에 따른 반도체 장치는 활성화된 출력 타이밍 테스트 신호가 인가되면, 입출력 패드로부터 인가되는 패드 출력 데이터를 지연 기준 클럭에 동기하여 에지 트리거링함으로써 출력 타이밍 테스트 데이터로 출력하는 출력 타이밍 테스트부; 및 테스트 모드 시 인에이블되고, 타이밍 테스트 확인 신호에 응답하여 전송 테스트 데이터 및 상기 출력 타이밍 테스트 데이터 중 어느 하나를 테스트 출력 데이터로서 프로브 패드로 출력하는 테스트 출력부를 포함한다.
본 기술에 의하면 반도체 장치의 프로브 패드를 통한 데이터 출력 타이밍 테스트 수행이 가능하다.
도 1은 종래의 반도체 장치의 출력 경로를 나타낸 블록도,
도 2는 본 발명의 실시예에 따른 반도체 장치의 블록도,
도 3은 도 2의 출력 타이밍 테스트부의 구체적인 실시예를 나타내는 블록도,
도 4는 도 3의 기준 클럭 생성부의 구체적인 실시예를 나타내는 블록도,
도 5는 도 3의 지연량 조절부의 구체적인 실시예를 나타내는 회로도,
도 6은 도 3의 데이터 검출부의 구체적인 실시예를 나타내는 회로도,
도 7은 도 6의 트리거의 구체적인 실시예를 나타내는 회로도,
도 8은 본 발명의 실시예에 따른 반도체 장치의 동작 파형도,
도 9는 본 발명의 실시예에 따른 반도체 장치의 또 다른 동작 파형도이다.
도 2는 본 발명의 실시예에 따른 반도체 장치의 블록도,
도 3은 도 2의 출력 타이밍 테스트부의 구체적인 실시예를 나타내는 블록도,
도 4는 도 3의 기준 클럭 생성부의 구체적인 실시예를 나타내는 블록도,
도 5는 도 3의 지연량 조절부의 구체적인 실시예를 나타내는 회로도,
도 6은 도 3의 데이터 검출부의 구체적인 실시예를 나타내는 회로도,
도 7은 도 6의 트리거의 구체적인 실시예를 나타내는 회로도,
도 8은 본 발명의 실시예에 따른 반도체 장치의 동작 파형도,
도 9는 본 발명의 실시예에 따른 반도체 장치의 또 다른 동작 파형도이다.
이하에서는 첨부된 도면을 참조하여 본 발명의 실시예를 보다 상세히 설명하기로 한다.
도 2는 본 발명의 실시예에 따른 반도체 장치의 블록도로서, 데이터를 외부로 출력하는 데이터 출력 경로에 대하여 도시하고 있다.
데이터 출력부(10)는 데이터 라인(미도시)으로부터 전송되는 전송 테이터(DATA)를 수신하여 외부로 출력 데이터(DO)를 생성한다. 구체적으로, 데이터 출력부(10)는 데이터를 클럭에 동기시켜 출력하는 플립플롭, 데이터를 구동하는 드라이버 등의 회로를 포함할 수 있다.
입출력 패드(20)는 출력 데이터(DO)를 외부로 출력하는 패드이다. 본 실시예는 입출력 패드(20)로 출력 로드가 작은 패드가 사용되는 경우를 설명한다. 예컨대 범프(bump) 패드가 사용될 수 있다. 입출력 패드(20)의 출력 로드가 작기 때문에 데이터 출력부(10)의 구동력 또한 작게 설정된다.
출력 타이밍 테스트부(30)는 출력 타이밍 테스트 모드 시 입출력 패드(20)로 출력되는 출력 데이터(DO)를 이용하여 반도체 장치의 데이터 출력 타이밍을 검증한다. 구체적으로, 활성화된 출력 타이밍 테스트 신호(TM_AC)가 인가되면, 패드 출력 데이터(PDO)를 제 1 타이밍에 에지 트리거링하여 출력 타이밍 테스트 데이터(DATA_AC)로 출력한다.
일반적으로, 반도체 장치는 리드 명령이 인가된 후 소정 시점 이후에 입출력 패드를 통해 출력 데이터가 출력된다. 리드 명령이 인가된 후 데이터가 입출력 패드를 통해 외부로 출력되기까지 소요되는 클럭 수를 카스 레이턴시(CAS Latency, CL)이라고 한다. 카스 레이턴시는 특정 값으로 스펙상 규정된다. 따라서, 정성적인 반도체 장치는 카스 레이턴시를 만족하며 리드된 정확한 데이터를 출력한다.
이때, 리드된 데이터가 카스 레이턴시를 만족하며 출력되기 위해서는, 리드된 데이터가 설정된 타이밍에 외부로 출력되어야 한다. 정상적인 동작을 위해 리드 명령 인가 이후 소정 구간 내에 리드된 데이터가 외부로 출력되어야 하는 시간, 이를 나타내는 구체적으로 지표로서 CL-1tCK 시점으로부터 데이터가 외부로 출력되어야 하는 최대한의 보장 시간을 tAC(Access Time from CLK)이라고 한다. 즉, 카스 레이턴시가 3이라면, 두 번째 클럭의 라이징 에지로부터 tAC 구간 이내에 리드된 데이터를 입출력 외부로 출력해야만, 반도체 장치의 정상 동작을 보장할 수 있다. 이러한 tAC는 일반적으로 카스 레이턴시와 같이 스펙상에 규정된다.
출력 타이밍 테스트부(30)는 상기 제 1 타이밍을 다양한 시점으로 가져가면서 출력 데이터(DO)의 출력 타이밍을 검증할 수 있다. 설계자는 패드 출력 데이터(PDO)의 에지 트리거링 시점을 가변시킴으로써, 데이터가 리드된 값으로 변하는 시점을 포착할 수 있고, 그 시점이 바로 해당 입출력 패드(20)의 데이터 출력 타이밍이 된다.
일 실시예로써, 출력 타이밍 테스트부(30)는 상기 제 1 타이밍을 tAC 구간 내의 다양한 시점으로 가져가면서 패드 출력 데이터(PDO)가 원하는 출력 구간 내에서 출력되는지 여부를 검증할 수 있다.
테스트 출력부(40)는 프로브 테스트 모드 시 인에이블된다. 활성화된 테스트 모드 신호(TM)가 인가된 경우, 타이밍 테스트 확인 신호(TM_AC_check)에 응답하여 전송 테스트 데이터(DATA_PT) 및 출력 타이밍 테스트 데이터(DATA_AC) 중 어느 하나를 테스트 출력 데이터(TDO)로서 프로브 패드(50)로 출력한다.
즉, 비활성화된 타이밍 테스트 확인 신호(TM_AC_check)가 인가되는 경우에는 노멀 프로브 테스트 모드로써 반도체 장치 내부에 저장된 데이터가 글로벌 라인(미도시)을 통해 전송되는 전송 테스트 데이터(DATA_PT)를 테스트 출력 데이터(TDO)로서 출력한다. 반면, 활성화된 타이밍 테스트 확인 신호(TM_AC_check)가 인가되는 경우에는 출력 타이밍 테스트 모드로써 상기 출력 타이밍 테스트 데이터(DATA_AC)를 테스트 출력 데이터(TDO)로서 출력한다.
상기 프로브 패드(50)는 테스트 출력 데이터(TDO)를 외부로 출력하는 패드이다. 프로브 패드(50)는 프로브 테스트를 위해 별도로 구비된 패드이기 때문에, 상기 입출력 패드(20)보다 출력 로드가 크게 설정된다. 프로브 패드(50)의 출력 로드가 비교적 크기 때문에, 테스트 출력부(40)의 구동력은 상기 데이터 출력부(10)의 구동력 보다 크게 설정된다.
도 3은 상기 출력 타이밍 테스트부(30)의 구체적인 실시예를 나타내는 블록도이다.
출력 타이밍 테스트부(30)는 기준 클럭 생성부(310), 지연량 조절부(320) 및 데이터 검출부(330)를 포함한다.
기준 클럭 생성부(310)는 활성화된 출력 타이밍 테스트 신호(TM_AC) 및 리드 명령(READ)이 인가된 이후 소정 시간이 지연된 시점에 활성화된 펄스 폭을 갖는 기준 클럭(iCLK)을 생성한다. 기준 클럭(iCLK)은 외부 클럭(CLK)의 펄스 폭과 동일한 펄스 폭을 갖도록 생성될 수 있다. 바람직하게, 기준 클럭 생성부(310)는 리드 명령(READ)이 인가된 후 설정된 카스 레이턴시 이내 구간에서 활성화된 펄스 폭을 갖도록 기준 클럭(iCLK)을 생성한다.
지연량 조절부(320)는 지연량 선택 신호(SEL_delay<0:3>)에 응답하여 상기 기준 클럭(iCLK)의 지연량을 조절하여 지연 기준 클럭(iCLKD)으로 출력한다. 지연량 선택 신호(SEL_delay<0:3>)는 테스트를 수행할 때마다 가변시킬 수 있고, 따라서 다양한 시점에서 활성화되는 지연 기준 클럭(iCLKD)를 생성할 수 있다. 바람직하게, 지연량 조절부(320)는 리드 명령(READ)이 인가된 이후 정상동작을 위해 리드된 데이터가 외부로 출력되어야 하는 시간을 전후하여 지연 기준 클럭(iCLKD)의 활성화 타이밍을 조절할 수 있다. 일 실시예로써, 지연량 조절부(320)는 리드 명령(READ) 인가 후 설정된 tAC 구간 내 특정 시점에서 지연 기준 클럭(iCLKD)이 활성화되도록, 기준 클럭(iCLK)의 지연량을 조절할 수 있다.
데이터 검출부(330)는 패드 출력 데이터(PDO)를 지연 기준 클럭(iCLKD)에 동기하여 에지 트리거링함으로써 출력 타이밍 테스트 데이터(DATA_AC)로 출력한다. 즉, 입출력 패드(20)로 출력되는 데이터를 검증하고자 하는 특정 타이밍에 포착하여 출력될 수 있게 한다. 상기 특정 타이밍에 리드된 데이터가 정확하게 출력이 되어 있다면, 출력 타이밍 테스트 데이터(DATA_AC) 또한 리드된 데이터 값을 가질 것이다.
도 4는 상기 기준 클럭 생성부(310)의 구체적인 실시예를 나타내는 블록도이다.
기준 클럭 생성부(310)는 기준 신호 생성부(311), 제 1 및 제 2 시프터(312, 313), 플립플롭(314) 및 기준 클럭 출력부(315)를 포함한다.
기준 신호 생성부(311)는 출력 타이밍 테스트 신호(TM_AC) 및 리드 명령(READ)을 앤드 조합하여 기준 신호(RD)로 출력한다. 구체적으로, 출력 타이밍 테스트 신호(TM_AC) 및 리드 명령(READ)을 수신하는 제 1 앤드 게이트(AD1)를 포함한다. 기준 신호 생성부(311)는 출력 타이밍 테스트 시 리드 명령(READ)이 인가되면 활성화되는 기준 신호(RD)를 생성한다.
제 1 및 제 2 시프터(312, 313)는 각각 상기 기준 신호(RD)를 제 1 및 제 2 시간 지연시켜 제 1 및 제 2 지연 기준 신호(RDS1, RDS2)로 출력한다. 예컨대, 설정된 카스 레이턴시가 3이라면, 제 1 및 제 2 시프터는 리드 명령(READ) 인가 후 각각 1.5tCK 및 2.5tCK 만큼 기준 신호(RD)를 지연시킬 수 있다.
플립플롭(314)은 제 1 지연 기준 신호(RDS1)가 인가된 시점에서부터 제 2 지연 기준 신호(RDS2)가 인가된 시점까지 활성화되는 기준 구간 신호(RDF)를 생성한다.
기준 클럭 출력부(315)는 외부 클럭(CLK)과 기준 구간 신호(RDF)를 앤드 조합하여 기준 클럭(iCLK)을 생성한다. 즉, 기준 클럭(iCLK)은 기준 구간 신호(RDF)가 활성화되는 구간 동안 외부 클럭(CLK)과 동일한 펄스 폭을 갖도록 생성된다.
도 5는 상기 지연량 조절부(320)의 구체적인 실시예를 나타내는 회로도이다.
지연량 조절부(320)는 지연부(321) 및 선택부(322)를 포함한다.
지연부(321)는 복수의 지연단(Delay)를 직렬로 연결하여 기준 클럭(iCLK)을 지연시킨다.
선택부(322)는 지연량 선택 신호(SEL_delay<0:3>)에 응답하여 상기 복수의 지연단(Delay)의 각 출력 신호(D1~D5) 중 어느 하나를 지연 기준 클럭(iCLKD)으로 출력한다. 선택부(322)는 구체적으로, 지연량 선택 신호(SEL_delay<0:3>)를 반전시키는 제 1 내지 제 5 인버터(IV1), 및 각각의 지연량 선택 신호(SEL_delay<0:3>) 및 제 1 내지 제 5 인버터(IV1)의 출력에 응답하여 각 지연단(Delay)의 출력 신호(D1~D5)를 출력하는 제 1 내지 제 5 패스 게이트(PG1~PG5)를 포함한다.
일 실시예로써, 지연량 선택 신호(SEL_delay<0:3>)를 조합한 결과를 가지고 각 지연단(Delay)의 출력 신호(D1~D5)를 선택하는 것도 가능하다. 도 5에 도시된 바에 따르면, SEL_delay<0>이 하이 레벨인 경우 제 1 출력 신호(D1)이 지연 기준 클럭(iCLKD)으로 출력되고, SEL_delay<1>이 하이 레벨인 경우 제 2 출력 신호(D2)이 지연 기준 클럭(iCLKD)으로 출력되며, SEL_delay<2>이 하이 레벨인 경우 제 4 출력 신호(D4)이 지연 기준 클럭(iCLKD)으로 출력되고, SEL_delay<3>이 하이 레벨인 경우 제 5 출력 신호(D5)이 지연 기준 클럭(iCLKD)으로 출력된다. SEL_delay<0:3>이 모두 로우 레벨인 경우 제 1 노어 게이트(NR1)에 의해 제 3 출력 신호(D3)가 지연 기준 클럭(iCLKD)으로 출력된다.
도 6은 상기 데이터 검출부(330)의 구체적인 실시예를 나타내는 회로도이다.
데이터 검출부(330)는 트리거부(332)를 포함한다.
트리거부(332)는 복수의 패드 출력 데이터(PDO<0~15>)를 수신하여 각각 지연 기준 클럭(iCLKD)에 동기하여 에지 트리거링하는 복수의 트리거(Trigger)를 포함할 수 있다. 복수의 패드 출력 데이터(PDO<0~15>)를 에지 트리거링한 값(DATA_AC<0~15>)은 다음 테스트 수행까지 래치된다.
각각의 트리거(Trigger)의 구체적인 실시예는 도 7에 도시되어 있다. 도 7은 예시적으로, 제 1 패드 출력 데이터(PDO<0>)을 에지 트리거링하는 구성을 도시하였다.
구체적으로, 트리거(Trigger)는 버퍼(BUF1), 패스 게이트(PG9) 및 래치(LAT1)를 포함할 수 있다. 버퍼(BUF1)는 제 1 패드 출력 데이터(PDO<0>)를 버퍼링한다. 패스 게이트(PG9)는 지연 기준 클럭(iCLKD) 및 인버터(IV9)를 통해 반전된지연 기준 클럭(iCLKD)에 응답하여 버퍼링된 제 1 패드 출력 데이터(PDO<0>)를 다음 단으로 전달한다. 래치(LAT1)는 지연 기준 클럭(iCLKD) 및 인버터(IV9)를 통해 반전된지연 기준 클럭(iCLKD)에 응답하여 패스 게이트(PG9)의 출력을 래치한다. 래치된 값은 인버터(IV10)를 거쳐 DATA_AC<0>으로 출력된다.
즉, 각각의 트리거(Trigger)는 지연 기준 클럭(iCLKD)이 활성화되는 시점에 각 패드 출력 데이터(PDO<0~15>)를 트리거링하여 출력한다.
데이터 검출부(330)는 출력 타이밍 테스트 신호(TM_AC)에 응답하여 복수의 패드 출력 데이터(PDO<0~15>)를 상기 트리거부(332)로 인가하는 입력부(331)를 더 포함할 수 있다.
구체적으로 입력부(331)는, 각 패드 출력 데이터(PDO<0~15>)의 전달을 제어할 수 있도록 출력 타이밍 테스트 신호(TM_AC)를 반전시키는 복수의 인버터(IV6~IV8) 및 복수의 패스 게이트(PG6~PG8)를 포함한다.
또한, 데이터 검출부(330)는 에지 트리거링된 복수의 패드 출력 데이터(DATA_AC<0~15>) 중 어느 하나를 출력 타이밍 테스트 데이터(DATA_AC)로 출력하는 먹스부(333)를 더 포함할 수 있다.
구체적으로 먹스부(333)는 선택 신호(SEL_DQ<0:15>)에 응답하여 에지 트리거링된 복수의 패드 출력 데이터(DATA_AC<0~15>) 중 어느 하나를 출력 타이밍 테스트 데이터(DATA_AC)로 출력한다. 일 실시예로써, 먹스부(333)는 순차적으로 가변하는 선택 신호(SEL_DQ<0:15>)를 수신하여, 에지 트리거링된 복수의 패드 출력 데이터(DATA_AC<0~15>)를 순차적으로 출력할 수 있다.
도 8은 본 발명의 실시예에 따른 반도체 장치의 동작 파형도이다.
우선, 출력 타이밍 테스트 신호(TM_AC)가 활성화되고, 커맨드(CMD)로 리드 명령(READ)이 외부 클럭(CLK)에 동기하여 반도체 장치로 인가된다. 리드 명령(READ)이 인가된 시점에 기준 신호(RD)가 활성화되고, 상기 기준 신호(RD)를 각각 제 1 시간 및 제 2 시간 지연시켜 제 1 및 제 2 지연 기준 신호(RDS1, RDS2)로 출력한다. 본 실시예는 카스 레이턴시(CL)가 3인 경우를 예로써 도시하고 있고, 제 1 시간 및 제 2 시간은 각각 1.5tCK 및 2.5tCK로 설정되는 경우를 설명하고 있다.
제 1 및 제 2 지연 기준 신호(RDS1, RDS2)에 응답하여 기준 구간 신호(RDF)가 생성되고, 기준 구간 신호(RDF)을 외부 클럭(CLK)과 앤드 조합하여 기준 클럭(iCLK)을 생성한다.
이후, 정상동작을 위해 리드된 데이터가 외부로 출력되어야 하는 설정된 시간을 전후로 기준 클럭(iCLK)을 지연시킴으로써 지연 기준 클럭(iCLKD)의 활성화 타이밍을 조절할 수 있다. 도시된 바와 같이, 리드 명령(READ) 인가 후 설정된 tAC 구간 내 특정 시점에서 지연 기준 클럭(iCLKD)이 활성화되도록, 기준 클럭(iCLK)의 지연량을 조절할 수 있다.
상기 지연 기준 클럭(iCLKD)에 동기하여 제 1 패드 출력 데이터(PDO<0>)를 에지 트리거링하여 DATA_AC<0>으로 출력한다. 예컨대, 리드되어야 할 데이터가 1인 경우, 지연 기준 클럭(iCLKD)의 활성화 시점에 포착된 DATA_AC<0>의 레벨을 프로브 패드를 통해 검출한다. 상기 지연 기준 클럭(iCLKD)의 지연량을 다양하게 조절함으로써, 반도체 장치의 데이터 출력 타이밍을 검출할 수 있다.
도 9는 본 발명의 실시예에 따른 반도체 장치의 또 다른 동작 파형도이다.
출력 타이밍 테스트 신호(TM_AC)가 활성화되어 복수의 패드 출력 데이터(PDO<0~15>)가 모두 에지 트리거링된 경우, 상기 출력 타이밍 테스트 신호(TM_AC)는 비활성화되고, 타이밍 테스트 확인 신호(TM_AC_check)가 활성화된다.
이후, 일 실시예로써 리드 명령(READ)이 인가될 때마다 에지 트리거링된 복수의 패드 출력 데이터(DATA_AC<0~15>)가 순차적으로 출력될 수 있다. 어드레스에 해당하는 선택 신호(SEL_DQ<0:15>)가 리드 명령(READ)이 인가될 때마다 하나씩 증가되면, 에지 트리거링된 복수의 패드 출력 데이터(DATA_AC<0~15>)가 테스트 출력 데이터(TDO)로 순차적으로 출력된다. 하나의 프로브 패드를 통해 상기 테스트 출력 데이터(TDO)를 검출함으로써, 복수의 입출력 패드에 대한 데이터 출력 타이밍 테스트 수행이 가능하다.
본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있으므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
10 : 데이터 출력부 20 : 입출력 패드
30 : 출력 타이밍 테스트부 40 : 테스트 출력부
50 : 프로브 패드 310 : 기준 클럭 생성부
320 : 지연량 조절부 330 : 데이터 검출부
311 : 기준 신호 생성부 312 : 제 1 시프터
313 : 제 2 시프터 314 : 플립플롭
315 : 기준 클럭 출력부 321 : 지연부
322 : 선택부 331 : 입력부
332 : 트리거부 333 : 먹스부
30 : 출력 타이밍 테스트부 40 : 테스트 출력부
50 : 프로브 패드 310 : 기준 클럭 생성부
320 : 지연량 조절부 330 : 데이터 검출부
311 : 기준 신호 생성부 312 : 제 1 시프터
313 : 제 2 시프터 314 : 플립플롭
315 : 기준 클럭 출력부 321 : 지연부
322 : 선택부 331 : 입력부
332 : 트리거부 333 : 먹스부
Claims (18)
- 출력 타이밍 테스트 모드 시, 입출력 패드로부터 인가되는 패드 출력 데이터를 제 1 타이밍에 에지 트리거링하여 출력 타이밍 테스트 데이터로 출력하는 출력 타이밍 테스트부; 및
상기 출력 타이밍 테스트 데이터를 수신하여 프로브 패드로 출력하는 테스트 출력부를 포함하며,
상기 출력 타이밍 테스트부는,
활성화된 출력 타이밍 테스트 신호 및 리드 명령이 인가된 이후 소정 시간 지연된 시점에 활성화된 펄스 폭을 갖는 기준 클럭을 생성하는 기준 클럭 생성부;
지연량 선택 신호에 응답하여 상기 기준 클럭의 지연량을 조절하여 지연 기준 클럭으로 출력하는 지연량 조절부; 및
상기 패드 출력 데이터를 상기 지연 기준 클럭에 동기하여 에지 트리거링함으로써 상기 출력 타이밍 테스트 데이터로 출력하는 데이터 검출부를 포함하는 반도체 장치. - ◈청구항 2은(는) 설정등록료 납부시 포기되었습니다.◈제 1 항에 있어서,
상기 제 1 타이밍은, 리드 명령 인가 후 소정 시간이 경과한 시점으로, 가변적으로 설정될 수 있는 반도체 장치. - ◈청구항 3은(는) 설정등록료 납부시 포기되었습니다.◈제 1 항에 있어서,
상기 제 1 타이밍은, 리드 명령 인가 후 설정된 tAC(Access Time from CLK) 구간 내의 특정 시점으로 설정될 수 있는 반도체 장치. - ◈청구항 4은(는) 설정등록료 납부시 포기되었습니다.◈제 1 항에 있어서,
상기 출력 타이밍 테스트부는,
복수의 상기 패드 출력 데이터를 수신하여 각각 상기 제 1 타이밍에 에지 트리거링하는 반도체 장치. - ◈청구항 5은(는) 설정등록료 납부시 포기되었습니다.◈제 4 항에 있어서,
상기 출력 타이밍 테스트부는,
선택 신호에 응답하여, 에지 트리거링된 상기 복수의 패드 출력 데이터 중 어느 하나를 상기 출력 타이밍 테스트 데이터로 출력하는 먹스부를 더 포함하는 반도체 장치. - ◈청구항 6은(는) 설정등록료 납부시 포기되었습니다.◈제 5 항에 있어서,
상기 먹스부는,
순차적으로 가변하는 상기 선택 신호를 수신하여, 상기 복수의 패드 출력 데이터를 순차적으로 출력하는 반도체 장치. - ◈청구항 7은(는) 설정등록료 납부시 포기되었습니다.◈제 1 항에 있어서,
상기 테스트 출력부는,
노멀 프로브 테스트 시에는 전송 테스트 데이터를 테스트 출력 데이터로서 상기 프로브 패드로 출력하고,
상기 출력 타이밍 테스트 모드 시에는 상기 출력 타이밍 테스트 데이터를 상기 테스트 출력 데이터로서 상기 프로브 패드로 출력하는 반도체 장치. - 삭제
- 활성화된 출력 타이밍 테스트 신호가 인가되면, 입출력 패드로부터 인가되는 패드 출력 데이터를 지연 기준 클럭에 동기하여 에지 트리거링함으로써 출력 타이밍 테스트 데이터로 출력하는 출력 타이밍 테스트부; 및
테스트 모드 시 인에이블되고, 타이밍 테스트 확인 신호에 응답하여 전송 테스트 데이터 및 상기 출력 타이밍 테스트 데이터 중 어느 하나를 테스트 출력 데이터로서 프로브 패드로 출력하는 테스트 출력부를 포함하며,
상기 출력 타이밍 테스트부는,
활성화된 상기 출력 타이밍 테스트 신호 및 리드 명령이 인가된 이후 소정 시간 지연된 시점에 활성화된 펄스 폭을 갖는 기준 클럭을 생성하는 기준 클럭 생성부;
지연량 선택 신호에 응답하여 상기 기준 클럭의 지연량을 조절하여 상기 지연 기준 클럭으로 출력하는 지연량 조절부; 및
상기 패드 출력 데이터를 상기 지연 기준 클럭에 동기하여 에지 트리거링함으로써 상기 출력 타이밍 테스트 데이터로 출력하는 데이터 검출부를 포함하는 반도체 장치. - ◈청구항 10은(는) 설정등록료 납부시 포기되었습니다.◈제 9 항에 있어서,
상기 기준 클럭 생성부는,
상기 리드 명령이 인가된 후 설정된 카스 레이턴시(CAS Latency) 이내 구간에 활성화된 펄스 폭을 갖는 상기 기준 클럭을 생성하는 반도체 장치. - ◈청구항 11은(는) 설정등록료 납부시 포기되었습니다.◈제 9 항에 있어서,
상기 기준 클럭 생성부는,
상기 출력 타이밍 테스트 신호 및 상기 리드 명령을 앤드 조합하여 기준 신호로 출력하는 기준 신호 생성부;
상기 기준 신호를 제 1 시간 지연시켜 제 1 지연 기준 신호로 출력하는 제 1 시프터;
상기 기준 신호를 제 2 시간 지연시켜 제 2 지연 기준 신호로 출력하는 제 2 시프터;
상기 제 1 지연 기준 신호가 인가된 시점에서부터 상기 제 2 지연 기준 신호가 인가된 시점까지 활성화되는 기준 구간 신호를 생성하는 플립 플롭; 및
외부 클럭과 상기 기준 구간 신호를 앤드 조합하여 상기 기준 클럭을 생성하는 기준 클럭 출력부를 포함하는 반도체 장치. - ◈청구항 12은(는) 설정등록료 납부시 포기되었습니다.◈제 9 항에 있어서,
상기 지연량 조절부는,
상기 리드 명령 인가 후 설정된 tAC(Access Time from CLK) 구간 내의 특정 시점에 상기 지연 기준 클럭을 출력하는 반도체 장치. - ◈청구항 13은(는) 설정등록료 납부시 포기되었습니다.◈제 9 항에 있어서,
상기 지연량 조절부는,
복수의 지연단을 직렬로 연결하여 상기 기준 클럭을 지연시키는 지연부; 및
상기 지연량 선택 신호에 응답하여 상기 복수의 지연단의 출력 신호 중 어느 하나를 상기 지연 기준 클럭으로 출력하는 반도체 장치. - ◈청구항 14은(는) 설정등록료 납부시 포기되었습니다.◈제 9 항에 있어서,
상기 데이터 검출부는,
복수의 상기 패드 출력 데이터를 수신하여 각각 상기 지연 기준 클럭에 동기하여 에지 트리거링하는 복수의 트리거를 포함하는 트리거부를 포함하는 반도체 장치. - ◈청구항 15은(는) 설정등록료 납부시 포기되었습니다.◈제 14 항에 있어서,
상기 데이터 검출부는,
상기 출력 타이밍 테스트 신호에 응답하여 상기 복수의 패드 출력 데이터를 상기 트리거부로 인가하는 입력부를 더 포함하는 반도체 장치. - ◈청구항 16은(는) 설정등록료 납부시 포기되었습니다.◈제 14 항에 있어서,
상기 데이터 검출부는,
선택 신호에 응답하여, 에지 트리거링된 상기 복수의 패드 출력 데이터 중 어느 하나를 상기 출력 타이밍 테스트 데이터로 출력하는 먹스부를 더 포함하는 반도체 장치. - ◈청구항 17은(는) 설정등록료 납부시 포기되었습니다.◈제 16 항에 있어서,
상기 먹스부는,
순차적으로 가변하는 상기 선택 신호를 수신하여, 상기 복수의 패드 출력 데이터를 순차적으로 출력하는 반도체 장치. - ◈청구항 18은(는) 설정등록료 납부시 포기되었습니다.◈제 9 항에 있어서,
상기 테스트 출력부는,
비활성화된 상기 타이밍 테스트 확인 신호가 인가되는 경우에는 상기 전송 테스트 데이터를 상기 테스트 출력 데이터로서 상기 프로브 패드로 출력하고,
활성화된 상기 타이밍 테스트 확인 신호가 인가되는 경우에는 상기 출력 타이밍 테스트 데이터를 상기 테스트 출력 데이터로서 상기 프로브 패드로 출력하는 반도체 장치.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020120143597A KR102010963B1 (ko) | 2012-12-11 | 2012-12-11 | 반도체 장치 |
| US13/845,411 US9291673B2 (en) | 2012-12-11 | 2013-03-18 | Semiconductor apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020120143597A KR102010963B1 (ko) | 2012-12-11 | 2012-12-11 | 반도체 장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20140075347A KR20140075347A (ko) | 2014-06-19 |
| KR102010963B1 true KR102010963B1 (ko) | 2019-08-14 |
Family
ID=50880285
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020120143597A KR102010963B1 (ko) | 2012-12-11 | 2012-12-11 | 반도체 장치 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US9291673B2 (ko) |
| KR (1) | KR102010963B1 (ko) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20160076195A (ko) | 2014-12-22 | 2016-06-30 | 에스케이하이닉스 주식회사 | 다수의 채널로 동작할 수 있는 적층 반도체 장치 |
| KR20160084100A (ko) | 2015-01-05 | 2016-07-13 | 에스케이하이닉스 주식회사 | 적층 메모리 장치 및 시스템 |
| KR102441013B1 (ko) * | 2015-12-28 | 2022-09-08 | 에스케이하이닉스 주식회사 | 메모리 회로 및 이를 포함하는 적층형 메모리 시스템 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060190785A1 (en) * | 2005-02-22 | 2006-08-24 | Pilling David J | In-situ monitor of process and device parameters in integrated circuits |
| US20100039875A1 (en) * | 2006-12-20 | 2010-02-18 | Bret Stott | Strobe Acquisition and Tracking |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5327076A (en) * | 1992-09-17 | 1994-07-05 | Micro Control Company | Glitchless test signal generator |
| JP2002298580A (ja) * | 2001-03-28 | 2002-10-11 | Mitsubishi Electric Corp | 半導体記憶装置 |
| JP5023983B2 (ja) * | 2007-11-14 | 2012-09-12 | 横河電機株式会社 | 半導体試験装置 |
| KR101062856B1 (ko) * | 2009-12-28 | 2011-09-07 | 주식회사 하이닉스반도체 | 스큐 검출 회로와 이를 이용한 반도체 메모리 장치 |
| KR101143487B1 (ko) | 2010-10-29 | 2012-05-15 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치의 |
| KR101194380B1 (ko) * | 2011-04-21 | 2012-10-25 | 에스케이하이닉스 주식회사 | 지연 조절 회로 및 이를 포함하는 반도체 메모리 장치 |
-
2012
- 2012-12-11 KR KR1020120143597A patent/KR102010963B1/ko active IP Right Grant
-
2013
- 2013-03-18 US US13/845,411 patent/US9291673B2/en active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060190785A1 (en) * | 2005-02-22 | 2006-08-24 | Pilling David J | In-situ monitor of process and device parameters in integrated circuits |
| US20100039875A1 (en) * | 2006-12-20 | 2010-02-18 | Bret Stott | Strobe Acquisition and Tracking |
Also Published As
| Publication number | Publication date |
|---|---|
| US20140159765A1 (en) | 2014-06-12 |
| KR20140075347A (ko) | 2014-06-19 |
| US9291673B2 (en) | 2016-03-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7870454B2 (en) | Structure for system for and method of performing high speed memory diagnostics via built-in-self-test | |
| US7719904B2 (en) | Data input circuit for a semiconductor memory capable of adapting to a phase skew between a data strobe signal and an external clock signal | |
| KR102092745B1 (ko) | 반도체 장치 및 이의 테스트 방법 | |
| TWI489473B (zh) | 半導體記憶體裝置與其測試方法 | |
| KR100753036B1 (ko) | 펄스 제어 장치 | |
| KR102010963B1 (ko) | 반도체 장치 | |
| US7457179B2 (en) | Semiconductor memory device, system and method of testing same | |
| US7619937B2 (en) | Semiconductor memory device with reset during a test mode | |
| KR102441013B1 (ko) | 메모리 회로 및 이를 포함하는 적층형 메모리 시스템 | |
| US10134484B2 (en) | Semiconductor devices, semiconductor systems including the same, methods of testing the same | |
| US7948912B2 (en) | Semiconductor integrated circuit with test mode | |
| KR100825013B1 (ko) | 패키지 레벨의 명령 테스트를 위한 반도체 장치 | |
| JP4914771B2 (ja) | 半導体装置 | |
| KR20060006432A (ko) | 개선된 테스트 회로를 구비하는 집적회로 장치 및집적회로 장치 테스트 방법 | |
| JP2012058997A (ja) | 半導体集積回路 | |
| US9239354B2 (en) | Pin removal mode signal generation circuit and semiconductor apparatus including the same | |
| US8531200B2 (en) | Semiconductor device for performing test operation and method thereof | |
| US9207281B2 (en) | Channel control circuit and semiconductor device having the same | |
| KR102652802B1 (ko) | 웨이퍼 번인 테스트 회로 및 이를 포함하는 반도체 장치 | |
| KR100822241B1 (ko) | 인터페이스 회로 및 반도체 장치 | |
| US20240144984A1 (en) | Loopback circuit for low-power memory devices | |
| KR101226276B1 (ko) | 뱅크인에이블신호 생성회로를 포함하는 반도체 메모리 장치 | |
| US9007115B2 (en) | Integrated circuit | |
| JP2012103163A (ja) | 半導体装置 | |
| JP2008243328A (ja) | 半導体装置及びそのテスト方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |