发明内容
本发明的目的在于提供一种一次可编程只读存储器测试方法,旨在解决现有方案在对一次可编程只读存储器设计时,需要增加相应的测试单元、地址译码、控制电路以及管脚等,致使得电路的设计复杂,功耗增大的问题。
本发明实施例是这样实现的,提供一种一次可编程只读存储器测试方法,所述方法包括以下步骤:
在所述一次可编程只读存储器所划分的每个存储模块中加入至少一个测试单元,以及用于测试的灵敏放大器和编程控制模块;
将所述测试单元的字线和位线、地址输入引脚、数据输入/输出引脚、控制信号引脚、地址译码以及控制逻辑与所述一次可编程只读存储器存储单元的字线和位线、地址输入引脚、数据输入/输出引脚、控制信号引脚、地址译码以及控制逻辑复用;
控制所述一次可编程只读存储器进入测试模式,比较所述测试单元的写入数据和读出数据,测试所述一次可编程只读存储器的功能。
本发明的另一目的在于提供一种一次可编程只读存储器,所述一次可编程只读存储器包括:
测试模式控制模块,用于控制所述一次可编程只读存储器进入测试模式;
在所述一次可编程只读存储器所划分的每个存储模块中加入的至少一个测试单元;
测试单元灵敏放大器;以及
测试单元编程控制模块;
所述测试单元的字线和位线、地址输入引脚、数据输入/输出引脚、控制信号引脚、地址译码以及控制逻辑与所述一次可编程只读存储器存储单元的字线和位线、地址输入引脚、数据输入/输出引脚、控制信号引脚、地址译码以及控制逻辑复用。
本发明的另一目的在于提供一种包含上述一次可编程只读存储器的电子设备。
本发明实施例在一次可编程只读存储器增加简单的测试控制电路,通过寻址空间的复用,在测试模式下对测试单元进行寻址测试,既能实现存储器功能和性能的完整测试,又不影响正常的存储单元以及存储器芯片最终的封装,结构简单,易于实现。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白,以下结合附图及实施例,对本发明进行进一步详细说明。应当理解,此处所描述的具体实施例仅仅用以解释本发明,并不用于限定本发明。
本发明实施例将一次可编程只读存储器在测试模式下的寻址空间与正常模式下的寻址空间进行复用,可以在不增加地址线、控制线及其相应的地址译码和控制逻辑,不影响存储器正常存储单元的情况下,对存储器的译码逻辑和读写功能进行测试。
在本发明实施例中,在一次可编程只读存储器所划分的每个存储模块中加入至少一个测试单元,以及用于测试的灵敏放大器和编程控制模块,将测试单元的字线和位线、地址输入引脚、数据输入/输出引脚、控制信号引脚、地址译码以及控制逻辑与一次可编程只读存储器正常存储单元的字线和位线、地址输入引脚、数据输入/输出引脚、控制信号引脚、地址译码以及控制逻辑复用,在测试时,控制一次可编程只读存储器进入测试模式,比较所述测试单元的写入数据和读出数据,测试一次可编程只读存储器的功能。
实际应用当中,在存储器的芯片面积允许的条件下,加入的测试单元的数量可以尽量多,不同的测试单元可以测试不同的功能,例如配置两个测试单元时,一个测试单元用来测试编程电压及电流,另一个测试单元可以用来测试编程的可靠性等,测试单元数量越多,测试覆盖率将越高。
如果将测试单元的灵敏放大器和编程控制模块与正常存储单元的灵敏放大器和编程控制模块进行复用,则存储器的逻辑控制模块会更加复杂,并且有可能造成正常正常存储单元的误击穿,破坏正常存储单元。因此,在本发明实施例中,为测试单元配置相应的测试单元灵敏放大器和测试单元编程控制模块。
在对存储器进行测试时,在给定的编程时序下将对应的地址和数据写入测试单元,编程完成后读出相应测试单元的数据,对写入数据和读出数据进行比较,如果写入数据和读出数据相同则判定存储器正常。
图2示出了本发明实施例提供的一次可编程只读存储器的结构,为了便于说明,仅示出了与本发明实施例相关的部分。
该一次可编程只读存储器可以广泛应用于计算机、MP3、MP4、移动电话、电子游戏机等各种电子设备中。
将一次可编程只读存储器划分为多个存储模块,每个存储模块中包含相应数量的存储单元。为了实现对一次可编程只读存储器的测试,本发明实施例在一次可编程只读存储器所划分的每个存储模块中加入至少一个测试单元22,以及对应的测试单元灵敏放大器23和测试单元编程控制模块24。
实际应用中,在存储器的芯片面积允许的条件下,加入的测试单元22的数量可以尽量多,以测试不同的功能,测试单元22的数量越多,测试覆盖率将越高。
在本发明实施例中,将测试单元22的字线和位线与存储模块中的正常正常存储单元的字线和位线复用,如图3所示。同时,将测试单元22的地址输入引脚、数据输入/输出引脚、控制信号引脚、地址译码以及控制逻辑与一次可编程只读存储器正常存储单元的地址输入引脚、数据输入/输出引脚、控制信号引脚、地址译码以及控制逻辑也复用。
测试模式控制模块21与一次可编程只读存储器的编码模块连接,控制一次可编程只读存储器进入测试模式。中测模式下,测试引脚TEST保持高电平,正常工作模式下测试引脚TEST浮空,测试引脚TEST电平靠内部电路下拉至低电平,存储器芯片可实现全地址空间的编程和读数据操作。存储器芯片进行中测封装时,测试引脚TEST从封装盒的底部开窗引出,在存储器芯片中测完成封装后,测试引脚TEST不体现在封装引脚中。
测试单元22一次可编程只读存储器的编码模块和逻辑控制模块连接。
测试单元灵敏放大器23与测试单元22以及一次可编程只读存储器的逻辑控制模块分别连接,检测和传输测试单元22中的数据。
测试单元编程控制模块24与测试单元灵敏放大器23以及一次可编程只读存储器的逻辑控制模块分别连接,在编程状态下,控制测试单元灵敏放大器23将测试数据写入测试单元。
在对存储器进行测试时,对测试模式控制模块21施加高电平,启动测试模式。在测试模式下,测试模式控制模块21控制复用的地址线译码有效,而未复用的译码电路被屏蔽,复用的数据输入/输出引脚对应的灵敏放大器有效,而未复用的数据输入/输出引脚对应的灵敏放大器被屏蔽。此时,编码模块对地址线进行解码,然后产生字线以控制测试单元22。
逻辑控制模块控制存储器的工作状态,当存储器处于编程状态时,数据通过测试单元编程控制模块24控制测试单元灵敏放大器23将测试数据写入指定地址所对应的测试单元22。当一次可编程只读存储器处于读取状态时,测试单元灵敏放大器23直接输出与指定地址相对应的测试单元22所存储的数据。
在正常工作模式下,测试模式控制模块21控制未复用的地址线译码有效,而复用的译码电路被屏蔽;未复用的数据输入/输出引脚对应的灵敏放大器有效,而复用的数据输入/输出引脚对应的测试单元灵敏放大器被屏蔽。
图3示出了本发明实施例提供的测试模式控制模块的电路结构,为了便于说明,仅示出了与本发明实施例相关的部分。
测试引脚TEST接收测试控制信号。
与测试引脚TEST连接的反相器U1,将来自测试引脚TEST处的控制信号反相,并控制译码电路的有效或屏蔽。
与测试引脚TEST连接的反相器U2,将来自测试引脚TEST处的控制信号反相,并控制灵敏放大器的有效或屏蔽。
NMOS管Q的漏极与测试引脚TEST连接,栅极与源极连接,源极接地,用来保证一次可编程只读存储器在正常工作时不会进入测试模式。
测试时,在测试引脚TEST处输入高电平,启动测试模式。此时,反相器U1和反相器U2均输出低电平,反相器U1输出的信号流到地址译码电路,将未复用的译码电路屏蔽;反相器U2输出的信号则流到灵敏放大器,将未复用的数据输出端口对应的灵敏放大器屏蔽。
以下以一个32K×8的一次可编程只读存储器为例,对本发明实施例的具体实现进一步详细说明。
编码模块对15条地址线A(14:0)进行解码,产生32K条控制线控制存储模块。逻辑控制模块控制存储器的工作状态。
当
时存储器处于编程状态,从DQ(7:0)输入8位数据,通过编程控制模块写入指定地址的存储单元。
当
时存储器处于读取状态,存储器检测地址A(14:0)的变化,当地址变化时,灵敏放大器直接输出指定地址的存储数据。
灵敏放大器主要是用来检测存储单元中的数据,并及时地输送到输出端。
存储器在编程状态下,编程控制模块控制灵敏放大器将数据写入存储单元中。
该一次可编程只读存储器包含32K×8个存储单元,有15条地址线,在设计译码电路时,选用其中的12条进行解码生成4096条字线控制信号。在12条地址线中再选出4条解码生成16个片选信号,将存储器划分成16个存储模块,每个存储模块中有32×1024×8÷16=16384个存储单元,再将16384个存储单元划分成256×64的行列模式,256条字线,64条位线,每条位线上就有256个存储单元。
为了对存储器的读写功能进行测试,在每个存储模块中做两个测试单元,共32个测试单元,物理位置在每个存储模块的左上角。为了实现寻址空间的复用,测试单元22的字线和位线均分别与正常存储单元的字线和位线复用,并且加入相应的测试单元灵敏放大器23和测试单元编程控制模块24,测试单元22的地址译码(编码模块)和逻辑控制模块与正常模式复用,具体如图4所示。
对32个测试单元进行寻址,需要5条地址线进行译码,每次对一个测试单元进行读写操作。因此,在测试模式下,需要有5条地址线和1条数据线与正常模式下的地址和数据线复用。
测试模式下,写入/读取数据查询表如下表所示:
选择地址线A11,A10,A9,A2,A1,A0(其中,A11必须为0)进行译码,实现对32个测试单元的寻址,数据从DQ7输入输出。当测试引脚TEST为高电平时,存储器进入测试模式。测试模式控制模块21产生的输出信号将其他地址线对应的译码逻辑屏蔽,只从特定地址输入的信号有效,能够实现正常译码,其他地址输入可以为任何状态。同时,数据输入输出引脚DQ0~DQ6被屏蔽,引脚呈现高阻状态,数据不能被写入和读出,只有从DQ7写入和读出的数据有效。
在测试模式下,测试单元22不占用32K的地址查询空间,查询的地址通过A11,A10,A9,A2,A1,A0进行片选,其他地址口可为任何状态,其中A11必须为0(A14~A0:XXX,A11A10A9X,XXXX,XA2A1A0;A11=1’b0;X代表任何数),字线和位线通过测试引脚TEST选择,控制信号引脚OE、PE、CE与正常模式复用,测试模式下读写时序与正常工作模式下相同。
本发明实施例在一次可编程只读存储器中增加简单的测试控制电路,通过寻址空间的复用,在测试模式下对测试单元进行寻址测试,既能实现存储器功能和性能的完整测试,又不影响正常的存储单元以及存储器芯片最终的封装,结构简单,易于实现,不会对正常存储单元造成破坏。特别是对于大容量、高存储密度、低功耗存储器,对提高存储器的可测性、降低存储器的功耗、提高存储器的单位面积存储密度以及存储器可靠性等方面效果明显。
以上所述仅为本发明的较佳实施例而已,并不用以限制本发明,凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等,均应包含在本发明的保护范围之内。